KR20050044929A - 적응성 ｃｆｌ 제어 회로 - Google Patents

Abstract

전기 안정기는 하프 브릿지에서 과전류 보호 및 하드 스위칭을 위해 폴트 탐지 및 안정한 특성을 제공한다. 전압 제어 오실레이터는 동작 피드백 파라미터들에 기초하여 수정될 수 있는 스위칭 주파수를 공급한다. 피드백 회로는 폴트 조건들을 결정하고, 전압 제어 오실레이터의 주파수를 적응적으로 조절하도록 제어 정보를 제공하기 위해 부하 전류 및 출력 전압을 감지한다. 상기 전압 제어 오실레이터 출력을 적절히 제어함으로써, 상기 전기 안정기는 효과적이고 확실한 전기 안정기 제어를 수행하기 위해 최소 전류를 가지고 0 전압 스위칭을 유지한다. 전체 제어는 단일 집적 회로에 집적된다.

Description

적응성 ＣＦＬ 제어 회로{ADAPTIVE CONTROL CIRCUIT}

본 발명은 일반적으로 소형 형광 램프용 안정기에 관한 것이고, 더욱 상세하게는 집적 회로에서 소형 형광 램프용 적응성 안정기 제어에 관한 것이다.

본 출원은, 2002년 9월 19일 출원 "Adaptive CFL Control IC" 명칭인 미국의 가 특허 출원 제60/412,621호에 근거하며 이의 우선권을 주장한다. 본 출원은 또한, 2003년 7월 8일 출원 "Adaptive Ballast Control IC" 명칭인 미국의 특허출원 제 10/616,173호에 근거하며 이의 우선권을 주장한다.

형광 조명 애플리케이션용 전자식 안정기는 널리 이용되고 표준 기능들을 수행하는 집적 회로들, 형광 램프의 프로그램 가능한 제어를 허용하는 마이크로 제어기와 추가적인 기능들을 제공하는 애플리케이션 사양 집적회로를 포함한다. 이러한 기능들은 종종 역률 수정 그리고 램프 및/또는 안정기 제어를 포함하는 제어기들에 의해 수행된다. 이러한 형태의 제어기들은 전자식 안정기에서 소자의 개수를 감소시켜 결과적으로 비용을 절감시키면서, 작은 패키지에서 제공될 수 있고 종종 새롭게 개발된 형광 램프에서 기술적 요구를 충족시킨다. 최근에 대중성 있는 램프 형태는 소형 형광 램프 또는 CFL로서, 이는 램프 구조에 안정기를 일반적으로 포함하고, 램프로부터 분리되어 제공되지 않는다. 일반적인 CFL 전자식 안정기에서, 자체 진동 바이폴라 트래지스터를 구비한 회로는 낮은 비용, 소자 개수의 감소 그리고 작은 패키지 크기의 디자인 목적을 달성하도록 제공된다. 자체 진동 바이폴라 트랜지스터 디자인은 CFL을 포함하는 다수의 애플리케이션들에서 종종 선호된다.

그러나, 상기 자체 진동 바이폴라 트랜지스터 해법은 바람직한 다수의 애플리케이션들을 가지는 디자인의 사용을 복잡하는 다수의 단점들을 가지고 있다. 예를 들면, 상기 바이폴라 디자인은 자체적으로 시동되지 않고, 상기 램프를 시동하기 위한 다이악(diac)과 추가적인 회로소자를 필요로 한다. MOS 게이트 트랜지스터의 몸체 안에서 등가의 프리 휠링 다이오드(free wheeling diode)를 얻기보다는, 예를 들면, 상기 바이폴라 트랜지스터는 부품 수와 비용을 추가하여 이미터와 공통 단자를 가로질러 연결된 추가의 프리 휠링 다이오드를 사용한다. 바이폴라 디자인의 동작 주파수는 바이폴라 트랜지스터의 전하 축적 시간과 일반적으로 안정기와 함께 사용되는 토로이드의 포화에 의해 결정된다. 게다가, CFL을 시동하기 위해 사용하는 예열은 다소 신뢰성이 떨어지고 바이폴라 디자인에서 양의 온도 계수(PTC)를 가지고 "언제나 뜨거운" 서미스터(thermistor)에 의해 제공된다. 바이폴라 디자인은 또한 점화 동안에 회로 주파수를 완만하게 증가시키는 특성을 제공하지 않지만, 이는 다른 면에서 바이폴라 해법으로 점화 동안에 발생할 수 있는 소자의 마모를 막는데 유용하다.

일반적으로, 바이폴라 해법은, 특히 램프의 시동되지 않는 경우에 있어서, 폴트(fault) 검출 및 반응, 또는 램프에서 개방된 필라멘트를 허용되지 않는다. 바이폴라 해법은 또한 용량성 모드에서 동작하여 가능한 최고 효율을 달성하지 못하는 단점을 갖는다. 게다가, 바이폴라 해법은 고전력 애플리케이션의 사용을 방지하는 베이스 드라이브 제한에 의하여, 저전력 애플리케이션에 한정된다.

주어진 애플리케이션들에 대해 주요 쟁점이 제시된 것을 아니지만, 상기 언급된 단점들은 실질적으로 디자인의 어려움을 야기한다. 이러한 단점들을 모두 합쳤을 때, 상기 단점들은 소자에 대한 높은 자화율 및 부하 허용치를 포함하는 장애 및 문제성 동작을 야기할 수 있다. 램프 또는 안정기 소자에 대한 문제는 특히 폴트에 대한 허용치의 부족이나 설계 요구에 맞지 않는 회로 동작에 관해서, 안정기 출력 단계 소자의 매우 큰 장애로 귀결된다. 바이폴라 해법은 폴트 처리에 관한 복원력이 결핍되고, 더 많은 소자 개수를 가지기 때문에, 실제 성능은 일정한 애플리케이션에 대해서 취약하여 저질의 시스템 혹은 필드 장애를 일으킬 수 있다. 따라서 CFL 전자식 안정기는 종래 기술의 단점을 극복할 필요가 있다.

본 발명은 첨부된 도면을 참조하여 매우 상세히 설명되며, 다음과 같다:

도 1은 본 발명에 따른 집적 제어 회로의 블록 다이어그램이다;

도 2는 도 1의 집적 제어 회로를 사용하는 전자식 안정기용 회로 다이어그램이다;

도 3은 저전압 모드에서 회로 연결을 설명하는 회로 블록 다이어그램이다;

도 4는 주파수 스윕 모드에서 회로 연결을 설명하는 회로 블록 다이어그램이다;

도 5는 적응성 응답을 구비한 정상 실행 모드 동안의 회로 연결을 설명하는 회로 블록 다이어그램이다;

도 6은 본 발명의 동작을 설명하는 개념적인 상태 기계이다;

도 7은 다양한 동작 모드 동안의 회로 전압을 설명하는 그래프이다;

도 8은 본 발명에 따른 실행 모드에서 하프 브릿지 전압 및 전류를 도시하는 그래프이다;

도 9는 전류 제어 시퀀스를 도시하는 그래프이다;

도 10은 폴트 모드 파고 인자 결정을 설명하는 회로 및 그래프이다;

도 11은 정상 및 폴트 전류 제어 시퀀스를 설명하는 그래프를 도시한다; 그리고

도 12는 개방 필라멘트 폴트 검출을 설명하는 그래프를 도시한다.

본 발명에 따르면, CFL용 강인성 전자식 안정기를 얻기 위해 MOS 게이트 스위치들로 구성된 하프 브릿지를 구동하는 것에 부가하여, 프로그램가능한 CFL 기능 제어를 제공하는 간단한 저가의 집적 제어 회로가 제공된다. 본 발명에 따른 집적 제어 회로는 패키지 비용을 줄이고 표준 집적 회로 패키지에 적합하도록 단순해진다. 예를 들면, 상기 집적 제어 회로는 모든 전자식 안정기 기능을 처리하는 8개의 핀을 구비한 칩 위에 제공된다. 네 개의 핀은 MOS 게이트 하프 브릿지를 구동하는데 제공되고, 두 개의 핀은 전력 및 회로 공통을 위해 제공된다. 나머지 두 개의 핀은 전자식 안정기 최소 주파수 및 다수의 폴트 검출 기능뿐 아니라 예열 동작, 램프 점화 및 평상시 동작을 포함하는 다른 모든 기능들을 프로그램한다. 집적 제어 회로에 대한 프로그램 가능한 입력은 하프 브릿지 전압 감지기와 함께 적응성 제어 시스템에 연결되어 다양한 CFL 안전 특징들과 기능들을 수행한다.

예를 들면, 상기 적응성 제어는 MOS 게이트 하프 브릿지에서 영전압 스위칭(ZVS)을 유지하면서도, 전자식 안정기 출력 단계의 공진 주파수에 근접한 주파수에서 전자식 안정기를 작동한다. 출력 전류는 출력 전압의 위상과 거의 같기 때문에, MOS 게이트 하프 브릿지에서 최소 전류 스위칭이 이루어진다.

적응성 제어는 하프 브릿지 스위치들의 스위칭 주파수를 조정하기 위해 전압 제어 오실레이터(VCO)를 사용한다. VCO는 또한 전자식 안정기 소자의 과도한 마모 없이 완만한 시동과 점화동작을 제공하도록 시동시 그리고 점화 동안에 스위칭 주파수를 조정한다. 적응성 제어는 점화하는 동안 자기 시동 특성 및 완만한 주파수 증가를 제공하도록 시동 동작을 위해 하프 브릿지를 자동으로 스위치하게 작동한다. 상기 적응성 집적 제어 회로는 MOS 게이트 하프 브릿지를 구동하기 때문에, 하프 브릿지들을 가로지르는 추가적인 프리 휠링 다이오드가 필요하지 않다. 게다가, 동작 주파수는 스위칭 및 수동 소자 특성에 제한되지 않고, 추가적인 소자의 사용없이 신뢰성 있는 필라멘트 예열을 얻을 수 있다.

집적 제어 회로는 저전압 록아웃(lockout), 비점화 상태, 과잉 전류(단락) 및 열린 필라멘트 폴트를 포함하는 회로 장애와 관련된 요소들에 대한 수 많은 보호를 제공한다. 램프가 점화하지 않는다면 과잉 전류가 점화 동안에 일어날 수 있다. 게다가, 공진 인덕터는 포화되어 비점화 램프 장애를 야기할 것이다. 적응성 전자식 안정기 제어는 하프 브릿지 스위칭에 의해 공급되는 전류를 결정하기 위해 파고 인자(crest factor) 측정을 수행하고 만약 과잉 전류가 감지되면 하프 브릿지 스위칭 드라이버 출력이 불가능하게 되는 폴트 모드에 들어가게 된다. 파고 인자 측정은 온도 그리고 낮은 측 하프 브릿지의 RDSON 값의 허용 편차에 독립적인 상대적인 전류 크기를 제공한다. 따라서, 더욱 정확한 전류 감지는 낮은 측 MOSFET의 RDSON이 단독으로 전류 감지기로 사용될 때 얻을 수 있다. 적응성 전자식 안정기 제어는 폴트의 검출 후 록아웃(lockout) 리셋 특징을 제공하여, 전자식 안정기 회로로의 전력이 순환되고 전자식 안정기의 작동이 허용되기 전에 수용 가능한 레벨로 돌아와야 한다

도 1을 보면, 본 발명에 따른 집적 제어 회로(100)의 블록 다이어그램이 설명된다. 제어 회로(100)는 1-8로 숫자 매겨진 박스들로 나타나는 집적회로, 혹은 칩의 핀아웃들의 표시를 포함한다. 각 핀 숫자 1-8은 상기 핀의 기능을 표시하는 설명적인 용어로 명칭이 붙여진다. 따라서 핀 1 및 핀 2는 각각 VCC 및 COM으로 명칭되어 집적 제어 회로(100)에 대한 전원 및 그라운드를 나타낸다. 핀 5-8은 LO, VS,HO, 그리고 VB로 각각 명명되고, 각 라벨들은 하프 브릿지 드라이버를 위한 일반적인 접속을 의미한다. 정확히 말하면, LO 및 HO로 명명된 핀 5 및 핀 7은 각각 하부 및 상부 하프 브릿지 전력 스위치들에 게이트 신호를 제공해야 한다. VS 및 VB로 명명된 핀 6 및 핀 8은 각각 낮은 측 및 높은 측 스위치들에 공급된 전력을 나타낸다. 일반적인 하프 브릿지 구성에서, 높은 측 스위치는 버스 전압에 의해 공급되고, 낮은 측 스위치는 핀 2에서 공급되는 공통 전압에 연결되는 반면에, 두개의 하프 브릿지 스위치들은 핀 6의 VS에 의해 공급된 노드에서 함께 결합된다.

집적 제어 회로(100)는 외부 공급 캐패시터 CBOOT(도 2)와 함께, 높은 측 드라이버 회로소자를 위한 전압 공급을 결정하는데 기여하는 핀 1 및 8의 Vcc 및 Vb 사이에 집적 부트스트랩(bootstrap) 다이오드를 포함한다. 회로(100)는 또한 전자식 안정기 제어에서 수많은 기능들을 수행하는 전압 제어 오실레이터(VCO)(21)를 포함한다. VCO(21)는 시동 모드, 실행 모드 및 폴트 모드를 포함하는 다양한 동작 프로파일 동안에 하프 브릿지의 스위칭 주파수를 변화시키는데 기여한다. VCO(21)의 주파수는 VS감지(15) 및 적응성 영전압 및 최소 전류 스위칭 제어(19)를 통해 유도되는 적응성 피드백 제어 루프에 의해 영향을 받는다. 스위칭 제어(19)는 VCO(21)에 의해 제어되는 하프 브릿지 드라이버(13)를 통해 하프 브릿지 스위칭에 영향을 주도록 주파수를 조정한다. 스위칭 제어(19)는 구동중인 하프 브릿지에서 영전압 스위칭 및 최소 전류 스위칭을 얻기 위해 VS감지(15)에 기초하여 VCO(21)의 주파수에 영향을 준다. VCO(21)은 핀 4를 통해 공급된 설정에 따른 최소 주파수에 프로그램 가능하게 한정된다. 이하에서 더 자세하게 설명된다.

도 2를 참조하면, 전자식 안정기(200)와 함께 CFL 램프(33)의 회로 다이어그램이 설명된다. 제어 회로(100)는 핀 8을 구비한 패키지된 반도체 칩으로 설명된다. 제어 회로(100)는 CFL 램프(33)에 전원을 공급하도록 스위치들 M1 및 M2로 구성된 하프 브릿지를 구동한다. 높은 측 하프 브릿지 스위치 M1은 인덕터 L1의 한 끝에서 공급되는 DC 버스에 연결되며, 인덕터 L1은 브리지 BR 및 캐패시터 C1으로부터 정류되고 여과된 전력신호의 전체 파형을 수신한다. 스위치들 M1 및 M2로 구성되는 하프 브릿지는 인덕터 LRES 및 캐패시터 CRES로 구성된 공진 회로를 통하여 램프(33)에 고주파수 전력을 공급한다. 인덕터 LRES 및 캐패시터 CRES의 조합은 램프(33)를 효율성 높게 구동시키는 공진 주파수를 갖는 공진 회로를 생성한다. 적응성 제어는 인덕터 LRES 및 캐패시터 CRES로 구성된 공진 회로의 공진 주파수에 근접하는 주파수에서 스위치들 M1 및 M2를 구동시키려고 한다. 스위칭 주파수가 공진 주파수에 근접하면, 하프 브릿지 출력 전류가 대체로 하프 브릿지 출력 전압을 가지는 위상에 있기 때문에 최소 전류 스위칭이 발생할 수 있다. 하프 브릿지를 이러한 모드에서 동작시킴으로써, 하프 브릿지 스위치들 M1 및 M2에서 스위칭 손실이 최소화된다.

도 3을 참조하면, 저전압 록아웃 모드에서 적응성 제어의 동작의 설명이 도시된다. 저전압 록아웃 모드(UVLO)는 공급 전압 VCC가 집적 제어 회로(100)의 턴온 임계전압 아래로 떨어질 때 발생한다. UVLO 모드는 극히 낮은 공급 전류, 즉 200μa보다 작은 전류를 유지하며, 이는 제어 회로(100)가 높은 측 및 낮은 측 모두의 하프 브릿지 드라이버들이 활성화되기 전에 완전히 동작하도록 한다. 시동 캐패시터 CVCC는 저항 RSUPPLY를 통해 VBUS에 의해 공급되는 전류로 충전되고, 시동 전류를 뺀 나머지는 제어 회로(100)가 흡수한다. 저항 RSUPPLY는 버스 전압 VBUS로부터 제어 회로(100)에 충분한 전류를 공급하도록 선택된다. 캐패시터 CVCC는 최소한 입력 라인 전압의 1/2 주기 동안 전압이 VCC가 UVLO를 위한 임계전압보다 크도록 유지하기 위해 충분히 커야한다. 캐패시터 CVCC는 VCC상의 DC전압을 유지하고 VBUS에 의해 공급된 피크 입력 전압 동안에 충전한다. VCC에 공급된 캐패시터 CVCC 상의 전압이 시동 임계전압에 도달하면, 제어 회로(100)는 턴온되고 진동하면서 하프 브릿지 스위치들 M1 및 M2를 스위칭 시작하기 위해 출력 HO 및 LO를 구동하기 시작한다.

핀 VB에서 제공되는 높은 측 드라이버 회로소자 전압은 내부 부트스트랩 다이오드 DBOOT 및 외부 공급 캐패시터 CBOOT에 의해 결정된다. 캐패시터 CCP 및 다이오드들 DCP1 과 DCP2로 구성된 전하 펌프 회로는 VS상의 드라이브 소자에 낮은 측 드라이버 전압을 공급한다. 회로가 턴온되는 동안, 높은 측 전압 공급은 높은 측 스위치 M1이 턴온되기 전에 적당한 값으로 충전되는 것이 바람직하다. 따라서, 제 1 펄스가 출력 HO에 전달되기 전에 높은 측 공급 회로소자를 충전하는 충분한 시간을 공급하기 위해, 회로는 드라이버 회로소자로부터 출력 LO상의 제 1 진동 펄스를 공급하도록 디자인된다.

UVLO 모드 동안에, 제어 회로(100)는 안전 모드에 위치하고 높은 측 및 낮은 측 드라이버 출력 HO 및 LO는 각각 턴 오프되거나 또는 낮은 상태에 있다. 게다가, 핀3상의 라인 VCO은 VCO(21)의 구동 주파수를 최대치로 리셋하기 위해 핀2상의 상기 공통 전압으로 연결된다.

도 4를 참조하면, 본 발명에 따른 전자식 안정기의 회로 블록도가 주파수 스윕 동작을 위해 예시된다. 상기 전자식 안정기가 파워 램프(33)에 대해 구동될 때, 주파수 스윕 모드가 일반적으로 관여된다. 핀1상의 VCC가 UVLO 양극 임계값을 초과하는 경우, 제어 회로(100)가 주파수 스윕 모드로 들어간다. 내부 전류 소스(31)가 제어 회로(100)의 핀 3 상의 라인 VCO에 연결된 외부 커패시터 CVCO를 채운다. 커패시터 CVCO가 채워짐에 따라, VCO(21)에 제공된 상기 전압은 지수적으로 상승되기 시작한다. 핀3상의 라인 VCO 상에 상기 전압이 증가함에 따라, VCO(21)의 상기 주파수는 대응적으로 인덕터 LRES와 커패시터 CRES로 구성된 공진 회로의 공진 주파수를 향해 하향적으로 감소된다. 핀3상의 라인 VCO의 상기 전압은 초기에는 0이고, 이는 VCO(21)의 출력 주파수를 최대 주파수로 설정한다. 예열 및 점화중에, 주파수 스윕 모드에서, 핀3상의 라인 VCO의 상기 전압이 식 (1)에 의해 정의되는 지수 파형으로 상승한다.

(1)

라인 VCO상의 상기 전압이 상승함에 따라 5 볼트가 되며, 이는 제어 회로(100)의 핀4상의 저항기 RFMIN에 의해 프로그램된 최소 주파수와 동등하다. 라인 VCO 상의 상기 전압은 내부 비선형 전류 소스(31)를 통하는 외부 커패시터 CVCO상의 충전 때문에 지수적으로 상승한다. 또 다른 바람직한 실시예에서는, 라인 VCO상의 상기 전압은 커패시터 CVCO에 의해 프로그램된 바와 같이, 선형적으로 상승한다.

VCO(21)의 주파수가 상기 전자식 안정기 출력단의 공진 주파수에 근접하고, 그리고 하프 브릿지(half bridge) 스위치들 M1 및 M2가 공진 주파수에 근접한 주파수로 진동함에 따라, 램프(33) 상의 전압 및 부하 전류가 증가된다. 상기 주파수 스위칭은 램프(33)가 점화되는 또는, 상기 출력 전류가 도달한 레벨에 도달될 때까지 출력 전류 및 전압이 계속 감소 된다. 만약 램프(33)가 성공적으로 점화되는 경우, VCO(21)에 대한 상기 입력 전압이 4.6 볼트 값으로 도달되도록 계속 증가한다. 일단 VCO(21)에 대한 상기 입력 전압이 4.6 볼트에 도달하면, 제어 회로(100)는 0 볼트 및 최소 전류 스위칭을 유지하기 위해 적응성 작동 모드로 전환된다.

주파수 스윕 모드 동안, 상기 주파수 스위칭이 공진 주파수를 통해 감소될 수 있다. 따라서, VCO(21)를 위한 상기 최소 주파수는 핀4상의 외부 저항기 RFMIN에 의해 공진 주파수보다 낮아지도록 프로그램된다. 상기 공진 회로는 높은-Q 공진을 제공하고, 그리고 최소 스위칭 주파수는 상기 높은-Q 공진 주파수보다 낮아져야 한다. 만약 VCO(21)에 대한 상기 입력 전압이 지수적으로 증가하면, VCO(21)는 상기 공진 출력단을 교차하는 이득이 낮은 고주파수를 통하여 빠르게 상승한다. 상기 공진 출력단에 대한 낮은 이득이 존재하는 경우, 적은 전류가 예열 목적을 위해 이용가능하다. 따라서, VCO(21)가 저주파수를 발생시키는 것처럼, 많은 전류는 예열을 위한 좋은 응답 및 증가된 컴포넌트 수명을 허용하는데 이용가능하다.

VCO(21)에 대한 지수 형태의 입력 전압은 공진에 접근하는 저주파수를 통해 서서히 상승한다. 상기 저주파수에서, 공진 출력단의 이득은 높고, 그리고 더욱 안정하다. 따라서, 예열은 고전류를 가지는 더 나은 제어 하에서 발생할 수 있다.

바람직하게는, VCO(21)에 대한 상기 입력 전압은 상기 공진 주파수를 향해 선형적으로 상승한다. 상기 주파수가 공진함에 따라, 상기 공진 탱크를 가로지르는 이득은 상기 램프를 점화할 수 있는 출력 전압이 되도록 공진 주파수에 근접하게 급격히 상승하기 때문에, 상기 램프는 공진을 넘어서는 주파수에서 일반적으로 점화된다. 한번 상기 램프가 점화되면, 상기 부하는 과감쇠(overdamp)되고, 그리고 상기 공진 주파수는 감소된다. 상기 램프가 점화된 후에 상기 회로가 작동 모드로 들어가기 때문에, VCO(21)의 상기 출력은 일반적으로 공진 주파수 이상으로 유지된다.

상기 ZVS 회로는 작동 모드 동안 상기 주파수 백업을 일으키는 반면, 상기 주파수 스위칭이 많은 주기 동안 상기 공진 주파수하에서 FMIN 도달 지점으로 작동하는 것이 가능하다. 주파수 스위칭 공진 하의 시간 지속은 짧으며, 그리고 어떤 문제를 야기하거나 또는 상기 회로에 디스에이블 시켜서는 안 된다.

주파수 스윕 모드 동안 주파수가 상기 출력단의 상기 높은-Q 공진 주파수를 향해 감소됨에 따라, 램프(33)를 점화하기 충분한 고 지점으로 상기 램프 전압이 증가될 때까지 상기 램프 필라멘트들은 예열된다. 상기 기술된 바와 같이, 상기 최소 주파수는 제어 회로(100)의 핀4상의 외부 저항기 RFMIN에 의해 프로그램된다. 최대 주파수는 원하지 않는 "플래시"가 상기 램프를 가로질러 발생하는 것을 방지하기 위해 초기 구동시 동안 상기 램프 전압이 낮게 유지되는 것을 보장하도록 최소 주파수보다 높은 고정 이득으로 내부적으로 설정된다. 예열 및 타임-투-라이트(time-to-light)의 총 양이 외부 커패시터 CVCO에 의해 프로그램된다.

도 5를 참조하면, 적응성 동작 모드 동안 전자식 안정기 동작을 표시하는 회로도가 도시된다. VCO(21)에 대한 상기 입력 전압이 4.6 볼트를 넘어서까지 증가되는 경우 적응성 동작 모드가 인에이블 된다. 여기서, 상기 주파수는 공진 주파수를 통하여 일반적으로 소멸 되고, 그리고 상기 램프는 점화된다. 상기 램프 점화시에, 상기 출력단은 낮은-Q RCL 회로가 되며, 그리고 상기 주파수는 공진 주파수보다 경미하게 높은 바람직한 동작 포인트로 조정된다. 상기 적응성 동작 모드 제어를 따라서, 상기 동작 주파수가 상기 하프 브릿지 스위칭 단에서 0 볼트 스위칭(ZVS:zero voltage switching)으로 유지되는 동안 상기 낮은-Q RCL 출력 단의 공진주파수와 거의 가깝게 설정된다. 상기 공진 주파수와 근사한 스위칭 주파수를 구비한, 상기 출력 회로는 위상에서 상기 하프 브릿지 출력 전압과 거의 함께 존재하고, 이는 최소 전류 스위칭(MCS : minimum current switching)이 된다. 따라서, 상기 제어는 ZVS 및 하프 브릿지 M1 및 M2 스위치들의 스위칭 손실을 최소화하는 MCS를 갖는 적응성 동작 모드를 제공한다.

VS 감지(15)는 핀6에서 라인 VS 상의 출력 전압 및 위상을 결정하기 위해 하프 브릿지 드라이버(13)로부터 피득백 된다. 높은 잡음 내성을 갖는 좋은 폐루프 동작 특성을 위해 VS 감지(15)가 제어 회로(100)에 내부적으로 제공된다. 이 폐루프 제어는 상기 전자식 안정기가 ZVS 및 MCS와 함께, 그리고 제조 및 생산 단계를 통해 발생하는 램프 허용치 및 다양한 컴포넌트와 함께 동작하도록 허여하는 공진 주파수와 근접한 주파수에서 하프 브릿지로 동작한다. 게다가, 상기 폐루프 제어는 입력 라인 전압이 변화함에 따라, 그리고 컴포넌트 허용치가 시간에 따라 변화함에 따라, 예를 들면, 램프(33)의 특성이 그것의 수명이 다함에 따라 변화할 수 있는 것처럼 ZVS 및 MCS를 제공한다.

상기 폐루프 ZVS 및 MCS 제어는 하프 브릿지 스위칭을 위한 오버래핑 방지 부동시간(non-overlapping deadtime) 동안 핀 6 상의 라인 VS의 하프 브릿지 전압 출력을 내부적인 감지에 의해 수행될 수 있다. 각 하프 브릿지 스위칭 주기 동안, 하프 브릿지 전압은 부동시간 동안 반대 선으로 슬루(slew) 된다. 상기 전압이 적절한 스위치를 턴 온하기 앞서 반대 선로로 완전히 슬루(slew) 되었는지 여부를 결정하는 것과 관련하여 폐루프 주파수 제어 파라미터들이 측정된다. 즉, 만약 전압이 반대 선로로 슬루(slew) 되지 않았고, 그 결과 턴온될 스위치를 넘어까지 0 볼트가 존재하는 경우, 상기 스위칭 주파수는 공진에 매우 근접하게 되며, 그리고 폐루프 제어는 주파수를 약간 높게 이동시키게 된다. 상기 전압 슬루 측정은 낮은 측 스위치(M2)의 턴온에 앞서 초기 에러 감지 및 응답에 대한 안전한 이득을 제공하기 위해 스위치가 턴온되기 이전에 제공된 거의 100ns의 작은 시간 간격의 시작에서 수행된다. 상기 전압이 스위치가 턴온 되기 전에 대략 100ns의 시간에 의해 0으로 슬루되지 않는다면, 전류의 펄스는 내부 전류 소스(61)로부터 핀3상의 상기 VCO에 전해진다. 상기 전류 펄스는 외부 커패시터 CVCO를 경미하게 방전시키며, VCO(21)에 대한 상기 전압 입력을 감소시키고, 그리고 상기 출력 주파수를 경미하게 증가시킨다. 따라서, 라인 전압 또는 부하 특성 같은 예시처럼 동작중인 이벤트 때문에, 상기 회로 동작 주파수가 낮은 주파수로 구동됨에 따라, 상기 적응성 동작 모드 제어는 약간 높은 주파수로 조정한다. 이러한 동작 이벤트들은 ZVS아닌 스위칭을 일으킬 수 있는 감소된 공진 주파수를 생성하려는 경향이 있다. 상기 적응성 폐루프 제어 회로는 0 이 아닌 볼트 스위칭이 발생하는 공진보다 약간 높은 값으로 상기 주파수를 "조금씩 움직인다(nudge)". 상기 폐루프 적응성 제어는 입력 라인 전압 및 전류 조건의 변화, 컴포넌트 허용치 변화, 램프/로드 변화에도 불구하고, 적응성 동작 모드 내에서 ZVS 및 MCS 동작을 얻기 위해 공진 근처에서 스위칭 주파수를 유지한다.

제어 회로(100)의 개발에서 사용되는 제조 공정은 600 볼트 제조 공정이고, 그리고 정확한 전압 측정을 위해 핀6상의 라인 VS에 연결된 내부 고전압 트랜지스터를 제공하고, 그리고 오버래핑 방지 부동시간 동안 0 볼트를 제공한다. 또한, 상기 내부 트랜지스터는 상기 하프 브릿지 내의 높은 측 스위치 M1이 턴온될 수 있는, 즉 라인 VS가 DC 버스 전위에 있는 스위칭 주기의 부분 동안 높은 DC 버스 전압을 견딘다.

또한, 제어 회로(100)는 폴트 로직(17)을 통해 결정되는 폴트 보호를 포함한다(도 1). 만약 상기 램프 필라멘트가 디스에이블 되지 않고, 그리고 상기 램프가 점화되지 않을 때 램프 점화 방지 조건이 발생하면, 상기 램프 전압 및 출력단 전류는 상기에 기술된 바처럼, 상기 점화 동안 과도한 양으로 상승한다. 상기 출력단 전류 및 램프 전압이 과도한 양으로 도달될 때, 또는 만약 공진 인덕터가 포화되면, 폴트가 점화 동안 발생 된 것으로 고려된다. 이 상태는 낮은 측 스위치 M2의 총 턴온 시간 동안 핀6에서 라인 VS 상의 내부 측정을 수행함으로써 감지된다. 라인 LO상에 제공된 펄스의 턴온 시간 동안 라인 VS상에서 측정된 전압은 상기 낮은 측 스위치 전류에 의해 결정되고, 이는 상기 출력단 전류를 나타낸다. 상기 낮은 측 스위치 M2의 ON 저항을 통하여 흐르는 상기 전류는 측정되며, 즉 전압 해석이 낮은 측 스위치 M2의 상기 ON 저항(RDSON)을 건너 수행된다. 낮은 측 스위치 M2의 상기 내부 On 저항기를 사용함으로써, 상기 하프 브릿지는 제어 회로(100) 내에 추가적인 외부 전류 감지 저항기 및 추가적인 입력 전류 감지 핀에 대한 요구 없이 감지될 수 있다. 라인 VS는 구동시 제어 회로(100) 상의 전류 감지 핀 입력으로 작동하는 반면, 상기 낮은 측 스위치 M2의 RDSON 값은 폴트 감지를 위한 전류 감지 저항기로서 작동한다. 구동시에, 라인 VS상의 상기 전압이 낮은 경우, 예로 낮은 측 스위치 M2가 ON인 경우, 전압 측정이 전류 감지를 수행하는 상기 낮은 측 회로를 통하여 얻어지게 함으로써, 상기 기술된 바와 같이 내부 고전압 스위치가 턴온 된다. 높은 측 스위치 M1이 턴온 되고, DB 버스 전압이 라인 VS에 인가되는 경우, 상기 내부 고전압 스위치는 라인 VS에 인가된 고전압에 저항하도록 상기 나머지 스위칭 주기 동안 턴 오프된다.

낮은 측 스위치 M2의 상기 내부 ON 저항이 PTC(positive temperature coefficient)를 갖기 때문에, 제어 회로(100)는 램프 점화 방지 폴트 조건 동안 발생하는 과도한 또는 위험한 전류 또는 인덕터 포화를 감지하기 위한 내부 파고 인자(crest factor) 측정을 수행한다. 제어 회로(100)가 상기 낮은 측 하프 브릿지 스위치 M2의 RDSON 내부 ON 저항의 온도 그리고/또는 허용치 변화와 독립적인 상대 전류 측정 파고 인자 측정을 제공하도록 파고 인자 측정을 수행한다. 전류 파형의 상기 파고 인자는 일반적으로 앰프 내의 RMS 전류에 대 앰프 내의 최대 전류 비로 정의된다. 예를 들면, 전형적인 사인파 60Hz 전류 파에 대한 파고 인자는 1.4이다. 결국, 상기 파고 인자 측정은 특정한 총 시간 동안 겪은 과도한 또는 위험해질 수 있는 출력단의 전류 스파이크(spike)의 지표를 얻는 것이다. 바람직한 실시예에서, 4 파고 인자는, 예로 상기 최대 전류가 평균 전류의 4배에 달하는 경우에, 폴트 조건을 결정하기 위해 사용된다.

라인 LO에 결정된 바에 따라 대략 50번의 스위칭 주기 동안 최대 전류가 상기 평균 전류를 4배 정도 초과하는 경우, 제어 회로(100)는 폴트가 발생했다고 판단한다. 여기서, 라인 LO상의 출력 펄스의 ON 시간 동안, 제어 회로(100)는 폴트 모드로 들어가고, 라인HO 및 LO에 대한 게이트 드라이버들 모두는 낮게 래치(latch)된다. 이 안전 조건은 전압이 제어 회로(100)에 순환될 때까지 지속된다. 바람직하게는, 공급 전압 VCC는 내부 UVLO 입구 아래 및 위에서 재사용된다. 상기 파고 인자는 애플리케이션에 의존하여 특정 기정 숫자로 임의적으로 설정될 수 있다. 게다가, 파고 인자 폴트를 결정하기 위한 스위칭의 수는 애플리케이션에 의존하여 임의 숫자로 설정될 수 있다. 그것이 간주되기 전에, 발생될 폴트에 대한 스위칭 주기의 수를 설정하는 이점은, 인덕터 포화가 발생하는 결과이다. 램프 점화 동안, 상기 인덕터는 상기 램프가 수립되는 다수의 주기 동안 포화될 수 있다. 상기 포화된 인덕터는 차단된 폴트 조건으로 표시된다. 그러나, 제어 회로(100)가 이런 포화에서 거짓 폴트 탐지를 피하기 위해 폴트 결정이 발생하기 전에 소정 스위칭 주기의 수만큼 대기한다.

파고 인자 탐지의 추가적 실시예는 LO의 상승 에지 이후의 짧은 지연(1us) 후에 상기 LO의 ON 시간 동안에만 인에이블 되는 것이다. 파고 인자 탐지는 상기 부동시간 및 HO의 ON 시간 동안에는 불가능하다. 이는 인덕터 전류가 상기 LO의 ON 시간의 종단에서 포화되기 때문이다. 파고 인자 탐지는 인덕터 전류 포화 탐지를 위해 상용된다. 오픈 필라멘트와 같은 다른 폴트 조건은 비 ZVS 시프팅(non-ZVS shifting) 및 1V VCO 차단 입구에 의해 탐지된다. 상기 주파수가 파고 인자 탐지 동안 점화를 위해 공진으로 스윕 됨에 따라, 상기 회로는 그것이 포화되기 전에 상기 인덕터가 전달할 수 있는 최대 전압을 얻는다. 인덕터 포화는 거의 온도에 의존하기 때문에, 파고 인자는 회로에 의해 전달되는 최대 전압이 온도에 근거하여 허용치를 자동적으로 조정하도록 한다. 예를 들면, 낮은 온도에서, 상기 램프는 점화하기 위해 높은 점화 전압을 요구한다. 인덕터는 낮은 온도 및 고전류에서 포화 되기 때문에, 상기 회로는 파고 인자가 포화 및 차단을 탐지하기 전에 고전압을 생성한다. 따라서, 상기 적응 특성은 필요 시 저온도에서 고전압을 제공한다. 또한, 만약 상기 인덕터 포화 수위가 낮거나 또는 제조 동안 포화 수위가 일정하지 않은 것처럼 쉽게 변하는 코어 재료가 사용되는 경우, 상기 회로는 포화에서 여전히 차단될 것이고, 결국 포화 동안 발생할 수 있는 회로 디스에이블을 방지할 수 있을 것이다.

제어 회로(100)에 의해 탐지된 다른 폴트는 개방 필라멘트 램프 폴트이다. 개방 필라멘트 램프 폴트들은 하프 브릿지에서의 하드 스위칭을 야기하고, 잠재적으로 스위치들 M1 및 M2를 디스에이블 시킨다. 이러한 폴트 타입은 상기 폴트 조건이 존재할 때, 대략 50 스위칭 주기 후 0아닌 볼트 스위칭 회로 또는 파고 인자 회로를 통해 탐지된다. 상기 적응성 제어는 상기 폴트가 결정될 때 폴트 모드로 진입하고, 높은 게이트 드라이버 출력 및 낮은 게이트 드라이버 출력은 낮게 래치된다. 비점화 폴트를 가질 때, 전원은 상기 폴트 조건을 제거하기 위하여 제어 회로(100)에서 순환되어야 한다. 바람직하게, 예열 모드에서 제어 회로(100)를 재설정하는 VCC에 공급된 전압은 내부 UVLO 문턱값보다 크거나 작게 순환된다.

제어 회로(100)는 또한, 절전 또는 전압 조건 이하에서 보호를 제공한다. 주요 절전 폴트 조건 동안, DC 버스 전압은 램프 공진 출력단에서 이용가능한 전압의 진폭이 감소되는 것을 줄일 수 있고, 램프(33)는 소등될 수 있다. 상기 상황에서, 제어 회로(100)는 ZVS가 유지되는 것과 같은 스위칭 주파수를 조절한다. 그 결과, 상기 주파수는 DC 버스 전압이 감소할 때 증가한다. 증가하는 주파수 및 감소하는 전압은 램프 전원의 감소와 램프(33)가 어두워지게 하나, 소등되지는 않는다. 만약 DC 버스가 더 감소할 때 램프(33)가 소등되면, 주파수는 상당히 더 높아지고, VCO 전압은 예열/점화 스윕이 재설정되는 것과 같이 상당히 감소한다. AC 라인 전압이 다시 증가할 때, 주파수는 다시 공진을 향해 감소할 것이고, 램프(33)는 재점화된다. 따라서, 제어 회로(100)는 개방 필라멘트, 램프 제거, 구성요소 허용치, 주요 점등 및 램프의 수명에 대비해 보호한다.(ZVS가 유지되고 상기 회로가 디스에이블 되지 않도록 상기 램프가 소모되고 상기 회로가 계속적으로 적응될 때 상기 램프 전압은 증가한다.)

도 6을 참조하면, 제어 회로(100)의 동작을 설명한 플로우챠트가 도시된다. 블록(51)에서 전원이 턴오프된 후, DC 전원은 DC 버스의 두 레일에 공급된다. 제어 회로(100)는, 하프 브릿지가 OFF 조건으로 유지되는 동안 블록(52)의 UVLO 모드에 진입하며, 상기 전자식 안정기에 공급되는 전류는 대략 150㎲이다. 여기서, 핀3의 라인 VCO 전압은 0볼트이고 VCO(21)는 턴오프 된다. 유사하게, 제어 회로(100)의 핀(4)의 라인 FMIN에서의 전압은 0볼트이다. 블록(52)의 상태는 UVLO모드에 대한 상위 문턱값 레벨보다 큰 핀1에서의 VCC 전압이 11.5볼트보다 클 때 빠져나간다. 블록(52)에서의 상태에서 빠져나갈 때, UVLO모드는 종료된다.

UVLO 모드의 종료 시, 주파수 스윕 모드는 블록(53)으로 들어가고, 그 동안 과도전류 작호가 가능하고 핀3의 라인 VCO의 전압이 지수적으로 증가하기 시작한다. 바람직한 실시예에 있어서, 핀3의 라인 VCO의 전압은 선형적으로 증가할 수 있다. 이 상태 동안, VCO(21)의 주파수 출력은 VCO 입력이 올려갈 때 떨어지기 시작하고, 램프 점화를 야기하기 위해 전류 및 전압을 공급하도록 브릿지 중간에서 오실레션을 발생시킨다. 상기 상태 동안 예열하며, 최대 전류는 예열 및 점화를 허용하도록 부하에 공급된다. 만약 이 상태 동안 램프 점화 실패와 같은 폴트가 발생한다면, 제어 회로(100)는, 전자식 안정기 회로를 보호하기 위해 블록(55)의 폴트 모드 상태로 들어간다. 부가적으로, 만약 부족전압 조건이 발생한다면, 즉 VCC가 UVLO 낮은 문턱값인 9.5볼트보다 작다면, 제어 회로(100)의 상태는 블록(52)의 UVLO 모드로 되돌아간다.

일반적으로 안정기 회로는 예열 시간 동안 고정된 예열 주파수를 유지하고, 점화를 위해 스위칭 주파수를 빠르게 올린다. 제어 회로(100)에 의해 수행되는 예열 방법은 단일 주파수 스윕에서 필라멘트를 예열하고, 동시에 램프를 점화한다. 이 방법의 파라미터들은 적절한 예열을 위해 CVCO에 대한 커패시터 값을 조절하여 프로그램하기에 단순하다. 상기 신규한 방법은 본질적으로 IC 핀들의 수와, 예열 기능들을 프로그램하기 위해 요구되는 외부 구성요소들을 감소시킨다. 일반적인 안정기 제어 IC들은 예열 시간을 설정하기 위한 분리된 핀과, 반-브릿지의 초기 시작 시 램프의 플래시를 방지하기 위 더 높은 시작 주파수를 프로그램하기 위한 제2 핀과, 예열 주파수를 프로그램하기 위한 제3 핀과, 점화 경사 시간을 프로그램하기 위한 제4 핀을 요구한다. 본 발명에 따른 방법은 회로, 기능, 시스템 비용, 제조가능성을 상당히 단순화하고, IC 사이즈, 핀 카운트, 패키지 요구사항 및 최종 테스트를 감소시키는 단일 핀 및 단일 외부 구성요소를 사용한다.

반면, 만약 상기 램프가 정상적으로 점화된다면, 제어 회로(100)는 라인 VCO의 전압이 4.6볼트보다 큰 블록(54)의 적응성 모드 상태로 진입한다. 이 상태는 근접 공전 동작에서 가능한 0볼트 스위칭 및 최소 전류 스위칭을 허용한다. 블록(54)의 적응성 모드 상태에서, 폐쇄된 루프 피드백 제어는 라인 VS에서 감지된 전압에 기초하여 스위칭 주파수를 조절하도록 동작한다. 정상 적응성 실행 모드는 무기한적으로, 또는 폴트가 감지되거나 부족 전압 조건이 발생할 때까지 계속된다. 만약 부족 전압이 발생한다면, 즉 VCC가 9.5볼트보다 적다면, 하프 브릿지 드라이버들 및 디스에이블 된 VCO(21)를 차단하는 제어 회로(100)는 블록(52)의 UVLO 모드로 진입한다. 이러한 방식으로, 만약 전원이 턴오프되면, 하프 브릿지 및 총 전자식 안정기는 부가적인 구성요소가 소모되는 것을 방지하기 위하여 제어 모드에서 차단된다.

만약 제어 회로(100)가 블록(54)의 적응성 모드에서 동작하고 폴트가 발생한다면, 블록(55)의 폴트 모드는 하프 브릿지 드라이버들이 디스에이블 된 곳으로 진입되고, VCO(21)가 차단된다. 이 상태는 블록(55)의 상태가 파고 지수 폴트 결정 또는, 낮은 측 드라이버 출력 LO의 대략적인 5번째 스위칭 주이들에 대한 0아닌 전압 스위칭에 도달하는 것을 제외하고, UVLO 모드와 유사하다. 블록(54)에서 블록(55)으로의 상태 전이 조건들은, 피크 전압, 평균 전압보다 4배 더 큰 대표 피크 전류, 대표 평균 전류값을 요구한다. 상기 결정은 과전류 또는 인덕터 포화 조건 탐지를 위한 파고 인자 4를 제시한다. 부가적으로, 일반적으로 하프 브릿지에서 하드 스위칭을 야기하는 제어 회로(100)는 폴트가 발생되었는지 여부를 결정하기 위하여 0아닌 전압 스위칭을 탐지한다. 각각의 상기 폴트 조건 경우들에 있어서, 만약 폴트가 낮은 측 드라이버 출력 LO의 50 스위칭 주기에 대하여 탐지된다면, 폴트 조건은 확립되고, 제어회로(100)는 블록(55)의 폴트 모드 상태로 진입한다. 블록(55)의 폴트 모드 상태가, 전력이 제어 회로(100)에 순환될 때까지 유지된다. 즉, VCC는 제어 회로(100)가 블록(52)의 UVLO 모드 상태로 전이되는 지점에서 9.5볼트의 더 낮은 UVLO 문턱값 이하로 낮춰진다.

제어 회로(100)는 동작 조건들에서 변화를 탐지함으로써 개방 부하, 개방 필라멘트, 또는 개방 부하를 탐지한다. 개방 폴트 조건 동안, 제어 회로(100)는 ZVS 아닌 조건을 탐지하고, 상기 안정기의 동작을 ZVS로 되돌리기 위해 주파수를 증가시키고자 한다. 필라멘트가 개방된 곳에서 부하가 제거되는 폴트 조건이 존재하는 경우, 핀3의 라인 VCO의 전압은 VCO(21)의 주파수 출력을 더 증가시키기 위하여 감소된다. 핀3의 라인 VCO의 전압이 1볼트에 도달할 때, VCO(21)에 대한 최대 주파수에 이른다. 라인 VCO의 전압이 1볼트로 감소될 때, 폴트 조건이 발생된 것으로 간주되고, 제어 회로(100)는 높은 측 스위치 제어 출력 HO 및 낮은 측 스위치 제어 출력 LO를 OFF 조건으로 한다. 1볼트 래치 오프 문턱값을 가지는 라인 VCO에 대한 상기 폴트 조건은, 라인 VCO 전압이 0볼트에서 4.6볼트 이상으로 증가할 때까지, 즉 예열 및 점화 후 활성화되지 않는다. 가능한 폴트 조건 문턱값을 지연시킴으로써, 제어 회로(100)는 제어 회로(100)가 턴온된 후 출력들 HO 및 LO을 제어하는 높은 측 및 낮은 측들을 즉시 래치 오프 하지 않을 것이다.

만약 필라멘트가 개방된 것에서 폴트 조건이 발생한다면, 제어 회로(100)는 턴온되고, 라인 VCO의 전압은 정상 예열 및 점화를 위하여 0볼트에서 4.6볼트까지 정상적으로 증가한다. 하프 브릿지 출력들 HO 및 LO를 래치 오프하기 위한 라인 VCO의 1볼트 폴트 조건 문턱값에 부가적으로, 라인 VCO에서의 전압은 4.6볼트를 초과하며, 상기 제어가 적응성 실행 모드로 입력되면 ZVS아닌 보호가 활성화된다. 이 시점에서, VCO(21)의 주파수 출력은 라인 VCO의 전압이 1볼트 이하로 감소할 때까지 ZVS를 유지하기 위한 시도로서 계속적으로 증가하고, 제어 회로(100)는 하프 브릿지를 제어하기 위하여 출력들을 안전하게 래치 오프한다. 상기 언급한 바와 같이 개방 필라멘트 폴트 조건 동안 출력을 차단하기 위한 시간은, 대략 예열 시간에 1볼트 이하로 라인 VCO의 전압을 방전하기 위한 시간을 더한 것이다. 이러한 결과들을 위한 총 시간은 일반적으로 대략 10밀리초보다 작다. 상기 설명된 시간 프래임 내의 결과들은, 하프 브릿지 스위치들 및 안정기 회로의 디스에이블을 방지하기에 충분히 짧은 총 차단 시간을 제공한다.

블록(54)의 적응성 실행 모드에서 제시된 본 발명의 또 다른 형태는, 적응기 입력의 EMI 필터링을 감소시키는 안정기에 의해 발생되는 노이즈를 감소시키기 위한 주파수 진동이다. 라인 VCO에서 VCO(21)로의 입력이 5.1볼트로 증가할 때, 핀3의 VCO 라인은 200mV에 의해 대략 4.9볼트로 선형적으로 방전된다. 라인 VCO의 전압이 4.9볼트 이하로 감소될 때, 라인 VCO의 전압은 다시 5.1볼트로 선형적으로 충전된다. 대략 200mV에 의한 라인 VCO 전압의 약간의 충전 및 방전은, 블록(54)의 적응성 실행 모드 동안 계속적으로 발생한다. 상기 충전 및 방전은 몇 킬로헤르츠에 의해 약간 진동하기 위한 주파수를 야기한다. 결국, 스위칭 주파수가 몇 킬로헤르츠로 분산되기 때문에, 하프 브릿지의 동작 주파수는 동작 주파수에서의 결과적인 EMI 교란 피크가 낮아지는 것과 같이 약간 진동한다. 감소 또는 가능하다면 안정기 입력의 외부 EMI 필터링을 제거를 초래하는 결과적인 EMI 교란은 더 적어진다. 이 구성요소 감소 또는 제거는, 전반적인 시스템을 카운트하는 감소된 비용과 더 낮아진 구성요소를 가지는 더 좋은 시스템의 이점을 얻는다.

도 7에 있어서, 그래프(70)는 제어 회로(100)의 시작 동안 회로 전압을 도시한다. 도 7의 그래프는 200ms의 타임 스케일의 250볼트의 각 부분 대표값을 가지는 램프 전압 트레이스(71)와, 각 부분마다의 2볼트의 스케일과 타임 스케일에 대한 200ms를 가지는 제어 회로(100)의 핀3의 라인 VCO의 전압을 보여주는 트레이스(23)를 도시한다. 그래프(70)에 도시된 바와 같이, 라인 VCO의 전압은, VCO(21)의 주파수 출력이 고주파 범위에서 급격히 하락하고, 더 낮은 주파수 범위에서 더 천천히 감소하도록 지수적으로 충전된다. 또 다른 바람직한 실시예에 있어서, 라인 VCO의 전압은 선형적으로 충전된다. 램프(33)에 공급되는 전압 및 전류의 진폭은 점화가 발생하는 지점(75)까지의 주기 동안 증가한다. 이 지점에 앞서, 램프(33)의 필라멘트들은 원활한 점화를 위하여 램프에 공급되는 고전류로 예열된다. 점화 지점에서, 라인 VCO의 전압이 4.6볼트보다 증가하면, 적응성 실행 모드는 제어 회로(100)가 하프 브릿지에서 0볼트와 최소 전류 스위칭에 제어를 제공하는 동안 진입된다. VCO(21)의 주파수는 램프(33)에 연결된 공진 인덕터 및 커패시터의 근접 공진 주파수를 유지한다. 그래프(70)에서 보여진 바와 같이, 적응성 실행 모드 동안 램프 전압의 전압 트레이스(71)는 유효 동작 레벨로 서서히 감소하기 시작한다. 결과적인 전자식 안정기 동작은, 구성요소들에 대한 디스에이블을 방지하고, 잠재적인 디스에이블 폴트 조건들을 탐지하는 폐쇄 루프 피드백을 가지는 원활하고 유효한 제어를 제공한다.

도 8을 참조하면, 트레이스(81 및 83)는 스위칭 하프 브릿지에서의 하프 브릿지 전압 VS 및 낮은 측 스위치 전류를 각각 나타낸다. 트레이스(81 및 83)는 적응성 실행 모드 동안 하프 브릿지의 동작에 대응하는 전압을 도시한다. 트레이스(81)는 낮은 측 스위치에 대한 0 전압 스위칭을 도시하며, 트레이스(83)는 낮은 측 스위치에 대한 최소 전류 스위칭을 도시한다.

비록 본 발명은 특정 실시예에 관해 설명되었으나, 다른 많은 변형물, 대체물, 및 다른 용도가 본 기술 분야의 통상의 지식을 가진 자에게 명백할 것이다. 따라서, 본 발명은 첨부된 청구항에 의해서뿐만 아니라 여기서 명백히 공개된 것에 의해도 제한되지 않는 것이 바람직하다.

Claims (20)

1. 전원 스위치를 구비하는 전자식 안정기용 제어 회로로서,

   상기 전원 스위치를 구동하기 위한 구동 회로와;

   상기 전원 스위치를 동작시키기 위해 상기 구동 회로에 신호를 제공하도록 상기 구동 회로에 연결된 스위칭 제어 회로와;

   상기 구동 회로 및 스위칭 제어 회로에 연결된 상기 구동 회로의 출력 값에 기초하여 상기 스위칭 제어 회로에 제어 정보를 제공하는 피드백 회로와;

   상기 스위칭 제어 회로 및 상기 구동 회로 중 적어도 하나에 연결되어 상기 전자식 안정기에서의 폴트에 응답하는 폴트 응답 회로를 포함하며,

   상기 폴트 응답 회로는 폴트 탐지 시 상기 구동 회로를 디스에이블 시킬 수 있는 것을 특징으로 하는 제어 회로.
2. 제 1항에 있어서, 상기 스위칭 제어 회로는 전압 제어 오실레이터인 것을 특징으로 하는 제어 회로.
3. 제 1항에 있어서,

   상기 폴트 응답 회로에서의 폴트 기준과; 그리고

   파고 인자 표시 및 스위칭 주파수 표시 중 적어도 하나를 포함하는 폴트 기준을 포함하는 것을 특징으로 하는 제어 회로.
4. 제 1항에 있어서,

   상기 제어 회로에 전원을 공급하기 위한 전원 입력부과; 그리고

   상기 구동 회로에 대한 시작 전압을 제공하도록 상기 전원 입력부과 상기 구동 회로 사이에 연결된 부트스트랩 다이오드를 더 포함하는 것을 특징으로 하는 제어 회로.
5. 제 1항에 있어서, 상기 스위칭 제어 회로의 동작을 위해 최소 주파수를 제공하도록 상기 스위칭 제어 회로에 공급되는 최소 주파수 입력 신호를 포함하는 것을 특징으로 하는 제어 회로.
6. 제 1항에 있어서, 스위칭 제어 회로 입력을 조절하기 위하여 상기 스위칭 제어 회로에 선택적으로 연결될 수 있는 전류원을 더 포함하는 것을 특징으로 하는 제어 회로.
7. 제 6항에 있어서, 상기 전류 공급원은 상기 구동 회로에서 상기 피드백 회로로 제공되는 동작 표시에 기초하여 상기 스위칭 제어 회로 입력부를 조절하기 위한 피드백 회로에 연결된 것을 특징으로 하는 제어 회로.
8. 제 1항에 있어서, 상기 피드백 회로는 상기 구동 회로로부터의 신호를 처리하기 위하여 동작되고, 스위칭과 최소 전류 스위칭을 획득하기 위하여 스위칭 제어 회로에 영향을 미치는 것을 특징으로 하는 제어 회로.
9. 제 1항에 있어서, 상기 전자식 안정기는 부하에 전원을 공급하기 위한 스위칭 하프 브릿지를 포함하고, 상기 회로는:

   상기 하프 브릿지에 제어 신호를 공급하기 위한 하프 브릿지 드라이버와;

   상기 하프 브릿지에 신호를 공급하기 위해 상기 하프 브릿지를 제어하도록 상기 하프 브릿지 드라이버에 연결된 상기 스위칭 제어 회로와;

   상기 하프 브릿지 드라이버 및 상기 하프 브릿지 중 적어도 하나의 동작 값에 기초하여 상기 스위칭 제어 회로의 동작을 수정하기 위해 상기 하프 브릿지 드라이버 및 상기 스위칭 제어 회로에 연결된 피드백 회로와; 그리고

   상기 하프 브릿지 드라이버 및 피드백 회로에 연결되며, 부하에 의한 초과 전류에 기초하여 상기 하프 브릿지 드라이버의 출력을 디스에이블 시키는 파고 인자 탐지기를 포함하는 것을 특징으로 하는 제어 회로.
10. 제 1항에 있어서, 상술된 범위 사이에서 상기 구동 회로에 제공되는 신호들을 변화시키기 위해 상기 스위칭 제어 회로의 입력을 조절하도록 상기 스위칭 제어 회로에 연결된 입력 조절 제어부를 더 포함하는 것을 특징으로 하는 제어 회로.
11. 제 10항에 있어서, 상기 파라미터 조절 회로는 4.9볼트 및 5.1 볼트 내에 놓이도록 상기 스위칭 제어 회로에의 전압 입력을 수정하는 것을 특징으로 하는 제어 회로.
12. 제 1항에 있어서, 상기 전원 스위치 및 상기 피드백 회로에 연결된 감지 신호를 더 포함하고, 상기 전원 스위치의 양단 전압을 측정함으로써 전류 감지를 제공하도록 동작할 수 있는 것을 특징으로 하는 제어 회로.
13. 제 9항에 있어서, 상기 하프 브릿지 드라이버에서 전류를 감지하기 위하여 상기 피드백 회로에서의 고전압 스위치를 포함하는 것을 특징으로 하는 제어 회로.
14. 제 9항에 있어서, 턴온된 상기 하프 브릿지의 낮은 측 스위치에 관한 고전압 스위치를 턴온하기 이전의 지연을 더 포함하는 것을 특징으로 하는 제어 회로.
15. 제 9항에 있어서, 상기 하프 브릿지에서 0전압 스위칭과 최소 전류 스위칭을 획득하도록 상기 스위칭 제어 회로에 영향을 미치기 위한 상기 피드백 회로에서의 적응성 제어 회로를 더 포함하는 것을 특징으로 하는 제어 회로.
16. 전원을 부하에 전달하도록 전자식 안정기를 제어하는 방법으로서,

    상기 부하에 전원을 공급하기 위하여 스위칭 하프 브릿지를 구동하는 단계와;

    하프 브릿지 동작 파라미터를 감지하는 단계와;

    상기 감지된 파라미터에 기초하여 피드백 제어를 결정하는 단계와;

    상기 하프 브릿지의 제어에 영향을 미치도록 상기 피드백 제어를 적용하는 단계와; 그리고

    상기 감지된 파라미터에 기초하여 폴트 조건이 존재하는지 여부를 결정하는 단계를 포함하는 것을 특징으로 하는 제어 방법.
17. 제 16항에 있어서, EMI 노이즈 방출을 감소시키도록 상기 스위칭 하프 브릿지를 구동하기 위한 파라미터를 조정하는 단계를 더 포함하는 것을 특징으로 하는 제어 방법.
18. 제 1항에 있어서, 상기 폴트 응답 회로는 최소 스위칭 주파수 폴트를 감지하기 위하여 동작할 수 있는 것을 특징으로 하는 제어 회로.
19. 제 18항에 있어서, 상기 최소 스위칭 주파수 폴트는 상기 스위칭 제어 회로로의 입력에서 저전압으로 탐지될 수 있는 것을 특징으로 하는 제어 회로.
20. 제 16항에 있어서, 예열 단계 동안 상기 전자식 안정기에 첨부된 램프의 점화 시까지 스위칭 주파수를 감소시키는 단계를 더 포함하는 것을 특징으로 하는 제어 방법.