KR20050040618A - Liquid crystal display device and driving method thereof - Google Patents
Liquid crystal display device and driving method thereof Download PDFInfo
- Publication number
- KR20050040618A KR20050040618A KR1020030076077A KR20030076077A KR20050040618A KR 20050040618 A KR20050040618 A KR 20050040618A KR 1020030076077 A KR1020030076077 A KR 1020030076077A KR 20030076077 A KR20030076077 A KR 20030076077A KR 20050040618 A KR20050040618 A KR 20050040618A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- thin film
- film transistor
- liquid crystal
- crystal display
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 액정 표시장치 및 그 구동방법에 관한 것으로, 라인-온-글래스 배선들을 통해 접지전위(VSS : 0V)의 게이트 저전압신호를 게이트 구동부에 공급하고, 데이터 구동부로부터 5V~13V 범위, 8V~16V 범위 또는 2V~10V 범위의 전압값을 갖는 화상정보를 데이터 라인들에 공급하여 라인-온-글래스형 액정 표시장치를 구동함에 따라 라인-온-글래스 배선들을 통해 전송되는 게이트 저전압신호의 왜곡을 최소화할 수 있게 된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display and a driving method thereof, and supplies a gate low voltage signal having a ground potential (VSS: 0V) to a gate driver through line-on-glass wires, and from a data driver to a 5V to 13V range, 8V to By supplying image information having a voltage value in the 16V range or the 2V to 10V range to the data lines to drive the line-on-glass type liquid crystal display, distortion of the gate low voltage signal transmitted through the line-on-glass lines is eliminated. It can be minimized.
Description
본 발명은 액정 표시장치 및 그 구동방법에 관한 것으로, 특히 액정 표시패널의 구동전압 및 제어신호들이 액정 표시패널에 실장된 라인-온-글래스(line-on-glass : LOG) 배선들을 통해 전송되는 라인-온-글래스형 액정 표시장치에서 게이트 저전압신호의 전압변동에 따른 화질저하를 개선하기에 적당하도록 한 액정 표시장치 및 그 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display and a method of driving the same. In particular, the driving voltage and control signals of the liquid crystal display panel are transmitted through line-on-glass (LOG) wires mounted on the liquid crystal display panel. The present invention relates to a liquid crystal display and a driving method thereof, which are suitable for improving image quality deterioration due to voltage variation of a gate low voltage signal in a line-on-glass type liquid crystal display.
일반적으로, 화상 정보를 화면에 나타내는 화면 표시 장치들 중에서, 박막형 평판 표시 장치가 가볍고, 어느 장소에든지 쉽게 사용할수 있다는 장점 때문에 근래에 집중적인 개발의 대상이 되고 있다. In general, among the screen display devices that display image information on the screen, the thin-film flat panel display device has been the subject of intensive development in recent years because of its advantages of being light and easy to use anywhere.
특히, 액정 표시장치는 해상도가 높고, 동화상을 실현하기에 충분할 만큼 반응 속도가 빠르기 때문에, 가장 활발한 연구가 이루어지고 있는 제품이다.In particular, liquid crystal displays have high resolution and are fast in reaction speeds sufficient to realize moving images, and thus are the most active studies.
상기 액정 표시장치의 원리는 액정의 광학적 이방성과 분극 성질을 이용한 것이다. 즉, 방향성을 갖고 있는 액정 분자의 배향 방향을 분극성을 이용하여 인위적으로 조절하면, 액정의 배향 방향에 따른 광학적 이방성에 의해 빛을 투과 및 차단시킬 수 있게 되며, 이 원리를 응용하여 표시장치로 사용한다. The principle of the liquid crystal display device is to use the optical anisotropy and polarization properties of the liquid crystal. In other words, if the alignment direction of the liquid crystal molecules having directionality is artificially adjusted using polarization, light can be transmitted and blocked by optical anisotropy according to the alignment direction of the liquid crystal, and this principle is applied to the display device. use.
최근 들어, 박막 트랜지스터와 그것에 연결된 화소전극이 행렬 방식으로 배열된 능동 매트릭스 액정 표시장치가 뛰어난 화질을 제공하기 때문에 가장 보편적으로 사용되고 있다.Recently, an active matrix liquid crystal display in which thin film transistors and pixel electrodes connected to the thin film transistors are arranged in a matrix manner is most commonly used because it provides excellent image quality.
상기 액정 표시장치는 화소들이 매트릭스 형태로 배열되는 액정 표시패널과, 상기 화소들을 개별적으로 구동시키기 위한 게이트 구동부 및 데이터 구동부를 구비한다.The liquid crystal display includes a liquid crystal display panel in which pixels are arranged in a matrix form, and a gate driver and a data driver for individually driving the pixels.
상기 액정 표시패널은 일정한 셀-갭(cell-gap)이 유지되도록 합착된 박막 트랜지스터 어레이(thin film transistor array) 기판 및 컬러필터(color filter) 기판과, 그 박막 트랜지스터 어레이 기판 및 컬러필터 기판의 셀-갭에 형성된 액정층으로 구성된다.The liquid crystal display panel includes a thin film transistor array substrate and a color filter substrate bonded together to maintain a constant cell-gap, and cells of the thin film transistor array substrate and the color filter substrate. It consists of a liquid crystal layer formed in a gap.
상기 컬러필터 기판 상에는 화소들의 위치에 빨강, 초록 및 파랑의 컬러필터가 반복적으로 배치되어 있다. 그 컬러필터 사이에는 블랙 매트릭스가 그물 모양으로 형성되어 있다. 그리고, 상기 컬러필터 위에 공통전극이 형성되어 있다.On the color filter substrate, red, green, and blue color filters are repeatedly arranged at positions of the pixels. A black matrix is formed in a mesh shape between the color filters. A common electrode is formed on the color filter.
상기 박막 트랜지스터 어레이 기판 상에는 행렬 방식으로 설계된 화소들의 위치에 화소전극들이 배열된 구조로 이루어져 있다. 그 화소전극의 수평방향을 따라서 게이트 라인들이 형성되어 있고, 수직방향을 따라서 데이터 라인들이 형성되어 있다. 상기 화소들의 한쪽 구석에는 화소전극을 구동하기 위한 박막 트랜지스터가 형성되어 있다. 그 박막 트랜지스터의 게이트 전극은 게이트 라인에 연결되고, 박막 트랜지스터의 소스 전극은 데이터 라인에 연결되며, 박막 트랜지스터의 드레인 전극은 화소전극에 연결된다.The thin film transistor array substrate has a structure in which pixel electrodes are arranged at positions of pixels designed in a matrix manner. Gate lines are formed along the horizontal direction of the pixel electrode, and data lines are formed along the vertical direction. In one corner of the pixels, a thin film transistor for driving the pixel electrode is formed. The gate electrode of the thin film transistor is connected to the gate line, the source electrode of the thin film transistor is connected to the data line, and the drain electrode of the thin film transistor is connected to the pixel electrode.
그리고, 게이트 라인들과 데이터 라인들의 일측 끝단에는 게이트 패드부와 데이터 패드부가 형성되어 있다.The gate pad part and the data pad part are formed at one end of the gate lines and the data lines.
상기 게이트 구동부와 데이터 구동부는 상기 게이트 패드부와 데이터 패드부를 통해 액정 표시패널에 구동전압 및 제어신호들을 공급하여 액정 표시패널을 구동시키게 된다.The gate driver and the data driver drive the liquid crystal display panel by supplying driving voltages and control signals to the liquid crystal display panel through the gate pad unit and the data pad unit.
상기한 바와같이 구성되는 액정 표시장치의 구동에 대하여 첨부한 도면을 참조하여 보다 상세히 설명하면 다음과 같다.The driving of the liquid crystal display device configured as described above will be described in more detail with reference to the accompanying drawings.
도1은 일반적인 액정 표시패널의 단위 화소에 대한 등가회로도이다.1 is an equivalent circuit diagram of a unit pixel of a general liquid crystal display panel.
도1을 참조하면, 단위 화소는 게이트 전극이 게이트 배선(101)에 접속되고, 소스 전극이 데이터 배선(103)에 접속된 박막 트랜지스터(100)와, 그 박막 트랜지스터(100)의 드레인 전극과 공통전압(Vcom) 사이에 병렬 접속된 액정 용량(102) 및 스토리지 커패시터(104)를 구비하며, 이와같은 단위 화소의 등가회로를 갖는 액정 표시패널의 구동방법을 도2의 전압파형도를 참조하여 상세히 설명한다.Referring to FIG. 1, a unit pixel has a thin film transistor 100 having a gate electrode connected to the gate wiring 101, a source electrode connected to the data wiring 103, and a drain electrode of the thin film transistor 100. A driving method of a liquid crystal display panel having a liquid crystal capacitor 102 and a storage capacitor 104 connected in parallel between voltages Vcom, and having an equivalent circuit of unit pixels, will be described in detail with reference to the voltage waveform diagram of FIG. 2. Explain.
상기 도1과 도2를 참조하면, 공통전압(Vcom)이 공통전극에 인가되고, 데이터신호의 전압(VDATA)이 데이터 배선(103)을 통해 박막 트랜지스터(100)의 소스 전극에 인가되며, 주사신호(VG)가 매 프레임(frame) 단위로 게이트 배선(101)을 통해 박막 트랜지스터(100)의 게이트 전극에 인가된다.1 and 2, the common voltage Vcom is applied to the common electrode, and the voltage V DATA of the data signal is applied to the source electrode of the thin film transistor 100 through the data line 103. The scan signal V G is applied to the gate electrode of the thin film transistor 100 through the gate wiring 101 every frame.
따라서, 먼저 제n 프레임의 주사신호(VG)가 고전위로 인가되는 박막 트랜지스터(100)의 턴-온 구간에서는 정극성(+)의 데이터신호 전압값(VDATA)이 소스 전극으로부터 드레인 전극을 통해 화소전극에 공급되어 액정을 구동하고, 스토리지 커패시터(104)에 충전된다. 이때, 화소전극에 인가되는 정극성(+)의 데이터신호 전압값(VDATA)은 박막 트랜지스터(100)의 턴-온 구간에서 액정 용량(102) 및 스토리지 커패시터(104)의 영향으로 인해 점차로 충전(charging)되며, 도2에 도시한 바와같이 화소전압(VP) 파형으로 나타난다.Therefore, first, in the turn-on period of the thin film transistor 100 to which the scan signal V G of the n-th frame is applied at high potential, the positive data signal voltage value V DATA is applied to the drain electrode from the source electrode. The liquid crystal is supplied to the pixel electrode to drive the liquid crystal and is charged in the storage capacitor 104. In this case, the positive data signal voltage value V DATA applied to the pixel electrode is gradually charged due to the influence of the liquid crystal capacitor 102 and the storage capacitor 104 in the turn-on period of the thin film transistor 100. (charging), and are shown in the pixel voltage (V P ) waveform as shown in FIG.
그리고, 상기 주사신호(VG)가 고전위에서 저전위로 천이하여 박막 트랜지스터(100)가 턴-오프되는 경우에는 박막 트랜지스터(100)의 게이트 전극과 드레인 전극의 오버-랩에 의한 기생 용량으로 인해 게이트 전극의 전압변동이 드레인 전극과 접속된 화소전극에 영향을 줌으로써, 상기 충전된 화소전압(VP)으로부터 전압강하가 발생하는데, 이를 화소전압의 변동분(△VP)이라 지칭한다.In addition, when the scan signal V G transitions from the high potential to the low potential and the thin film transistor 100 is turned off, the gate may be formed due to parasitic capacitance caused by the overlap between the gate electrode and the drain electrode of the thin film transistor 100. Since the voltage variation of the electrode affects the pixel electrode connected to the drain electrode, a voltage drop occurs from the charged pixel voltage V P , which is referred to as a change in pixel voltage ΔV P.
상기 주사신호(VG)가 저전위로 인가되는 박막 트랜지스터(100)의 턴-오프 구간에서는 상기 스토리지 커패시터(104)에 충전된 화소전압(VP)이 화소전극에 지속적으로 공급되어 액정의 구동을 유지시키게 된다.In the turn-off period of the thin film transistor 100 to which the scan signal V G is applied at low potential, the pixel voltage V P charged in the storage capacitor 104 is continuously supplied to the pixel electrode to drive the liquid crystal. Will be maintained.
그리고, 제n+1 프레임의 주사신호(VG)가 고전위로 인가되는 박막 트랜지스터(100)의 턴-온 구간에서는 부극성(-)의 데이터신호 전압값(VDATA)이 소스 전극으로부터 드레인 전극을 통해 화소전극에 공급되고, 스토리지 커패시터(104)에 충전된다. 이때, 화소전극에 인가되는 부극성(-)의 데이터신호 전압값(VDATA)은 박막 트랜지스터(100)의 턴-온 구간에서 액정 용량(102) 및 스토리지 커패시터(104)의 영향으로 인해 점차로 충전되며, 도2에 도시한 바와같이 화소전압(VP) 파형으로 나타난다.In the turn-on period of the thin film transistor 100 to which the scan signal V G of the n + 1th frame is applied at high potential, the negative data signal voltage value V DATA is drained from the source electrode to the drain electrode. The pixel electrode is supplied to the pixel electrode and charged in the storage capacitor 104. In this case, the negative data signal voltage value V DATA applied to the pixel electrode is gradually charged due to the influence of the liquid crystal capacitor 102 and the storage capacitor 104 in the turn-on period of the thin film transistor 100. As shown in FIG. 2, the waveform is represented by a pixel voltage V P waveform.
그리고, 상기 주사신호(VG)가 고전위에서 저전위로 천이하여 박막 트랜지스터(100)가 턴-오프되는 경우에는 박막 트랜지스터(100)의 게이트 전극과 드레인 전극의 오버-랩에 의한 기생 용량으로 인해 게이트 전극의 전압변동이 드레인 전극과 접속된 화소전극에 영향을 줌으로써, 상기 충전된 화소전압(VP)으로부터 전압강하가 발생하는데, 이를 화소전압의 변동분(△VP)이라 지칭한다.In addition, when the scan signal V G transitions from the high potential to the low potential and the thin film transistor 100 is turned off, the gate may be formed due to parasitic capacitance caused by the overlap between the gate electrode and the drain electrode of the thin film transistor 100. Since the voltage variation of the electrode affects the pixel electrode connected to the drain electrode, a voltage drop occurs from the charged pixel voltage V P , which is referred to as a change in pixel voltage ΔV P.
상기 주사신호(VG)가 저전위로 인가되는 박막 트랜지스터(100)의 턴-오프 구간에서는 상기 스토리지 커패시터(104)에 충전된 화소전압(VP)이 화소전극에 지속적으로 공급되어 액정의 구동을 유지시키게 된다.In the turn-off period of the thin film transistor 100 to which the scan signal V G is applied at low potential, the pixel voltage V P charged in the storage capacitor 104 is continuously supplied to the pixel electrode to drive the liquid crystal. Will be maintained.
상기한 바와같이 정극성(+)과 부극성(-)의 데이터신호 전압값(VDATA)을 교번하여 인가하는 이유는 액정의 열화를 방지하고, 직류전압 성분을 제거하기 위해서이다. 즉, 액정층에 지속적으로 일정한 방향의 전계가 인가될 경우에는 액정이 열화되고, 직류전압 성분에 의해 액정 표시패널에 잔상이 발생하는 결과를 초래하기 때문에, 이를 방지하기 위하여 데이터신호 전압값(VDATA)을 정극성(+)과 부극성(-)이 교번하여 인가하는 반전 구동방식이 적용된다.As described above, the reason why the data signal voltage value V DATA of positive polarity (+) and negative polarity (−) is alternately applied is to prevent deterioration of the liquid crystal and to remove the DC voltage component. That is, when an electric field in a constant direction is continuously applied to the liquid crystal layer, the liquid crystal is degraded, and afterimage occurs in the liquid crystal display panel due to the DC voltage component. The reverse driving method is applied in which DATA is applied alternately with positive (+) and negative (-).
한편, 상기 게이트 배선(101)을 통해 박막 트랜지스터(100)의 게이트 전극에 인가되는 주사신호(VG)는 게이트 구동부로부터 출력되는 20V 정도의 게이트 고전압신호(Vgh)와 -5V~-8V 정도의 게이트 저전압신호(Vgl)로 이루어진다.On the other hand, the scan signal V G applied to the gate electrode of the thin film transistor 100 through the gate wiring 101 has a gate high voltage signal Vgh of about 20V and -5V to -8V. The gate low voltage signal Vgl is formed.
상기 게이트 고전압신호(Vgh)와 게이트 저전압신호(Vgl)로 20V 와 -5V~-8V 가 적용되는 이유는 상기 박막 트랜지스터(100)의 전압-전류 특성에 기인한다.The reason why 20V and -5V to -8V are applied to the gate high voltage signal Vgh and the gate low voltage signal Vgl is due to the voltage-current characteristics of the thin film transistor 100.
즉, 박막 트랜지스터(100)의 소스 전극에 일정한 신호를 인가한 상태에서 게이트 전극에 전압을 인가하여 드레인 전극에 흐르는 전류를 측정함으로써, 얻어진 박막 트랜지스터(100)의 전압-전류 특성은 게이트 전극에 인가되는 전압이 20V 정도일 경우에 포화상태에 도달하고, 게이트 전극에 인가되는 전압이 -5V~-8V 정도일 경우에 오프-전류(off-current)가 안정적으로 작은 값을 갖게 된다.That is, by applying a voltage to the gate electrode while measuring a current flowing through the drain electrode while a constant signal is applied to the source electrode of the thin film transistor 100, the voltage-current characteristic of the obtained thin film transistor 100 is applied to the gate electrode. When the voltage becomes about 20V, the saturation state is reached, and when the voltage applied to the gate electrode is about -5V to -8V, the off-current is stable and has a small value.
따라서, 박막 트랜지스터(100)를 턴-온시키기 위해서는 20V 정도의 게이트 고전압신호(Vgh)를 주사신호(VG)로 인가하고, 반대로 박막 트랜지스터(100)를 턴-오프시키기 위해서는 -5V~-8V 정도의 게이트 저전압신호(Vgl)를 주사신호(VG)로 인가한다.Therefore, turn the thin film transistor 100. In order to turn on the high voltage applied to the gate signal (Vgh) of about 20V to the scan signal (V G), and conversely turns on the TFTs 100. In order to off--5V ~ -8V The gate low voltage signal Vgl is applied as the scan signal V G.
한편, 일반적인 액정 표시장치에서는 상기 -5V~-8V 정도의 게이트 저전압신호(Vgl)를 적용하는 경우에 별다른 문제가 발생되지 않지만, 라인-온-글래스형 액정 표시장치에서는 게이트 저전압신호(Vgl)의 전압변동에 의해 화질저하를 초래하는 문제가 있으며, 이를 상세히 설명하면 다음과 같다.On the other hand, in the case of applying the gate low voltage signal Vgl of about -5V to -8V in a general liquid crystal display, no particular problem occurs, but in the line-on-glass type liquid crystal display device, the gate low voltage signal Vgl There is a problem that the image quality is reduced by the voltage variation, which will be described in detail as follows.
일반적으로, 상기 게이트 구동부는 다수개의 집적회로(integrated circuit : 이하, IC)들로 구성되어 상기 게이트 패드부에 주사신호를 인가하고, 데이터 구동부는 다수개의 IC 들로 구성되어 상기 데이터 패드부에 화상정보를 인가한다. In general, the gate driver is composed of a plurality of integrated circuits (ICs) to apply a scan signal to the gate pad part, and the data driver is composed of a plurality of ICs to be imaged in the data pad part. Apply the information.
상기 데이터 구동 IC 들과 게이트 구동 IC 들은 통상 테이프 캐리어 패키지(tape carrier package : 이하, TCP) 상에 실장되어 탭(tape automated bonding : TAB) 방식으로 액정 표시패널의 데이터 패드부와 게이트 패드부에 접속된다.The data driver ICs and the gate driver ICs are typically mounted on a tape carrier package (TCP) and connected to a data pad portion and a gate pad portion of a liquid crystal display panel in a tap automated bonding (TAB) manner. do.
상기 데이터 구동 IC 들과 게이트 구동 IC 들은 외부로부터 입력되는 제어신호들 및 직류전압들을 TCP 에 접속된 인쇄 회로기판(printed circuit board : 이하, PCB)의 신호라인들을 통해 공급받는다.The data driver ICs and the gate driver ICs receive external control signals and DC voltages through signal lines of a printed circuit board (PCB) connected to TCP.
즉, 상기 데이터 구동 IC 들은 데이터 PCB 에 실장된 신호라인들을 통해 직렬로 접속되고, 또한 외부의 타이밍 제어부와 전원 공급부로부터 인가되는 화상정보, 제어신호들 및 구동전압들을 공급받게 된다.That is, the data driving ICs are connected in series through signal lines mounted on the data PCB, and are supplied with image information, control signals, and driving voltages applied from an external timing controller and a power supply.
상기 게이트 구동 IC 들은 게이트 PCB 에 실장된 신호라인들을 통해 직렬로 접속되고, 또한 외부의 타이밍 제어부와 전원 공급부로부터 인가되는 제어신호들 및 구동전압들을 공통적으로 공급받게 된다.The gate driving ICs are connected in series through signal lines mounted on the gate PCB, and are commonly supplied with control signals and driving voltages applied from an external timing controller and a power supply.
상기 데이터 PCB 와 게이트 PCB 에는 각각 커넥터들이 형성되어 플렉시블 프린티드 서킷(flexible printed circuit : 이하 FPC)이나 기타 다른 케이블(cable)을 통해 제어신호들 및 구동전압들을 공급받게 된다.Connectors are formed in the data PCB and the gate PCB, respectively, to receive control signals and driving voltages through a flexible printed circuit (FPC) or other cable.
상기한 바와같은 일반적인 액정 표시장치는 게이트 구동전압들 및 제어신호들이 FPC 를 통해 게이트 PCB 에 공급되고, 그 게이트 저전압신호(Vgl)는 게이트 PCB 의 신호라인들을 통해 게이트 TCP 의 게이트 구동 IC 들에 공급되어 액정 표시패널의 게이트 패드부에 공급되기 때문에 게이트 구동전압들 및 제어신호들은 배선 저항에 큰 영향을 받지 않고, 액정 표시패널의 게이트 패드부에 공급된다.In the general liquid crystal display as described above, the gate driving voltages and the control signals are supplied to the gate PCB through the FPC, and the gate low voltage signal Vgl is supplied to the gate driving ICs of the gate TCP through the signal lines of the gate PCB. The gate driving voltages and the control signals are supplied to the gate pad portion of the liquid crystal display panel without being greatly influenced by the wiring resistance because they are supplied to the gate pad portion of the liquid crystal display panel.
한편, 상기 일반적인 액정 표시장치는 상기 게이트 PCB 와 데이터 PCB 에 각각 커넥터들을 형성하고, 외부로부터 FPC 를 통해 제어신호들 및 구동전압들을 공급받기 때문에 다음과 같은 문제들이 발생된다.On the other hand, the general liquid crystal display device forms connectors on the gate PCB and the data PCB, and receives the following control signals and driving voltages from the outside through the FPC.
첫째, 박형의 게이트 PCB 와 데이터 PCB 상에 커넥터들이 형성됨에 따라 커넥터들의 두께에 해당하는 만큼 액정 표시장치의 두께가 필연적으로 증가되어 액정 표시장치의 박형화를 저해시키는 요인이 된다.First, as the connectors are formed on the thin gate PCB and the data PCB, the thickness of the liquid crystal display inevitably increases as much as the thicknesses of the connectors, which causes the thinning of the liquid crystal display.
둘째, 상기 커넥터들 및 그 커넥터들을 전기적으로 접속시키는 FPC 를 설치하여야 함에 따라 액정 표시장치의 제작을 위한 공정 수가 증가되고, 액정 표시장치의 제조원가를 상승시키는 요인이 된다.Second, as the connectors and the FPC for electrically connecting the connectors are to be provided, the number of processes for manufacturing the liquid crystal display is increased, which increases the manufacturing cost of the liquid crystal display.
따라서, 상기 게이트 PCB 와 데이터 PCB 에 제어신호들 및 구동전압들을 공급하기 위한 라인-온-글래스 배선들을 상기 박막 트랜지스터 어레이 기판의 외곽 모서리 영역에 실장함으로써, 상기 커넥터들과 FPC 가 요구되지 않는 라인-온-글래스형 액정 표시장치가 제안되었다.Accordingly, by mounting line-on-glass wirings for supplying control signals and driving voltages to the gate PCB and the data PCB in the outer corner region of the thin film transistor array substrate, the connectors and the line without FPC are required. On-glass liquid crystal displays have been proposed.
상기 라인-온-글래스형 액정 표시장치의 게이트 PCB 는 단순히 데이터 PCB 에서 인가되는 게이트 제어신호들 및 게이트 구동전압들을 게이트 TCP 들에 전달하는 기능을 수행한다.The gate PCB of the line-on-glass type liquid crystal display simply transmits gate control signals and gate driving voltages applied to the data PCB to the gate TCPs.
따라서, 최근 들어 박막 트랜지스터 어레이 기판의 외곽 측면영역에 라인-온-글래스 배선들을 추가로 실장하여 상기 데이터 PCB 로부터 인가되는 게이트 제어신호들 및 게이트 구동전압들이 박막 트랜지스터 어레이 기판의 외곽 모서리 영역 및 측면 영역에 실장된 라인-온-글래스 배선들을 통해 게이트 TCP 들에 직접 전달되도록 함으로써, 상기 게이트 PCB 를 제거한 라인-온-글래스형 액정 표시장치가 개발되었다.Therefore, in recent years, line-on-glass wirings are additionally mounted in the outer side region of the thin film transistor array substrate so that the gate control signals and the gate driving voltages applied from the data PCB are applied to the outer edge region and the side region of the thin film transistor array substrate. The line-on-glass type liquid crystal display which eliminated the said gate PCB was developed by allowing it to be directly transmitted to the gate TCPs through the line-on-glass wirings mounted in the.
도3은 종래의 구동방식에 따른 게이트 PCB 가 제거된 라인-온-글래스형 액정 표시장치를 보인 예시도로서, 이에 도시한 바와같이 액정 표시패널(210)과; 상기 액정 표시패널(210)의 일측 단변에 접속된 복수의 게이트 TCP (222)들과; 상기 게이트 TCP (222)들에 각각 실장된 게이트 구동 IC (223)들과; 상기 액정 표시패널(210)의 일측 장변과 데이터 PCB (231) 사이에 접속된 복수의 데이터 TCP (232)들과; 상기 데이터 TCP (232)들에 각각 실장된 데이터 구동 IC (233)들로 구성된다.3 is an exemplary view showing a line-on-glass type liquid crystal display device in which a gate PCB is removed according to a conventional driving method, as shown in FIG. A plurality of gate TCPs (222) connected to one side of the liquid crystal display panel (210); Gate driver ICs 223 mounted on the gate TCPs 222, respectively; A plurality of data TCPs 232 connected between the long side of one side of the liquid crystal display panel 210 and the data PCB 231; Data driver ICs 233 mounted on the data TCPs 232, respectively.
상기 액정 표시패널(210)은 박막 트랜지스터 어레이 기판(211)과 컬러필터 기판(212)이 일정한 셀-갭을 두고 대향하여 합착되고, 그 셀-갭에 액정층이 형성되어 구성된다.The liquid crystal display panel 210 includes a thin film transistor array substrate 211 and a color filter substrate 212 bonded to each other with a predetermined cell gap, and a liquid crystal layer is formed on the cell gap.
상기 박막 트랜지스터 어레이 기판(211)의 일측 단변 및 일측 장변은 상기 컬러필터 기판(212)에 비해 돌출되며, 그 박막 트랜지스터 어레이 기판(211)의 돌출된 영역에는 게이트 패드부와 데이터 패드부가 구비된다. 또한, 상기 박막 트랜지스터 어레이 기판(211)과 컬러필터 기판(212)이 대향 합착된 영역에는 화상 표시부(213)가 구비된다.One short side and one long side of the thin film transistor array substrate 211 protrude from the color filter substrate 212, and a gate pad portion and a data pad portion are provided in the protruding region of the thin film transistor array substrate 211. Also, an image display unit 213 is provided in an area where the thin film transistor array substrate 211 and the color filter substrate 212 face each other.
상기 박막 트랜지스터 어레이 기판(211)의 화상 표시부(213)에는 복수의 게이트 라인(220)들이 수평방향으로 배열되어 상기 게이트 패드부에 접속되고, 복수의 데이터 라인(230)들이 수직방향으로 배열되어 상기 데이터 패드부에 접속된다. 따라서, 게이트 라인(220)들과 데이터 라인(230)들은 서로 교차하며, 그 교차부에 박막 트랜지스터 및 화소전극을 구비하는 화소들이 형성된다.In the image display unit 213 of the thin film transistor array substrate 211, a plurality of gate lines 220 are arranged in a horizontal direction and connected to the gate pad part, and a plurality of data lines 230 are arranged in a vertical direction. It is connected to the data pad part. Accordingly, the gate lines 220 and the data lines 230 cross each other, and pixels including the thin film transistor and the pixel electrode are formed at the intersection thereof.
상기 컬러필터 기판(212)의 화상 표시부(213)에는 블랙 매트릭스에 의해 화소별로 분리되어 도포된 적, 녹, 청 색상의 컬러필터와; 상기 박막 트랜지스터 어레이 기판(211)에 구비된 화소전극과 함께 액정층에 전계를 형성하는 공통전극이 구비된다.The image display unit 213 of the color filter substrate 212 includes a color filter of red, green, and blue colors which are separated and applied for each pixel by a black matrix; A common electrode for forming an electric field in the liquid crystal layer is provided together with the pixel electrode provided in the thin film transistor array substrate 211.
한편, 상기 박막 트랜지스터 어레이 기판(211)의 일측 단변 및 일측 장변이 만나는 모서리 영역에는 LOG 배선(241)들이 형성되어, 외부로부터 공급되는 제어신호들 및 구동전압들을 상기 데이터 PCB (231)로부터 게이트 구동 IC (223)들로 공급한다.Meanwhile, LOG wirings 241 are formed in an edge region where one short side and one long side of the thin film transistor array substrate 211 meet, and gates the control signals and driving voltages supplied from the outside from the data PCB 231. Supply to IC 223.
상기 데이터 TCP (232)들에는 데이터 구동 IC (233)들이 실장되고, 그 데이터 구동 IC (233)들과 전기적으로 접속되는 입력패드(234)들 및 출력패드(235)들이 형성된다.Data driver ICs 233 are mounted on the data TCPs 232, and input pads 234 and output pads 235 that are electrically connected to the data driver ICs 233 are formed.
상기 데이터 TCP (232)들의 입력패드(234)들은 데이터 PCB (231)와 전기적으로 접속되고, 출력패드(235)들은 박막 트랜지스터 어레이 기판(211)의 데이터 패드부와 전기적으로 접속된다. 따라서, 상기 데이터 구동 IC (233)들은 디지털 신호인 화상정보를 아날로그 신호로 변환하여 액정 표시패널(210)의 데이터 라인(230)들에 공급한다.The input pads 234 of the data TCPs 232 are electrically connected to the data PCB 231, and the output pads 235 are electrically connected to the data pad portion of the thin film transistor array substrate 211. Accordingly, the data driver ICs 233 convert image information, which is a digital signal, into an analog signal and supply the converted data to the data lines 230 of the liquid crystal display panel 210.
상기 데이터 TCP (232)들에는 게이트신호 전송배선(243)들이 추가로 형성되며, 첫번째 데이터 TCP (232)에 형성된 게이트신호 전송배선(243)들이 박막 트랜지스터 어레이 기판(211)에 실장된 LOG 배선(241)들과 전기적으로 접속된다. 그 첫번째 데이터 TCP (232)에 형성된 게이트신호 전송배선(243)들은 타이밍 제어부 및 전원 공급부로부터 공급되는 게이트 제어신호들 및 게이트 구동전압들을 상기 LOG 배선(241)들에 전송한다.Gate signal transmission lines 243 are further formed on the data TCPs 232, and LOG signal lines 243 formed on the first data TCP 232 are mounted on the thin film transistor array substrate 211. 241 are electrically connected. The gate signal transmission lines 243 formed on the first data TCP 232 transmit gate control signals and gate driving voltages supplied from a timing controller and a power supply unit to the LOG lines 241.
한편, 상기 게이트 TCP (222)에는 게이트 구동 IC (223)들이 실장되고, 그 게이트 구동 IC (223)들과 전기적으로 접속되는 게이트신호 전송배선(242)들과 출력패드(225)들이 형성된다. On the other hand, gate driver ICs 223 are mounted on the gate TCP 222, and gate signal transfer wirings 242 and output pads 225 electrically connected to the gate driver ICs 223 are formed.
상기 게이트신호 전송배선(242)들은 상기 LOG 배선(241)들로부터 공급되는 게이트 제어신호들 및 게이트 구동전압들을 게이트 구동 IC (223)들에 공급한다. 이때, 게이트 제어신호들 및 게이트 구동전압들은 각 게이트 TCP (222)들이 이격된 공간의 박막 트랜지스터 어레이 기판(211) 상에 실장된 LOG 배선(241)들을 통해 각 게이트 TCP (222)들에 실장된 게이트신호 전송배선(242)들에 전송된다.The gate signal transmission lines 242 supply gate control signals and gate driving voltages supplied from the LOG lines 241 to the gate driving ICs 223. In this case, the gate control signals and the gate driving voltages are mounted on the respective gate TCPs 222 through LOG lines 241 mounted on the thin film transistor array substrate 211 in the space where the respective gate TCPs 222 are spaced apart. The gate signal transmission lines 242 are transmitted.
그리고, 상기 게이트 TCP (222)들의 출력패드(225)들은 박막 트랜지스터 어레이 기판(211)의 게이트 패드부와 전기적으로 접속된다. The output pads 225 of the gate TCPs 222 are electrically connected to the gate pad part of the thin film transistor array substrate 211.
따라서, 상기 게이트 구동 IC (223)들은 게이트신호 전송배선(242)들로부터 게이트 제어신호들 및 게이트 구동전압들을 인가받아 주사신호, 즉 20V 정도의 게이트 고전압신호(Vgh)와 -5V~-8V 정도의 게이트 저전압신호(Vgl)를 게이트 라인(220)들에 순차적으로 공급한다. Accordingly, the gate driving ICs 223 receive gate control signals and gate driving voltages from the gate signal transmission wirings 242 and scan signals, that is, a gate high voltage signal Vgh of about 20V and -5V to -8V. The gate low voltage signal Vgl is sequentially supplied to the gate lines 220.
상기 LOG 배선(241)들은 외부의 전원 공급부로부터 공급되는 게이트 고전압신호(Vgh), 게이트 저전압신호(Vgl), 공통전압신호(Vcom), 접지신호(GND), 전원전압신호(Vdd)와 같은 직류전압신호들과, 외부의 타이밍 제어부로부터 공급되는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 인에이블신호(GOE)와 같은 게이트 제어신호들을 전송하며, 상기 박막 트랜지스터 어레이 기판(211) 상에 게이트 라인(220)들이나 데이터 라인(230)들을 형성하는 공정에서 동시에 패터닝되어 형성된다.The LOG lines 241 may be provided with a direct current such as a gate high voltage signal Vgh, a gate low voltage signal Vgl, a common voltage signal Vcom, a ground signal GND, and a power voltage signal Vdd supplied from an external power supply. Transmits voltage signals and gate control signals such as a gate start pulse GSP, a gate shift clock GSC, and a gate enable signal GOE supplied from an external timing controller, and the thin film transistor array substrate 211. In the process of forming the gate lines 220 or the data lines 230 on the pattern is formed at the same time.
상기한 바와같이 구성되는 게이트 PCB가 제거된 액정 표시장치는 박막 트랜지스터 어레이 기판(211) 상에 실장되는 LOG 배선(241)들이 높은 저항값을 갖는 금속물질로 형성된다.In the liquid crystal display device in which the gate PCB constructed as described above is removed, the LOG wirings 241 mounted on the thin film transistor array substrate 211 are formed of a metal material having a high resistance value.
또한, 상기 박막 트랜지스터 어레이 기판(211)의 외곽 모서리 영역 및 단변 가장자리 영역에 실장되는 LOG 배선(241)들은 매우 한정된 좁은 공간에 미세하게 이격되도록 패터닝되어 형성된다.In addition, the LOG wirings 241 mounted on the outer edge region and the short side edge region of the thin film transistor array substrate 211 are patterned to be finely spaced in a very narrow space.
따라서, 상기 LOG 배선(241)들은 기존의 게이트 PCB 상에 동박으로 형성되는 신호라인들과 비교하여 상대적으로 높은 저항값을 갖게 되어, LOG 배선(241)들을 통해 전송되는 게이트 제어신호들 및 게이트 구동전압들이 LOG 배선(241)들의 높은 저항값에 영향을 받아 왜곡된다.Accordingly, the LOG wirings 241 have a relatively high resistance value compared to signal lines formed of copper foil on a conventional gate PCB, so that gate control signals and gate driving transmitted through the LOG wirings 241 are performed. The voltages are distorted under the influence of the high resistance of the LOG lines 241.
특히, 상기 LOG 배선(241)을 통해 전송되는 게이트 구동전압들 중에 -5V~-8V 정도의 게이트 저전압신호(Vgl)가 왜곡되는 경우에 액정 표시장치의 화질에 큰 영향을 미치게 된다. 이는 현재 프레임에서 펄스형태의 게이트 고전압신호(Vgh)에 의해 화소에 충전된 화소전압이 게이트 저전압신호(Vgl)에 의해 다음 프레임까지 유지되기 때문이다. 즉, 게이트 저전압신호(Vgl)가 왜곡되는 경우에 화소에 충전된 화소전압이 가변되어 화상표시부(213)에 표시되고 있는 현재 프레임의 화질에 직접적인 영향을 끼치게 된다.In particular, when the gate low voltage signal Vgl of about -5V to -8V is distorted among the gate driving voltages transmitted through the LOG wiring 241, the image quality of the liquid crystal display is greatly affected. This is because the pixel voltage charged in the pixel by the gate high voltage signal Vgh in the form of a pulse in the current frame is maintained until the next frame by the gate low voltage signal Vgl. In other words, when the gate low voltage signal Vgl is distorted, the pixel voltage charged in the pixel is changed to directly affect the image quality of the current frame displayed on the image display unit 213.
전술한 바와같이 종래의 라인-온-글래스형 액정 표시장치 및 그 구동방법은 -5V~-8V 정도의 게이트 저전압신호를 높은 저항값을 갖는 라인-온-글래스 배선을 통해 게이트 구동부에 공급함에 따라 -5V~-8V 정도의 게이트 저전압신호가 왜곡되어 액정 표시장치의 화질을 저하시키는 문제점이 있었다.As described above, the conventional line-on-glass type liquid crystal display and its driving method are supplied by supplying a gate low voltage signal of about -5V to -8V to the gate driver through the line-on-glass wiring having a high resistance value. The gate low voltage signal of about -5V to -8V is distorted, thereby degrading the image quality of the liquid crystal display.
따라서, 본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 액정 표시패널의 구동전압 및 제어신호들이 액정 표시패널에 실장된 라인-온-글래스 배선들을 통해 전송되는 라인-온-글래스형 액정 표시장치에서 게이트 저전압신호의 전압변동에 따른 화질저하를 개선할 수 있는 액정 표시장치 및 그 구동방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above-described problems, and an object of the present invention is to transmit driving voltages and control signals of a liquid crystal display panel through line-on-glass wirings mounted on the liquid crystal display panel. In a line-on-glass type liquid crystal display device, a liquid crystal display device and a driving method thereof capable of improving image quality deterioration due to a voltage variation of a gate low voltage signal are provided.
상기 본 발명의 목적을 달성하기 위한 액정 표시장치는 균일한 셀-갭이 유지되도록 대향하여 합착된 제1,제2기판과; 상기 제1기판의 일측 단변에 접속되어 제1기판의 게이트 라인들에 주사신호를 인가하는 게이트 구동부와; 상기 제1기판의 일측 장변에 접속되어 제1기판의 데이터 라인들에 화상신호를 인가하는 데이터 구동부와; 상기 제1기판의 외곽 영역에 실장되어 상기 데이터 구동부로부터 상기 게이트 구동부에 게이트 구동전압들 및 게이트 구동신호들을 전송하는 적어도 하나의 라인-온-글래스 배선들을 구비하여 구성되며, 상기 라인-온-글래스 배선들을 통해 전송되는 게이트 구동전압들 및 게이트 구동신호들 중에 게이트 저전압신호는 접지전위인 것을 특징으로 한다.According to an aspect of the present invention, there is provided a liquid crystal display device comprising: a first substrate and a second substrate bonded to each other so that a uniform cell gap is maintained; A gate driver connected to one short side of the first substrate to apply a scan signal to gate lines of the first substrate; A data driver connected to one long side of the first substrate to apply an image signal to data lines of the first substrate; At least one line-on-glass wiring line mounted on an outer region of the first substrate to transfer gate driving voltages and gate driving signals from the data driver to the gate driver, and the line-on-glass Among the gate driving voltages and the gate driving signals transmitted through the wires, the gate low voltage signal is characterized by a ground potential.
상기 본 발명의 목적을 달성하기 위한 액정 표시장치의 구동방법은 제1기판 상에 실장된 라인-온-글래스 배선들을 통해 박막 트랜지스터의 턴-온 구간에 게이트 전극에 공급되는 게이트 고전압신호 및 박막 트랜지스터의 턴-오프 구간에 게이트 전극에 공급되는 접지전위의 게이트 저전압신호를 게이트 구동부에 전송하는 단계와; 상기 게이트 구동부에 전송된 게이트 고전압신호와 게이트 저전압신호를 게이트 라인들에 주사신호로 공급하는 단계와; 상기 박막 트랜지스터의 턴-오프 구간에 데이터 구동부로부터 제1전압을 데이터 라인들을 통해 박막 트랜지스터의 소스 전극에 공급하고, 상기 박막 트랜지스터의 턴-온 구간에 상기 데이터 구동부로부터 화상신호를 데이터 라인들을 통해 박막 트랜지스터의 소스 전극에 공급하는 단계를 포함하여 이루어지는 것을 특징으로 한다.The driving method of the liquid crystal display device for achieving the object of the present invention is a gate high voltage signal and a thin film transistor supplied to the gate electrode in the turn-on period of the thin film transistor through the line-on-glass wirings mounted on the first substrate Transmitting a gate low voltage signal of a ground potential supplied to the gate electrode to the gate driver in a turn-off period of the gate driver; Supplying a gate high voltage signal and a gate low voltage signal transmitted to the gate driver as scan signals to gate lines; The first voltage is supplied from the data driver to the source electrode of the thin film transistor through the data lines in the turn-off period of the thin film transistor, and the image signal is transmitted from the data driver through the data lines in the turn-on period of the thin film transistor. And supplying the source electrode of the transistor.
상기한 바와같은 본 발명에 의한 액정 표시장치를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다. The liquid crystal display according to the present invention as described above will be described in detail with reference to the accompanying drawings.
도4는 본 발명의 구동방식에 따른 게이트 PCB 가 제거된 라인-온-글래스형 액정 표시장치를 보인 예시도로서, 이에 도시한 바와같이 액정 표시패널(310)과; 상기 액정 표시패널(310)의 일측 단변에 접속된 복수의 게이트 TCP (322)들과; 상기 게이트 TCP (322)들에 각각 실장된 게이트 구동 IC (323)들과; 상기 액정 표시패널(310)의 일측 장변과 데이터 PCB (331) 사이에 접속된 복수의 데이터 TCP (332)들과; 상기 데이터 TCP (332)들에 각각 실장된 데이터 구동 IC (333)들로 구성된다.FIG. 4 is an exemplary view showing a line-on-glass type liquid crystal display device in which a gate PCB is removed according to the driving method of the present invention, and as shown therein, a liquid crystal display panel 310; A plurality of gate TCPs 322 connected to one side of the liquid crystal display panel 310; Gate driver ICs 323 mounted on the gate TCPs 322, respectively; A plurality of data TCPs 332 connected between one long side of the liquid crystal display panel 310 and a data PCB 331; Data driver ICs 333 mounted to the data TCPs 332, respectively.
상기 액정 표시패널(310)은 박막 트랜지스터 어레이 기판(311)과 컬러필터 기판(312)이 일정한 셀-갭을 두고 대향하여 합착되고, 그 셀-갭에 액정층이 형성되어 구성된다.In the liquid crystal display panel 310, the thin film transistor array substrate 311 and the color filter substrate 312 are bonded to each other with a predetermined cell gap, and a liquid crystal layer is formed at the cell gap.
상기 박막 트랜지스터 어레이 기판(311)의 일측 단변 및 일측 장변은 상기 컬러필터 기판(312)에 비해 돌출되며, 그 박막 트랜지스터 어레이 기판(311)의 돌출된 영역에는 게이트 패드부와 데이터 패드부가 구비된다. 또한, 상기 박막 트랜지스터 어레이 기판(311)과 컬러필터 기판(312)이 대향 합착된 영역에는 화상 표시부(313)가 구비된다.One short side and one long side of the thin film transistor array substrate 311 protrude from the color filter substrate 312, and a gate pad portion and a data pad portion are provided in the protruding region of the thin film transistor array substrate 311. Also, an image display unit 313 is provided in an area where the thin film transistor array substrate 311 and the color filter substrate 312 face each other.
상기 박막 트랜지스터 어레이 기판(311)의 화상 표시부(313)에는 복수의 게이트 라인(320)들이 수평방향으로 배열되어 상기 게이트 패드부에 접속되고, 복수의 데이터 라인(330)들이 수직방향으로 배열되어 상기 데이터 패드부에 접속된다. 따라서, 게이트 라인(320)들과 데이터 라인(330)들은 서로 교차하며, 그 교차부에 박막 트랜지스터 및 화소전극을 구비하는 화소들이 형성된다. In the image display unit 313 of the thin film transistor array substrate 311, a plurality of gate lines 320 are arranged in a horizontal direction and connected to the gate pad part, and a plurality of data lines 330 are arranged in a vertical direction. It is connected to the data pad part. Therefore, the gate lines 320 and the data lines 330 cross each other, and pixels including the thin film transistor and the pixel electrode are formed at the intersections thereof.
상기 컬러필터 기판(312)의 화상 표시부(313)에는 블랙 매트릭스에 의해 화소별로 분리되어 도포된 적, 녹, 청 색상의 컬러필터와; 상기 박막 트랜지스터 어레이 기판(311)에 구비된 화소전극과 함께 액정층에 전계를 형성하는 공통전극이 구비된다.The image display unit 313 of the color filter substrate 312 includes a color filter of red, green, and blue colors separated and applied to each pixel by a black matrix; A common electrode for forming an electric field in the liquid crystal layer is provided together with the pixel electrode provided in the thin film transistor array substrate 311.
한편, 상기 박막 트랜지스터 어레이 기판(311)의 일측 단변 및 일측 장변이 만나는 모서리 영역에는 LOG 배선(341)들이 형성되어, 외부로부터 공급되는 제어신호들 및 구동전압들을 상기 데이터 PCB (331)로부터 게이트 구동 IC (323)들로 공급한다.Meanwhile, LOG wirings 341 are formed in an edge region where one short side and one long side of the thin film transistor array substrate 311 meet to drive gates from the data PCB 331 to control signals and driving voltages supplied from the outside. Supply to IC 323.
상기 데이터 TCP (332)들에는 데이터 구동 IC (333)들이 실장되고, 그 데이터 구동 IC (333)들과 전기적으로 접속되는 입력패드(334)들 및 출력패드(335)들이 형성된다.Data driver ICs 333 are mounted on the data TCPs 332, and input pads 334 and output pads 335 electrically connected to the data driver ICs 333 are formed.
상기 데이터 TCP (332)들의 입력패드(334)들은 데이터 PCB (331)와 전기적으로 접속되고, 출력패드(335)들은 박막 트랜지스터 어레이 기판(311)의 데이터 패드부와 전기적으로 접속된다. 따라서, 상기 데이터 구동 IC (333)들은 디지털 신호인 화상정보를 아날로그 신호로 변환하여 액정 표시패널(310)의 데이터 라인(330)들에 공급한다.The input pads 334 of the data TCPs 332 are electrically connected to the data PCB 331, and the output pads 335 are electrically connected to the data pad portion of the thin film transistor array substrate 311. Accordingly, the data driver ICs 333 convert image information, which is a digital signal, into an analog signal and supply the converted data to the data lines 330 of the liquid crystal display panel 310.
상기 데이터 TCP (332)들에는 게이트신호 전송배선(343)들이 추가로 형성되며, 첫번째 데이터 TCP (332)에 형성된 게이트신호 전송배선(343)들이 박막 트랜지스터 어레이 기판(311)에 실장된 LOG 배선(341)들과 전기적으로 접속된다. 그 첫번째 데이터 TCP (332)에 형성된 게이트신호 전송배선(343)들은 타이밍 제어부 및 전원 공급부로부터 공급되는 게이트 제어신호들 및 게이트 구동전압들을 상기 LOG 배선(341)들에 전송한다.Gate signal transmission wirings 343 are further formed on the data TCPs 332, and LOG signal transmission lines 343 formed on the first data TCP 332 are mounted on the thin film transistor array substrate 311. 341) electrically. The gate signal transmission lines 343 formed on the first data TCP 332 transmit gate control signals and gate driving voltages supplied from a timing controller and a power supply unit to the LOG lines 341.
상기 게이트 TCP (322)에는 게이트 구동 IC (323)들이 실장되고, 그 게이트 구동 IC (323)들과 전기적으로 접속되는 게이트신호 전송배선(342)들과 출력패드(325)들이 형성된다. Gate driver ICs 323 are mounted on the gate TCP 322, and gate signal transmission wirings 342 and output pads 325 electrically connected to the gate driver ICs 323 are formed.
상기 게이트신호 전송배선(342)들은 상기 LOG 배선(341)들로부터 공급되는 게이트 제어신호들 및 게이트 구동전압들을 게이트 구동 IC (323)들에 공급한다. 이때, 게이트 제어신호들 및 게이트 구동전압들은 각 게이트 TCP (322)들이 이격된 공간의 박막 트랜지스터 어레이 기판(311) 상에 실장된 LOG 배선(341)들을 통해 각 게이트 TCP (322)들에 실장된 게이트신호 전송배선(342)들에 전송된다.The gate signal transmission lines 342 supply gate control signals and gate driving voltages supplied from the LOG lines 341 to the gate driving ICs 323. In this case, the gate control signals and the gate driving voltages are mounted on the respective gate TCPs 322 through LOG wirings 341 mounted on the thin film transistor array substrate 311 in a space where the respective gate TCPs 322 are spaced apart. The gate signal transmission lines 342 are transmitted.
그리고, 상기 게이트 TCP (322)들의 출력패드(325)들은 박막 트랜지스터 어레이 기판(311)의 게이트 패드부와 전기적으로 접속된다. The output pads 325 of the gate TCPs 322 are electrically connected to the gate pad part of the thin film transistor array substrate 311.
따라서, 상기 게이트 구동 IC (323)들은 게이트신호 전송배선(342)들로부터 게이트 제어신호들 및 게이트 구동전압들을 인가받아 주사신호, 즉 20V 정도의 게이트 고전압신호(Vgh)와 접지전위(VSS : 0V)의 게이트 저전압신호(Vgl)를 게이트 라인(320)들에 순차적으로 공급한다. Accordingly, the gate driving ICs 323 receive the gate control signals and the gate driving voltages from the gate signal transmission lines 342 to scan signals, that is, a gate high voltage signal Vgh of about 20V and a ground potential VSS of 0V. Gate low voltage signal Vgl is sequentially supplied to the gate lines 320.
상기 LOG 배선(341)들은 외부의 전원 공급부로부터 공급되는 게이트 고전압신호(Vgh), 게이트 저전압신호(Vgl), 공통전압신호(Vcom), 접지신호(GND), 전원전압신호(Vdd)와 같은 직류전압신호들과, 외부의 타이밍 제어부로부터 공급되는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 인에이블신호(GOE)와 같은 게이트 제어신호들을 전송하며, 상기 박막 트랜지스터 어레이 기판(311) 상에 게이트 라인(320)들이나 데이터 라인(330)들을 형성하는 공정에서 동시에 패터닝되어 형성된다.The LOG wires 341 may be provided with a direct current such as a gate high voltage signal Vgh, a gate low voltage signal Vgl, a common voltage signal Vcom, a ground signal GND, and a power voltage signal Vdd supplied from an external power supply. Transmits voltage signals and gate control signals such as a gate start pulse GSP, a gate shift clock GSC, and a gate enable signal GOE supplied from an external timing controller, and the thin film transistor array substrate 311. In the process of forming the gate lines 320 or the data lines 330 on the pattern is formed at the same time.
상기한 바와같이 구성되는 게이트 PCB가 제거된 액정 표시장치는 박막 트랜지스터 어레이 기판(311) 상에 실장되는 LOG 배선(341)들이 높은 저항값을 갖는 금속물질로 형성되고, 또한 상기 박막 트랜지스터 어레이 기판(311)의 외곽 모서리 영역 및 단변 가장자리 영역에 실장되는 LOG 배선(341)들은 매우 한정된 좁은 공간에 미세하게 이격되도록 패터닝되어 형성된다.In the liquid crystal display device in which the gate PCB is constructed as described above, the LOG wirings 341 mounted on the thin film transistor array substrate 311 are formed of a metal material having a high resistance value, and the thin film transistor array substrate ( The LOG lines 341 mounted on the outer edge region and the short side edge region of 311 are patterned to be finely spaced in a very narrow space.
따라서, 상기 LOG 배선(341)들은 기존의 게이트 PCB 상에 동박으로 형성되는 신호라인들과 비교하여 상대적으로 높은 저항값을 갖게 되어, LOG 배선(341)들을 통해 전송되는 게이트 제어신호들 및 게이트 구동전압들이 LOG 배선(341)들의 높은 저항값에 영향을 받아 왜곡된다.Accordingly, the LOG wirings 341 have a relatively high resistance value compared to signal lines formed of copper foil on a conventional gate PCB, so that gate control signals and gate driving transmitted through the LOG wirings 341 are provided. The voltages are distorted under the influence of the high resistance of the LOG lines 341.
특히, 종래에는 -5V~-8V 정도의 게이트 저전압신호(Vgl)가 상기 LOG 배선(341)의 높은 저항값에 영향을 받아 왜곡됨에 따라 액정 표시장치의 화질에 큰 영향을 미치는 문제점이 있었다.In particular, the conventional gate low voltage signal (Vgl) of about -5V to -8V is distorted under the influence of the high resistance value of the LOG wiring 341, which greatly affects the image quality of the liquid crystal display.
그러나, 본 발명에 의한 액정 표시장치는 게이트 저전압신호(Vgl)로 접지전위(VSS : 0V)가 인가됨에 따라 상기 LOG 배선(341)의 높은 저항값에 의한 게이트 저전압신호(Vgl)의 왜곡을 최소화할 수 있게 된다.However, the liquid crystal display according to the present invention minimizes the distortion of the gate low voltage signal Vgl due to the high resistance value of the LOG wiring 341 as the ground potential VSS is applied to the gate low voltage signal Vgl. You can do it.
상기 본 발명에 의한 액정 표시장치는 박막 트랜지스터의 게이트 전극에 인가되는 게이트 저전압신호(Vgl)로 접지전위(VSS : 0V)가 인가됨에 따라 박막 트랜지스터의 오프-전류가 안정적으로 작은 값을 갖도록 하기 위하여 박막 트랜지스터의 소스 전극과 게이트 전극 사이의 전압차를 5V로 유지시켜야 한다.In the liquid crystal display according to the present invention, the ground-off voltage (VSS: 0V) is applied to the gate low voltage signal (Vgl) applied to the gate electrode of the thin film transistor so that the off-current of the thin film transistor is stably small. The voltage difference between the source electrode and the gate electrode of the thin film transistor must be maintained at 5V.
따라서, 상기 박막 트랜지스터의 게이트 전극에 게이트 저전압신호(Vgl)로 접지전위(VSS : 0V)가 인가되는 박막 트랜지스터의 턴-오프 구간에서는 박막 트랜지스터의 소스 전극에 5V 의 전압이 인가되고, 또한 박막 트랜지스터의 게이트 전극에 게이트 고전압신호(Vgh)로 20V 정도가 인가되는 박막 트랜지스터의 턴-온 구간에서는 박막 트랜지스터의 소스 전극에 화상정보의 전압에 5V 의 전압이 가산된 전압이 인가되어야 하며, 이를 좀더 상세히 설명하면 다음과 같다.Therefore, in the turn-off period of the thin film transistor in which the ground potential VSS is applied as the gate low voltage signal Vgl to the gate electrode of the thin film transistor, a voltage of 5 V is applied to the source electrode of the thin film transistor. In the turn-on period of the thin film transistor in which about 20 V is applied to the gate electrode of the gate high voltage signal (Vgh), a voltage of 5 V is added to the voltage of the image information to the source electrode of the thin film transistor. The explanation is as follows.
도5는 일반적인 박막 트랜지스터의 졍션(junction) 구조를 간략하게 보인 예시도로서, 도5a는 종래 기술에 따라 박막 트랜지스터의 게이트 전극에 -5V의 게이트 저전압신호가 인가되는 예를 보인 예시도이고, 도5b는 본 발명에 따라 박막 트랜지스터의 게이트 전극에 접지전위(VSS : 0V)의 게이트 저전압신호가 인가되는 예를 보인 예시도이다.FIG. 5 is a schematic view showing a junction structure of a general thin film transistor. FIG. 5A is an exemplary view showing a gate low voltage signal of -5V applied to a gate electrode of a thin film transistor according to the prior art. 5B is an exemplary view illustrating an example in which a gate low voltage signal having a ground potential (VSS: 0V) is applied to a gate electrode of a thin film transistor according to the present invention.
먼저, 종래 기술에 따른 도5a를 참조하면, 박막 트랜지스터의 게이트 전극(GATE)에 -5V의 게이트 저전압 신호가 인가되고, 소스 전극(SOURCE)에 0V의 전압이 인가되어 소스 전극(SOURCE)과 게이트 전극(GATE) 사이의 전압차가 5V로 유지되도록 함으로써, 박막 트랜지스터의 턴-오프 구간에서 오프-전류가 안정적으로 작은 값을 갖게 된다.First, referring to FIG. 5A according to the related art, a gate low voltage signal of −5 V is applied to a gate electrode GATE of a thin film transistor, and a voltage of 0 V is applied to a source electrode SOURCE so that the source electrode SOURCE and the gate are applied. Since the voltage difference between the electrodes GATE is maintained at 5V, the off-current is stably small in the turn-off period of the thin film transistor.
그리고, 박막 트랜지스터의 턴-온 구간에서는 박막 트랜지스터의 게이트 전극(GATE)에 20V의 게이트 고전압 신호가 인가되어 게이트 전극(GATE) 하부의 기판(SUB)에 도전채널이 형성되고, 소스 전극(SOURCE)에 화상정보의 전압값으로 0V~8V 범위의 전압이 인가되어 도전채널을 통해 드레인 전극(DRAIN)에 전달된다.In the turn-on period of the thin film transistor, a gate high voltage signal of 20 V is applied to the gate electrode GATE of the thin film transistor to form a conductive channel in the substrate SUB under the gate electrode GATE, and the source electrode SOURCE. A voltage in the range of 0V to 8V is applied as the voltage value of the image information, and is transferred to the drain electrode DRAIN through the conductive channel.
한편, 본 발명에 따른 도5b를 참조하면, 박막 트랜지스터의 게이트 전극(GATE)에 접지전위(VSS : 0V)의 게이트 저전압 신호가 인가되고, 소스 전극(SOURCE)에 5V의 전압이 인가되어 소스 전극(SOURCE)과 게이트 전극(GATE) 사이의 전압차가 5V로 유지되도록 함으로써, 박막 트랜지스터의 턴-오프 구간에서 오프-전류가 안정적으로 작은 값을 갖게 된다.Meanwhile, referring to FIG. 5B according to the present invention, a gate low voltage signal having a ground potential (VSS: 0 V) is applied to a gate electrode GATE of a thin film transistor, and a voltage of 5 V is applied to the source electrode SOURCE, thereby providing a source electrode. Since the voltage difference between SOURCE and the gate electrode GATE is maintained at 5V, the off-current is stable and has a small value in the turn-off period of the thin film transistor.
그리고, 박막 트랜지스터의 턴-온 구간에서는 박막 트랜지스터의 게이트 전극(GATE)에 20V의 게이트 고전압 신호가 인가되어 게이트 전극(GATE) 하부의 기판(SUB)에 도전채널이 형성되고, 소스 전극(SOURCE)에 화상정보의 전압값으로 5V~13V 범위의 전압이 인가되어 도전채널을 통해 드레인 전극(DRAIN)에 전달된다.In the turn-on period of the thin film transistor, a gate high voltage signal of 20 V is applied to the gate electrode GATE of the thin film transistor to form a conductive channel in the substrate SUB under the gate electrode GATE, and the source electrode SOURCE. A voltage in the range of 5V to 13V is applied as the voltage value of the image information, and is transferred to the drain electrode DRAIN through the conductive channel.
도6은 박막 트랜지스터의 게이트 전극에 인가되는 전압에 따른 드레인 전극의 전류의 관계를 보인 박막 트랜지스터의 전압-전류 특성의 그래프도이다.6 is a graph of voltage-current characteristics of a thin film transistor showing a relationship of current of a drain electrode according to a voltage applied to a gate electrode of the thin film transistor.
도6을 참조하면, 박막 트랜지스터의 게이트 전극(GATE)에 인가되는 전압의 범위가 -2~-8V 일 경우에 박막 트랜지스터의 드레인 전극(DRAIN)에 흐르는 오프-전류가 안정적으로 작은 값을 갖는 것을 알 수 있다.Referring to FIG. 6, when the voltage applied to the gate electrode GATE of the thin film transistor is in the range of −2 to −8 V, the off-current flowing through the drain electrode DRAIN of the thin film transistor has a stable small value. Able to know.
따라서, 본 발명에 따른 액정 표시장치 및 그 구동방법에서는 게이트 전극(GATE)과 소스 전극(SOURCE)의 전압차가 2V~8V 범위로 유지되도록 하는 경우에도 박막 트랜지스터의 턴-오프 구간에서 오프-전류가 안정적으로 작은 값을 갖도록 할 수 있다. Accordingly, in the liquid crystal display and the driving method thereof according to the present invention, even when the voltage difference between the gate electrode GATE and the source electrode SOURCE is maintained in the range of 2V to 8V, the off-current is turned off in the turn-off period of the thin film transistor. It can be made to have a stable small value.
즉, 상기 게이트 전극(GATE)과 소스 전극(SOURCE)의 전압차가 8V로 유지되도록 하는 경우에는 박막 트랜지스터의 턴-오프 구간에서 게이트 전극(GATE)에 접지전위(VSS : 0V)의 게이트 저전압 신호를 인가하고, 소스 전극(SOURCE)에 8V의 전압을 인가하여 소스 전극(SOURCE)과 게이트 전극(GATE) 사이의 전압차가 8V로 유지되도록 할 수 있으며, 박막 트랜지스터의 턴-온 구간에서는 게이트 전극(GATE)에 20V 정도의 게이트 고전압 신호를 인가하고, 소스 전극(SOURCE)에 화상정보의 전압값으로 8V~16V 범위의 전압을 인가할 수 있다.That is, when the voltage difference between the gate electrode GATE and the source electrode SOURCE is maintained at 8V, the gate low voltage signal of the ground potential (VSS: 0V) is applied to the gate electrode GATE in the turn-off period of the thin film transistor. The voltage difference between the source electrode SOURCE and the gate electrode GATE is maintained at 8V by applying a voltage of 8V to the source electrode SOURCE, and the gate electrode GATE during the turn-on period of the thin film transistor. ), A gate high voltage signal of about 20V may be applied, and a voltage in the range of 8V to 16V may be applied to the source electrode SOURCE as the voltage value of the image information.
특히, 상기 게이트 전극(GATE)과 소스 전극(SOURCE)의 전압차가 2V로 유지되도록 하는 경우에는 박막 트랜지스터의 턴-오프 구간에서 게이트 전극(GATE)에 접지전위(VSS : 0V)의 게이트 저전압 신호를 인가하고, 소스 전극(SOURCE)에 2V의 전압을 인가하여 소스 전극(SOURCE)과 게이트 전극(GATE) 사이의 전압차가 2V로 유지되도록 할 수 있으며, 박막 트랜지스터의 턴-온 구간에서는 게이트 전극(GATE)에 20V 정도의 게이트 고전압 신호를 인가하고, 소스 전극(SOURCE)에 화상정보의 전압값으로 2V~10V 범위의 전압을 인가함으로써, 전술한 바와같이 화상정보의 전압값으로 5V~13V 범위의 전압을 인가하는 경우나 또는 8V~16V 범위의 전압을 인가하는 경우에 비해 전력낭비를 최소화할 수 있게 된다.In particular, when the voltage difference between the gate electrode GATE and the source electrode SOURCE is maintained at 2V, the gate low voltage signal of the ground potential VSS of 0V is applied to the gate electrode GATE in the turn-off period of the thin film transistor. The voltage difference between the source electrode SOURCE and the gate electrode GATE is maintained at 2V by applying a voltage of 2V to the source electrode SOURCE, and the gate electrode GATE during the turn-on period of the thin film transistor. By applying a gate high voltage signal of about 20V to the source electrode SOURCE and applying a voltage in the range of 2V to 10V as the voltage value of the image information to the source electrode SOURCE. When compared to the case of applying or a voltage of 8V ~ 16V range can be minimized the power consumption.
상기 본 발명에 의한 액정 표시장치 및 그 구동방법은 설명의 편의를 위해 데이터 PCB 를 통해 전송된 게이트 구동전압들 및 게이트 구동신호들이 박막 트랜지스터 어레이 기판의 외곽 모서리 영역 및 단변 가장자리 영역에 실장된 라인-온-글래스 배선들을 통해 게이트 TCP 에 직접 전달되는 도4의 게이트 PCB 가 제거된 라인-온-글래스형 액정 표시장치 및 그 구동방법으로 한정하여 설명하였지만, 데이터 PCB 를 통해 전송된 게이트 구동전압들 및 게이트 구동신호들이 박막 트랜지스터 어레이 기판의 외곽 모서리 영역에 실장된 라인-온-글래스 배선들을 통해 게이트 PCB 에 전달되고, 그 게이트 PCB 에 전달된 게이트 구동전압들 및 게이트 구동신호들이 게이트 TCP 에 전달되는 일반적인 라인-온-글래스형 액정 표시장치 및 그 구동방법에도 적용될 수 있다.The liquid crystal display and the driving method thereof according to the present invention include a line in which gate driving voltages and gate driving signals transmitted through a data PCB are mounted on the outer edge region and the short side edge region of the TFT array substrate. Although only the line-on-glass type liquid crystal display and the driving method thereof of FIG. 4 having the gate PCB of FIG. 4 directly transmitted to the gate TCP through the on-glass wirings have been described, the gate driving voltages transmitted through the data PCB and The gate driving signals are transmitted to the gate PCB through line-on-glass wirings mounted at the outer edges of the thin film transistor array substrate, and the gate driving voltages and gate driving signals transmitted to the gate PCB are transferred to the gate TCP. The present invention can also be applied to a line-on-glass type liquid crystal display device and a driving method thereof.
상술한 바와같이 본 발명에 의한 액정 표시장치 및 그 구동방법은 라인-온-글래스 배선들을 통해 접지전위(VSS : 0V)의 게이트 저전압신호를 게이트 구동부에 공급하고, 데이터 구동부로부터 5V~13V 범위, 8V~16V 범위 또는 2V~10V 범위의 전압값을 갖는 화상정보를 데이터 라인들에 공급하여 라인-온-글래스형 액정 표시장치를 구동한다.As described above, the liquid crystal display and the driving method thereof according to the present invention supply a gate low voltage signal having a ground potential (VSS: 0V) to the gate driver through line-on-glass wirings, and range from 5V to 13V from the data driver, The image information having a voltage value in the range of 8V to 16V or in the range of 2V to 10V is supplied to the data lines to drive the line-on-glass type liquid crystal display.
따라서, -5V~-8V의 게이트 저전압신호를 사용하는 기존의 경우에 비해 상기 라인-온-글래스 배선들을 통해 전송되는 게이트 저전압신호의 왜곡을 최소화할 수 있게 되어 라인-온-글래스형 액정 표시장치의 화질을 향상시킬 수 있는 효과가 있다.Therefore, the distortion of the gate low voltage signal transmitted through the line-on-glass wires can be minimized as compared with the conventional case using the gate low voltage signal of -5V to -8V. There is an effect that can improve the picture quality.
또한, 게이트 저전압신호로 접지전위(VSS : 0V)를 사용함에 따라 전원 공급부에서 기존의 -5V~-8V의 게이트 저전압신호를 발생시키기 위한 별도의 회로구성이 요구되지 않기 때문에 전원 공급부의 제작이 간편해지고, 소형 제작이 가능하여 라인-온-글래스형 액정 표시장치의 제작비용 절감 및 소형화가 가능한 효과가 있다.In addition, since the ground potential (VSS: 0V) is used as the gate low voltage signal, a separate circuit configuration for generating a gate low voltage signal of -5V to -8V is not required in the power supply, thereby simplifying the manufacture of the power supply. It is possible to reduce the manufacturing cost and reduce the size of the line-on-glass type liquid crystal display device because it can be made small.
도1은 일반적인 액정 표시패널의 단위 화소에 대한 등가회로도.1 is an equivalent circuit diagram of a unit pixel of a general liquid crystal display panel.
도2는 도1에 있어서, 일반적인 액정 표시패널에 인가되는 전압 파형도.FIG. 2 is a diagram of voltage waveforms applied to a general liquid crystal display panel in FIG. 1; FIG.
도3은 종래의 구동방식에 따른 게이트 PCB 가 제거된 라인-온-글래스형 액정 표시장치를 보인 예시도.3 is an exemplary view showing a line-on-glass type liquid crystal display device with a gate PCB removed according to a conventional driving method.
도4는 본 발명의 구동방식에 따른 게이트 PCB 가 제거된 라인-온-글래스형 액정 표시장치를 보인 예시도.4 is an exemplary view showing a line-on-glass type liquid crystal display device with a gate PCB removed according to the driving method of the present invention.
도5a는 종래 기술에 따라 박막 트랜지스터의 게이트 전극에 -5V의 게이트 저전압신호가 인가되는 예를 보인 예시도.5A illustrates an example in which a gate low voltage signal of -5V is applied to a gate electrode of a thin film transistor according to the prior art.
도5b는 본 발명에 따라 박막 트랜지스터의 게이트 전극에 접지전위(VSS : 0V)의 게이트 저전압신호가 인가되는 예를 보인 예시도.5B illustrates an example in which a gate low voltage signal having a ground potential (VSS: 0V) is applied to a gate electrode of a thin film transistor according to the present invention.
도6은 박막 트랜지스터의 게이트 전극에 인가되는 전압에 따른 드레인 전극의 전류의 관계를 보인 박막 트랜지스터의 전압-전류 특성의 그래프도.Fig. 6 is a graph of voltage-current characteristics of a thin film transistor showing the relationship of the current of the drain electrode with the voltage applied to the gate electrode of the thin film transistor.
***도면의 주요부분에 대한 부호의 설명****** Explanation of symbols for main parts of drawing ***
310:액정 표시패널 311:박막 트랜지스터 어레이 기판310: liquid crystal display panel 311: thin film transistor array substrate
312:컬러필터 기판 313:화상표시부 312: color filter substrate 313: image display unit
320:게이트 라인 322:게이트 TCP320: gate line 322: gate TCP
323:게이트 구동 IC 325:출력패드323: gate drive IC 325: output pad
330:데이터 라인 331:데이터 PCB330: data line 331: data PCB
332:데이터 TCP 333:데이터 구동 IC332: data TCP 333: data drive IC
334:입력패드 335:출력패드334: input pad 335: output pad
341:LOG 배선 342,343:게이트신호 전송배선341: LOG wiring 342, 343: gate signal transmission wiring
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030076077A KR100978255B1 (en) | 2003-10-29 | 2003-10-29 | Liquid crystal display device and driving method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030076077A KR100978255B1 (en) | 2003-10-29 | 2003-10-29 | Liquid crystal display device and driving method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050040618A true KR20050040618A (en) | 2005-05-03 |
| KR100978255B1 KR100978255B1 (en) | 2010-08-26 |
Family
ID=37242406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030076077A KR100978255B1 (en) | 2003-10-29 | 2003-10-29 | Liquid crystal display device and driving method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100978255B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7767474B2 (en) | 2005-08-04 | 2010-08-03 | Samsung Electronics Co., Ltd. | Drive film, drive package for organic light emitting diode display, organic light emitting diode display including the same and method thereof |
| KR101151797B1 (en) * | 2005-06-10 | 2012-06-01 | 엘지디스플레이 주식회사 | A Substrate for LCD and method of fabrication thereof |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102118460B1 (en) * | 2013-11-13 | 2020-06-03 | 엘지디스플레이 주식회사 | display device and Method for manufacturing the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100405026B1 (en) * | 2000-12-22 | 2003-11-07 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display |
| KR100421486B1 (en) * | 2001-07-26 | 2004-03-12 | 엘지.필립스 엘시디 주식회사 | Gate high voltage generation apparatus |
-
2003
- 2003-10-29 KR KR1020030076077A patent/KR100978255B1/en active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101151797B1 (en) * | 2005-06-10 | 2012-06-01 | 엘지디스플레이 주식회사 | A Substrate for LCD and method of fabrication thereof |
| US7767474B2 (en) | 2005-08-04 | 2010-08-03 | Samsung Electronics Co., Ltd. | Drive film, drive package for organic light emitting diode display, organic light emitting diode display including the same and method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100978255B1 (en) | 2010-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9190003B2 (en) | Display apparatus and method of manufacturing the same | |
| US9076394B2 (en) | Active matrix substrate, liquid crystal panel, liquid crystal display device, television receiver | |
| US8421942B2 (en) | Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver | |
| US20110043498A1 (en) | Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver | |
| KR20030051010A (en) | Liquid crystal dispaly apparatus of line on glass type | |
| KR101340670B1 (en) | Liquid crystal display device | |
| EP2490068A1 (en) | Liquid crystal display | |
| US20080204435A1 (en) | Display device, driving method of display device, and electronic apparatus | |
| US7463324B2 (en) | Liquid crystal display panel of line on glass type | |
| US8384704B2 (en) | Liquid crystal display device | |
| US20110063260A1 (en) | Driving circuit for liquid crystal display | |
| US7834831B2 (en) | Liquid crystal display device and method for driving the same | |
| KR100978255B1 (en) | Liquid crystal display device and driving method thereof | |
| KR100990315B1 (en) | Liquid crystal display | |
| US8704746B2 (en) | Liquid crystal display having a voltage stabilization circuit and driving method thereof | |
| KR20080002336A (en) | A liquid crystal display device | |
| US7432894B2 (en) | Liquid crystal display device and method of driving the same | |
| US9001162B2 (en) | Display apparatus | |
| KR20050001064A (en) | Liquid crystal display of line-on-glass type | |
| KR100978253B1 (en) | Thin film transistor array substrate | |
| KR100855493B1 (en) | Liquid crystal display device of line on glass type and method of fabricating the same | |
| KR100889538B1 (en) | Liquid crystal display | |
| KR101002306B1 (en) | Liquid crystal display of line-on-glass type | |
| KR101016283B1 (en) | Liquid Crystal Display Device | |
| KR20030095907A (en) | Liquid crystal dispaly apparatus of line on glass type |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150728 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160712 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190723 Year of fee payment: 10 |