KR20050037798A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
KR20050037798A
KR20050037798A KR1020030073068A KR20030073068A KR20050037798A KR 20050037798 A KR20050037798 A KR 20050037798A KR 1020030073068 A KR1020030073068 A KR 1020030073068A KR 20030073068 A KR20030073068 A KR 20030073068A KR 20050037798 A KR20050037798 A KR 20050037798A
Authority
KR
South Korea
Prior art keywords
oxide film
trench
forming
film
substrate
Prior art date
Application number
KR1020030073068A
Other languages
Korean (ko)
Other versions
KR101038293B1 (en
Inventor
박희식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030073068A priority Critical patent/KR101038293B1/en
Publication of KR20050037798A publication Critical patent/KR20050037798A/en
Application granted granted Critical
Publication of KR101038293B1 publication Critical patent/KR101038293B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 STI 공정에 의한 소자분리막 형성시 트렌치 최상부 코너 부분의 라운딩 효과를 향상시켜 우수한 소자 특성을 확보할 있는 반도체 소자의 제조방법을 제공한다.The present invention provides a method of manufacturing a semiconductor device that can secure excellent device characteristics by improving the rounding effect of the top corner of the trench when forming the device isolation film by the STI process.

본 발명은 반도체 기판 상에 패드 산화막을 형성하는 단계; 패드 산화막 상에 기판의 소자분리영역은 오픈시키고 액티브 영역은 마스킹하는 질화막 패턴을 형성하는 단계; 소자분리영역과 액티브 영역 에지의 기판 표면에 표면 산화막을 형성하는 단계; 소자분리영역의 표면 산화막과 기판을 식각하여 트렌치를 형성하는 단계; 트렌치 최상부 코너 부분을 라운딩화하는 단계; 트렌치에만 절연막을 매립하여 소자분리막을 형성하는 단계; 질화막 패턴을 제거하는 단계; 및 패드 산화막과 표면 산화막을 제거하여 액티브 영역 에지의 라운딩 경사를 더 완화시키는 단계를 포함하는 반도체 소자의 제조방법에 의해 달성될 수 있다. 바람직하게, 표면 산화막은 산화이온주입으로 형성하고, 산화이온주입은 소정 각도 및 에너지로 실시한다. The present invention comprises the steps of forming a pad oxide film on a semiconductor substrate; Forming a nitride film pattern on the pad oxide film, the device isolation region of the substrate being opened and the active region masked; Forming a surface oxide film on the surface of the substrate at the device isolation region and at the edge of the active region; Etching the surface oxide film and the substrate of the device isolation region to form a trench; Rounding the trench top corner portion; Filling an insulating film only in the trench to form an isolation layer; Removing the nitride film pattern; And removing the pad oxide film and the surface oxide film to further alleviate the rounding inclination of the edges of the active region. Preferably, the surface oxide film is formed by ion implantation, and the ion implantation is performed at a predetermined angle and energy.

Description

반도체 소자의 제조방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE} Manufacturing method of semiconductor device {METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 에스티아이(STI; Shallow Trench Isolation) 공정을 적용한 반도체 소자의 소자분리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a device isolation film of a semiconductor device using a shallow trench isolation (STI) process.

반도체 소자의 고집적화에 따른 패턴의 미세화에 대응하기 위하여, 로코스(LOCOS; LOCal Oxidation of Silicon) 공정 대신 적은 폭을 가지면서 우수한 소자분리 특성을 가지는 STI 공정에 의해 소자분리막을 형성하고 있다.In order to cope with the miniaturization of patterns due to the high integration of semiconductor devices, an isolation layer is formed by an STI process having a small width and excellent device isolation characteristics instead of a LOCOS (LOCal Oxidation of Silicon) process.

이러한 STI 공정에 의한 소자분리막 형성은 통상적으로 기판에 얕은 깊이의 트렌치를 형성하고 이 트렌치에 산화막을 매립시킨 후 평탄화하는 과정으로 이루어진다. 또한, 최근에는 STI 공정 후 액티브 영역과 소자분리막 사이의 경계부에서 발생되는 모트(moat)로 인한 전계집중을 최소화하기 위하여, 트렌치 형성 후에 세정공정을 수행하여 트렌치 최상부 코너 부분을 라운딩(rounding)화하고 있다.Formation of the device isolation film by the STI process is typically a process of forming a trench of a shallow depth in the substrate, filling the oxide film in the trench and then planarizing. In addition, recently, in order to minimize electric field concentration due to moat generated at the boundary between the active region and the device isolation layer after the STI process, the top corner portion of the trench is rounded by a cleaning process after the trench is formed. have.

그러나, 상술한 공정에 의한 소자분리막 형성에서는 도 1의 "100"에 나타낸 바와 같이 액티브 영역 에지에서의 라운딩 경사(slope)가 커서 채널영역을 감소시킨다. 이에 따라, 트랜지스터의 문턱전압(Vth; threshold voltage) 조절을 위해 채널의 도즈(dose)를 증가시켜야 하나 채널의 도즈가 증가하면 리프레시(refresh) 특성이 저하되기 때문에 우수한 소자 특성을 얻기가 어렵게 된다.However, in the device isolation film formation by the above-described process, as shown by "100" in FIG. 1, the rounding slope at the edge of the active region is large, thereby reducing the channel region. Accordingly, the dose of the channel must be increased to adjust the threshold voltage (Vth) of the transistor, but when the dose of the channel is increased, the refresh characteristic is lowered, thereby making it difficult to obtain excellent device characteristics.

도 1에서 도면부호 1은 반도체 기판, 2는 월(wall)산화막, 3은 라이너(liner) 질화막, 4는 소자분리막, 5는 게이트 산화막, 6은 게이트용 폴리실리콘막을 각각 나타낸다.In FIG. 1, reference numeral 1 denotes a semiconductor substrate, 2 a wall oxide film, 3 a liner nitride film, 4 a device isolation film, 5 a gate oxide film, and 6 a polysilicon film for a gate, respectively.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, STI 공정에 의한 소자분리막 형성시 트렌치 최상부 코너 부분의 라운딩 효과를 향상시켜 우수한 소자 특성을 확보할 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다. The present invention has been proposed to solve the above problems of the prior art, and provides a method of manufacturing a semiconductor device that can secure excellent device characteristics by improving the rounding effect of the top corner of the trench when forming the device isolation film by the STI process. Its purpose is to.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 반도체 기판 상에 패드 산화막을 형성하는 단계; 패드 산화막 상에 기판의 소자분리영역은 오픈시키고 액티브 영역은 마스킹하는 질화막 패턴을 형성하는 단계; 소자분리영역과 액티브 영역 에지의 기판 표면에 표면 산화막을 형성하는 단계; 소자분리영역의 표면 산화막과 기판을 식각하여 트렌치를 형성하는 단계; 트렌치 최상부 코너 부분을 라운딩화하는 단계; 트렌치에만 절연막을 매립하여 소자분리막을 형성하는 단계; 질화막 패턴을 제거하는 단계; 및 패드 산화막과 표면 산화막을 제거하여 액티브 영역 에지의 라운딩 경사를 더 완화시키는 단계를 포함하는 반도체 소자의 제조방법에 의해 달성될 수 있다.According to an aspect of the present invention for achieving the above technical problem, the object of the present invention comprises the steps of forming a pad oxide film on a semiconductor substrate; Forming a nitride film pattern on the pad oxide film, the device isolation region of the substrate being opened and the active region masked; Forming a surface oxide film on the surface of the substrate at the device isolation region and at the edge of the active region; Etching the surface oxide film and the substrate of the device isolation region to form a trench; Rounding the trench top corner portion; Filling an insulating film only in the trench to form an isolation layer; Removing the nitride film pattern; And removing the pad oxide film and the surface oxide film to further alleviate the rounding inclination of the edges of the active region.

바람직하게, 표면 산화막은 산화이온주입으로 형성하고, 산화이온주입은 소정 각도 및 에너지로 실시한다.Preferably, the surface oxide film is formed by ion implantation, and the ion implantation is performed at a predetermined angle and energy.

또한, 트렌치를 형성하는 단계와 라운딩화하는 단계 사이에, 월산화막과 라이너 질화막을 순차적으로 형성하는 단계를 더 포함한다. The method may further include sequentially forming a monthly oxide film and a liner nitride film between the trench forming step and the rounding step.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.

도 2a 내지 도 2f는 본 발명의 실시에에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도이다.2A to 2F are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 2a를 참조하면, 반도체 기판(10) 상에 패드 산화막(11)과 질화막(12)을 순차적으로 증착한다. 그 다음, 도 2b에 도시된 바와 같이, 질화막(12) 상부에 공지된 포토리소그라피 공정에 의해 포토레지스트 패턴(13)을 형성하고, 포토레지스트 패턴(13)을 마스크로하여 질화막(12)을 식각하여 소자분리영역은 오픈시키고 액티브 영역은 마스킹하는 질화막 패턴(12A)을 형성한다. Referring to FIG. 2A, the pad oxide film 11 and the nitride film 12 are sequentially deposited on the semiconductor substrate 10. Next, as shown in FIG. 2B, the photoresist pattern 13 is formed on the nitride film 12 by a known photolithography process, and the nitride film 12 is etched using the photoresist pattern 13 as a mask. As a result, a nitride layer pattern 12A is formed to open the device isolation region and mask the active region.

도 2c를 참조하면, 공지된 방법에 의해 포토레지스트 패턴(13)을 제거하고, 질화막 패턴(12A)을 이온주입 마스크로하여 소정의 각도 및 에너지로 산화이온주입(oxidation implant; 14)을 실시하여 소자분리영역 및 액티브 영역 에지의 기판(10) 표면을 산화시켜 소정 두께 및 폭을 가지는 표면 산화막(14A)을 형성한다. 이때, 이온주입 각도 및 에너지를 적절하게 조절하여 표면 산화막(14A)의 두께 및 폭을 조절하면 채널 영역의 크기를 조절할 수 있다.Referring to FIG. 2C, the photoresist pattern 13 is removed by a known method, and an oxidation implant 14 is performed at a predetermined angle and energy using the nitride film pattern 12A as an ion implantation mask. The surface oxide film 14A having a predetermined thickness and width is formed by oxidizing the surface of the substrate 10 at the device isolation region and the edge of the active region. At this time, by adjusting the ion implantation angle and energy appropriately to adjust the thickness and width of the surface oxide film 14A, the size of the channel region can be adjusted.

도 2d를 참조하면, 소자분리영역의 표면 산화막(14A) 및 기판(10)을 식각하여 소정 깊이의 트렌치(15)를 형성하고, 트렌치(15)의 최상부 코너 부분을 라운딩화하도록 세정공정을 수행한다. 그 후, 트렌치(15)를 포함하는 기판 전체 표면에 월산화막(16)과 라이너 질화막(17)을 순차적으로 형성한다. Referring to FIG. 2D, the surface oxide layer 14A and the substrate 10 of the device isolation region are etched to form trenches 15 having a predetermined depth, and a cleaning process is performed to round the top corners of the trenches 15. do. Thereafter, the monthly oxide film 16 and the liner nitride film 17 are sequentially formed on the entire surface of the substrate including the trench 15.

도 2e를 참조하면, 트렌치(15)를 매립하도록 라이너 질화막(17) 상부에 매립용 절연막으로서 고밀도플라즈마(High Density Plasma; HDP)-산화막을 증착하고, 화학기계연마(Chemical Mechanical Polishing; CMP) 공정에 의해 질화막 패턴(12A)의 표면이 노출되도록 HDP-산화막, 라이너 질화막(17) 및 월산화막(16)을 제거하여 소자분리막(18)을 형성함과 동시에 기판 표면을 평탄화한다. Referring to FIG. 2E, a High Density Plasma (HDP) -oxide film is deposited as a buried insulating film on the liner nitride film 17 to fill the trench 15, and a chemical mechanical polishing (CMP) process is performed. By removing the HDP oxide film, the liner nitride film 17 and the monthly oxide film 16 so as to expose the surface of the nitride film pattern 12A, the device isolation film 18 is formed and the surface of the substrate is planarized.

도 2f를 참조하면, 질화막 패턴(12A)을 제거하고, 세정공정을 수행하여 패드 산화막(11)과 액티브 영역 에지의 표면 산화막(14A)을 제거한다. 이때, 도 3의 "200"에 나타낸 바와 같이, 표면 산화막(14A) 제거에 의해 액티브 영역 에지의 라운딩 경사가 더 완화되기 때문에, 종래(도 1의 "100" 참조)에 비해 완만한 라운딩 경사를 얻을 수 있다. 그 후, 기판 전면 상에 게이트 산화막(19)과 게이트용 폴리실리콘막(20)을 순차적으로 증착하고, 도시되지는 않았지만, 게이트 패터닝 공정 등의 후속 공정을 수행한다.Referring to FIG. 2F, the nitride film pattern 12A is removed and a cleaning process is performed to remove the pad oxide film 11 and the surface oxide film 14A at the edge of the active region. At this time, as shown by "200" in FIG. 3, since the rounding inclination of the active region edge is further alleviated by removing the surface oxide film 14A, the rounding inclination is smoother than in the related art (see "100" in FIG. 1). You can get it. Thereafter, the gate oxide film 19 and the gate polysilicon film 20 are sequentially deposited on the entire surface of the substrate, and although not illustrated, subsequent processes such as a gate patterning process are performed.

상기 실시예에 의하면, 트렌치 형성 전에 소자분리영역 및 액티브 영역 에지의 기판 표면에 표면 산화막을 형성하고, 일부는 트렌치 형성시 제거하고 나머지는 세정에 의해 패드 산화막 제거시 동시에 제거하여 액티브 영역 에지의 라운딩 경사를 효과적으로 완화시킴으로써, 트렌치 최상부 코너 부분의 라운딩 효과를 향상시킬 수 있게 된다. 이에 따라, 고집적화에 따른 충분한 채널영역 확보가 가능해지므로 우수한 문턱전압 및 리프레시 특성 등의 소자 특성을 얻을 수 있게 된다.According to the above embodiment, a surface oxide film is formed on the substrate surface of the device isolation region and the active region edge prior to the trench formation, a part is removed at the time of trench formation and the other is removed at the same time when the pad oxide film is removed by cleaning, thereby rounding the active area edge. By effectively alleviating the inclination, it is possible to improve the rounding effect of the trench top corner portion. As a result, sufficient channel region can be secured due to high integration, and thus device characteristics such as excellent threshold voltage and refresh characteristics can be obtained.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

전술한 본 발명은 트렌치 최상부 코너 부분의 라운딩 효과를 향상시켜 고집적화에 따른 충분한 채널영역을 확보할 수 있으므로, 우수한 문턱전압 및 리프레시 특성 등의 소자 특성을 얻을 수 있다.The present invention described above can secure a sufficient channel region due to high integration by improving the rounding effect of the uppermost corner portion of the trench, so that device characteristics such as excellent threshold voltage and refresh characteristics can be obtained.

도 1은 종래의 액티브 영역 에지의 라운딩 정도를 나타낸 도면.1 is a diagram showing the degree of rounding of a conventional active area edge;

도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도.2A to 2F are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 액티브 영역 에지의 라운딩 정도를 나타낸 도면.3 is a diagram illustrating a rounding degree of an active region edge according to an exemplary embodiment of the present invention.

※도면의 주요부분에 대한 부호의 설명※ Explanation of symbols for main parts of drawing

10 : 반도체 기판 11 : 패드 산화막10 semiconductor substrate 11 pad oxide film

12 : 질화막 패턴 13 : 포토레지스트 패턴12 nitride film pattern 13 photoresist pattern

14 : 산화이온주입 14A : 표면 산화막14: oxide ion implantation 14A: surface oxide film

15 : 트렌치 16 : 월산화막15: trench 16: moon oxide film

17 : 라이너 질화막 18 : 소자분리막17 liner nitride film 18 device isolation film

19 : 게이트 산화막 20 : 폴리실리콘막 19 gate oxide film 20 polysilicon film

Claims (4)

반도체 기판 상에 패드 산화막을 형성하는 단계;Forming a pad oxide film on the semiconductor substrate; 상기 패드 산화막 상에 상기 기판의 소자분리영역은 오픈시키고 액티브 영역은 마스킹하는 질화막 패턴을 형성하는 단계;Forming a nitride layer pattern on the pad oxide layer to open the device isolation region and mask the active region; 상기 소자분리영역과 상기 액티브 영역 에지의 기판 표면에 표면 산화막을 형성하는 단계;Forming a surface oxide film on a surface of the substrate at the device isolation region and the edge of the active region; 상기 소자분리영역의 표면 산화막과 기판을 식각하여 트렌치를 형성하는 단계;Etching the surface oxide film and the substrate of the device isolation region to form a trench; 상기 트렌치 최상부 코너 부분을 라운딩화하는 단계;Rounding the trench top corner portion; 상기 트렌치에만 절연막을 매립하여 소자분리막을 형성하는 단계;Filling an insulating layer only in the trench to form an isolation layer; 상기 질화막 패턴을 제거하는 단계; 및 Removing the nitride film pattern; And 상기 패드 산화막과 표면 산화막을 제거하여 상기 액티브 영역 에지의 라운딩 경사를 더 완화시키는 단계를 포함하는 반도체 소자의 제조방법. Removing the pad oxide film and the surface oxide film to further alleviate the rounding inclination of the edge of the active region. 제 1 항에 있어서, The method of claim 1, 상기 표면 산화막은 산화이온주입으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법. The surface oxide film is a method of manufacturing a semiconductor device, characterized in that formed by the ion implantation. 제 2 항에 있어서, The method of claim 2, 상기 산화이온주입은 소정 각도 및 에너지로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법. The method of manufacturing a semiconductor device, characterized in that the oxide ion implantation is performed at a predetermined angle and energy. 제 1 항에 있어서, The method of claim 1, 상기 트렌치를 형성하는 단계와 상기 라운딩화하는 단계 사이에, 월산화막과 라이너 질화막을 순차적으로 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법. And sequentially forming a monthly oxide film and a liner nitride film between the trench forming step and the rounding step.
KR1020030073068A 2003-10-20 2003-10-20 Method of manufacturing semiconductor device KR101038293B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030073068A KR101038293B1 (en) 2003-10-20 2003-10-20 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030073068A KR101038293B1 (en) 2003-10-20 2003-10-20 Method of manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
KR20050037798A true KR20050037798A (en) 2005-04-25
KR101038293B1 KR101038293B1 (en) 2011-06-01

Family

ID=37240403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030073068A KR101038293B1 (en) 2003-10-20 2003-10-20 Method of manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR101038293B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006060800B4 (en) * 2005-12-29 2009-04-23 Dongbu Electronics Co., Ltd. Method for forming a trench

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990057376A (en) * 1997-12-29 1999-07-15 김영환 Device Separating Method of Semiconductor Device
US6825544B1 (en) * 1998-12-09 2004-11-30 Cypress Semiconductor Corporation Method for shallow trench isolation and shallow trench isolation structure
US6437417B1 (en) * 2000-08-16 2002-08-20 Micron Technology, Inc. Method for making shallow trenches for isolation
US20060030898A1 (en) * 2004-08-05 2006-02-09 Gunter Woog Static device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006060800B4 (en) * 2005-12-29 2009-04-23 Dongbu Electronics Co., Ltd. Method for forming a trench

Also Published As

Publication number Publication date
KR101038293B1 (en) 2011-06-01

Similar Documents

Publication Publication Date Title
EP1213757B1 (en) Integrated circuits having adjacent p-type doped regions having shallow trench isolation structures without liner layers therebetween and methods of forming same
KR100507856B1 (en) Method for fabricating MOS transistor
KR100845103B1 (en) Method of fabricating the semiconductor device
KR100230816B1 (en) Method of forming an element isolation in a semiconductor device
JP2004207680A (en) Method of forming floating gate of flash-memory device
US6849551B2 (en) Method for forming isolation region in semiconductor device
KR101038293B1 (en) Method of manufacturing semiconductor device
KR20050006511A (en) Method for forming element isolation film of semiconductor device
US20010012675A1 (en) Shallow trench isolation process
KR100501932B1 (en) Method for manufacturing semiconductor device with fluorine implant
KR100562268B1 (en) Method for fabricating device isolation barrier of semiconductor device
US7078314B1 (en) Memory device having improved periphery and core isolation
KR20030056602A (en) Method of forming an isolation film in semiconductor device
KR100972904B1 (en) Method for Manufacturing Semiconductor Device
KR20020083766A (en) Method for fabricating element isolating film of semiconductor device and structure of the same
KR100476704B1 (en) Method of manufacturing a semiconductor device
KR100787344B1 (en) Manufacturing method for semiconductor device
KR20050106306A (en) Method of fabricating a finfet having rounded active corners
US6716720B2 (en) Method for filling depressions on a semiconductor wafer
KR100636667B1 (en) Method for forming the semiconductor device
KR100455726B1 (en) Method for forming isolation layer in semiconductor device
KR101022672B1 (en) Semiconductor device with trench type isolation and method for making the same
KR100567027B1 (en) Method for minimizing hump in shallow trench isolation
JP2003037161A (en) Semiconductor device and its manufacturing method
KR20030001875A (en) Method for forming isolation layer in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee