KR20050035883A - Method of forming insulation film on semiconductor substrate - Google Patents
Method of forming insulation film on semiconductor substrate Download PDFInfo
- Publication number
- KR20050035883A KR20050035883A KR1020057002438A KR20057002438A KR20050035883A KR 20050035883 A KR20050035883 A KR 20050035883A KR 1020057002438 A KR1020057002438 A KR 1020057002438A KR 20057002438 A KR20057002438 A KR 20057002438A KR 20050035883 A KR20050035883 A KR 20050035883A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- semiconductor substrate
- forming
- film
- plasma
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 239000000758 substrate Substances 0.000 title claims abstract description 63
- 238000009413 insulation Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- 239000010703 silicon Substances 0.000 claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 192
- 238000011282 treatment Methods 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 29
- 230000003647 oxidation Effects 0.000 claims description 28
- 238000007254 oxidation reaction Methods 0.000 claims description 28
- 239000007789 gas Substances 0.000 claims description 27
- 238000012986 modification Methods 0.000 claims description 18
- 230000004048 modification Effects 0.000 claims description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 12
- 238000005137 deposition process Methods 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 10
- 230000015556 catabolic process Effects 0.000 claims description 5
- 229910052743 krypton Inorganic materials 0.000 claims description 5
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000005121 nitriding Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000009616 inductively coupled plasma Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 2
- 208000037998 chronic venous disease Diseases 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 abstract description 3
- 238000012545 processing Methods 0.000 description 44
- 230000015572 biosynthetic process Effects 0.000 description 20
- 235000012431 wafers Nutrition 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 230000008901 benefit Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000376 reactant Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명은 반도체 디바이스의 절연막, 특히 박막 트랜지스터(TFT)의 게이트 절연막, 특히 액정 디스플레이 등의 디스플레이(LCD)를 위한 TFT의 게이트 산화물막 형성에 관한 것이다.The present invention relates to the formation of an insulating film of a semiconductor device, in particular a gate insulating film of a thin film transistor (TFT), in particular a gate oxide film of a TFT for a display (LCD) such as a liquid crystal display.
절연막은 여러가지 반도체 디바이스에서 사용되고 있고, 절연막 형성을 위해서는 반도체 기판의 산화 또는 질화, CVD(화학 기상 퇴적), PVD(물리 기상 퇴적), 코팅과 같은 여러가지 기술이 사용되고 있다. 여기에서, 비교적 고품질의 절연막을 필요로 하는 용도, 예를 들어 집적 회로의 게이트 절연막의 용도에서는 하지(下地)의 막을 변성시키는 열 또는 플라즈마에 의한 산화 또는 질화와 같은 변성 처리가 사용되고, 또한 비교적 큰 성막 속도를 필요로 하는 용도, 예를 들어 보호층 및 LCD의 게이트 절연막의 용도에서는 CVD와 같은 퇴적 처리가 많이 사용되고 있다. 이것은, 이들 처리에 의해 얻어지는 막 품질이 상이한 것, 예를 들어 이러한 변성 처리에 의해 얻어지는 절연막의 계면 준위 밀도(界面 準位 密度)가 예를 들어 5×1010eV-1·㎝-2 정도로 비교적 작고, 또한 CVD와 같은 퇴적 처리에 의해 얻어지는 계면 준위 밀도가 예를 들면 5×1012eV-1·㎝-2 정도로 비교적 큰 것에 기인한다. 또한, 이러한 변성 처리에 의해 얻어지는 막의 성막 속도가 비교적 작고, 또한 퇴적 처리에 의해 얻어지는 막의 성막 속도가 비교적 큰 것에도 기인한다.Insulating films are used in various semiconductor devices, and various techniques such as oxidizing or nitriding semiconductor substrates, chemical vapor deposition (CVD), physical vapor deposition (PVD), and coating are used to form the insulating film. Here, in applications requiring a relatively high quality insulating film, for example, in the use of a gate insulating film of an integrated circuit, a modification treatment such as oxidation or nitriding by heat or plasma to modify the underlying film is used, and also relatively large In applications requiring a film formation speed, for example, protective layers and gate insulating films of LCDs, deposition processes such as CVD are frequently used. This is because the film quality obtained by these treatments is different, for example, the interface state density of the insulating film obtained by such a modification treatment is relatively about 5 × 10 10 eV −1 · cm −2. It is due to the relatively small interfacial state density obtained by a deposition process such as CVD, for example, about 5 × 10 12 eV −1 · cm −2 . The film formation rate of the film obtained by such a modification treatment is relatively small, and the film formation rate of the film obtained by the deposition treatment is relatively large.
이에 관해서 최근에는, 반도체 디바이스의 제조 공정에 있어서, 성막을 위한 플라즈마 처리 장치가 사용될 경우가 있다. 예를 들면, 전형적인 마이크로파 플라즈마 처리 장치에 있어서는, 2.45GHz 정도의 마이크로파를 슬롯 전극에 통과시켜서, 반도체 웨이퍼나 LCD 기판 등의 피처리체가 배치된 감압 처리실내에 도입한다. 마이크로파는 이들 반응체 가스를 플라즈마화하고, 활성이 강한 라디칼 및 이온으로 하여, 피처리체와 반응시켜서 성막 처리가 실행되도록 한다. 여기에서는 일반적으로 플라즈마의 여기를 촉진하는 아르곤과 같은 희(希) 가스와 반응체 가스를 처리실에 도입한다.On the other hand, in recent years, the plasma processing apparatus for film-forming may be used in the manufacturing process of a semiconductor device. For example, in a typical microwave plasma processing apparatus, microwaves of about 2.45 GHz are passed through a slot electrode and introduced into a reduced pressure processing chamber in which a target object such as a semiconductor wafer or an LCD substrate is disposed. The microwave converts these reactant gases into plasma, and generates highly active radicals and ions, and reacts with the target object so that the film forming process is performed. Here, a rare gas such as argon and a reactant gas, which generally promote the excitation of the plasma, are introduced into the processing chamber.
플라즈마를 사용하여 절연막을 형성할 경우, 이 반응체 가스는 예를 들어 필드(field) 산화로 불리는 반도체 기판의 산화 처리에서는 산소 및 경우에 따라서는 수소이며, CVD에 있어서는 테트라에틸오르쏘실리케이트(tetrethyl-orthosilicate; TEOS) 및 산소이다. 특히, LCD의 제조에 있어서는, 트랜지스터의 게이트 절연막 형성을 위해 일반적으로 플라즈마 CVD 처리를 실행하고 있다. 이들 절연막 형성 기술에 대해서는, 일본 특허 공개 공보 제 1999-293470 호, 일본 특허 공개 공보 제 2001-274148 호 명세서 등 참조.When an insulating film is formed using plasma, this reactant gas is oxygen and, in some cases, hydrogen in the oxidation treatment of a semiconductor substrate, for example, field oxidation, and tetraethyl orthosilicate in CVD. -orthosilicate (TEOS) and oxygen. In particular, in the manufacture of LCDs, plasma CVD processes are generally performed to form gate insulating films of transistors. For these insulating film formation techniques, see Japanese Patent Laid-Open No. 1999-293470, Japanese Patent Laid-Open No. 2001-274148, and the like.
종래에 일반적으로 실행되어 온 실리콘 기판의 열산화법을 사용하여 이산화규소의 절연막을 형성할 경우 약 1000℃의 고온을 필요로 하지만, 플라즈마 실리콘 산화물막은 열산화법보다도 저온에서 성장할 수 있다. 따라서, 고온에 약한 디바이스에 바람직하고, 성장 속도가 크고, 압축 응력막을 용이하게 얻을 수 있고, 막이 치밀하며, 또한 산화 속도의 면방위 의존성이 없다라는 특징을 갖는다.When forming an insulating film of silicon dioxide using a thermal oxidation method of a silicon substrate which has been generally practiced, a high temperature of about 1000 ° C. is required, but the plasma silicon oxide film can be grown at a lower temperature than the thermal oxidation method. Therefore, it is preferable to devices that are susceptible to high temperature, and has a feature that the growth rate is large, the compressive stress film can be easily obtained, the film is dense, and there is no surface orientation dependency of the oxidation rate.
종래의 절연막 형성 처리는 각각 이점을 갖지만, 현재 및 장래에 걸쳐서 막 품질 및 성막 속도의 요구를 반드시 만족하고 있다고는 말할 수 없다. 예를 들면, 절연막의 성질을 나타내는 파라메터로서는, 계면 준위 밀도로 나타내는 단글링 본드(dangling bond), 절연 내전압, 막 밀도, 성막 속도 등이 있지만, 이들 파라메터의 요구를 유연하게 만족하는 성막 방법 및 장치는 현재도 요구되고 있다. 따라서 본 발명은 절연막의 평가에서 사용되는 파라메터에 대한 요구를 만족하기 위한 방법을 제공한다.Conventional insulating film forming processes have advantages, respectively, but it cannot be said that the requirements of the film quality and the film formation speed are necessarily satisfied both now and in the future. For example, the parameters showing the properties of the insulating film include dangling bonds, dielectric breakdown voltage, film density, and film formation speed, which are represented by the interface state density, but the film forming method and apparatus flexibly satisfying the requirements of these parameters. Is still required. The present invention thus provides a method for satisfying the requirement for a parameter used in the evaluation of an insulating film.
종래, LCD의 TFT 스위치에서는 비정질 실리콘(amorphous silicon)을 사용하고, 그 게이트 산화물막은 CVD 프로세스로 제조하고 있었다. 그러나, 최근 개발되어 있는 폴리실리콘 및 연속 입계 결정 실리콘(CGS) TFT 스위치의 게이트 산화물막에서 요구되는 막 품질을 CVD로 달성하는 것은 곤란하다고 생각된다.Conventionally, amorphous silicon is used in the TFT switch of LCD, and the gate oxide film was manufactured by the CVD process. However, it is considered difficult to achieve by CVD the film quality required for the gate oxide film of the recently developed polysilicon and continuous grain boundary crystal silicon (CGS) TFT switch.
따라서 플라즈마 산화와 같은 이미 퇴적되어 있는 실리콘 기판을 산화하는 이른바 필드 산화 처리를 행하여 절연막으로 하는 것도 고려된다. 그러나 CVD에 의한 성막 속도가 전형적으로 약 1000Å/분을 초과하는 것에 대해서, 필드 산화에 의한 성막 속도는 약 20Å/분 정도이다. 또한, 필드 산화에서는 형성된 산화물막을 산소가 확산함으로써 성막 처리가 진행하기 때문에, 막 두께가 두꺼워짐에 따라 성막 속도가 늦어진다. 따라서 필드 산화를 사용할 경우에는, LCD의 TFT(예를 들면 약 15V 또는 35V의 게이트 전압을 사용)에서 요구되는 큰 절연 내전압 및 산화물막의 대응하는 비교적 두꺼운 막 두께(예를 들면 1,000Å)를 달성하기 위해 장시간의 성막 처리가 필요하게 되어 현실적이지는 않다.Therefore, a so-called field oxidation process for oxidizing a silicon substrate already deposited, such as plasma oxidation, is also considered as an insulating film. However, while the deposition rate by CVD typically exceeds about 1000 mW / min, the deposition rate by field oxidation is about 20 mW / min. In addition, in field oxidation, since the film formation process proceeds by diffusion of oxygen into the formed oxide film, the film formation speed becomes slower as the film thickness becomes thicker. Thus, when using field oxidation, to achieve the large dielectric withstand voltage required for the TFT of the LCD (e.g. using a gate voltage of about 15V or 35V) and the corresponding relatively thick film thickness of the oxide film (e.g. 1,000 mA). It is not realistic to require a long film forming process for this purpose.
발명의 요약Summary of the Invention
여기서, 본 발명에서는 단시간에 요구되는 막 품질을 갖는 절연막을 얻기 위한 방법을 제공한다.Here, the present invention provides a method for obtaining an insulating film having a film quality required in a short time.
본 발명은 반도체 기판의 변성 처리를 행하여 제 1 절연막을 형성하고, 그리고 제 1 절연막에 제 2 절연막을 퇴적시키는 퇴적 처리를 실행하는 것을 포함하는 반도체 기판상의 절연막을 형성하는 방법이다. 이 반도체 기판상의 절연막은 특히 게이트 절연막, 보다 특별하게는 TFT의 게이트 산화물막, 보다더 특별하게는 LCD 등의 디스플레이를 위한 TFT의 게이트 산화물막이다.The present invention is a method of forming an insulating film on a semiconductor substrate comprising performing a modification process of a semiconductor substrate to form a first insulating film, and performing a deposition process for depositing a second insulating film on the first insulating film. The insulating film on this semiconductor substrate is in particular a gate insulating film, more particularly a gate oxide film of a TFT, and more particularly a gate oxide film of a TFT for display such as an LCD.
본 발명의 하나의 태양에서는, 반도체 기판이 실리콘 기판, 예를 들어 폴리실리콘 기판, 연속 입계 결정 실리콘 기판 또는 단결정 실리콘 기판이다.In one aspect of the invention, the semiconductor substrate is a silicon substrate, for example a polysilicon substrate, a continuous grain boundary crystal silicon substrate or a single crystal silicon substrate.
본 발명의 하나의 태양에서는, 제 1 절연막 및 제 2 절연막이 모두 산화물막이다.In one aspect of the present invention, both the first insulating film and the second insulating film are oxide films.
본 발명의 하나의 태양에서는, 제 1 절연막이 산화물막이며, 또한 제 2 절연막이 질화물막이다.In one aspect of the present invention, the first insulating film is an oxide film and the second insulating film is a nitride film.
본 발명의 하나의 태양에서는, 제 1 절연막의 두께가 10Å 내지 100Å, 특히 10Å 내지 30Å이다. 또한, 제 1 절연막의 두께는 반도체 기판/제 1 절연막의 계면, 예를 들면 실리콘 기판/산화 실리콘의 계면의 성질에 대한 요구를 만족하기에 충분한 두께이면 좋다.In one aspect of the present invention, the thickness of the first insulating film is 10 kPa to 100 kPa, particularly 10 kPa to 30 kPa. The thickness of the first insulating film may be any thickness sufficient to satisfy the requirements for the properties of the interface of the semiconductor substrate / first insulating film, for example, the interface of the silicon substrate / silicon oxide.
본 발명의 하나의 태양에서는, 제 2 절연막의 두께가 100Å 내지 2,000Å, 특히 500Å 내지 1,000Å이다. 또한, 제 2 절연막의 두께는 제 1 절연막 및 제 2 절연막을 갖는 절연막의 절연 내전압에 대한 요구를 만족하는 두께이면 좋다.In one aspect of the present invention, the thickness of the second insulating film is 100 kPa to 2,000 kPa, especially 500 kPa to 1,000 kPa. The thickness of the second insulating film may be a thickness that satisfies the requirements for the dielectric breakdown voltage of the insulating film having the first insulating film and the second insulating film.
본 발명의 하나의 태양에서는, 제 1 절연막과 반도체 기판의 계면 준위 밀도가 1012eV-1·㎝-2 미만, 예를 들면 1012eV-1·㎝-2 내지 1010eV-1·㎝-2, 바람직하게는 1010eV-1·㎝-2 미만, 예를 들면 1010eV-1·㎝-2 내지 109eV-1·㎝-2 미만이다.In one aspect of the present invention, the interface state density of the first insulating film and the semiconductor substrate is less than 10 12 eV -1 · cm -2 , for example, 10 12 eV -1 · cm -2 to 10 10 eV -1 · cm -2 , preferably less than 10 10 eV -1 · cm -2 , for example, 10 10 eV -1 · cm -2 to less than 10 9 eV -1 · cm -2 .
본 발명의 하나의 태양에서는, 제 1 절연막 및 제 2 절연막을 포함하는 반도체 기판상의 절연막의 절연 내전압이 소망의 용도에 적당한 절연 내전압을 갖고, 예를 들어 이 절연 내전압이 10V 초과, 20V 초과 또는 30V 초과이다.In one aspect of the present invention, the insulation breakdown voltage of the insulation film on the semiconductor substrate including the first insulation film and the second insulation film has an insulation withstand voltage suitable for the desired use, for example, the insulation withstand voltage is more than 10V, more than 20V or 30V. Excess.
본 발명의 1뿔 태양에서는, 변성 처리가 반도체 기판의 열 또는 플라즈마 산화 또는 질화 처리이고, 또한 퇴적 처리가 CVD 처리이다. 또한, 이 퇴적 처리는 PVD, 코팅이어도 좋다.In the one cone aspect of this invention, a modification process is a thermal or plasma oxidation or nitriding process of a semiconductor substrate, and a deposition process is a CVD process. In addition, this deposition process may be PVD or coating.
본 발명의 하나의 태양에서는, 변성 처리가 플라즈마 산화 처리이며, 또한 퇴적 처리가 플라즈마 CVD 처리이다.In one aspect of the present invention, the modification treatment is a plasma oxidation treatment, and the deposition treatment is a plasma CVD treatment.
본 발명의 하나의 태양에서는, 플라즈마 산화 처리의 분위기가 희 가스 및 산소를 함유한다. 여기에서 바람직하게는, 희 가스와 산소와 유량 비율이 100:3 이하이다. 희 가스는 예를 들어 크립톤(Krypton)이다.In one aspect of the present invention, the atmosphere of the plasma oxidation treatment contains rare gas and oxygen. Preferably, the ratio of the rare gas, oxygen, and flow rate is 100: 3 or less. The rare gas is, for example, Krypton.
본 발명의 하나의 태양에서는, 플라즈마 CVD 처리의 분위기가 산소 및 규소 함유 가스를 함유한다. 이 규소 함유 가스는 예를 들어 모노실란(SiH4)이다.In one aspect of the invention, the atmosphere of the plasma CVD process contains oxygen and silicon containing gas. This silicon-containing gas is, for example, monosilane (SiH 4 ).
본 발명의 하나의 태양에서는, 제 1 절연막의 평균 성막 속도가 10Å/분 내지 100Å/분, 특히 10Å/분 내지 50Å/분이며, 또한 제 2 절연막의 평균 성막 속도가 100Å/분 내지 10,000Å/분, 특히 500Å/분 내지 1,000Å/분이다.In one aspect of the present invention, the average film forming speed of the first insulating film is 10 kPa / min to 100 kPa / minute, in particular 10 kPa / min to 50 kPa / minute, and the average film forming speed of the second insulating film is 100 kPa / min to 10,000 kPa / min. Minutes, in particular 500 kPa / min to 1,000 kPa / min.
또한, 본 발명은 제 1 절연막과 제 2 절연막을 포함하는 절연막을 반도체 기판상에 형성하는 방법으로, 상기 반도체 기판에 인접하는 상기 제 1 절연막의 평균 성막 속도와, 상기 반도체 기판의 반대측에서 상기 제 1 절연막에 인접하는 상기 제 2 절연막의 성막 속도의 비율이 1:1,000 내지 1:1, 특히 1:100 내지 1:10인, 제 1 절연막과 제 2 절연막을 포함하는 절연막을 반도체 기판상에 형성하는 방법을 제공한다.In addition, the present invention is a method of forming an insulating film comprising a first insulating film and a second insulating film on a semiconductor substrate, the average film forming speed of the first insulating film adjacent to the semiconductor substrate and the second film on the opposite side of the semiconductor substrate; An insulating film including the first insulating film and the second insulating film, wherein the ratio of the film forming speed of the second insulating film adjacent to the first insulating film is 1: 1,000 to 1: 1, in particular 1: 100 to 1:10, is formed on the semiconductor substrate. Provide a way to.
플라즈마의 발생 수단은, 예를 들면 유도 결합 플라즈마(ICP) 발생 장치, 또는 슬롯 방사형 마이크로파 여기 플라즈마 발생 장치, 특히 래디얼 라인 슬롯 안테나(RLSA) 마이크로파 여기 플라즈마 발생 장치와 같은 마이크로파 여기 플라즈마 발생 장치이다. 이 방법은 본 명세서의 기재로부터 이해할 수 있는 것 이외의 임의의 특징을 가질 수 있다.The means for generating a plasma is, for example, a microwave excited plasma generator such as an inductively coupled plasma (ICP) generator, or a slotted radial microwave excited plasma generator, in particular a radial line slot antenna (RLSA) microwave excited plasma generator. This method may have any feature other than one that can be understood from the description herein.
본 발명의 다른 목적 및 부가 특징은 이하 첨부 도면을 참조하여 설명되는 바람직한 실시예에 의해 명확해질 것이다.Other objects and additional features of the present invention will become apparent from the preferred embodiments described below with reference to the accompanying drawings.
도 1은 본 발명의 하나의 실시예에서 형성되는 절연체막의 성막 공정을 나타내는 도면,1 is a view showing a film forming process of an insulator film formed in one embodiment of the present invention;
도 2는 본 발명의 하나의 실시예에서 사용하는 RLSA 마이크로파 플라즈마 처리 장치의 구조를 도시하는 개략 블록도,2 is a schematic block diagram showing the structure of an RLSA microwave plasma processing apparatus used in one embodiment of the present invention;
도 3은 도 2의 RLSA 마이크로파 플라즈마 처리 장치에 사용되는 안테나의 평면도,3 is a plan view of an antenna used in the RLSA microwave plasma processing apparatus of FIG.
도 4는 도 2의 플라즈마 처리 장치를 사용하는 클러스터 공구의 평면도,4 is a plan view of a cluster tool using the plasma processing apparatus of FIG. 2;
도 5는 실리콘 표면의 직접 산화에 의한 성막 속도의 시간 의존성을 나타내는 도면,5 shows the time dependence of the deposition rate by direct oxidation of the silicon surface;
도 6은 CVD 산화물막의 성막 속도를 나타낸 도면.Fig. 6 is a diagram showing the film formation speed of the CVD oxide film.
상기 도면중, 각 참조부호의 의미는 하기와 같다.In the drawings, the meanings of the reference numerals are as follows.
101 : 실리콘 기판 102 : 제 1 절연막101 silicon substrate 102 first insulating film
103 : 제 2 절연막 200 : RLSA 플라즈마 처리 장치103: second insulating film 200: RLSA plasma processing apparatus
201 : 게이트 밸브 202 : 처리실201: gate valve 202: processing chamber
204 : 서셉터 206 : 진공 펌프204: susceptor 206: vacuum pump
208 : 천정판 210 : 마이크로파 발생원208: ceiling plate 210: microwave source
240, 270 : 가스 공급관 300 : 안테나240, 270: gas supply pipe 300: antenna
400 : 클러스터 공구 410 : 처리 시스템부400: cluster tool 410: processing system unit
430 : 로드록실 450 : 반송 시스템부430: load lock chamber 450: conveying system unit
470 : 반송 스테이지 480 : 카세트 스테이지470: conveying stage 480: cassette stage
이하에서는, 첨부 도면을 참조하여, 본 발명의 예시적인 실시예에서 사용하는 장치에 대해서 설명한다. 또한, 각 도면에 있어서 동일 참조 부호는 동일 부재를 나타내고 있다.DESCRIPTION OF THE PREFERRED EMBODIMENTS An apparatus for use in an exemplary embodiment of the present invention will be described below with reference to the accompanying drawings. In addition, in each figure, the same referential mark has shown the same member.
여기서 도 2는, 본 발명의 절연막을 형성할 수 있는 래디얼 라인 슬롯 안테나(RLSA; Radial Line Slot Antenna) 플라즈마 처리 장치(200)의 개략 블록도이다.2 is a schematic block diagram of a radial line slot antenna (RLSA) plasma processing apparatus 200 capable of forming the insulating film of the present invention.
또한, 이하에서는 RLSA 플라즈마 처리 장치에 관해서 본 발명을 설명하지만, 본 발명의 절연막은 플라즈마 처리 장치 이외의 임의의 장치를 사용하여도 얻을 수 있다. 바람직하게는 본 발명에서는 플라즈마 처리 장치를 사용한다. 이것은 플라즈마 처리 장치가 비교적 저온에서의 성막 및 양호한 막 품질을 달성할 수 있는 것에 기인한다. 보다 바람직하게는 고밀도 플라즈마를 발생시킬 수 있는 RLSA 플라즈마 처리 장치와 같은 마이크로파 플라즈마 장치, ICP(유도 결합형) 플라즈마 장치, ECR 플라즈마 장치 등을 사용한다.In addition, below, although this invention is demonstrated regarding RLSA plasma processing apparatus, the insulating film of this invention can be obtained even if it uses arbitrary apparatuses other than a plasma processing apparatus. Preferably, the present invention uses a plasma processing apparatus. This is due to the plasma processing apparatus capable of achieving film formation at a relatively low temperature and good film quality. More preferably, a microwave plasma apparatus such as an RLSA plasma processing apparatus capable of generating a high density plasma, an ICP (inductively coupled) plasma apparatus, an ECR plasma apparatus, or the like is used.
본 실시예의 마이크로파 플라즈마 처리 장치(200)는 클러스터 공구(cluster tool)(400)에 연통된 게이트 밸브(201)와, 반도체 웨이퍼 기판이나 LCD 기판 등의 피처리체(W)를 탑재하고 있는 서셉터(204)를 수납 가능한 처리실(202)과, 처리실(202)에 접속되어 있는 진공 펌프(206)와, 천정판(208)과, 마이크로파 발생원(210)과, 안테나(300)와, 가스 공급관(240, 270)을 갖고 있다. 또한, 플라즈마 처리 장치(200)의 제어계에 대해서는 도시가 생략되어 있다.The microwave plasma processing apparatus 200 according to the present embodiment includes a gate valve 201 connected to a cluster tool 400 and a susceptor on which a target object W such as a semiconductor wafer substrate or an LCD substrate is mounted. A processing chamber 202 capable of storing 204, a vacuum pump 206 connected to the processing chamber 202, a ceiling plate 208, a microwave generator 210, an antenna 300, and a gas supply pipe 240 , 270). In addition, illustration is abbreviate | omitted about the control system of the plasma processing apparatus 200. FIG.
처리실(202)은 측벽이나 바닥부가 알루미늄 등의 도체에 의해 구성된다. 여기에서는 처리실(202)은 예시적으로 원통형상을 갖지만, 그 형상은 임의적이다. 처리실(202)내에는 서셉터(204)와 그 상에 피처리체(W)가 지지되어 있다.The processing chamber 202 is formed of a conductor such as aluminum in the side wall and the bottom. Here, the processing chamber 202 has a cylindrical shape by way of example, but the shape thereof is arbitrary. The susceptor 204 and the object to be processed W are supported on the processing chamber 202.
천정판(208)은 처리실(202)의 상부를 폐쇄하고 있는 석영이나 질화 알루미늄과 같은 유전체 재료로 이루어져 있는 원통형 판형상체이다.The ceiling plate 208 is a cylindrical plate body made of a dielectric material such as quartz or aluminum nitride that closes the upper portion of the processing chamber 202.
안테나(300)에는 도 3에 도시하는 바와 같이 복수의 슬롯(310)이 동심원상에 존재하고 있다. 이 안테나(300)는 예를 들면 두께 1㎜ 이하의 동판으로 이루어져 있고, 천정판(208)의 상면에 배치되어 있다. 각 슬롯(310)은 대략 장방형의 관통 구멍이며, 인접하는 슬롯은 서로 직교하여 알파벳의 "T"자형의 형상을 구성하고 있다. 슬롯(310)의 배치, 형상 등은 마이크로파 발생원(210)에서 발생하는 마이크로파의 파장, 필요로 하는 플라즈마 등에 의존해서 결정된다. 임의의 파 지연재(224)로서는, 마이크로파의 파장을 짧게 하기 위해서 소정의 유전율을 갖는 동시에 열전도율이 높은 소정의 재료가 선택된다.In the antenna 300, as shown in Fig. 3, a plurality of slots 310 exist on concentric circles. The antenna 300 is made of, for example, a copper plate having a thickness of 1 mm or less, and is disposed on an upper surface of the ceiling plate 208. Each slot 310 is a substantially rectangular through-hole, and adjacent slots are orthogonal to each other to form a "T" shape of the alphabet. The arrangement, shape, and the like of the slot 310 are determined depending on the wavelength of the microwave generated from the microwave generator 210, the plasma required, and the like. As the arbitrary wave retardation material 224, in order to shorten the wavelength of a microwave, the predetermined material which has a predetermined dielectric constant and is high in thermal conductivity is selected.
마이크로파 발생원(210)은 예를 들어 마그네트론(magnetron)으로 이루어지고, 통상 2.45GHz의 마이크로파(예를 들면 5kW)를 발생할 수 있다. 마이크로파는 그 후 장방형 도파관(道波管)(211), 모드 변환기(212), 원형 동축 도파관(213)을 통하여, 안테나 부재(300)에 도달한다. 또한, 도 2에서는, 마그네트론으로 되돌아오는 반사 마이크로파를 흡수하는 아이솔레이터(isolator) 등의 장치는 생략되어 있다.The microwave generator 210 is made of, for example, a magnetron, and may generate microwaves (for example, 5 kW) of 2.45 GHz. The microwave then reaches the antenna member 300 via a rectangular waveguide 211, a mode converter 212, and a circular coaxial waveguide 213. In addition, in FIG. 2, apparatuses, such as an isolator which absorb the reflected microwaves which return to a magnetron, are abbreviate | omitted.
소망에 따라서 서셉터(204)는 처리실(202)내에서 피처리체(W)의 온도 제어를 실행할 수 있다. 이 경우에는, 온도 조절 장치(도시하지 않음)가 서셉터(204)의 온도를 제어한다. 또한, 서셉터(204)는 처리실(202)내에서 승강 가능하게 구성할 수 있고, 이 서셉터(204)에 관해서는 당업자에게 공지된 어떠한 기술도 적용할 수 있다.If desired, the susceptor 204 can perform temperature control of the object W within the processing chamber 202. In this case, a thermostat (not shown) controls the temperature of the susceptor 204. The susceptor 204 can be configured to be elevated in the processing chamber 202, and any technique known to those skilled in the art can be applied to the susceptor 204.
가스 공급관(240, 270)은 가스 공급원, 밸브, 매스 플로우 콘트롤러 등(도시하지 않음)에 접속되어 있다. 여기에서는, 직접적으로 처리 가스를 처리실(202)에 공급하고 있지만, 처리실(202)의 상부의 샤워 플레이트((shower plate)(도시하지 않음)를 경유시켜 균일하게 공급할 있도록 할 수도 있다.The gas supply pipes 240 and 270 are connected to a gas supply source, a valve, a mass flow controller, etc. (not shown). Here, although the processing gas is directly supplied to the process chamber 202, it can also be made to supply uniformly via the shower plate (not shown) of the upper part of the process chamber 202. FIG.
처리실(202)의 내부는 진공 펌프(206)에 의해 소정의 감압을 유지할 수 있다. 진공 펌프(206)는 처리실(202)을 균일하게 배기하고, 플라즈마 밀도를 균일하게 유지하여, 부분적으로 플라즈마 밀도가 집중하여 피처리체(W)의 처리가 불균일해지는 것을 방지한다.The inside of the process chamber 202 can maintain a predetermined pressure reduction by the vacuum pump 206. The vacuum pump 206 uniformly exhausts the processing chamber 202, maintains the plasma density uniformly, and prevents the plasma density from partially concentrating, thereby making the processing of the target object W uneven.
클러스터 공구(400)는 도 4에 도시된 바와 같은 클러스터 공구이면 좋다. 이 클러스터 공구(400)는 피처리 기판으로서의 웨이퍼(W)에 대하여 성막 처리, 확산 처리, 에칭 처리 등의 처리를 실행하는 처리 시스템부(410)와, 이 처리 시스템부(410)에 대하여 웨이퍼(W)를 반입, 반출시키는 반송 시스템부(450)로 구성된다.The cluster tool 400 may be a cluster tool as shown in FIG. 4. The cluster tool 400 includes a processing system unit 410 which performs processing such as a film forming process, a diffusion process, an etching process, and the like on the wafer W as a substrate to be processed, and a wafer (with respect to the processing system unit 410). It is comprised by the conveyance system part 450 which carries in and out W).
처리 시스템부(410)는 진공 흡인 가능하게 구성된 이송 탑재실(411)과, 게이트 밸브(201A 내지 201D)를 거쳐서 연결된 4개의 처리 챔버(200A 내지 200D)로 이루어지고, 각 챔버(200A 내지 200D)에 있어서는 동종의 또는 이종의 처리를 웨이퍼(W)에 대하여 실행할 수 있다. 또한, 이송 탑재실(411)내에는 굴신 및 선회 가능하게 구성된 이송 탑재 아암(412)이 설치되고, 각 처리 챔버(200A 내지 200D)나 후술하는 로드록실(430A, 430B) 사이와 웨이퍼(W)의 교환을 실행하도록 되어 있다.The processing system part 410 consists of the transfer mounting chamber 411 comprised by the vacuum suction, and the four processing chambers 200A-200D connected through the gate valve 201A-201D, and each chamber 200A-200D. In this case, the same or different types of processing can be performed on the wafer (W). In addition, a transfer mounting arm 412 configured to be flexable and pivotable is provided in the transfer mounting chamber 411, between the respective processing chambers 200A to 200D and the load lock chambers 430A and 430B described later and the wafer W. FIG. It is supposed to perform the exchange of.
한편, 반송 시스템부(450)는 캐리어 카세트를 탑재하기 위한 카세트 스테이지(480)와 웨이퍼(W)를 반송하여 교환하기 위한 반송 아암(471)을 이동시키는 반송 스테이지(470)로 이루어진다. 카세트 스테이지(480)에는 용기 탑재대(481)가 설치되고, 여기에 복수, 도시한 예에서는 최대 4개의 캐리어 카세트(483)를 탑재할 수 있도록 되어 있다. 캐리어 카세트(483)에는, 예를 들어 최대 25장의 웨이퍼(W)를 등간격으로 다단으로 탑재하여 수용할 수 있도록 되어 있다.On the other hand, the conveying system unit 450 is comprised of the conveyance stage 470 which moves the cassette stage 480 for mounting a carrier cassette, and the conveyance arm 471 for conveying and replacing the wafer W. As shown in FIG. The cassette stage 480 is provided with a container mounting table 481, and a plurality of carrier cassettes 483 can be mounted here in the plural and illustrated examples. In the carrier cassette 483, for example, up to 25 wafers W can be mounted in multiple stages at equal intervals and accommodated therein.
반송 스테이지(470)에는, 그 중심부를 길이 방향을 따라서 연장되는 안내 레일(472)이 설치되어 있고, 이 안내 레일(472)에 상기 반송 아암(471)이 슬라이드 이동 가능하게 지지되어 있다. 또한, 반송 스테이지(470)의 타단부에는, 웨이퍼(W)의 위치 결정을 실행하는 방향 위치 결정 장치로서의 정렬장치(orientor)(475)가 설치되어 있다.The conveyance stage 470 is provided with the guide rail 472 which extends the center part along the longitudinal direction, The said conveyance arm 471 is supported by this guide rail 472 so that a slide movement is possible. In addition, at the other end of the transfer stage 470, an alignment device 475 as an orientation positioning device for positioning the wafer W is provided.
처리 시스템부(410)와 반송 시스템부(450) 사이에는, 진공 흡인 가능하게 된 2개의 로드록실(430A, 430B)이 설치되어 있다.Between the processing system part 410 and the conveyance system part 450, the two load lock chambers 430A and 430B which became vacuum suctionable are provided.
이하에서는, 본 발명에 따른 절연막의 제조 방법에 대해서 설명한다.Hereinafter, the manufacturing method of the insulating film which concerns on this invention is demonstrated.
도 1은 본 발명의 하나의 실시예에 따른 절연체막의 제조 공정을 도시한 수직 단면도이다. 이 도 1의 (a)에는 실리콘 기판(101)이 도시되어 있다. 이 실리콘 기판(101)은 임의의 실리콘 기판, 예를 들면 실리콘 웨이퍼, 비정질 실리콘, 저온 폴리실리콘, 연속 입계 결정 실리콘 등이어도 좋다.1 is a vertical cross-sectional view showing a manufacturing process of an insulator film according to one embodiment of the present invention. The silicon substrate 101 is shown in this FIG. The silicon substrate 101 may be any silicon substrate, for example, silicon wafer, amorphous silicon, low temperature polysilicon, continuous grain boundary crystal silicon, or the like.
도 1의 (a)의 실리콘 기판에 변성 처리를 실행함으로써 도 1의 (b)의 제 1 절연막(102)을 얻는다. 이 변성 처리는 열산화, 열질화, 열산질화, 플라즈마 산화, 플라즈마 질화, 플라즈마 산질화로 행한 임의의 변성 처리이어도 좋다. 따라서, 이 도 1의 (b)의 제 1 절연막(102)은 이른바 필드 산화, 질화, 산질화물막이어도 좋다.By performing the modification process on the silicon substrate of FIG. 1A, the first insulating film 102 of FIG. 1B is obtained. The modification treatment may be any modification treatment performed by thermal oxidation, thermal nitriding, thermal oxynitridation, plasma oxidation, plasma nitridation, or plasma oxynitride. Therefore, the first insulating film 102 of FIG. 1B may be a so-called field oxide, nitride, and oxynitride film.
이 제 1 절연막을 제조하기 위한 변성 처리에 있어서 플라즈마 산화를 사용할 경우, 도 2의 처리 장치(100)의 처리 가스 공급로(240, 270)로부터 아르곤, 크립톤과 같은 희 가스 및 산소를 공급한다. 이 경우의 처리 조건으로서는, 8인치 실리콘 웨이퍼에 대해서 이하의 조건을 들 수 있다. When plasma oxidation is used in the modification treatment for producing the first insulating film, rare gases such as argon and krypton and oxygen are supplied from the processing gas supply paths 240 and 270 of the processing apparatus 100 of FIG. 2. The processing conditions in this case include the following conditions for an 8-inch silicon wafer.
O2 유량 : 10sccm 내지 1,000sccm, 예를 들면 120sccmO 2 flow rate: 10 sccm to 1,000 sccm, for example 120 sccm
Kr 유량 : 100sccm 내지 10,000sccm, 예를 들면 1500sccmKr flow rate: 100 sccm to 10,000 sccm, for example 1500 sccm
처리 온도 : 100℃ 내지 500℃, 예를 들면 250℃Treatment temperature: 100 ° C to 500 ° C, for example 250 ° C
압력 : 1Pa 내지 1,000Pa, 예를 들면 90PaPressure: 1Pa to 1,000Pa, for example 90Pa
플라즈마 발생원 출력 : 100W 내지 6,000W, 예를 들면 2,000WPlasma source output: 100W to 6,000W, for example 2,000W
도 1의 (b)의 제 1 절연막(102)에 퇴적 처리를 실행함으로써 도 1의 (c)의 제 2 절연막(103)을 얻는다. 이 퇴적 처리는 CVD, PVD, 코팅으로 행한 임의의 변성 처리이어도 좋다. 따라서, 이 도 1의 (c)의 제 2 절연막(103)은 이른바 데포(depot)(퇴적) 산화물, 질화물, 산질화물막, 폴리머막이어도 좋다.The deposition process is performed on the first insulating film 102 in FIG. 1B to obtain the second insulating film 103 in FIG. 1C. This deposition treatment may be any modification treatment performed by CVD, PVD, or coating. Therefore, the second insulating film 103 in FIG. 1C may be a so-called depot (deposited) oxide, nitride, oxynitride film, or polymer film.
이 제 2 절연막을 제조하기 위한 퇴적 처리에 있어서 플라즈마 CVD를 사용하여 이산화규소층을 형성할 경우, 도 2의 처리 장치(100)의 처리 가스 공급로(240, 270)로부터 아르곤, 크립톤과 같은 희 가스, SiH4 또는 TEOS와 같은 규소 함유 가스를 공급한다. 또한, 도 2에서는 2개의 공급로가 도시되어 있지만, 임의의 개수의 공급로로부터 가스를 공급할 수 있다.When the silicon dioxide layer is formed using plasma CVD in the deposition process for producing the second insulating film, the rare gas such as argon and krypton are supplied from the processing gas supply paths 240 and 270 of the processing apparatus 100 of FIG. Gas, silicon-containing gas such as SiH 4 or TEOS. In addition, although two supply paths are shown in FIG. 2, gas can be supplied from any number of supply paths.
이 경우의 처리 조건으로서는, 8인치 실리콘 웨이퍼에 대해서 이하의 조건을 들 수 있다. The processing conditions in this case include the following conditions for an 8-inch silicon wafer.
SiH4 유량 : 1sccm 내지 1,000sccm, 예를 들면 50sccm 내지 200sccmSiH 4 Flow rate: 1sccm to 1,000sccm, for example 50sccm to 200sccm
O2 유량 : 10sccm 내지 10,000sccm, 예를 들면 1,000sccmO 2 flow rate: 10 sccm to 10,000 sccm, for example 1,000 sccm
처리 온도 : 100℃ 내지 500℃, 예를 들면 350℃Treatment temperature: 100 ° C to 500 ° C, for example 350 ° C
압력 : 1Pa 내지 1,000Pa, 예를 들면 10PaPressure: 1Pa to 1,000Pa, for example 10Pa
플라즈마 발생원 출력 : 100W 내지 6,000W, 예를 들면 2,000WPlasma source output: 100W to 6,000W, for example 2,000W
전술한 바와 같이 제 1 절연막 및 제 2 절연막을 형성함으로써 본 발명의 절연막이 형성된다.As described above, the insulating film of the present invention is formed by forming the first insulating film and the second insulating film.
본 발명의 방법에 의하면, 반도체 기판의 변성 처리와 그 후의 퇴적 처리의 조합에 의해 독자의 절연막을 얻을 수 있다.According to the method of the present invention, an original insulating film can be obtained by a combination of a modification process of a semiconductor substrate and a subsequent deposition process.
바람직하게는 본 발명의 방법은 반도체 기판의 변성 처리에 의해 얻어지는 계면에 대한 성질과, 그 후의 퇴적 처리에 의해 얻어지는 벌크에 대한 성질을 조절하여 얻을 수 있다.Preferably, the method of this invention can be obtained by adjusting the property with respect to the interface obtained by the modification process of a semiconductor substrate, and the property with respect to the bulk obtained by subsequent deposition process.
바람직하게는, 변성 처리 및 퇴적 처리중 어느 것이 플라즈마를 사용하는 처리이다. 이 경우, 전술한 바와 같이 얻어지는 디바이스의 신뢰성, 프로세스의 유연성 등에 관해서 바람직하다. 또한 전술한 바와 같이 얻어지는 막 품질도 일반적으로 바람직하다. 더욱이, 변성 처리와 퇴적 처리중 어느 것이 플라즈마 프로세스이므로, 이들 처리를 동일한 장치내에서 실행하는 것이 가능하게 된다.Preferably, any of the modification treatment and the deposition treatment is a treatment using plasma. In this case, the reliability of the device obtained as described above, the flexibility of the process, and the like are preferable. Moreover, the film quality obtained as mentioned above is also generally preferable. Furthermore, since either the modification process or the deposition process is a plasma process, it becomes possible to execute these processes in the same apparatus.
바람직하게는, 반도체 기판의 변성 처리에 의해 얻어지는 양호한 계면 특성의 이점과, 퇴적 처리에 의해 얻어지는 신속한 성막의 이점을 양립시킨다. 즉 예컨대, 반도체 기판의 플라즈마 산화 처리에 의해 얻어지는 양호한 계면 특성의 이점과, 플라즈마 CVD 처리에 의해 얻어지는 큰 성막 속도의 이점을 양립시킨다.Preferably, the advantage of the favorable interfacial property obtained by the modification process of a semiconductor substrate, and the advantage of the rapid film forming obtained by a deposition process are made compatible. That is, for example, the advantages of good interfacial properties obtained by the plasma oxidation treatment of the semiconductor substrate and the advantages of the large film formation speed obtained by the plasma CVD treatment are achieved.
바람직하게는, 본 발명의 방법에서 얻어지는 절연막은 전체로서 LCD용 TFT 게이트 절연막과 같은 게이트 절연막에서의 사용에 견디는 절연 내압을 갖는다. 또한 바람직하게는, 플라즈마 산화 처리에 있어서 희 가스 및 산소 함유 분위기를 사용하여, 희 가스와 산소의 유량 비율이 100:3 이하로 하고, 특히 액정 디스플레이 등의 디스플레이의 TFT에 적당한 양호한 품질 또한 두꺼운 막의 실리콘 산화막을 형성하도록 한다. Preferably, the insulating film obtained by the method of the present invention as a whole has an insulation breakdown voltage that withstands use in a gate insulating film such as a TFT gate insulating film for LCD. Further, in the plasma oxidation treatment, the ratio of the rare gas and the oxygen is 100: 3 or less using a rare gas and an oxygen-containing atmosphere, and particularly, a good quality suitable for TFT of a display such as a liquid crystal display and a thick film A silicon oxide film is formed.
더욱이, 본 발명의 하나의 실시예는 제 1 절연막과 제 2 절연막을 포함하는 절연막을 반도체 기판상에서 형성하는 방법으로서, 반도체 기판에 인접하는 제 1 절연막의 평균 성막 속도와, 반도체 기판의 반대측에서 제 1 절연막에 인접하는 제 2 절연막의 평균 성막 속도의 비가 1:1,000 내지 1:1인, 제 1 절연막과 제 2 절연막을 포함하는 절연막을 반도체 기판상에서 형성하는 방법이다. 즉, 반도체 디바이스 제조에서는 형성되는 막의 막 품질과 성막 속도의 양쪽이 문제가 되지만, 계면 부분과 벌크 부분의 성막 속도를 변화시킴으로써, 막 품질을 조절하고 또한 양호한 성막 속도를 얻는 것이 가능해진다.Furthermore, one embodiment of the present invention is a method of forming an insulating film including a first insulating film and a second insulating film on a semiconductor substrate, wherein the average film forming speed of the first insulating film adjacent to the semiconductor substrate is opposite to the semiconductor substrate. A method of forming an insulating film including a first insulating film and a second insulating film on a semiconductor substrate, wherein the ratio of the average film forming speed of the second insulating film adjacent to the first insulating film is from 1: 1,000 to 1: 1. In other words, in semiconductor device manufacturing, both the film quality and the film formation speed of the formed film become a problem, but by changing the film formation rates of the interface portion and the bulk portion, it is possible to control the film quality and obtain a good film formation speed.
또한, 여기에서는 반도체 기판으로서 실리콘 기판에 대해서 설명했지만, 본 발명의 방법은 실리콘 기판에 한정되지 않고, 동일한 처리를 적용할 수 있는 임의의 다른 반도체 기판에 적용할 수 있다. 또한, 여기에서는 클러스터 장치에 접속된 플라즈마 처리 장치를 사용하여 본 발명의 절연막을 형성하고 있지만, 본 발명은 임의의 장치로 실행할 수 있고, 예를 들면 현재 검토되고 있는 이른바 플로우 프로세스에도 적용될 수 있을 것으로 생각된다. 이 경우에는, 본 발명의 신속한 절연막 형성이 큰 이익을 제공할 것으로 생각된다.In addition, although the silicon substrate was described here as a semiconductor substrate, the method of this invention is not limited to a silicon substrate, It is applicable to arbitrary other semiconductor substrates to which the same process can be applied. In addition, although the insulating film of this invention is formed here using the plasma processing apparatus connected to the cluster apparatus, this invention can be implemented by arbitrary apparatuses, for example, it can be applied also to what is called a flow process currently under consideration. I think. In this case, it is considered that the rapid insulation film formation of the present invention will provide a great benefit.
(실시예)(Example)
본 발명의 절연막 형성에 관해서, 크립톤과 산소에 의한 실리콘 표면 직접 산화, 및 실란과 산소에 의한 산화물막 CVD를 실행했다.In the formation of the insulating film of the present invention, silicon surface direct oxidation with krypton and oxygen and oxide film CVD with silane and oxygen were performed.
실리콘 표면 직접 산화Silicon surface direct oxidation
이 시험은 도 2에 도시하는 장치를 사용하여 일반적으로 입수 가능한 실리콘 웨이퍼(8인치 웨이퍼)에 대해 실행했다. 표면 직접 산화를 위한 조건은 이하에 나타낸 바와 같다.This test was performed on a generally available silicon wafer (8 inch wafer) using the apparatus shown in FIG. Conditions for surface direct oxidation are as shown below.
O2 유량 : 120sccmO 2 Flow rate: 120sccm
Kr 유량 : 1500sccmKr flow rate: 1500sccm
처리 온도 : 250℃Treatment temperature: 250 ℃
압력 : 90PaPressure: 90Pa
플라즈마 발생원 출력 : 2,000WPlasma source output: 2,000 W
얻어진 결과는 도 5에 나타나 있다. 따라서 성막 속도는 20Å의 산화물막을 형성할 때에는 약 20Å/분, 25Å의 산화물막을 형성할 때에는 약 12Å/분, 27Å의 산화물막을 형성할 때에는 약 9Å/분이다. 쉽게 이해되는 바와 같이, 성막 속도는 형성된 산화물막의 두께가 증가함에 따라 늦어지고 있다. 이것은, 산화물막 형성을 위해서는 산소 원자가 이미 형성된 산화물막을 확산하여야만 하기 때문인 것으로 생각된다. 따라서 실리콘 표면의 직접 산화에 의해만 비교적 두꺼운 절연막, 예를 들면 LCD의 게이트 절연막을 형성하는 것은 긴 시간이 걸려 현실적이지는 않다.The obtained result is shown in FIG. Therefore, the film formation rate is about 20 kV / min when forming an oxide film of 20 kV, about 12 kV / minute when forming an oxide film of 25 kV, and about 9 kV / minute when forming an oxide film of 27 kV. As can be easily understood, the deposition rate is slowing down as the thickness of the oxide film formed increases. This is considered to be because the oxide film must already be diffused in order to form the oxide film. Therefore, forming a relatively thick insulating film, such as a gate insulating film of an LCD only by direct oxidation of the silicon surface, takes a long time and is not practical.
산화물막 CVDOxide Film CVD
이 시험은 도 2에 도시하는 장치를 사용하여 일반적으로 입수 가능한 실리콘 웨이퍼(8인치 웨이퍼)에 대해 실행했다. CVD 산화물막 형성을 위한 조건은 이하에 나타낸 바와 같다.This test was performed on a generally available silicon wafer (8 inch wafer) using the apparatus shown in FIG. Conditions for forming the CVD oxide film are as shown below.
SiH4 유량 : 50sccm 내지 200sccmSiH 4 flow rate: 50sccm to 200sccm
O2 유량 : 1,000sccmO 2 flow rate: 1,000sccm
처리 온도 : 350℃Treatment temperature: 350 ℃
압력 : 10PaPressure: 10Pa
플라즈마 발생원 출력 : 2,000WPlasma source output: 2,000 W
얻어진 결과는 도 6에 나타나 있다. 이 도면에 나타낸 바와 같이, CVD 산화물막의 성막 속도는 1,000Å/분 내지 4,500Å/분에도 이르고 있다. 이 성막 속도는 실리콘 표면의 직접 산화에 의한 산화물막의 성막 속도보다도 명확하게 크고, 예를 들면 LCD의 게이트 절연막과 같은 비교적 두꺼운 산화물막을 실용적인 시간으로 형성하는 것을 가능하게 한다.The obtained result is shown in FIG. As shown in this figure, the film-forming rate of the CVD oxide film has also reached 1,000 kPa / min to 4,500 kPa / min. This film formation rate is clearly higher than the film formation rate of the oxide film by direct oxidation of the silicon surface, and makes it possible to form a relatively thick oxide film such as, for example, a gate insulating film of an LCD in practical time.
따라서 이들 실험에 의해 나타낸 바와 같이, 본 발명의 절연막 제조 방법은 반도체 디바이스의 절연막, 특히 게이트 절연막, 보다 특별하게는 LCD 등을 위한 TFT의 게이트 산화물막 형성 방법을 제공한다.Therefore, as shown by these experiments, the insulating film manufacturing method of the present invention provides a method for forming a gate oxide film of a TFT for an insulating film of a semiconductor device, in particular, a gate insulating film, and more particularly an LCD.
이상, 본 발명의 바람직한 실시예를 설명했지만, 본 발명은 그 요지의 범위내에서 각종의 변형 및 변경이 가능하다.As mentioned above, although preferred embodiment of this invention was described, various deformation | transformation and a change are possible for this invention within the range of the summary.
전술한 바와 같이 본 발명에 의하면, 소망의 막 품질을 갖는 절연막을 (바람직하게는 단시간에) 얻기 위한 방법이 제공된다.As described above, the present invention provides a method for obtaining (preferably in a short time) an insulating film having a desired film quality.
Claims (12)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2002-00236343 | 2002-08-14 | ||
| JP2002236343 | 2002-08-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050035883A true KR20050035883A (en) | 2005-04-19 |
| KR100729989B1 KR100729989B1 (en) | 2007-06-20 |
Family
ID=31884408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020057002438A KR100729989B1 (en) | 2002-08-14 | 2003-08-14 | Method of forming insulation film on semiconductor substrate |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPWO2004017396A1 (en) |
| KR (1) | KR100729989B1 (en) |
| CN (1) | CN100380610C (en) |
| AU (1) | AU2003255034A1 (en) |
| WO (1) | WO2004017396A1 (en) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7087537B2 (en) * | 2004-03-15 | 2006-08-08 | Sharp Laboratories Of America, Inc. | Method for fabricating oxide thin films |
| US20060270066A1 (en) | 2005-04-25 | 2006-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Organic transistor, manufacturing method of semiconductor device and organic transistor |
| US8318554B2 (en) | 2005-04-28 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming gate insulating film for thin film transistors using plasma oxidation |
| JP5052033B2 (en) * | 2005-04-28 | 2012-10-17 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| US7410839B2 (en) | 2005-04-28 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
| TWI408734B (en) | 2005-04-28 | 2013-09-11 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing the same |
| US7785947B2 (en) | 2005-04-28 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma |
| US7608490B2 (en) | 2005-06-02 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7838347B2 (en) | 2005-08-12 | 2010-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of display device |
| US7910495B2 (en) * | 2006-09-29 | 2011-03-22 | Tokyo Electron Limited | Plasma oxidizing method, plasma processing apparatus, and storage medium |
| US7855153B2 (en) | 2008-02-08 | 2010-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US10312600B2 (en) * | 2016-05-20 | 2019-06-04 | Kymeta Corporation | Free space segment tester (FSST) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2502789B2 (en) * | 1990-05-17 | 1996-05-29 | 松下電器産業株式会社 | Method for manufacturing thin film transistor |
| JPH0443642A (en) * | 1990-06-11 | 1992-02-13 | G T C:Kk | Formation of gate insulating film |
| JP4105353B2 (en) * | 1999-07-26 | 2008-06-25 | 財団法人国際科学振興財団 | Semiconductor device |
-
2003
- 2003-08-14 KR KR1020057002438A patent/KR100729989B1/en not_active IP Right Cessation
- 2003-08-14 AU AU2003255034A patent/AU2003255034A1/en not_active Abandoned
- 2003-08-14 CN CNB03822058XA patent/CN100380610C/en not_active Expired - Fee Related
- 2003-08-14 JP JP2004528882A patent/JPWO2004017396A1/en active Pending
- 2003-08-14 WO PCT/JP2003/010357 patent/WO2004017396A1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| CN1682357A (en) | 2005-10-12 |
| KR100729989B1 (en) | 2007-06-20 |
| AU2003255034A1 (en) | 2004-03-03 |
| JPWO2004017396A1 (en) | 2005-12-08 |
| WO2004017396A1 (en) | 2004-02-26 |
| CN100380610C (en) | 2008-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100994387B1 (en) | Method for producing material of electronic device and method for plaza processing | |
| US7374635B2 (en) | Forming method and forming system for insulation film | |
| EP1361606B1 (en) | Method of producing electronic device material | |
| KR101250057B1 (en) | Method for modifying insulating film with plasma | |
| KR100887330B1 (en) | Method for modifying insulation film and method for manufacturing semiconductor device | |
| KR20090007633A (en) | Method for fabricating a gate dielectric of a field effect transistor | |
| US7622402B2 (en) | Method for forming underlying insulation film | |
| KR100729989B1 (en) | Method of forming insulation film on semiconductor substrate | |
| US11631591B2 (en) | Methods for depositing dielectric material | |
| KR101234566B1 (en) | Method for forming silicon oxide film and method for manufacturing semiconductor device | |
| US11972943B2 (en) | Methods and apparatus for depositing dielectric material | |
| JPWO2003088342A1 (en) | Manufacturing method of electronic device material | |
| JP7331236B2 (en) | Method and apparatus for curing dielectric material | |
| KR100448718B1 (en) | Plasma enhanced chemical vapor deposition apparatus | |
| WO2010038888A1 (en) | Silicon oxynitride film and process for production thereof, computer-readable storage medium, and plasma cvd device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110527 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |