KR20050031628A

KR20050031628A - Liquid crystal display device

Info

Publication number: KR20050031628A
Application number: KR1020030067838A
Authority: KR
Inventors: 김용석
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2003-09-30
Filing date: 2003-09-30
Publication date: 2005-04-06

Abstract

An LCD(Liquid Crystal Display) is provided to reduce line resistance so as to prevent image quality from being deteriorated by attaching a unified gate TCP(Tape Carrier Package) to a liquid crystal panel. A liquid crystal panel(51) has a plurality of signal lines formed on a substrate(52). A plurality of integrated circuits(60,66) supply driving signals to the signal lines. The integrated circuits are installed at a predetermined interval on a TCP. A supply signal line is formed on the TCP. The supply signal line is located between the integrated circuits so that it can transmits a supply signal for driving the integrated circuits.

Description

Liquid Crystal Display Device

본 발명은 액정표시장치에 관한 것으로, 특히 화질 저하를 방지할 수 있도록 한 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device capable of preventing deterioration of image quality.

통상의 액정표시장치(Liquid Crystal Display : 이하 "LCD"라 함)는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.Conventional liquid crystal displays (hereinafter referred to as "LCDs") display an image by adjusting the light transmittance of the liquid crystal using an electric field. To this end, the liquid crystal display includes a liquid crystal panel in which liquid crystal cells are arranged in a matrix and a driving circuit for driving the liquid crystal panel.

액정패널에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되게 하는 게이트라인들 중 어느 하나에 접속된다.In the liquid crystal panel, the gate lines and the data lines are arranged to cross each other, and the liquid crystal cells are positioned in an area where the gate lines and the data lines cross each other. The liquid crystal panel is provided with pixel electrodes and a common electrode for applying an electric field to each of the liquid crystal cells. Each of the pixel electrodes is connected to any one of the data lines via source and drain terminals of a thin film transistor, which is a switching element. The gate terminal of the thin film transistor is connected to any one of the gate lines through which the pixel voltage signal is applied to the pixel electrodes of one line.

구동회로는 게이트라인들을 구동하기 위한 게이트 드라이버와, 데이터라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버와 데이터 드라이버를 제어하기 위한 타이밍콘트롤러와, 액정표시장치에서 사용되는 여러가지의 구동전압들을 공급하는 전원공급부를 구비한다. 타이밍콘트롤러는 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어함과 아울러 데이터 드라이버에 화소데이터 신호를 공급한다. 전원공급부는 입력 전원을 이용하여 액정표시장치에서 필요하는 공통전압(VCOM), 게이트 하이전압(VGH), 게이트 로우전압(VGL) 등과 같은 구동전압들을 생성한다. 게이트 드라이버는 스캐닝신호를 게이트라인들에 순차적으로 공급하여 액정패널 상의 액정셀들을 1라인분씩 순차적으로 구동한다. 데이터 드라이버는 게이트라인들 중 어느 하나에 스캐닝신호가 공급될 때마다 데이터라인들 각각에 화소전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.The driving circuit includes a gate driver for driving the gate lines, a data driver for driving the data lines, a timing controller for controlling the gate driver and the data driver, and a power supply for supplying various driving voltages used in the liquid crystal display device. It has a supply part. The timing controller controls the driving timing of the gate driver and the data driver, and supplies the pixel data signal to the data driver. The power supply unit generates driving voltages, such as the common voltage VCOM, the gate high voltage VGH, and the gate low voltage VGL, which are required in the liquid crystal display using the input power. The gate driver sequentially supplies the scanning signals to the gate lines to sequentially drive the liquid crystal cells on the liquid crystal panel by one line. The data driver supplies a pixel voltage signal to each of the data lines whenever a scanning signal is supplied to any one of the gate lines. Accordingly, the liquid crystal display displays an image by adjusting light transmittance by an electric field applied between the pixel electrode and the common electrode according to the pixel voltage signal for each liquid crystal cell.

이들 중 액정패널과 직접 접속되는 데이터 드라이버와 게이트 드라이버는 다수개의 IC(Integrated Circuit)들로 집적화된다. 집적화된 데이터 드라이브 IC와 게이트 드라이브 IC 각각은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 방식으로 액정패널에 접속되거나 COG(Chip On Glass) 방식으로 액정패널 상에 실장된다.Among them, a data driver and a gate driver directly connected to the liquid crystal panel are integrated into a plurality of integrated circuits (ICs). Each of the integrated data drive IC and the gate drive IC is mounted on a tape carrier package (TCP) and connected to a liquid crystal panel by a tape automated bonding (TAB) method or mounted on a liquid crystal panel by a chip on glass (COG) method.

여기서 TCP를 통해 TAB 방식으로 액정패널에 접속되는 드라이브 IC들은 TCP에 접속되어진 PCB(Printed Circuit Board)에 형성되어진 신호라인들을 통해 외부로부터 입력되는 제어신호들 및 구동전압들을 공급받음과 아울러 상호 접속된다. 상세히 하면, 데이터 드라이브 IC들은 데이터 PCB에 형성된 신호라인들을 통해 직렬로 접속됨과 아울러 타이밍컨트롤러로부터의 제어신호들 및 화소 데이터 신호와 전원공급부로부터의 구동전압들을 공통적으로 공급받게 된다. 게이트 드라이브 IC들은 게이트 PCB에 형성된 신호라인들을 통해 직렬로 접속됨과 아울러 타이밍컨트롤러로부터의 제어신호들과 전원공급부로부터의 구동전압들을 공통적으로 공급받게 된다.Here, the drive ICs connected to the liquid crystal panel in a TAB manner through TCP are interconnected with the control signals and driving voltages input from the outside through signal lines formed on a printed circuit board (PCB) connected to the TCP. . In detail, the data drive ICs are connected in series through signal lines formed in the data PCB, and are commonly supplied with control signals from the timing controller, pixel data signals, and driving voltages from the power supply unit. The gate drive ICs are connected in series through signal lines formed on the gate PCB, and are commonly supplied with control signals from the timing controller and driving voltages from the power supply.

COG 방식으로 액정패널에 실장되는 드라이브 IC들은 신호라인들이 액정패널, 즉 하부 글래스 상에 실장되는 라인 온 글래스(Line On Glass; 이하 "LOG"라 함) 방식으로 상호 접속됨과 아울러 타이밍컨트롤러 및 전원공급부로부터의 제어신호들 및 구동전압들을 공급받게 된다.The drive ICs mounted on the liquid crystal panel in the COG method are interconnected in a line on glass (hereinafter referred to as "LOG") method in which signal lines are mounted on the liquid crystal panel, that is, the lower glass. Control signals and driving voltages are supplied.

최근에는 드라이브 IC들이 TAB 방식으로 액정패널에 접속되는 경우에도 LOG방식을 채택하여 PCB를 제거함으로써 액정표시장치가 더욱 박형화될 수 있게 하고 있다. 특히 상대적으로 적은 신호라인들을 필요로 하는 게이트 드라이브 IC들에 접속되는 신호라인들을 LOG 방식으로 액정패널 상에 형성함으로써 게이트 PCB를 제거하고 있다. 다시 말하여 TAB 방식의 게이트 드라이브 IC들은 액정패널의 하부 글라스 상에 실장되는 신호라인들을 통해 직렬로 접속됨과 아울러 제어신호들 및 구동전압신호들(이하, 게이트 구동신호들이라 함)을 공통적으로 공급받게 된다.Recently, even when the drive ICs are connected to the liquid crystal panel by the TAB method, the liquid crystal display device can be further thinned by adopting the LOG method and removing the PCB. In particular, the gate PCB is removed by forming the signal lines connected to the gate drive ICs requiring relatively few signal lines on the liquid crystal panel in a LOG method. In other words, the TAB type gate drive ICs are connected in series through signal lines mounted on the lower glass of the liquid crystal panel, and control signals and driving voltage signals (hereinafter referred to as gate driving signals) are commonly supplied. do.

실제로, LOG형 신호라인들을 이용하여 게이트 PCB를 제거한 액정표시장치는 도 1에 도시된 바와 같이 액정패널(1)과, 액정패널(1)과 데이터 PCB(12) 사이에 접속되어진 다수개의 데이터 TCP들(8)과, 액정패널(1)의 다른 측에 접속되어진 다수개의 게이트 TCP들(14)과, 데이터 TCP들(8) 각각에 실장되어진 데이터 드라이브 IC(10)들과, 게이트 TCP들(14) 각각에 실장되어진 게이트 드라이브 IC들(16)을 구비한다.In practice, the liquid crystal display device in which the gate PCB is removed by using the LOG type signal lines has a plurality of data TCPs connected between the liquid crystal panel 1 and the liquid crystal panel 1 and the data PCB 12 as shown in FIG. 8, a plurality of gate TCPs 14 connected to the other side of the liquid crystal panel 1, data drive ICs 10 mounted on each of the data TCPs 8, and gate TCPs ( 14) and gate drive ICs 16 mounted on each.

액정패널(1)은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(2)과, 칼라필터 어레이가 형성된 상부기판(4)과, 하부기판(2)과 상부기판(4) 사이에 주입된 액정을 포함한다. 이러한 액정패널(1)에는 게이트라인들(20)과 데이터라인들(18)의 교차영역마다 마련되는 액정셀들로 구성되어 화상을 표시하는 화상표시영역(6)이 마련된다. 화상표시영역(6)의 외곽부에 위치하는 하부기판(2) 외곽영역에는 도 2에 도시된 바와 같이 데이터라인(18)으로부터 신장되어진 데이터 패드들(38)과, 게이트라인(20)로부터 신장되어진 게이트 패드들(34)이 위치하게 된다. 또한 하부기판(2)의 외곽영역에는 게이트 드라이브 IC(16)에 공급되는 게이트 구동신호들을 전송하기 위한 LOG형 신호라인군(26)이 게이트 TCP들(14) 사이에 위치하게 된다.The liquid crystal panel 1 is injected between the lower substrate 2 on which the thin film transistor array is formed, the upper substrate 4 on which the color filter array is formed, and the lower substrate 2 and the upper substrate 4 together with various signal lines. Containing liquid crystals. The liquid crystal panel 1 is provided with an image display area 6 composed of liquid crystal cells provided at each intersection of the gate lines 20 and the data lines 18 to display an image. In the outer region of the lower substrate 2 positioned at the outer portion of the image display region 6, data pads 38 extended from the data line 18 and extended from the gate line 20 as shown in FIG. 2. The gate pads 34 are positioned. In addition, in the outer region of the lower substrate 2, a LOG signal line group 26 for transmitting gate driving signals supplied to the gate drive IC 16 is positioned between the gate TCPs 14.

데이터 TCP(8)에는 데이터 드라이브 IC(10)가 실장되고, 그 데이터 드라이브 IC(10)와 전기적으로 접속된 입력패드들(24) 및 출력패드들(32)이 형성된다. 데이터 TCP(8)의 입력패드들(24)은 데이터 PCB(12)의 출력패드들과 전기적으로 접속되고, 출력패드들(32)은 하부기판(2) 상의 데이터패드들(38)과 전기적으로 접속된다. 특히 첫번째 데이터 TCP(8)는 하부기판(2) 상의 LOG형 신호라인군(26)에 전기적으로 접속되는 게이트 구동신호 전송군(22)이 추가적으로 형성된다. 이 게이트 구동신호 전송군(22)은 데이터 PCB(12)를 경유하여 타이밍 컨트롤러 및 전원공급부로부터 공급되는 게이트 구동신호들을 LOG형 신호라인군(26)에 공급하게 된다. A data drive IC 10 is mounted on the data TCP 8, and input pads 24 and output pads 32 electrically connected to the data drive IC 10 are formed. The input pads 24 of the data TCP 8 are electrically connected to the output pads of the data PCB 12, and the output pads 32 are electrically connected to the data pads 38 on the lower substrate 2. Connected. In particular, the first data TCP 8 is further formed with a gate drive signal transmission group 22 electrically connected to the LOG signal line group 26 on the lower substrate 2. The gate driving signal transmission group 22 supplies the gate driving signals supplied from the timing controller and the power supply unit to the LOG type signal line group 26 via the data PCB 12.

데이터 드라이브 IC들(10)은 디지털 신호인 화소데이터 신호를 아날로그 신호인 화소전압신호로 변환하여 액정패널 상의 데이터라인들(18)에 공급한다.The data drive ICs 10 convert the pixel data signal, which is a digital signal, into a pixel voltage signal, which is an analog signal, and supply the same to the data lines 18 on the liquid crystal panel.

게이트 TCP(14)에는 게이트 드라이브 IC(16)가 실장되고, 그 게이트 드라이브 IC(16)와 전기적으로 접속된 게이트전송라인군(28) 및 출력패드들(30)이 형성된다. 게이트전송라인군(28)은 하부기판(2) 상의 LOG 신호라인군(26)과 전기적으로 접속되고, 출력패드들(30)은 하부기판(2) 상의 게이트패드들(34)과 전기적으로 접속된다.A gate drive IC 16 is mounted on the gate TCP 14, and a gate transmission line group 28 and output pads 30 electrically connected to the gate drive IC 16 are formed. The gate transmission line group 28 is electrically connected to the LOG signal line group 26 on the lower substrate 2, and the output pads 30 are electrically connected to the gate pads 34 on the lower substrate 2. do.

게이트 드라이브 IC들(16)은 입력 제어신호들에 응답하여 스캐닝신호, 즉 게이트 하이전압 신호(VGH)를 게이트라인들(20)에 순차적으로 공급한다. 또한 게이트 드라이브 IC(16)들은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인들에 공급한다.The gate drive ICs 16 sequentially supply the scanning signal, that is, the gate high voltage signal VGH, to the gate lines 20 in response to the input control signals. In addition, the gate drive ICs 16 supply the gate low voltage signal VGL to the gate lines in a period other than the period in which the gate high voltage signal VGH is supplied.

LOG형 신호라인군(26)은 통상 게이트신호의 하이논리전압(게이트 하이전압) 신호(VGH), 게이트신호의 로우논리전압(게이트 로우전압)신호(VGL), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC)와 같은 전원공급부로부터 공급되는 구동전압신호들과 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍컨트롤러로부터 공급되는 게이트 제어신호들 각각을 공급하는 신호라인들로 구성된다.The LOG signal line group 26 typically includes a high logic voltage (gate high voltage) signal VGH of a gate signal, a low logic voltage (gate low voltage) signal VGL of a gate signal, a common voltage signal VCOM, and a ground. Driving voltage signals supplied from a power supply such as a voltage signal GND and a power supply voltage signal VCC and a timing controller such as a gate start pulse GSP, a gate shift clock signal GSC, and a gate enable signal GOE. It consists of signal lines for supplying each of the gate control signals supplied from.

그러나, 이러한 LOG 신호 라인군(26)은 유리로 형성된 하부기판(2) 상에 형성되므로 도전성 저항이 증가하게 된다. 또한, LOG 신호 라인군(26)은 게이트 TCP(14)와 ACF 본딩(Bonding)을 통해 접촉됨에 따라 그 게이트 TCP(14)와의 접촉 부분(A)이 증가하여 접촉 저항이 커지게 된다. 이에 따라, LOG 신호 라인군(26)은 기존의 게이트 PCB의 신호 라인들 보다 큰 라인저항을 가지게 된다. 이러한 라인 저항으로 인하여 LOG 신호 라인군(26)을 통해 전송되는 게이트 제어 신호들(GSP, GSC, GOE)과 전원 신호들(VGH, VGL, VCC, GND, VCOM)이 왜곡됨으로써 가로 줄무늬, 얼룩 등이 발생되고 도트 패턴의 크로스토크, 그리니쉬(Greenish) 등과 같은 화질 저하 현상이 심해지게 된다. However, since the LOG signal line group 26 is formed on the lower substrate 2 made of glass, the conductive resistance increases. In addition, as the LOG signal line group 26 is in contact with the gate TCP 14 through ACF bonding, the contact portion A with the gate TCP 14 increases to increase the contact resistance. Accordingly, the LOG signal line group 26 has a larger line resistance than the signal lines of the conventional gate PCB. Due to this line resistance, the gate control signals GSP, GSC, and GOE transmitted through the LOG signal line group 26 and the power signals VGH, VGL, VCC, GND, and VCOM are distorted, thereby causing horizontal stripes, spots, and the like. The deterioration of image quality such as crosstalk of the dot pattern, greenish, etc. becomes worse.

따라서, 본 발명의 목적은 화질 저하를 방지할 수 있도록 한 액정표시장치를 제공하는데 있다. Accordingly, an object of the present invention is to provide a liquid crystal display device capable of preventing the deterioration of image quality.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 기판상에 형성된 다수의 신호라인들을 갖는 액정패널과, 상기 신호라인들에 구동신호를 공급하는 다수의 집적회로들과, 상기 다수의 집적회로들이 소정간격으로 실장되며 상기 각각의 집적회로들을 구동시키기 위한 공급신호를 공급하기 위해 상기 집적회로들 사이에 위치하는 공급신호라인이 형성되어 있는 테이프 캐리어 패키지를 구비한다. In order to achieve the above object, a liquid crystal display according to an embodiment of the present invention is a liquid crystal panel having a plurality of signal lines formed on a substrate, a plurality of integrated circuits for supplying a drive signal to the signal lines, A plurality of integrated circuits are mounted at predetermined intervals and have a tape carrier package having a supply signal line positioned between the integrated circuits to supply a supply signal for driving the respective integrated circuits.

상기 액정표시장치에서 상기 집적회로는 상기 액정패널 상에 형성되는 게이트라인에 게이트신호를 공급하는 게이트 집적회로인 것을 특징으로 한다.In the liquid crystal display, the integrated circuit may be a gate integrated circuit which supplies a gate signal to a gate line formed on the liquid crystal panel.

상기 액정표시장치는 상기 다수의 게이트 집적회로들에 상기 공급신호에 포함된 전원 신호를 공급하는 전원 공급부와, 상기 다수의 게이트 집적회로들에 상기 공급신호에 포함된 게이트 제어신호를 공급하는 타이밍 컨트롤러를 더 구비한다.The liquid crystal display includes a power supply unit supplying a power signal included in the supply signal to the plurality of gate integrated circuits, and a timing controller supplying a gate control signal included in the supply signal to the plurality of gate integrated circuits. It is further provided.

상기 액정표시장치는 상기 액정패널의 기판상에 형성되어 상기 공급신호를 상기 테이프 캐리어 패키지로 공급하는 라인 온 글래스형 신호라인을 추가로 구비한다.The liquid crystal display further includes a line on glass type signal line formed on a substrate of the liquid crystal panel to supply the supply signal to the tape carrier package.

상기 액정표시장치에서 상기 테이프 캐리어 패키지는 상기 다수의 게이트 집적회로들이 실장되는 돌출부와, 상기 라인 온 글래스형 신호라인으로부터 공급되는 상기 공급신호들을 상기 다수의 게이트 집적회로들로 전송하는 상기 공급신호라인이 형성되어 있는 신호전송부를 구비한다.In the liquid crystal display, the tape carrier package includes a protruding portion in which the plurality of gate integrated circuits are mounted, and the supply signal line for transmitting the supply signals supplied from the line on glass signal line to the plurality of gate integrated circuits. It is provided with a signal transmission unit is formed.

상기 액정표시장치에서 상기 테이프 캐리어 패키지는 상기 공급신호를 상기 테이프 캐리어 패키지로 공급하기 위한 보조 공급신호라인이 형성된 보조 테이프 캐리어 패키지를 추가로 구비한다.The tape carrier package may further include an auxiliary tape carrier package having an auxiliary supply signal line for supplying the supply signal to the tape carrier package.

상기 액정표시장치에서 상기 테이프 캐리어 패키지 및 보조 테이프 캐리어 패키지는 일체화됨과 아울러 상기 공급신호라인과 상기 보조 공급신호라인은 서로 접속되어 있는 것을 특징으로 한다.In the liquid crystal display, the tape carrier package and the auxiliary tape carrier package are integrated, and the supply signal line and the auxiliary supply signal line are connected to each other.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above object will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 3 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 3 to 8.

도 3은 본 발명의 제1 실시 예에 따른 액정표시장치를 나타내는 평면도이다.3 is a plan view illustrating a liquid crystal display according to a first embodiment of the present invention.

도 3를 참조하면, 본 발명의 제1 실시 예에 따른 액정표시장치는 액정패널(51)과, 액정패널(51)과 데이터 PCB(62) 사이에 접속되어진 다수개의 데이터 TCP들(58)과, 액정패널(51)의 다른 측에 접속되어진 일체화된 게이트TCP(64)와, 데이터 TCP들(58) 각각에 실장되어진 데이터 드라이브 IC들(60)과, 일체화된 게이트TCP(64)에 실장되어진 다수개의 게이트 드라이브 IC들(66)을 구비한다.Referring to FIG. 3, the liquid crystal display according to the first exemplary embodiment of the present invention includes a liquid crystal panel 51, a plurality of data TCPs 58 connected between the liquid crystal panel 51 and the data PCB 62. The integrated gate TCP 64 connected to the other side of the liquid crystal panel 51, the data drive ICs 60 mounted on each of the data TCPs 58, and the integrated gate TCP 64. A plurality of gate drive ICs 66 is provided.

액정패널(51)은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(52)과, 칼라필터 어레이가 형성된 상부기판(54)과, 하부기판(52)과 상부기판(54) 사이에 주입된 액정을 포함한다. 이러한 액정패널(51)에는 게이트라인들(70)과 데이터라인들(68)의 교차영역마다 마련되는 액정셀들로 구성되어 화상을 표시하는 화상표시영역(56)이 마련된다. 화상표시영역(56)의 외곽부에 위치하는 하부기판(52)의 외곽영역에는 도 4에 도시된 바와 같이 데이터라인(68)으로부터 신장되어진 데이터 패드들(88)과, 게이트라인(70)로부터 신장되어진 게이트 패드들(84)이 위치하게 된다. 또한, 하부기판(52)의 외곽영역의 상부에는 게이트 드라이브 IC(66)에 공급되는 게이트 구동신호들을 전송하기 위한 LOG형 신호라인군(76)이 위치하게 된다.The liquid crystal panel 51 is injected between the lower substrate 52 on which the thin film transistor array is formed, the upper substrate 54 on which the color filter array is formed, and the lower substrate 52 and the upper substrate 54 together with various signal lines. Containing liquid crystals. The liquid crystal panel 51 is provided with an image display area 56 composed of liquid crystal cells provided at each intersection of the gate lines 70 and the data lines 68 to display an image. In the outer region of the lower substrate 52 positioned at the outer portion of the image display region 56, the data pads 88 extended from the data line 68 and the gate line 70 extend from the data line 68 as shown in FIG. 4. The extended gate pads 84 are positioned. In addition, a LOG type signal line group 76 for transmitting the gate driving signals supplied to the gate drive IC 66 is positioned above the outer region of the lower substrate 52.

데이터 TCP(58)에는 데이터 드라이브 IC(60)가 실장되고, 그 데이터 드라이브 IC(60)와 전기적으로 접속된 입력패드들(74) 및 출력패드들(82)이 형성된다. 데이터 TCP(58)의 입력패드들(74)은 데이터 PCB(62)의 출력패드들과 전기적으로 접속되고, 출력패드들(82)은 하부기판(52) 상의 데이터패드들(88)과 전기적으로 접속된다. 특히 첫번째 데이터 TCP(58)는 하부기판(52) 상의 LOG형 신호라인군(76)에 전기적으로 접속되는 게이트 구동신호 전송군(72)이 추가적으로 형성된다. 이 게이트 구동신호 전송군(72)은 데이터 PCB(62)를 경유하여 타이밍 컨트롤러 및 전원공급부로부터 공급되는 게이트 구동신호들을 LOG형 신호라인군(76)에 공급하게 된다. A data drive IC 60 is mounted on the data TCP 58, and input pads 74 and output pads 82 electrically connected to the data drive IC 60 are formed. The input pads 74 of the data TCP 58 are electrically connected to the output pads of the data PCB 62, and the output pads 82 are electrically connected to the data pads 88 on the lower substrate 52. Connected. In particular, the first data TCP 58 is further formed with a gate drive signal transmission group 72 electrically connected to the LOG signal line group 76 on the lower substrate 52. The gate drive signal transmission group 72 supplies the gate drive signals supplied from the timing controller and the power supply unit to the LOG signal line group 76 via the data PCB 62.

데이터 드라이브 IC들(60)은 디지털 신호인 화소데이터 신호를 아날로그 신호인 화소전압신호로 변환하여 액정패널 상의 데이터라인들(68)에 공급한다.The data drive ICs 60 convert the pixel data signal, which is a digital signal, into a pixel voltage signal, which is an analog signal, and supply the same to the data lines 68 on the liquid crystal panel.

일체화된 게이트TCP(64)는 도 5에 도시된 바와 같이 다수의 게이트 드라이브 IC(66)가 실장되는 돌출부(64a)와, 다수의 게이트 드라이브 IC들(66)에 게이트 구동신호을 공급하기 위한 신호전송부(64b)를 구비한다.The integrated gate TCP 64 transmits signals for supplying gate driving signals to the plurality of gate drive ICs 66 and the protrusion 64a on which the plurality of gate drive ICs 66 are mounted, as shown in FIG. 5. The part 64b is provided.

돌출부(64a)에는 다수의 게이트 드라이브 IC(66)가 실장되고, 그 다수의 게이트 드라이브 IC(66)와 전기적으로 접속된 게이트전송라인군(78)이 형성된다.A plurality of gate drive ICs 66 are mounted on the protruding portion 64a, and a gate transmission line group 78 electrically connected to the plurality of gate drive ICs 66 is formed.

신호전송부(64b)에는 하부기판(52) 상의 외곽영역 상부에 형성된 LOG형 신호라인군(76)에 전기적으로 접속되는 게이트전송라인군(78)이 형성된다. 이 때, 게이트전송라인군(78)은 돌출부(64a)에 형성된 게이트전송라인군(78)과 연결되어 게이트 구동신호를 다수의 게이트 드라이브 IC들(66)에 공급한다. 또한, 이러한 신호전송부(64b)에는 다수의 게이트 드라이브 IC들(66)과 접속된 출력패드들(80)이 형성되어 하부기판(52) 상의 게이트패드들(84)과 전기적으로 접속된다.The signal transmission unit 64b is provided with a gate transmission line group 78 that is electrically connected to the LOG type signal line group 76 formed above the outer region on the lower substrate 52. In this case, the gate transfer line group 78 is connected to the gate transfer line group 78 formed in the protrusion 64a to supply a gate driving signal to the plurality of gate drive ICs 66. In addition, output signal pads 80 connected to the plurality of gate drive ICs 66 are formed in the signal transmitter 64b to be electrically connected to the gate pads 84 on the lower substrate 52.

게이트 드라이브 IC들(66)은 입력 제어신호들에 응답하여 스캐닝신호, 즉 게이트 하이전압 신호(VGH)를 게이트라인들(70)에 순차적으로 공급한다. 또한 게이트 드라이브 IC(66)들은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인들에 공급한다.The gate drive ICs 66 sequentially supply the scanning signal, that is, the gate high voltage signal VGH, to the gate lines 70 in response to the input control signals. In addition, the gate drive ICs 66 supply the gate low voltage signal VGL to the gate lines in a period other than the period in which the gate high voltage signal VGH is supplied.

LOG형 신호라인군(76)은 통상 게이트신호의 하이논리전압(게이트 하이전압) 신호(VGH), 게이트신호의 로우논리전압(게이트 로우전압)신호(VGL), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC)와 같은 전원공급부로부터 공급되는 구동전압신호들과 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍컨트롤러로부터 공급되는 게이트 제어신호들 각각을 공급하는 신호라인들로 구성된다. 이러한 LOG 신호라인군(26)은 하부기판(62)의 외곽영역의 상부에 형성된다.The LOG signal line group 76 includes a high logic voltage (gate high voltage) signal VGH of a gate signal, a low logic voltage (gate low voltage) signal VGL of a gate signal, a common voltage signal VCOM, and a ground. Driving voltage signals supplied from a power supply such as a voltage signal GND and a power supply voltage signal VCC and a timing controller such as a gate start pulse GSP, a gate shift clock signal GSC, and a gate enable signal GOE. It consists of signal lines for supplying each of the gate control signals supplied from. The LOG signal line group 26 is formed above the outer region of the lower substrate 62.

이와 같은 본 발명의 제1 실시예에 의한 액정표시장치는 일체화된 게이트TCP(64)를 액정패널(51)에 부착시킴으로써 라인저항을 줄일 수 있게 되어 화질이 저하되는 것을 방지할 수 있게 된다.The liquid crystal display according to the first embodiment of the present invention can reduce the line resistance by attaching the integrated gate TCP 64 to the liquid crystal panel 51, thereby preventing the image quality from being lowered.

이를 상세히 설명하면, 본 발명의 제1 실시예에 의한 액정표시장치는 타이밍컨트롤러 및 전원공급부로부터 공급되는 게이트 구동신호들이 첫번째 데이터 TCP(58)에 추가적으로 형성된 게이트 구동신호 전송군(72)을 통해 LOG형 신호라인군(76)에 공급된다. 이러한 LOG형 신호라인군(76)을 통해 공급된 게이트 구동신호들은 게이트TCP(64) 상에 형성된 게이트전송라인군(78)을 통해 게이트TCP(64)에 실장된 첫 번째 게이트 드라이브 IC(66)에 공급된다. 또한, 게이트 구동신호들은 게이트TCP(64)상에 형성된 게이트전송라인군(78)을 통해 두 번째 게이트 드라이브 IC(66)에 공급된다. 이와 같이 일체화된 게이트TCP(64) 상에 형성된 게이트전송라인군(78)을 통해 게이트TCP(64)에 실장된 다수의 게이트 드라이브 IC들(66)로 게이트 구동신호들이 공급된다. 따라서, 다수의 게이트 드라이버 IC들(66)에 게이트 구동신호들을 공급하기 위한 게이트전송라인군(78)을 재질이 유리인 하부기판(52) 상에 형성시키지 않고 게이트TCP(64) 상에 형성시킴으로써 도전성 저항을 줄일 수 있다. 또한, 다수의 게이트 드라이버 IC들(66)에 게이트 구동신호들을 공급하기 위한 게이트전송라인군(78)이 형성된 일체화된 게이트TCP(64)를 액정패널(51)에 부착함으로써 라인저항이 줄어들어 게이트전송라인군(78)을 통해 전송되는 게이트 제어 신호들(GSP, GSC, GOE)과 전원 신호들(VGH, VGL, VCC, GND, VCOM)이 왜곡되지 않게된다. 이에 따라, 화질이 저하되는 것을 방지할 수 있다.In detail, the liquid crystal display according to the first exemplary embodiment of the present invention uses the gate driving signal transmission group 72 in which gate driving signals supplied from the timing controller and the power supply unit are additionally formed in the first data TCP 58. The signal line group 76 is supplied. The gate driving signals supplied through the LOG signal line group 76 are first gate drive ICs 66 mounted on the gate TCP 64 through the gate transmission line group 78 formed on the gate TCP 64. Supplied to. The gate drive signals are also supplied to the second gate drive IC 66 via the gate transfer line group 78 formed on the gate TCP 64. Gate driving signals are supplied to the plurality of gate drive ICs 66 mounted on the gate TCP 64 through the gate transmission line group 78 formed on the integrated gate TCP 64. Therefore, by forming the gate transfer line group 78 for supplying the gate drive signals to the plurality of gate driver ICs 66 on the gate TCP 64 without forming the substrate on the lower substrate 52 made of glass. The conductive resistance can be reduced. In addition, by attaching the integrated gate TCP 64 having the gate transfer line group 78 for supplying the gate driving signals to the plurality of gate driver ICs 66 to the liquid crystal panel 51, the line resistance is reduced, resulting in gate transfer. Gate control signals GSP, GSC, and GOE and power signals VGH, VGL, VCC, GND, and VCOM transmitted through the line group 78 are not distorted. Thereby, the image quality can be prevented from falling.

도 6은 본 발명의 제2 실시 예에 따른 액정표시장치를 나타내는 평면도이다.6 is a plan view illustrating a liquid crystal display according to a second exemplary embodiment of the present invention.

도 6를 참조하면, 본 발명의 제2 실시 예에 따른 액정표시장치는 액정패널(151)과, 액정패널(151)과 데이터 PCB(162) 사이에 접속되어진 다수개의 TCP들(158)과, 액정패널(151)의 다른 측에 접속되어진 일체화된 게이트TCP(164)와, 데이터 TCP들(158) 각각에 실장되어진 데이터 드라이브 IC들(160)과, 일체화된게이트 TCP(164)에 실장되어진 다수개의 게이트 드라이브 IC들(166)을 구비한다. Referring to FIG. 6, the LCD according to the second embodiment of the present invention includes a liquid crystal panel 151, a plurality of TCPs 158 connected between the liquid crystal panel 151 and the data PCB 162. An integrated gate TCP 164 connected to the other side of the liquid crystal panel 151, data drive ICs 160 mounted on each of the data TCPs 158, and a plurality of integrated gate TCP 164 mounted on the integrated gate TCP 164. Gate drive ICs 166.

액정패널(151)은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(152)과, 칼라필터 어레이가 형성된 상부기판(154)과, 하부기판(152)과 상부기판(154) 사이에 주입된 액정을 포함한다. 이러한 액정패널(151)에는 게이트라인들(170)과 데이터라인들(168)의 교차영역마다 마련되는 액정셀들로 구성되어 화상을 표시하는 화상표시영역(156)이 마련된다. 화상표시영역(156)의 외곽부에 위치하는 하부기판(152)의 외곽영역에는 도 7에 도시된 바와 같이 데이터라인(168)으로부터 신장되어진 데이터 패드들(188)과, 게이트라인(170)로부터 신장되어진 게이트 패드들(184)이 위치하게 된다.The liquid crystal panel 151 is injected between the lower substrate 152 on which the thin film transistor array is formed, the upper substrate 154 on which the color filter array is formed, and the lower substrate 152 and the upper substrate 154 together with various signal lines. Containing liquid crystals. The liquid crystal panel 151 is provided with an image display area 156 that is composed of liquid crystal cells provided at each intersection of the gate lines 170 and the data lines 168 to display an image. In the outer region of the lower substrate 152 positioned at the outer portion of the image display region 156, the data pads 188 extended from the data line 168 and the gate line 170 are extended as shown in FIG. 7. The extended gate pads 184 are positioned.

데이터 TCP(158)에는 데이터 드라이브 IC(160)가 실장되고, 그 데이터 드라이브 IC(160)와 전기적으로 접속된 입력패드들(174) 및 출력패드들(182)이 형성된다. 데이터 TCP(158)의 입력패드들(174)은 데이터 PCB(162)의 출력패드들과 전기적으로 접속되고, 출력패드들(182)은 하부기판(152) 상의 데이터패드들(188)과 전기적으로 접속된다. 특히 첫번째 데이터 TCP(158)는 게이트TCP(164)로 게이트 구동신호들을 전송하기 위한 게이트 구동신호 전송군(172)이 추가적으로 형성된다. 이 게이트 구동신호 전송군(172)은 데이터 PCB(162)를 경유하여 타이밍 컨트롤러 및 전원공급부로부터 공급되는 게이트 구동신호들을 게이트TCP(164)에 실장된 다수의 게이트 드라이브 IC들(166)에 공급하게 된다.A data drive IC 160 is mounted on the data TCP 158, and input pads 174 and output pads 182 electrically connected to the data drive IC 160 are formed. The input pads 174 of the data TCP 158 are electrically connected to the output pads of the data PCB 162, and the output pads 182 are electrically connected to the data pads 188 on the lower substrate 152. Connected. In particular, the first data TCP 158 is additionally formed with a gate drive signal transmission group 172 for transmitting gate drive signals to the gate TCP 164. The gate drive signal transmission group 172 supplies the gate drive signals supplied from the timing controller and the power supply unit to the plurality of gate drive ICs 166 mounted on the gate TCP 164 via the data PCB 162. do.

데이터 드라이브 IC들(160)은 디지털 신호인 화소데이터 신호를 아날로그 신호인 화소전압신호로 변환하여 액정패널 상의 데이터라인들(168)에 공급한다.The data drive ICs 160 convert the pixel data signal, which is a digital signal, into a pixel voltage signal, which is an analog signal, and supply the same to the data lines 168 on the liquid crystal panel.

게이트TCP(164)는 도 8에 도시된 바와 같이 게이트라인(170)을 구동시키기 위한 제1 게이트 TCP(167)와, 게이트 구동신호들을 제1 게이트 TCP(167)로 공급하기 위한 제2 게이트 TCP(165)를 구비한다. 이러한 제1 및 제2 게이트 TCP(167,165)는 일체화되어 있다.As illustrated in FIG. 8, the gate TCP 164 may include a first gate TCP 167 for driving the gate line 170 and a second gate TCP for supplying gate driving signals to the first gate TCP 167. 165. These first and second gate TCPs 167 and 165 are integrated.

제1 게이트 TCP(167)는 다수의 게이트 드라이브 IC들(166)이 실장되는 돌출부(167a)와, 다수의 게이트 드라이브 IC들(166)에 게이트 구동신호을 공급하기 위한 신호전송부(167b)를 구비한다.The first gate TCP 167 includes a protrusion 167a on which the plurality of gate drive ICs 166 are mounted, and a signal transmission unit 167b for supplying a gate driving signal to the plurality of gate drive ICs 166. do.

돌출부(167a)에는 다수의 게이트 드라이브 IC(166)가 실장되고, 그 다수의 게이트 드라이브 IC(166)와 전기적으로 접속된 게이트전송라인군(178)이 형성된다.A plurality of gate drive ICs 166 are mounted on the protruding portion 167a and a gate transmission line group 178 electrically connected to the plurality of gate drive ICs 166 is formed.

신호전송부(167b)에는 게이트전송라인군(178)이 형성되어 돌출부(167a)에 형성된 게이트전송라인군(178)과 연결되어 게이트 구동신호를 다수의 게이트 드라이브 IC들(166)에 공급한다. 또한, 이러한 신호전송부(167b)에는 다수의 게이트 드라이브 IC들(166)과 접속된 출력패드들(180)이 형성되어 하부기판(152) 상의 게이트패드들(184)과 전기적으로 접속된다.A gate transmission line group 178 is formed in the signal transmission unit 167b and is connected to the gate transmission line group 178 formed in the protrusion 167a to supply a gate driving signal to the plurality of gate drive ICs 166. In addition, output signal pads 180 connected to a plurality of gate drive ICs 166 may be formed in the signal transmitter 167b to be electrically connected to the gate pads 184 on the lower substrate 152.

제2 게이트 TCP(165)는 제1 게이트 TCP(167)로 게이트 구동신호들을 전송하기 위해 첫번째 데이터 TCP(158)에 형성된 게이트 구동신호 전송군(172)과 전기적으로 접속되는 게이트전송라인군(178)이 형성된다. 이러한 게이트전송라인군(178)은 타이밍 컨트롤러 및 전원공급부로부터 공급되는 게이트 구동신호들을 제1 게이트 TCP(167)에 실장된 다수의 게이트 드라이브 IC들(166)에 공급하게 된다.The second gate TCP 165 is a gate transmission line group 178 electrically connected to the gate driving signal transmission group 172 formed in the first data TCP 158 to transmit the gate driving signals to the first gate TCP 167. ) Is formed. The gate transmission line group 178 supplies gate driving signals supplied from the timing controller and the power supply unit to the plurality of gate drive ICs 166 mounted on the first gate TCP 167.

게이트 드라이브 IC들(166)은 입력 제어신호들에 응답하여 스캐닝신호, 즉 게이트 하이전압 신호(VGH)를 게이트라인들(170)에 순차적으로 공급한다. 또한 게이트 드라이브 IC(166)들은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인들에 공급한다.The gate drive ICs 166 sequentially supply the scanning signal, that is, the gate high voltage signal VGH, to the gate lines 170 in response to the input control signals. In addition, the gate drive ICs 166 supply the gate low voltage signal VGL to the gate lines in a period other than the period in which the gate high voltage signal VGH is supplied.

이와 같은 본 발명의 제1 실시예에 의한 액정표시장치는 일체화된 게이트TCP(164)를 액정패널(151)에 부착시킴으로써 라인저항을 줄일 수 있게 되어 화질이 저하되는 것을 방지할 수 있게 된다.The liquid crystal display device according to the first exemplary embodiment of the present invention can reduce the line resistance by attaching the integrated gate TCP 164 to the liquid crystal panel 151, thereby preventing the image quality from being lowered.

이를 상세히 설명하면, 본 발명의 제1 실시예에 의한 액정표시장치는 타이밍컨트롤러 및 전원공급부로부터 공급되는 게이트 구동신호들이 첫번째 데이터 TCP(158)에 추가적으로 형성된 게이트 구동신호 전송군(172)을 통해 일체화된 게이트TCP(164)에 형성된 게이트전송라인군(178)으로 공급된다. 이러한 게이트전송라인군(178)으로 공급된 게이트 구동신호들은 게이트TCP(164)에 실장된 첫 번째 게이트 드라이브 IC(166)에 공급된다. 또한, 게이트 구동신호들은 게이트TCP(164)상에 형성된 게이트전송라인군(178)을 통해 두 번째 게이트 드라이브 IC(166)에 공급된다. 이와 같이 일체화된 게이트TCP(164) 상에 형성된 게이트전송라인군(178)을 통해 게이트TCP(164)에 실장된 다수의 게이트 드라이브 IC들(166)로 게이트 구동신호들이 공급된다. 따라서, 다수의 게이트 드라이버 IC들(166)에 게이트 구동신호들을 공급하기 위한 게이트전송라인군(178)을 재질이 유리인 하부기판(152) 상에 형성시키지 않고 게이트TCP(164) 상에 형성시킴으로써 도전성 저항을 줄일 수 있다. 또한, 다수의 게이트 드라이버 IC들(166)에 게이트 구동신호들을 공급하기 위한 게이트전송라인군(178)이 형성된 일체화된 게이트TCP(164)를 액정패널(151)에 부착함으로써 라인저항이 줄어들어 게이트전송라인군(178)을 통해 전송되는 게이트 제어 신호들(GSP, GSC, GOE)과 전원 신호들(VGH, VGL, VCC, GND, VCOM)이 왜곡되지 않게된다. 이에 따라, 화질이 저하되는 것을 방지할 수 있다. In detail, the liquid crystal display according to the first embodiment of the present invention is integrated with the gate driving signal transmission group 172 in which gate driving signals supplied from the timing controller and the power supply unit are additionally formed in the first data TCP 158. The gate transmission line group 178 formed in the gate TCP 164 is supplied. The gate driving signals supplied to the gate transmission line group 178 are supplied to the first gate drive IC 166 mounted on the gate TCP 164. In addition, the gate driving signals are supplied to the second gate drive IC 166 through the gate transmission line group 178 formed on the gate TCP 164. The gate driving signals are supplied to the plurality of gate drive ICs 166 mounted on the gate TCP 164 through the gate transmission line group 178 formed on the integrated gate TCP 164. Accordingly, the gate transfer line group 178 for supplying the gate driving signals to the plurality of gate driver ICs 166 is formed on the gate TCP 164 without forming on the lower substrate 152 made of glass. The conductive resistance can be reduced. In addition, the gate resistance is reduced by attaching an integrated gate TCP 164 formed with a gate transfer line group 178 for supplying gate driving signals to the plurality of gate driver ICs 166 to the liquid crystal panel 151. The gate control signals GSP, GSC, and GOE and power signals VGH, VGL, VCC, GND, and VCOM transmitted through the line group 178 are not distorted. Thereby, the image quality can be prevented from falling.

상술한 바와 같이, 본 발명에 의한 액정표시장치는 다수의 게이트 드라이브 IC들에 게이트 구동신호를 공급하기 위하여 형성된 게이트전송라인군을 일체화된 게이트 TCP 상에 형성시킨다. 이와 같은 일체화된 게이트 TCP를 액정패널에 부착시킴으로써 라인저항을 줄일 수 있게 되어 화질이 저하되는 것을 방지할 수 있게 된다.As described above, the liquid crystal display according to the present invention forms a gate transfer line group formed on the integrated gate TCP to supply gate driving signals to a plurality of gate drive ICs. By attaching the integrated gate TCP to the liquid crystal panel, the line resistance can be reduced and the image quality can be prevented from deteriorating.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 종래 라인 온 글래스형 액정표시장치를 나타내는 평면도.1 is a plan view showing a conventional line-on glass liquid crystal display device.

도 2은 도 1에 도시된 액정패널을 상세히 나타내는 도면.2 is a view showing in detail the liquid crystal panel shown in FIG.

도 3은 본 발명의 제1 실시예에 의한 액정표시장치를 나타내는 평면도.3 is a plan view showing a liquid crystal display device according to a first embodiment of the present invention;

도 4는 도 3에 도시된 액정패널을 상세히 나타내는 도면.4 is a view showing in detail the liquid crystal panel shown in FIG.

도 5는 도 3에 도시된 게이트 TCP를 상세히 나타내는 도면.FIG. 5 shows details of the gate TCP shown in FIG. 3; FIG.

도 6은 본 발명의 제2 실시예에 의한 액정표시장치를 나타내는 평면도.6 is a plan view showing a liquid crystal display device according to a second embodiment of the present invention.

도 7은 도 6에 도시된 액정패널을 상세히 나타내는 도면.7 is a view showing in detail the liquid crystal panel shown in FIG.

도 8은 도 6에 도시된 게이트 TCP를 상세히 나타내는 도면. 8 is a view showing in detail the gate TCP shown in FIG.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

1,51,151 : 액정패널 2,52,152 : 하부기판1,51,151: liquid crystal panel 2,52,152: lower substrate

4,54,154 : 상부기판 6,56,156 : 화상표시부4,54,154: Upper substrate 6,56,156: Image display unit

8,58,158 : 데이터 TCP 10,60,160 : 데이터 드라이브 IC8,58,158: data TCP 10,60,160: data drive IC

12,62,162 : 데이터 PCB 14,64,164 : 게이트 TCP12,62,162: Data PCB 14,64,164: Gate TCP

64a,167a : 돌출부 64b,167b : 신호전송부 64a, 167a: protrusion 64b, 167b: signal transmitter

165 : 제1 게이트 TCP 16,66,166 : 게이트 드라이브 IC165: first gate TCP 16,66,166: gate drive IC

167 : 제2 게이트 TCP 18,68,168 : 데이터라인167: second gate TCP 18,68,168: data line

20,70,170 :게이트라인 22,72,172: 게이트 구동신호 전송군20,70,170: Gate lines 22,72,172: Gate drive signal transmission group

24,74,174 : 데이터 TCP 입력패드 26,76 : LOG형 신호라인군24,74,174: Data TCP input pad 26,76: LOG signal line group

28,78,178 : 게이트전송라인군 30,80 : 게이트 TCP 출력패드28,78,178: Gate transmission line group 30,80: Gate TCP output pad

32,82,182 : 데이터 TCP 출력패드 32,82,182: Data TCP output pad

Claims

A liquid crystal panel having a plurality of signal lines formed on a substrate;

A plurality of integrated circuits for supplying a driving signal to the signal lines;

And a tape carrier package in which the plurality of integrated circuits are mounted at predetermined intervals and a supply signal line is formed between the integrated circuits to supply a supply signal for driving the respective integrated circuits. Liquid crystal display device.

The method of claim 1,

And the integrated circuit is a gate integrated circuit for supplying a gate signal to a gate line formed on the liquid crystal panel.

The method of claim 2,

A power supply unit supplying a power signal included in the supply signal to the plurality of gate integrated circuits;

And a timing controller for supplying a gate control signal included in the supply signal to the plurality of gate integrated circuits.

The method of claim 1,

And a line-on-glass signal line formed on the substrate of the liquid crystal panel and supplying the supply signal to the tape carrier package.

The method of claim 4, wherein

The tape carrier package is

A protrusion on which the plurality of gate integrated circuits are mounted;

And a signal transmitter configured to form the supply signal line for transmitting the supply signals supplied from the line on glass signal line to the plurality of gate integrated circuits.

The method of claim 1,

The tape carrier package further comprises an auxiliary tape carrier package having an auxiliary supply signal line for supplying the supply signal to the tape carrier package.

The method of claim 6,

Wherein the tape carrier package and the auxiliary tape carrier package are integrated and the supply signal line and the auxiliary supply signal line are connected to each other.