KR20050028572A - Method for fabricating semiconductor device - Google Patents
Method for fabricating semiconductor device Download PDFInfo
- Publication number
- KR20050028572A KR20050028572A KR1020030064913A KR20030064913A KR20050028572A KR 20050028572 A KR20050028572 A KR 20050028572A KR 1020030064913 A KR1020030064913 A KR 1020030064913A KR 20030064913 A KR20030064913 A KR 20030064913A KR 20050028572 A KR20050028572 A KR 20050028572A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage device
- device region
- film
- gate insulating
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 150000004767 nitrides Chemical class 0.000 claims abstract description 40
- 238000002955 isolation Methods 0.000 claims abstract description 19
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 239000012298 atmosphere Substances 0.000 claims description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 239000011259 mixed solution Substances 0.000 claims description 3
- 229910021642 ultra pure water Inorganic materials 0.000 claims description 3
- 239000012498 ultrapure water Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 230000003647 oxidation Effects 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 11
- 230000009977 dual effect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는 듀얼 게이트형 반도체 소자의 게이트 절연막 형성시 기판 손상을 최소화하는 반도체 소자 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device for minimizing substrate damage when forming a gate insulating film of a dual gate type semiconductor device.
반도체 소자에서 현재 양산중인 CMOS(Complementary Metal Oxide Semiconductor)의 게이트 절연막으로는 열산화막(Thermal Oxide), 급속 열성장 실리콘 산화막을 사용하고 있다. 최근, 디자인 룰(Design rule)이 감소함에 따라 게이트 절연막의 두께는 실리콘 산화막의 직접 터널링의 한계가 되는 25∼30Å 이하로 줄어드는 추세에 있다. 그러나, 고집적화가 진행됨에 따라 게이트 절연막의 두께를 감소시킬 경우 직접 터널링에 의한 오프-전류(Off current)의 증가로 인해 소자의 정적 전력 소모(Static power consumption)가 증가하여 소자 동작에 나쁜 영향을 미치게 된다. Thermal oxide films and rapid thermal growth silicon oxide films are used as gate insulating films of CMOS (Complementary Metal Oxide Semiconductor), which are currently in mass production in semiconductor devices. Recently, as the design rule decreases, the thickness of the gate insulating film tends to decrease to 25 to 30 GPa or less, which is a limit of direct tunneling of the silicon oxide film. However, as the integration increases, decreasing the thickness of the gate insulating layer increases static power consumption of the device due to an increase in off current due to direct tunneling, which adversely affects device operation. do.
한편, 티에프티 엘시디(TFT-LCD) 또는 휴대용 디스플레이 장치의 디스플레이 패널에 필수적으로 사용되는 구동 직접회로 (Driver IC) 등에서는 하나의 동일한 반도체 기판에 고전압 소자와 저전압 소자가 함께 형성되는 이른바 듀얼 게이트형 반도체 소자가 사용된다. 상기 듀얼 게이트형 반도체 소자에 형성되는 게이트 절연막은 고전압 소자 영역과 저전압 소자 영역에 따라 게이트 절연막의 두께가 다르게 적용된다.On the other hand, in the driver IC, which is essentially used for the TFT-LCD or display panel of a portable display device, a so-called dual gate type in which a high voltage element and a low voltage element are formed together on the same semiconductor substrate. Semiconductor elements are used. The gate insulating film formed on the dual gate type semiconductor device has a different thickness of the gate insulating film according to a high voltage device region and a low voltage device region.
종래의 듀얼 게이트형 반도체 소자에 적용되는 게이트 절연막의 형성 방법을 도면을 참조하여 설명하면 다음과 같다.A method of forming a gate insulating film applied to a conventional dual gate type semiconductor device will be described below with reference to the accompanying drawings.
먼저, 도 1a에 도시한 바와 같이 상기 반도체 기판(101)을 고전압 소자 영역과 저전압 소자 영역으로 구분한다. 이어, 트렌치(104)를 형성하기 위해 상기 고전압 소자 영역과 저전압 소자 영역을 포함한 반도체 기판(101) 전면 상에 식각 마스크층으로서 사용할 절연막을 적층한다. 상기 절연막은 통상적으로 버퍼 산화막(102), 질화막(103) 등으로 구성된다. First, as shown in FIG. 1A, the semiconductor substrate 101 is divided into a high voltage device region and a low voltage device region. Subsequently, an insulating film to be used as an etching mask layer is stacked on the entire surface of the semiconductor substrate 101 including the high voltage device region and the low voltage device region to form the trench 104. The insulating film is typically composed of a buffer oxide film 102, a nitride film 103, and the like.
상기 절연막이 형성된 상태에서 포토리소그래피 공정을 이용하여 상기 절연막 및 반도체 기판의 소정 부위를 식각하기 위한 마스크 패턴(도시하지 않음)을 형성하고, 형성된 마스크 패턴을 이용하여 상기 절연막 및 반도체 기판의 소정 두께만큼을 선택적으로 식각하여 트렌치(104)를 형성한다. In the state where the insulating film is formed, a mask pattern (not shown) for etching a predetermined portion of the insulating film and the semiconductor substrate is formed by using a photolithography process, and the predetermined thickness of the insulating film and the semiconductor substrate is formed using the formed mask pattern. Is selectively etched to form trenches 104.
상기 트렌치(104)를 형성한 상태에서, 도 1b에 도시한 바와 같이 상기 트렌치(104)를 충분히 채우도록 소자분리막 형성용 절연막 예를 들어, 산화막을 기판 전면에 적층시킨 다음, 상기 소자분리막 형성용 절연막을 화학기계적 연마(Chemical Mechanical Polishing, CMP) 공정이나 에치백(etch back) 공정을 이용하여 상기 반도체 기판의 표면에 평탄화시킨다. 이로써, 소자분리막(105)이 완성된다.In the state where the trench 104 is formed, as shown in FIG. 1B, an insulating film for forming an isolation layer, for example, an oxide film is laminated on the entire surface of the substrate to sufficiently fill the trench 104, and then the formation of the isolation layer is performed. The insulating film is planarized on the surface of the semiconductor substrate by using a chemical mechanical polishing (CMP) process or an etch back process. As a result, the device isolation film 105 is completed.
반도체 기판 상에 소자분리막(105)이 형성된 상태에서 상기 고전압 소자 영역 및 저전압 소자 영역 상에 게이트 절연막을 형성하는 공정을 진행한다.In the state where the device isolation layer 105 is formed on the semiconductor substrate, a process of forming a gate insulating layer on the high voltage device region and the low voltage device region is performed.
도 1c를 참조하면, 열산화 공정을 통하여 상기 기판 전면 상에 고전압 소자를 위한 게이트 절연막 즉, 산화막 재질의 제 1 게이트 절연막(106)을 형성시킨다. 그런 다음, 상기 저전압 소자 영역 상에 형성된 제 1 게이트 절연막을 포토리소그래피 공정을 이용하여 제거한다. 이 때, 상기 제 1 게이트 절연막(106)은 50∼150Å 정도이며, 상기 제 1 게이트 절연막은 질소분위기 하에서 공정을 진행하여 상기 제 1 게이트 절연막이 산화질화막 재질로 이루어지도록 한다. Referring to FIG. 1C, a gate insulating film for a high voltage device, that is, a first gate insulating film 106 made of an oxide film is formed on the entire surface of the substrate through a thermal oxidation process. Then, the first gate insulating film formed on the low voltage device region is removed using a photolithography process. In this case, the first gate insulating film 106 is about 50 to 150 kV, and the first gate insulating film is processed under a nitrogen atmosphere so that the first gate insulating film is made of an oxynitride material.
이어, 도 1d를 참조하면, 상기 제 1 게이트 절연막(106) 형성시와 마찬가지로 열산화 공정을 이용하여 상기 기판(101) 전면 상에 저전압 소자를 위한 게이트 절연막 즉, 산화막 재질의 제 2 게이트 절연막(107)을 형성시킨다. 이 때, 고전압 소자 영역에는 제 1 게이트 절연막(106)이 이미 형성되어 있기 때문에 상기 제 2 게이트 절연막(107)은 저전압 소자 영역에만 형성된다. 상기 제 2 게이트 절연막은 제 1 게이트 절연막 형성시와 마찬가지로 질소 분위기 하에서 형성되며 그 두께는 20∼30Å 정도이다.Next, referring to FIG. 1D, the gate insulating film for the low voltage device, that is, the second gate insulating film made of oxide material, is formed on the entire surface of the substrate 101 using the thermal oxidation process as in the case of forming the first gate insulating film 106. 107). At this time, since the first gate insulating film 106 is already formed in the high voltage device region, the second gate insulating film 107 is formed only in the low voltage device region. The second gate insulating film is formed under a nitrogen atmosphere as in the case of forming the first gate insulating film and has a thickness of about 20 to 30 kPa.
상기와 같은 공정을 통해 고전압 소자 영역 및 저전압 소자 영역에 각각 제 1 게이트 절연막(106)과 제 2 게이트 절연막(107)이 형성된다.Through the above process, the first gate insulating layer 106 and the second gate insulating layer 107 are formed in the high voltage device region and the low voltage device region, respectively.
종래 기술에 있어서, 트렌치를 형성하기 위하여 사용되었던 버퍼 산화막과 질화막으로 이루어지는 절연막이 소자분리막 형성 후 기판 전면 상에서 완전히 식각 제거되어 반도체 기판 전면이 노출되고 이어, 제 1 게이트 절연막의 적층 후 고전압 소자 영역에만 선택적 형성되도록 저전압 소자 영역의 제 1 게이트 절연막을 식각 제거함으로써 재차 반도체 기판이 노출된다. 이에 따라 반복적인 식각 공정에 의해 상기 반도체 기판 표면의 손상을 유발시키는 문제점을 있다.In the prior art, an insulating film made of a buffer oxide film and a nitride film used to form a trench is completely etched away from the front surface of the substrate after forming the device isolation film to expose the entire surface of the semiconductor substrate, followed by only the high voltage device region after the first gate insulating film is deposited. The semiconductor substrate is exposed again by etching away the first gate insulating layer of the low voltage device region to be selectively formed. Accordingly, there is a problem of causing damage to the surface of the semiconductor substrate by the repeated etching process.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 듀얼 게이트형 반도체 소자의 게이트 절연막 형성시 기판 손상을 최소화하는 반도체 소자 제조방법을 제공하는 것을 목적을 한다. The present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor device manufacturing method for minimizing substrate damage when forming a gate insulating film of a dual gate type semiconductor device.
상기의 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 고전압 소자 영역과 저전압 소자 영역으로 구분되는 반도체 기판 상에 버퍼 산화막 및 질화막을 순차적으로 형성하는 단계;와, 상기 버퍼 산화막 및 질화막을 선택적으로 패터닝한 다음 상기 반도체 기판의 소정 영역을 식각하여 트렌치를 형성하는 단계;와, 상기 트렌치를 포함한 기판 전면 상에 소자분리막 형성용 산화막을 적층시킨 후 평탄화하여 소자분리막을 형성하는 단계;와, 상기 고전압 소자 영역 상에 잔존하는 질화막 및 버퍼 산화막을 제거하는 단계;와, 상기 고전압 소자 영역의 반도체 기판 상에 제 1 게이트 절연막을 형성하는 단계;와, 상기 저전압 소자 영역 상에 잔존하는 질화막 및 버퍼 산화막을 제거하는 단계;와, 상기 저전압 소자 영역의 반도체 기판 상에 제 2 게이트 절연막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.A semiconductor device manufacturing method of the present invention for achieving the above object comprises the steps of sequentially forming a buffer oxide film and a nitride film on a semiconductor substrate divided into a high voltage device region and a low voltage device region; and selectively selecting the buffer oxide film and nitride film Forming a trench by etching a predetermined region of the semiconductor substrate after the patterning; and forming a device isolation layer by stacking and planarizing an oxide film for forming an isolation layer on the entire surface of the substrate including the trench; Removing the nitride film and the buffer oxide film remaining on the high voltage device region; forming a first gate insulating film on the semiconductor substrate of the high voltage device region; and the nitride film and the buffer oxide film remaining on the low voltage device region. Removing a second gay over the semiconductor substrate of the low voltage device region; Forming an insulating film.
바람직하게는, 상기 버퍼 산화막 및 질화막은 각각 40∼150Å, 600∼1500Å의 두께로 형성한다.Preferably, the buffer oxide film and the nitride film are formed to have a thickness of 40 to 150 kPa and 600 to 1500 kPa, respectively.
바람직하게는, 고전압 소자 영역 및 저전압 소자 영역 상에 잔존하는 버퍼 산화막 및 질화막을 제거하는 단계는, 초순수와 인산의 혼합 용액을 이용하여 상기 질화막을 습식 식각하는 과정과, 희석 불산을 이용하여 상기 버퍼 산화막을 제거하는 과정으로 구성된다.Preferably, the step of removing the buffer oxide film and the nitride film remaining on the high voltage device region and the low voltage device region, wet etching the nitride film using a mixed solution of ultrapure water and phosphoric acid, and the buffer using dilute hydrofluoric acid It consists of the process of removing an oxide film.
바람직하게는, 제 1 게이트 절연막과 제 2 게이트 절연막은 각각 50∼150Å와 20∼30Å의 두께로 형성한다.Preferably, the first gate insulating film and the second gate insulating film are formed to have a thickness of 50 to 150 GPa and 20 to 30 GPa, respectively.
바람직하게는, 상기 제 1 게이트 절연막은 850∼900℃의 온도와 일산화질소(NO) 분위기 하에서 15∼30분 정도 기판을 열처리하여 형성한다.Preferably, the first gate insulating film is formed by heat-treating the substrate for about 15 to 30 minutes at a temperature of 850 to 900 ° C. and a nitrogen monoxide (NO) atmosphere.
바람직하게는, 상기 제 2 게이트 절연막은 850∼900℃의 온도와 일산화질소(NO) 분위기 하에서 5∼15분 정도 기판을 열처리하여 형성한다.Preferably, the second gate insulating film is formed by heat-treating the substrate for about 5 to 15 minutes at a temperature of 850 to 900 ° C. and nitrogen monoxide (NO) atmosphere.
본 발명의 특징에 따르면, 소자분리막의 형성 완료 후 트렌치 형성에 이용되었던 버퍼 산화막 및 질화막으로 이루어지는 절연막을 선택적으로 패터닝하여 고전압 소자 영역에 상응하는 반도체 기판의 소정 부위를 드러나도록 하여 해당 부위에 제 1 게이트 절연막을 형성하고 이어, 상기 잔류 절연막을 제거한 다음 열산화 공정을 이용하여 저전압 소자 영역에 제 2 게이트 절연막을 형성함으로써 반도체 기판의 노출을 최소화하여 반도체 기판의 손상을 억제할 수 있게 된다.According to a feature of the present invention, after the formation of the device isolation film, the insulating film made of the buffer oxide film and the nitride film used for the trench formation is selectively patterned to expose a predetermined portion of the semiconductor substrate corresponding to the high voltage device region so as to expose the first portion at the first region. By forming a gate insulating film, and then removing the residual insulating film and forming a second gate insulating film in the low voltage device region by using a thermal oxidation process, it is possible to minimize the exposure of the semiconductor substrate to suppress damage to the semiconductor substrate.
이하, 도면을 참조하여 본 발명에 따른 반도체 소자의 제조방법을 상세히 설명하기로 한다. 도 2a 내지 2e는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도이다.Hereinafter, a method of manufacturing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings. 2A to 2E are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention.
먼저, 도 2a에 도시한 바와 같이 고전압 소자 영역과 저전압 소자 영역으로 정의되는 반도체 기판(201)을 준비한다. 열산화 공정을 이용하여 상기 반도체 기판(201) 표면 상에 버퍼 산화막(202)을 형성한다. 이어, 상기 버퍼 산화막(202)을 포함한 기판 전면에 화학기상증착 공정 등을 이용하여 질화막(203)을 형성한다. 상기 버퍼 산화막(202) 및 질화막(203)은 후속의 트렌치를 형성하기 위한 식각 마스크의 역할을 수행하며 상기 버퍼 산화막(202)은 40∼150Å, 상기 질화막(203)은 600∼1500Å의 두께로 형성한다.First, as shown in FIG. 2A, a semiconductor substrate 201 is defined, which is defined as a high voltage element region and a low voltage element region. A buffer oxide film 202 is formed on the surface of the semiconductor substrate 201 using a thermal oxidation process. Next, the nitride film 203 is formed on the entire surface of the substrate including the buffer oxide film 202 by using a chemical vapor deposition process. The buffer oxide film 202 and the nitride film 203 serve as an etch mask for forming subsequent trenches, and the buffer oxide film 202 has a thickness of 40 to 150 microseconds and the nitride film 203 to a thickness of 600 to 1500 microseconds. do.
반도체 기판(201) 상에 버퍼 산화막(202) 및 질화막(203)이 순차적으로 형성된 상태에서, 상기 질화막(203) 상에 감광막을 도포하고 포토리소그래피 공정을 이용하여 선택적으로 패터닝하여 상기 버퍼 산화막 및 질화막의 소정 부위 즉, 트렌치가 형성될 영역에 상응하는 부위에만 남도록 마스크 패턴(204)을 형성한다. 상기 마스크 패턴(204)을 이용하여 노출된 영역의 상기 질화막(202) 및 버퍼 산화막(203)을 식각하여 제거하고, 상기 질화막 및 버퍼 산화막의 제거에 따라 노출된 반도체 기판(201)을 소정 두께만큼 식각하여 제거한다. 이에 따라, 상기 반도체 기판에 트렌치(205)가 형성된다.In the state where the buffer oxide film 202 and the nitride film 203 are sequentially formed on the semiconductor substrate 201, a photosensitive film is coated on the nitride film 203 and selectively patterned by using a photolithography process to form the buffer oxide film and the nitride film. The mask pattern 204 is formed so as to remain only in a predetermined portion of the region, that is, the region corresponding to the region where the trench is to be formed. The nitride layer 202 and the buffer oxide layer 203 in the exposed region are etched and removed using the mask pattern 204, and the exposed semiconductor substrate 201 is removed by a predetermined thickness according to the removal of the nitride layer and the buffer oxide layer. Etch and remove As a result, a trench 205 is formed in the semiconductor substrate.
이와 같은 상태에서, 도 2b를 참조하면 상기 마스크 패턴(204)을 제거한 다음, 상기 트렌치(205)를 충분히 매립하도록 소자분리막 형성용 절연막(206) 예를 들어, 산화막 등을 기판 전면 상에 적층시킨다. 이어, 도 2c에 도시한 바와 같이 상기 소자분리막 형성용 절연막(206)을 화학기계적 연마 공정을 통해 상기 반도체 기판의 표면에 평탄화시킨다. 이로써 상기 반도체 기판(201) 상에 소자분리막(206a)이 형성되는데, 이 때 상기 소자분리막(206a)은 도면에 나타낸 바와 같이 그 표면의 위치가 반도체 기판의 표면과 정확히 일치하지 않는다. 즉, 화학기계적 연마 공정을 통해 상기 소자분리막 형성용 절연막 및 질화막을 연마하여 제거하였으나 화학기계적 연마 공정 완료 후 기판 표면 상에는 소정 두께의 질화막(203)이 그 아래의 버퍼 산화막(202)과 함께 잔존하게 된다. 본 발명은 상기 잔존하는 소정 두께의 질화막(203)을 이용함에 특징이 있다.In this state, referring to FIG. 2B, the mask pattern 204 is removed, and then an insulating film for forming an isolation layer 206, for example, an oxide film or the like, is sufficiently stacked to fill the trench 205. . Subsequently, as shown in FIG. 2C, the insulating film 206 for forming the device isolation film is planarized on the surface of the semiconductor substrate through a chemical mechanical polishing process. As a result, the device isolation film 206a is formed on the semiconductor substrate 201, and the location of the device isolation film 206a does not exactly match the surface of the semiconductor substrate as shown in the drawing. That is, the insulating film and the nitride film for forming the device isolation film are polished and removed through the chemical mechanical polishing process, but after the completion of the chemical mechanical polishing process, the nitride film 203 having a predetermined thickness remains on the substrate surface together with the buffer oxide film 202 thereunder. do. The present invention is characterized by using the nitride film 203 having the predetermined thickness remaining.
전술한 바와 같이, 상기 반도체 기판은 고전압 소자 영역과 저전압 소자 영역으로 구분되어 있는데, 도 2d에 도시한 바와 같이 포토리소그래피 공정 및 식각 공정을 이용하여 상기 고전압 소자 영역 상에 잔존하는 질화막(203) 및 버퍼 산화막(202)을 제거한다. 여기서, 상기 질화막(203)의 제거는 초순수와 인산(H3PO4)의 혼합 용액을 이용하여 습식 식각하여 제거하고, 상기 버퍼 산화막(202)의 제거는 희석 불산(DHF, Dilute HF)을 이용하여 제거한다.As described above, the semiconductor substrate is divided into a high voltage device region and a low voltage device region, and the nitride film 203 remaining on the high voltage device region using a photolithography process and an etching process, as shown in FIG. 2D, and The buffer oxide film 202 is removed. Here, the nitride layer 203 is removed by wet etching using a mixed solution of ultrapure water and phosphoric acid (H 3 PO 4 ), and the buffer oxide layer 202 is removed using dilute hydrofluoric acid (DHF, Dilute HF). To remove it.
그런 다음, 열산화 공정을 이용하여 상기 고전압 소자 영역에 제 1 게이트 절연막(207)을 형성시킨다. 이 때, 상기 열산화 공정은 850∼900℃의 온도에서 질소 분위기 예를 들어, 일산화질소(NO) 분위기 하에서 15∼30분 동안 실시한다. 이와 같은 열산화 공정을 통해 상기 고전압 소자 영역에는 50∼150Å 정도 두께의 제 1 게이트 절연막(207)이 형성된다.Thereafter, a first gate insulating layer 207 is formed in the high voltage device region using a thermal oxidation process. At this time, the thermal oxidation process is carried out at a temperature of 850 ~ 900 ℃ for 15-30 minutes in a nitrogen atmosphere, for example, nitrogen monoxide (NO) atmosphere. Through the thermal oxidation process, the first gate insulating layer 207 having a thickness of about 50 to 150 kV is formed in the high voltage device region.
제 1 게이트 절연막(207)이 형성된 상태에서 도 2e를 참조하면, 상기 저전압 소자 영역 상에 잔류하는 질화막(203) 및 버퍼 산화막(202)을 포토리소그래피 공정 및 식각 공정을 이용하여 제거한다. 상기 질화막 및 버퍼 산화막의 제거는 상기 고전압 소자 영역 상에 잔존하는 질화막 및 버퍼 산화막의 제조 공정을 이용한다.Referring to FIG. 2E while the first gate insulating layer 207 is formed, the nitride film 203 and the buffer oxide film 202 remaining on the low voltage device region are removed using a photolithography process and an etching process. Removal of the nitride film and the buffer oxide film uses a manufacturing process of the nitride film and the buffer oxide film remaining on the high voltage device region.
상기 저전압 소자 영역 상에 잔류하는 질화막 및 버퍼 산화막을 제거한 다음, 열산화 공정을 이용하여 상기 저전압 소자 영역에 제 2 게이트 절연막(208)을 형성시킨다. 이 때, 상기 열산화 공정은 850∼900℃의 온도에서 질소 분위기 예를 들어, 일산화질소(NO) 분위기 하에서 5∼15분 동안 실시한다. 이와 같은 열산화 공정을 통해 상기 고전압 소자 영역에는 20∼30Å 정도 두께의 제 2 게이트 절연막(208)이 형성된다.After removing the nitride film and the buffer oxide film remaining on the low voltage device region, a second gate insulating layer 208 is formed in the low voltage device region using a thermal oxidation process. At this time, the thermal oxidation process is carried out at a temperature of 850 ~ 900 ℃ for 5-15 minutes in a nitrogen atmosphere, for example, nitrogen monoxide (NO) atmosphere. Through the thermal oxidation process, the second gate insulating layer 208 having a thickness of about 20 to 30 kV is formed in the high voltage device region.
본 발명에 따른 반도체 소자의 제조방법은 다음과 같은 효과가 있다.The method of manufacturing a semiconductor device according to the present invention has the following effects.
소자분리막의 형성 완료 후 트렌치 형성에 이용되었던 버퍼 산화막 및 질화막으로 이루어지는 절연막을 선택적으로 패터닝하여 고전압 소자 영역에 상응하는 반도체 기판의 소정 부위를 드러나도록 하여 해당 부위에 제 1 게이트 절연막을 형성하고 이어, 상기 잔류 절연막을 제거한 다음 열산화 공정을 이용하여 저전압 소자 영역에 제 2 게이트 절연막을 형성함으로써 반도체 기판의 노출을 최소화하여 반도체 기판의 손상을 억제할 수 있게 된다.After the formation of the device isolation film, an insulating film made of a buffer oxide film and a nitride film used for trench formation is selectively patterned to expose a predetermined portion of the semiconductor substrate corresponding to the high voltage device region, thereby forming a first gate insulating film on the corresponding region. By removing the residual insulating film and forming a second gate insulating film in the low voltage device region by using a thermal oxidation process, it is possible to minimize the exposure of the semiconductor substrate to suppress damage to the semiconductor substrate.
이에 따라, 공정 단순화 및 반도체 소자의 전기적 특성을 향상시킬 수 있게 된다. Accordingly, it is possible to simplify the process and improve the electrical characteristics of the semiconductor device.
도 1a 내지 1d는 종래 기술에 따른 듀얼 게이트형 반도체 소자의 게이트 절연막 형성 방법을 설명하기 위한 공정 단면도.1A to 1D are cross-sectional views illustrating a method of forming a gate insulating film of a dual gate type semiconductor device according to the prior art.
도 2a 내지 2e는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도.2A to 2E are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with the present invention.
<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing
201 : 기판 202 : 버퍼 산화막201: substrate 202: buffer oxide film
203 : 질화막 206a : 소자분리막203: nitride film 206a: device isolation film
207 : 제 1 게이트 절연막207: first gate insulating film
Claims (6)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030064913A KR20050028572A (en) | 2003-09-18 | 2003-09-18 | Method for fabricating semiconductor device |
| US10/944,115 US20050074947A1 (en) | 2003-09-18 | 2004-09-17 | Methods for fabricating semiconductor devices |
| US12/131,016 US20080227265A1 (en) | 2003-09-18 | 2008-05-30 | Methods for Fabricating Semiconductor Devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030064913A KR20050028572A (en) | 2003-09-18 | 2003-09-18 | Method for fabricating semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050028572A true KR20050028572A (en) | 2005-03-23 |
Family
ID=37385493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030064913A KR20050028572A (en) | 2003-09-18 | 2003-09-18 | Method for fabricating semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050028572A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100667904B1 (en) * | 2005-10-28 | 2007-01-11 | 매그나칩 반도체 유한회사 | Method for forming dual gate oxide in semiconductor device |
-
2003
- 2003-09-18 KR KR1020030064913A patent/KR20050028572A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100667904B1 (en) * | 2005-10-28 | 2007-01-11 | 매그나칩 반도체 유한회사 | Method for forming dual gate oxide in semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100238244B1 (en) | Method of trench isolation | |
| US6200834B1 (en) | Process for fabricating two different gate dielectric thicknesses using a polysilicon mask and chemical mechanical polishing (CMP) planarization | |
| US6071792A (en) | Methods of forming shallow trench isolation regions using plasma deposition techniques | |
| US8673788B2 (en) | Method of forming a layer on a semiconductor substrate having a plurality of trenches | |
| US6511887B1 (en) | Method for making FET gate oxides with different thicknesses using a thin silicon nitride layer and a single oxidation step | |
| KR100503746B1 (en) | Method for fabricating semiconductor device | |
| US20090098702A1 (en) | Method to Form CMOS Circuits Using Optimized Sidewalls | |
| US6184116B1 (en) | Method to fabricate the MOS gate | |
| US20040048442A1 (en) | Method of forming shallow trench isolation in a semiconductor substrate | |
| US20080227265A1 (en) | Methods for Fabricating Semiconductor Devices | |
| KR100895825B1 (en) | Method for forming isolation layer in semiconductor device | |
| KR20050028572A (en) | Method for fabricating semiconductor device | |
| KR100492629B1 (en) | Method for fabricating semiconductor device | |
| US20040048443A1 (en) | Method of forming shallow trench isolation in a semiconductor substrate | |
| US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
| US7981800B1 (en) | Shallow trench isolation structures and methods for forming the same | |
| JP3053009B2 (en) | Method for manufacturing semiconductor device | |
| KR100342392B1 (en) | a method of forming a gate of a semiconductor device | |
| KR100954418B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR100511896B1 (en) | Method of manufacturing soi substrate | |
| KR20030050435A (en) | Method for forming isolation of semiconductor device | |
| KR20100032039A (en) | Method for manufacturing shallow trench isolation of semiconductor device | |
| JPH07135308A (en) | Fabrication of semiconductor device | |
| US20090263960A1 (en) | Semiconductor device with recess gate and method of fabricating the same | |
| KR20040048504A (en) | Method of manufacturing a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20051117 Effective date: 20061123 Free format text: TRIAL NUMBER: 2005101007866; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20051117 Effective date: 20061123 |