KR100492629B1 - Method for fabricating semiconductor device - Google Patents
Method for fabricating semiconductor device Download PDFInfo
- Publication number
- KR100492629B1 KR100492629B1 KR10-2003-0064915A KR20030064915A KR100492629B1 KR 100492629 B1 KR100492629 B1 KR 100492629B1 KR 20030064915 A KR20030064915 A KR 20030064915A KR 100492629 B1 KR100492629 B1 KR 100492629B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gate insulating
- substrate
- voltage device
- device region
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Abstract
본 발명은 듀얼 게이트형 반도체 소자의 게이트 절연막 형성시 기판 손상을 최소화함과 동시에 게이트 절연막의 유전율을 향상시킬 수 있는 반도체 소자의 제조방법에 관한 것으로서,The present invention relates to a method of manufacturing a semiconductor device capable of minimizing substrate damage and increasing the dielectric constant of a gate insulating film when forming a gate insulating film of a dual gate type semiconductor device.
본 발명에 따른 반도체 소자의 제조방법은 고전압 소자 영역과 저전압 소자 영역으로 구분되는 반도체 기판 상에 산화막 및 질화막을 순차적으로 형성하는 단계;와, 상기 산화막 및 질화막을 선택적으로 패터닝한 다음 상기 반도체 기판의 소정 영역을 식각하여 트렌치를 형성하는 단계;와, 상기 트렌치를 포함한 기판 전면 상에 소자분리막 형성용 산화막을 적층시킨 후 평탄화하여 소자분리막을 형성하는 단계;와, 상기 기판 상에 소정 두께로 잔존하는 질화막을 포함한 기판 전면에 질소 이온을 주입하는 단계;와, 상기 고전압 소자 영역 상에 잔존하는 질화막 및 산화막을 제거하는 단계;와, 상기 기판 전면 상에 질소 이온을 주입하는 단계;와, 상기 고전압 소자 영역의 반도체 기판 상에 제 1 게이트 절연막을 형성하는 단계;와, 상기 저전압 소자 영역 상에 잔존하는 질화막 및 산화막을 제거하는 단계;와, 상기 저전압 소자 영역의 반도체 기판 상에 제 2 게이트 절연막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.A method of manufacturing a semiconductor device according to the present invention includes the steps of sequentially forming an oxide film and a nitride film on a semiconductor substrate divided into a high voltage device region and a low voltage device region; and selectively patterning the oxide film and the nitride film and then Forming a trench by etching a predetermined region; and forming an isolation layer by stacking an oxide film for forming an isolation layer on the entire surface of the substrate including the trench and then planarizing the oxide isolation layer; Implanting nitrogen ions into the entire surface of the substrate including a nitride film; and removing the nitride film and the oxide film remaining on the high voltage device region; and implanting nitrogen ions onto the entire surface of the substrate; and Forming a first gate insulating film on a semiconductor substrate in a region; and the low voltage device region And removing a nitride film and an oxide film remaining on the substrate; and forming a second gate insulating film on the semiconductor substrate in the low voltage device region.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는 듀얼 게이트형 반도체 소자의 게이트 절연막 형성시 기판 손상을 최소화함과 동시에 게이트 절연막의 유전율을 향상시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device capable of minimizing substrate damage and improving the dielectric constant of a gate insulating film when forming a gate insulating film of a dual gate type semiconductor device. .
반도체 소자에서 현재 양산중인 CMOS(Complementary Metal Oxide Semiconductor)의 게이트 절연막으로는 열산화막(Thermal Oxide), 급속 열성장 실리콘 산화막을 사용하고 있다. 최근, 디자인 룰(Design rule)이 감소함에 따라 게이트 절연막의 두께는 실리콘 산화막의 직접 터널링의 한계가 되는 25∼30Å 이하로 줄어드는 추세에 있다. 그러나, 고집적화가 진행됨에 따라 게이트 절연막의 두께를 감소시킬 경우 직접 터널링에 의한 오프-전류(Off current)의 증가로 인해 소자의 정적 전력 소모(Static power consumption)가 증가하여 소자 동작에 나쁜 영향을 미치게 된다. Thermal oxide films and rapid thermal growth silicon oxide films are used as gate insulating films of CMOS (Complementary Metal Oxide Semiconductor), which are currently in mass production in semiconductor devices. Recently, as the design rule decreases, the thickness of the gate insulating film tends to decrease to 25 to 30 GPa or less, which is a limit of direct tunneling of the silicon oxide film. However, as the integration increases, decreasing the thickness of the gate insulating layer increases static power consumption of the device due to an increase in off current due to direct tunneling, which adversely affects device operation. do.
한편, 티에프티 엘시디(TFT-LCD) 또는 휴대용 디스플레이 장치의 디스플레이 패널에 필수적으로 사용되는 구동 직접회로 (Driver IC) 등에서는 하나의 동일한 반도체 기판에 고전압 소자와 저전압 소자가 함께 형성되는 이른바 듀얼 게이트형 반도체 소자가 사용된다. 상기 듀얼 게이트형 반도체 소자에 형성되는 게이트 절연막은 고전압 소자 영역과 저전압 소자 영역에 따라 게이트 절연막의 두께가 다르게 적용된다.On the other hand, in the driver IC, which is essentially used for the TFT-LCD or display panel of a portable display device, a so-called dual gate type in which a high voltage element and a low voltage element are formed together on the same semiconductor substrate. Semiconductor elements are used. The gate insulating film formed on the dual gate type semiconductor device has a different thickness of the gate insulating film according to a high voltage device region and a low voltage device region.
종래의 듀얼 게이트형 반도체 소자에 적용되는 게이트 절연막의 형성 방법을 도면을 참조하여 설명하면 다음과 같다.A method of forming a gate insulating film applied to a conventional dual gate type semiconductor device will be described below with reference to the accompanying drawings.
먼저, 도 1a에 도시한 바와 같이 상기 반도체 기판(101)을 고전압 소자 영역과 저전압 소자 영역으로 구분한다. 이어, 트렌치(104)를 형성하기 위해 상기 고전압 소자 영역과 저전압 소자 영역을 포함한 반도체 기판(101) 전면 상에 식각 마스크층으로서 사용할 절연막을 적층한다. 상기 절연막은 통상적으로 산화막(102), 질화막(103) 등으로 구성된다. First, as shown in FIG. 1A, the semiconductor substrate 101 is divided into a high voltage device region and a low voltage device region. Subsequently, an insulating film to be used as an etching mask layer is stacked on the entire surface of the semiconductor substrate 101 including the high voltage device region and the low voltage device region to form the trench 104. The insulating film is usually composed of an oxide film 102, a nitride film 103, and the like.
상기 절연막이 형성된 상태에서 포토리소그래피 공정을 이용하여 상기 절연막 및 반도체 기판의 소정 부위를 식각하기 위한 마스크 패턴(도시하지 않음)을 형성하고, 형성된 마스크 패턴을 이용하여 상기 절연막 및 반도체 기판의 소정 두께만큼을 선택적으로 식각하여 트렌치(104)를 형성한다. In the state where the insulating film is formed, a mask pattern (not shown) for etching a predetermined portion of the insulating film and the semiconductor substrate is formed by using a photolithography process, and the predetermined thickness of the insulating film and the semiconductor substrate is formed using the formed mask pattern. Is selectively etched to form trenches 104.
상기 트렌치(104)를 형성한 상태에서, 도 1b에 도시한 바와 같이 상기 트렌치(104)를 충분히 채우도록 소자분리막 형성용 절연막 예를 들어, 산화막을 기판 전면에 적층시킨 다음, 상기 소자분리막 형성용 절연막을 화학기계적 연마(Chemical Mechanical Polishing, CMP) 공정이나 에치백(etch back) 공정을 이용하여 상기 반도체 기판의 표면에 평탄화시킨다. 이로써, 소자분리막(105)이 완성된다.In the state where the trench 104 is formed, as shown in FIG. 1B, an insulating film for forming an isolation layer, for example, an oxide film is laminated on the entire surface of the substrate to sufficiently fill the trench 104, and then the formation of the isolation layer is performed. The insulating film is planarized on the surface of the semiconductor substrate by using a chemical mechanical polishing (CMP) process or an etch back process. As a result, the device isolation film 105 is completed.
반도체 기판 상에 소자분리막(105)이 형성된 상태에서 상기 고전압 소자 영역 및 저전압 소자 영역 상에 게이트 절연막을 형성하는 공정을 진행한다.In the state where the device isolation layer 105 is formed on the semiconductor substrate, a process of forming a gate insulating layer on the high voltage device region and the low voltage device region is performed.
도 1c를 참조하면, 열산화 공정을 통하여 상기 기판 전면 상에 고전압 소자를 위한 게이트 절연막 즉, 산화막 재질의 제 1 게이트 절연막(106)을 형성시킨다. 그런 다음, 상기 저전압 소자 영역 상에 형성된 제 1 게이트 절연막을 포토리소그래피 공정을 이용하여 제거한다. 이 때, 상기 제 1 게이트 절연막(106)은 50∼150Å 정도이며, 상기 제 1 게이트 절연막은 질소분위기 하에서 공정을 진행하여 상기 제 1 게이트 절연막이 산화질화막 재질로 이루어지도록 한다. Referring to FIG. 1C, a gate insulating film for a high voltage device, that is, a first gate insulating film 106 made of an oxide film is formed on the entire surface of the substrate through a thermal oxidation process. Then, the first gate insulating film formed on the low voltage device region is removed using a photolithography process. In this case, the first gate insulating film 106 is about 50 to 150 kV, and the first gate insulating film is processed under a nitrogen atmosphere so that the first gate insulating film is made of an oxynitride material.
이어, 도 1d를 참조하면, 상기 제 1 게이트 절연막(106) 형성시와 마찬가지로 열산화 공정을 이용하여 상기 기판(101) 전면 상에 저전압 소자를 위한 게이트 절연막 즉, 산화막 재질의 제 2 게이트 절연막(107)을 형성시킨다. 이 때, 고전압 소자 영역에는 제 1 게이트 절연막(106)이 이미 형성되어 있기 때문에 상기 제 2 게이트 절연막(107)은 저전압 소자 영역에만 형성된다. 상기 제 2 게이트 절연막은 제 1 게이트 절연막 형성시와 마찬가지로 질소 분위기 하에서 형성되며 그 두께는 20∼30Å 정도이다.Next, referring to FIG. 1D, the gate insulating film for the low voltage device, that is, the second gate insulating film made of oxide material, is formed on the entire surface of the substrate 101 using the thermal oxidation process as in the case of forming the first gate insulating film 106. 107). At this time, since the first gate insulating film 106 is already formed in the high voltage device region, the second gate insulating film 107 is formed only in the low voltage device region. The second gate insulating film is formed under a nitrogen atmosphere as in the case of forming the first gate insulating film and has a thickness of about 20 to 30 kPa.
상기와 같은 공정을 통해 고전압 소자 영역 및 저전압 소자 영역에 각각 제 1 게이트 절연막(106)과 제 2 게이트 절연막(107)이 형성된다.Through the above process, the first gate insulating layer 106 and the second gate insulating layer 107 are formed in the high voltage device region and the low voltage device region, respectively.
종래 기술에 있어서, 트렌치를 형성하기 위하여 사용되었던 산화막과 질화막으로 이루어지는 절연막이 소자분리막 형성 후 기판 전면 상에서 완전히 식각 제거되어 반도체 기판 전면이 노출되고 이어, 제 1 게이트 절연막의 적층 후 고전압 소자 영역에만 선택적 형성되도록 저전압 소자 영역의 제 1 게이트 절연막을 식각 제거함으로써 재차 반도체 기판이 노출된다. 이에 따라 반복적인 식각 공정에 의해 상기 반도체 기판 표면의 손상을 유발시켜 문턱조절용 이온이 유실되는 등의 문제와 소자분리막의 에지 부분의 부분적으로 유실되어 누설 전류를 야기하는 등의 되는 문제점이 있다.In the prior art, an insulating film made of an oxide film and a nitride film used to form a trench is completely etched away from the front surface of the substrate after forming the device isolation film to expose the entire surface of the semiconductor substrate. The semiconductor substrate is exposed again by etching away the first gate insulating layer of the low voltage element region so as to form. Accordingly, there is a problem of causing damage to the surface of the semiconductor substrate by a repetitive etching process, such as loss of threshold ions and partial loss of edge portions of the device isolation layer, resulting in leakage current.
또한, 상기 제 1 게이트 절연막 및 제 2 게이트 절연막의 유전율을 높이기 위해 일산화질소(NO) 분위기 하에서 열산화 공정을 진행하여 게이트 절연막의 재질을 산화질화막으로 유도하였으나, 상기 제 1 및 제 2 게이트 절연막 내에 실질적으로 침입되어 질화막이 되는 비율이 저조하였다.In addition, in order to increase the dielectric constant of the first gate insulating film and the second gate insulating film, a thermal oxidation process was performed in a nitrogen monoxide (NO) atmosphere to induce the material of the gate insulating film into the oxynitride film, but the first and second gate insulating films The rate of intrusion into the nitride film was low.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 듀얼 게이트형 반도체 소자의 게이트 절연막 형성시 기판 손상을 최소화함과 동시에 게이트 절연막의 유전율을 향상시킬 수 있는 반도체 소자의 제조방법을 제공하는데 목적이 있다. Disclosure of Invention The present invention has been made to solve the above problems, and an object of the present invention is to provide a method of manufacturing a semiconductor device capable of minimizing substrate damage and improving the dielectric constant of a gate insulating film when forming a gate insulating film of a dual gate type semiconductor device. There is this.
상기의 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 고전압 소자 영역과 저전압 소자 영역으로 구분되는 반도체 기판 상에 산화막 및 질화막을 순차적으로 형성하는 단계;와, 상기 산화막 및 질화막을 선택적으로 패터닝한 다음 상기 반도체 기판의 소정 영역을 식각하여 트렌치를 형성하는 단계;와, 상기 트렌치를 포함한 기판 전면 상에 소자분리막 형성용 산화막을 적층시킨 후 평탄화하여 소자분리막을 형성하는 단계;와, 상기 기판 상에 소정 두께로 잔존하는 질화막을 포함한 기판 전면에 질소 이온을 주입하는 단계;와, 상기 고전압 소자 영역 상에 잔존하는 질화막 및 산화막을 제거하는 단계;와, 상기 기판 전면 상에 질소 이온을 주입하는 단계;와, 상기 고전압 소자 영역의 반도체 기판 상에 제 1 게이트 절연막을 형성하는 단계;와, 상기 저전압 소자 영역 상에 잔존하는 질화막 및 산화막을 제거하는 단계;와, 상기 저전압 소자 영역의 반도체 기판 상에 제 2 게이트 절연막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.A semiconductor device manufacturing method of the present invention for achieving the above object comprises the steps of sequentially forming an oxide film and a nitride film on a semiconductor substrate divided into a high voltage device region and a low voltage device region; and selectively patterning the oxide film and the nitride film And etching a predetermined region of the semiconductor substrate to form a trench; stacking an oxide film for forming an isolation layer on the entire surface of the substrate including the trench and then planarizing to form an isolation layer; and Injecting nitrogen ions into the entire surface of the substrate including a nitride film remaining at a predetermined thickness in the substrate; and removing the nitride film and the oxide film remaining on the high voltage device region; and implanting nitrogen ions into the entire surface of the substrate. And forming a first gate insulating film on the semiconductor substrate in the high voltage device region. And removing a nitride film and an oxide film remaining on the low voltage device region, and forming a second gate insulating film on the semiconductor substrate of the low voltage device region.
바람직하게는, 상기 산화막 및 질화막은 각각 40∼150Å, 600∼1500Å의 두께로 형성한다.Preferably, the oxide film and the nitride film are formed to have a thickness of 40 to 150 kPa and 600 to 1500 kPa, respectively.
바람직하게는, 고전압 소자 영역 및 저전압 소자 영역 상에 잔존하는 산화막 및 질화막을 제거하는 단계는, 초순수와 인산의 혼합 용액을 이용하여 상기 질화막을 습식 식각하는 과정과, 희석 불산을 이용하여 상기 산화막을 제거하는 과정으로 구성된다.Preferably, the removing of the oxide film and the nitride film remaining on the high voltage device region and the low voltage device region includes wet etching the nitride film using a mixed solution of ultrapure water and phosphoric acid, and diluting the oxide film using dilute hydrofluoric acid. It consists of the process of removal.
바람직하게는, 제 1 게이트 절연막과 제 2 게이트 절연막은 각각 50∼150Å와 20∼30Å의 두께로 형성한다.Preferably, the first gate insulating film and the second gate insulating film are formed to have a thickness of 50 to 150 GPa and 20 to 30 GPa, respectively.
바람직하게는, 상기 제 1 게이트 절연막은 850∼900℃의 온도와 일산화질소(NO) 분위기 하에서 15∼30분 정도 기판을 열처리하여 형성한다.Preferably, the first gate insulating film is formed by heat-treating the substrate for about 15 to 30 minutes at a temperature of 850 to 900 ° C. and a nitrogen monoxide (NO) atmosphere.
바람직하게는, 상기 제 2 게이트 절연막은 850∼900℃의 온도와 일산화질소(NO) 분위기 하에서 5∼15분 정도 기판을 열처리하여 형성한다.Preferably, the second gate insulating film is formed by heat-treating the substrate for about 5 to 15 minutes at a temperature of 850 to 900 ° C. and nitrogen monoxide (NO) atmosphere.
바람직하게는, 상기 잔존하는 질화막을 포함한 기판 전면 상에 주입되는 질소 이온은, 5∼20KeV의 에너지와 1E13∼14 ions/cm2 의 농도로 주입될 수 있다.Preferably, the nitrogen ions implanted on the entire surface of the substrate including the remaining nitride film may be implanted at an energy of 5 to 20 KeV and a concentration of 1E13 to 14 ions / cm 2 .
본 발명의 특징에 따르면, 소자분리막의 형성 완료 후 트렌치 형성에 이용되었던 산화막 및 질화막으로 이루어지는 절연막을 선택적으로 패터닝하여 고전압 소자 영역에 상응하는 반도체 기판의 소정 부위를 드러나도록 하여 해당 부위에 제 1 게이트 절연막을 형성하고 이어, 상기 잔류 절연막을 제거한 다음 열산화 공정을 이용하여 저전압 소자 영역에 제 2 게이트 절연막을 형성함으로써 반도체 기판의 노출을 최소화하여 반도체 기판의 손상을 억제할 수 있게 된다. 또한, 게이트 절연막의 형성 전에 잔존하는 질화막을 포함한 기판 전면을 대상으로 질소 이온을 주입함으로써 후속의 공정으로 형성되는 게이트 절연막 내에 질소 성분을 높임으로써 게이트 절연막의 유전율을 높일 수 있게 된다.According to a feature of the present invention, after the formation of the device isolation film, an insulating film made of an oxide film and a nitride film used for trench formation is selectively patterned so that a predetermined portion of the semiconductor substrate corresponding to the high voltage device region is exposed to expose the first gate to the corresponding region. By forming an insulating film, and then removing the residual insulating film and forming a second gate insulating film in the low voltage device region using a thermal oxidation process, it is possible to minimize the exposure of the semiconductor substrate to suppress damage to the semiconductor substrate. In addition, by injecting nitrogen ions into the entire surface of the substrate including the nitride film remaining before the gate insulating film is formed, the dielectric constant of the gate insulating film can be increased by increasing the nitrogen component in the gate insulating film formed by a subsequent process.
이하, 도면을 참조하여 본 발명에 따른 반도체 소자의 제조방법을 상세히 설명하기로 한다. 도 2a 내지 2e는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도이다.Hereinafter, a method of manufacturing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings. 2A to 2E are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention.
먼저, 도 2a에 도시한 바와 같이 고전압 소자 영역과 저전압 소자 영역으로 정의되는 반도체 기판(201)을 준비한다. 열산화 공정을 이용하여 상기 반도체 기판(201) 표면 상에 산화막(202)을 형성한다. 이어, 상기 산화막(202)을 포함한 기판 전면에 화학기상증착 공정 등을 이용하여 질화막(203)을 형성한다. 상기 산화막(202) 및 질화막(203)은 후속의 트렌치를 형성하기 위한 식각 마스크의 역할을 수행하며 상기 산화막(202)은 40∼150Å, 상기 질화막(203)은 600∼1500Å의 두께로 형성한다.First, as shown in FIG. 2A, a semiconductor substrate 201 is defined, which is defined as a high voltage element region and a low voltage element region. An oxide film 202 is formed on the surface of the semiconductor substrate 201 using a thermal oxidation process. Next, the nitride film 203 is formed on the entire surface of the substrate including the oxide film 202 by using a chemical vapor deposition process. The oxide film 202 and the nitride film 203 serve as an etching mask for forming subsequent trenches, and the oxide film 202 is formed to have a thickness of 40 to 150 kV and the nitride film 203 is 600 to 1500 mW.
반도체 기판(201) 상에 산화막(202) 및 질화막(203)이 순차적으로 형성된 상태에서, 상기 질화막(203) 상에 감광막을 도포하고 포토리소그래피 공정을 이용하여 선택적으로 패터닝하여 상기 산화막 및 질화막의 소정 부위 즉, 트렌치가 형성될 영역에 상응하는 부위에만 남도록 마스크 패턴(204)을 형성한다. 상기 마스크 패턴(204)을 이용하여 노출된 영역의 상기 질화막(202) 및 산화막(203)을 식각하여 제거하고, 상기 질화막 및 산화막의 제거에 따라 노출된 반도체 기판(201)을 소정 두께만큼 식각하여 제거한다. 이에 따라, 상기 반도체 기판에 트렌치(205)가 형성된다.In the state where the oxide film 202 and the nitride film 203 are sequentially formed on the semiconductor substrate 201, a photosensitive film is coated on the nitride film 203 and selectively patterned by using a photolithography process to predetermined the oxide film and the nitride film. The mask pattern 204 is formed so as to remain only in the region corresponding to the region, that is, the region where the trench is to be formed. The nitride layer 202 and the oxide layer 203 in the exposed region are etched and removed by using the mask pattern 204, and the exposed semiconductor substrate 201 is etched by a predetermined thickness by removing the nitride layer and the oxide layer. Remove As a result, a trench 205 is formed in the semiconductor substrate.
이와 같은 상태에서, 도 2b를 참조하면 상기 마스크 패턴(204)을 제거한 다음, 상기 트렌치(205)를 충분히 매립하도록 소자분리막 형성용 절연막(206) 예를 들어, 산화막 등을 기판 전면 상에 적층시킨다. 이어, 도 2c에 도시한 바와 같이 상기 소자분리막 형성용 절연막(206)을 화학기계적 연마 공정을 통해 상기 반도체 기판의 표면에 평탄화시킨다. 이로써 상기 반도체 기판(201) 상에 소자분리막(206a)이 형성되는데, 이 때 상기 소자분리막(206a)은 도면에 나타낸 바와 같이 그 표면의 위치가 반도체 기판의 표면과 정확히 일치하지 않는다. 즉, 화학기계적 연마 공정을 통해 상기 소자분리막 형성용 절연막 및 질화막을 연마하여 제거하였으나 화학기계적 연마 공정 완료 후 기판 표면 상에는 소정 두께의 질화막(203)이 그 아래의 산화막(202)과 함께 잔존하게 된다. 본 발명은 상기 잔존하는 소정 두께의 질화막(203)을 이용함에 특징이 있다.In this state, referring to FIG. 2B, the mask pattern 204 is removed, and then an insulating film for forming an isolation layer 206, for example, an oxide film or the like, is sufficiently stacked to fill the trench 205. . Subsequently, as shown in FIG. 2C, the insulating film 206 for forming the device isolation film is planarized on the surface of the semiconductor substrate through a chemical mechanical polishing process. As a result, the device isolation film 206a is formed on the semiconductor substrate 201, and the location of the device isolation film 206a does not exactly match the surface of the semiconductor substrate as shown in the drawing. That is, the insulating film and nitride film for forming the device isolation film are polished and removed through a chemical mechanical polishing process, but after completion of the chemical mechanical polishing process, the nitride film 203 having a predetermined thickness remains on the substrate surface together with the oxide film 202 below. . The present invention is characterized by using the nitride film 203 having the predetermined thickness remaining.
상기와 같이 기판 표면에 소정 두께의 질화막이 잔존하는 상태에서 기판 전면을 대상으로 질소 이온 주입 공정을 실시하여 상기 반도체 기판(201) 표면 근처에 질소 이온 주입층(209)을 형성시킨다. 상기 주입된 질소 이온은 기판 표면 상에 주입되어 후속의 게이트 절연막 형성을 위한 열산화 공정시 기판 표면과 반응하여 게이트 절연막 내에 질소 성분을 높이기 위함이다. 구체적으로, 상기 질소 이온은 5∼20KeV의 에너지와 1E13∼14 ions/cm2 의 농도로 주입된다.As described above, in the state where the nitride film having a predetermined thickness remains on the substrate surface, a nitrogen ion implantation process is performed on the entire surface of the substrate to form the nitrogen ion implantation layer 209 near the surface of the semiconductor substrate 201. The implanted nitrogen ions are implanted on the surface of the substrate to react with the surface of the substrate during the subsequent thermal oxidation process for forming the gate insulating film to increase the nitrogen component in the gate insulating film. Specifically, the nitrogen ion is implanted at an energy of 5 to 20 KeV and a concentration of 1E13 to 14 ions / cm 2 .
한편 전술한 바와 같이, 상기 반도체 기판은 고전압 소자 영역과 저전압 소자 영역으로 구분되어 있는데, 도 2d에 도시한 바와 같이 포토리소그래피 공정 및 식각 공정을 이용하여 상기 고전압 소자 영역 상에 잔존하는 질화막(203) 및 산화막(202)을 제거한다. 여기서, 상기 질화막(203)의 제거는 초순수와 인산(H3PO4)의 혼합 용액을 이용하여 습식 식각하여 제거하고, 상기 산화막(202)의 제거는 희석 불산(DHF, Dilute HF)을 이용하여 제거한다.Meanwhile, as described above, the semiconductor substrate is divided into a high voltage device region and a low voltage device region, and the nitride film 203 remaining on the high voltage device region using a photolithography process and an etching process as shown in FIG. 2D. And the oxide film 202 is removed. Here, the nitride layer 203 is removed by wet etching using a mixed solution of ultrapure water and phosphoric acid (H 3 PO 4 ), and the oxide layer 202 is removed using dilute hydrofluoric acid (DHF, Dilute HF). Remove
그런 다음, 열산화 공정을 이용하여 상기 고전압 소자 영역에 제 1 게이트 절연막(207)을 형성시킨다. 이 때, 상기 열산화 공정은 850∼900℃의 온도에서 질소 분위기 예를 들어, 일산화질소(NO) 분위기 하에서 15∼30분 동안 실시한다. 이와 같은 열산화 공정을 통해 상기 고전압 소자 영역에는 50∼150Å 정도 두께의 제 1 게이트 절연막(207)이 형성된다. 또한, 이전의 공정으로 주입된 질소 이온이 본 단계의 열산화 공정에서 기판과 반응하여 상기 게이트 절연막의 재질을 산화질화막으로 만든다.Thereafter, a first gate insulating layer 207 is formed in the high voltage device region using a thermal oxidation process. At this time, the thermal oxidation process is carried out at a temperature of 850 ~ 900 ℃ for 15-30 minutes in a nitrogen atmosphere, for example, nitrogen monoxide (NO) atmosphere. Through the thermal oxidation process, the first gate insulating layer 207 having a thickness of about 50 to 150 kV is formed in the high voltage device region. In addition, nitrogen ions implanted in the previous process react with the substrate in the thermal oxidation process of the present step to make the material of the gate insulating film into an oxynitride film.
제 1 게이트 절연막(207)이 형성된 상태에서 도 2e를 참조하면, 상기 저전압 소자 영역 상에 잔류하는 질화막(203) 및 산화막(202)을 포토리소그래피 공정 및 식각 공정을 이용하여 제거한다. 상기 질화막 및 산화막의 제거는 상기 고전압 소자 영역 상에 잔존하는 질화막 및 산화막의 제조 공정을 이용한다.Referring to FIG. 2E while the first gate insulating layer 207 is formed, the nitride film 203 and the oxide film 202 remaining on the low voltage device region are removed using a photolithography process and an etching process. The removal of the nitride film and the oxide film uses a manufacturing process of the nitride film and the oxide film remaining on the high voltage device region.
상기 저전압 소자 영역 상에 잔류하는 질화막 및 산화막을 제거한 다음, 열산화 공정을 이용하여 상기 저전압 소자 영역에 제 2 게이트 절연막(208)을 형성시킨다. 이 때, 상기 열산화 공정은 850∼900℃의 온도에서 질소 분위기 예를 들어, 일산화질소(NO) 분위기 하에서 5∼15분 동안 실시한다. 이와 같은 열산화 공정을 통해 상기 고전압 소자 영역에는 20∼30Å 정도 두께의 제 2 게이트 절연막(208)이 형성된다. 본 단계 역시 상기 제 1 게이트 절연막 형성시와 마찬가지로 상기 저전압 소자 영역의 반도체 기판 표면에 주입되어 있는 질소 이온이 기판과 반응하여 제 2 게이트 절연막의 재질을 산화질화막으로 형성시킨다.After removing the nitride film and the oxide film remaining on the low voltage device region, a second gate insulating layer 208 is formed in the low voltage device region using a thermal oxidation process. At this time, the thermal oxidation process is carried out at a temperature of 850 ~ 900 ℃ for 5-15 minutes in a nitrogen atmosphere, for example, nitrogen monoxide (NO) atmosphere. Through the thermal oxidation process, the second gate insulating layer 208 having a thickness of about 20 to 30 kV is formed in the high voltage device region. In this step, as in the case of forming the first gate insulating film, nitrogen ions injected into the surface of the semiconductor substrate in the low voltage device region react with the substrate to form a material of the second gate insulating film as an oxynitride film.
본 발명에 따른 반도체 소자의 제조방법은 다음과 같은 효과가 있다.The method of manufacturing a semiconductor device according to the present invention has the following effects.
소자분리막의 형성 완료 후 트렌치 형성에 이용되었던 산화막 및 질화막으로 이루어지는 절연막을 선택적으로 패터닝하여 고전압 소자 영역에 상응하는 반도체 기판의 소정 부위를 드러나도록 하여 해당 부위에 제 1 게이트 절연막을 형성하고 이어, 상기 잔류 절연막을 제거한 다음 열산화 공정을 이용하여 저전압 소자 영역에 제 2 게이트 절연막을 형성함으로써 반도체 기판의 노출을 최소화하여 반도체 기판의 손상을 억제할 수 있게 된다. After the formation of the device isolation film, the insulating film made of the oxide film and the nitride film used for the trench formation is selectively patterned to expose a predetermined portion of the semiconductor substrate corresponding to the high voltage device region, thereby forming a first gate insulating film on the corresponding region. By removing the residual insulating film and forming a second gate insulating film in the low voltage device region using a thermal oxidation process, it is possible to minimize the exposure of the semiconductor substrate to suppress damage to the semiconductor substrate.
또한, 게이트 절연막의 형성 전에 기판 전면을 대상으로 질소 이온을 주입함으로써 후속의 공정으로 형성되는 게이트 절연막 내에 질소 성분을 높임으로써 게이트 절연막의 유전율을 높일 수 있게 된다. 이에 따라, 공정 단순화 및 반도체 소자의 전기적 특성을 향상시킬 수 있게 된다. In addition, by injecting nitrogen ions into the entire surface of the substrate before the gate insulating film is formed, the dielectric constant of the gate insulating film can be increased by increasing the nitrogen component in the gate insulating film formed by a subsequent process. Accordingly, it is possible to simplify the process and improve the electrical characteristics of the semiconductor device.
도 1a 내지 1d는 종래 기술에 따른 듀얼 게이트형 반도체 소자의 게이트 절연막 형성 방법을 설명하기 위한 공정 단면도.1A to 1D are cross-sectional views illustrating a method of forming a gate insulating film of a dual gate type semiconductor device according to the prior art.
도 2a 내지 2e는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도.2A to 2E are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with the present invention.
<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing
201 : 기판 202 : 산화막201: substrate 202: oxide film
203 : 질화막 206a : 소자분리막203: nitride film 206a: device isolation film
209 : 질소 이온 주입층209: nitrogen ion implantation layer
Claims (7)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0064915A KR100492629B1 (en) | 2003-09-18 | 2003-09-18 | Method for fabricating semiconductor device |
| US10/944,115 US20050074947A1 (en) | 2003-09-18 | 2004-09-17 | Methods for fabricating semiconductor devices |
| US12/131,016 US20080227265A1 (en) | 2003-09-18 | 2008-05-30 | Methods for Fabricating Semiconductor Devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0064915A KR100492629B1 (en) | 2003-09-18 | 2003-09-18 | Method for fabricating semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050028574A KR20050028574A (en) | 2005-03-23 |
| KR100492629B1 true KR100492629B1 (en) | 2005-06-03 |
Family
ID=37385495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0064915A KR100492629B1 (en) | 2003-09-18 | 2003-09-18 | Method for fabricating semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100492629B1 (en) |
-
2003
- 2003-09-18 KR KR10-2003-0064915A patent/KR100492629B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050028574A (en) | 2005-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100480897B1 (en) | Method for manufacturing STI of semiconductor device | |
| KR100238244B1 (en) | Method of trench isolation | |
| JP4633554B2 (en) | Method for manufacturing flash memory device | |
| KR100451513B1 (en) | Method of manufacture contact hole in semiconduct device | |
| US6511887B1 (en) | Method for making FET gate oxides with different thicknesses using a thin silicon nitride layer and a single oxidation step | |
| JP4944328B2 (en) | Method for manufacturing a semiconductor memory device comprising an antireflection film | |
| KR100503746B1 (en) | Method for fabricating semiconductor device | |
| US20080227265A1 (en) | Methods for Fabricating Semiconductor Devices | |
| KR100293453B1 (en) | How to Form Dual Gate Oxide | |
| JP4082280B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100492629B1 (en) | Method for fabricating semiconductor device | |
| US6281093B1 (en) | Method to reduce trench cone formation in the fabrication of shallow trench isolations | |
| KR100340867B1 (en) | Method for forming gate electrode of semiconductor device | |
| KR100427537B1 (en) | Method of forming a isolation layer in a semiconductor device and manufacturing a flash memory cell using the same | |
| KR20050028572A (en) | Method for fabricating semiconductor device | |
| US6664170B1 (en) | Method for forming device isolation layer of a semiconductor device | |
| KR100917106B1 (en) | Method for forming an isolation layer in semiconductor device | |
| KR100778877B1 (en) | Method for Fabricating of Semiconductor Device | |
| KR100940115B1 (en) | Method for forming gate of semiconductor device | |
| KR100503369B1 (en) | A method for manufacturing a semiconductor device with a buried channel | |
| KR100663609B1 (en) | Method for manufacturing isolation layer in semiconductor device | |
| KR100929063B1 (en) | Gate electrode formation method of semiconductor device | |
| KR100520512B1 (en) | Method for manufacturing semiconductor device with nitrogen implant | |
| JPH07135308A (en) | Fabrication of semiconductor device | |
| KR20040046514A (en) | Method for forming a isolation layer in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| N231 | Notification of change of applicant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120417 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |