KR20050024675A - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR20050024675A
KR20050024675A KR1020030060754A KR20030060754A KR20050024675A KR 20050024675 A KR20050024675 A KR 20050024675A KR 1020030060754 A KR1020030060754 A KR 1020030060754A KR 20030060754 A KR20030060754 A KR 20030060754A KR 20050024675 A KR20050024675 A KR 20050024675A
Authority
KR
South Korea
Prior art keywords
particle diameter
average particle
conductive particles
display panel
dielectric layer
Prior art date
Application number
KR1020030060754A
Other languages
English (en)
Inventor
홍종기
강태경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030060754A priority Critical patent/KR20050024675A/ko
Publication of KR20050024675A publication Critical patent/KR20050024675A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/26—Address electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/42—Fluorescent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은, 저항 및 에지컬 수치가 감소됨으로써 제조비용이 저감되고 성능이 향상되는 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명은:
상판과 하판을 구비한 플라즈마 디스플레이 패널에 있어서,
상기 상판은 전면기판, 상기 전면기판에 형성된 방전유지전극쌍들, 및 상기 방전유지전극쌍들을 덮고 있는 상측유전층을 구비하고,
상기 하판은 후면기판, 상기 후면기판에 상기 방전유지전극과 교차하도록 형성된 어드레스전극들, 상기 어드레스전극들을 덮고 있는 하측유전층, 상기 하측유전층 상에 형성된 격벽들, 및 상기 격벽에 의하여 한정되는 발광셀 내에 도포된 형광체를 구비하며,
상기 어드레스전극은 도전입자들 및 상기 도전입자들의 평균입경보다 작은 평균입경을 갖는 접착입자들을 구비한 것을 특징으로 하는 플라즈마 디스플레이 패널을 제공한다.

Description

플라즈마 디스플레이 패널{Plasma display panel}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 더 상세하게는 어드레스전극의 저항 및 에지컬이 감소됨으로써 제조비용이 저감되는 플라즈마 디스플레이 패널에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널(PDP; plasma display panel)은 발광셀 내에서 일어나는 기체방전에 의한 자외선으로 형광체를 여기시켜서 화상을 구현하는 표시장치로서, 고해상도의 대화면(大畵面) 구성이 가능하여 새로운 평판표시장치로서 각광받고 있다.
도 1 에는 종래의 플라즈마 디스플레이 패널의 하판의 단면이 도시되어 있다. 상기 하판은 후면기판(21), 상기 후면기판의 상면(21a)에 형성된 어드레스전극(22), 상기 어드레스전극을 덮고 있는 하측유전층(23), 상기 하층유전층 상에 소정의 패턴으로 형성된 격벽(24), 및 상기 하측유전층과 격벽이 한정하는 발광셀의 내면에 도포된 형광체(25)를 구비한다.
도 1 에 도시된 종래의 어드레스전극은 통상 은(Ag)로 형성된 도전입자(22a)와 상기 도전입자들을 접착시키고 통상 프리트(frit)로 형성되는 접착입자(22b)를 구비한다. 특히 종래의 경우에는 상기 도전입자와 접착입자의 평균입경이 각각 대략 5㎛이다.
그러나 이와 같이 도전입자와 접착입자의 평균입경이 각각 5㎛인 경우에는, 도전입자의 평균입경에 대한 접착입자의 평균입경의 비율(1:1)이 크고 또한 그 각각의 평균입경들 자체가 커서, 도전입자와 접착입자 간의 빈 공간인 홀(22c)이 크게 형성된다.
이와 같이 홀(22c)이 크게 형성되는 경우에는, 어드레스전극의 저항(길이가 530mm이고 두께(h2)가 7.5㎛이며 폭(w)이 177㎛인 어드레스전극의 저항이 50Ω)이 크게 되는데, 이와 같이 어드레스전극의 저항이 크면 바람직하지 않으므로 그 저항을 줄이기 위하여 어드레스전극의 두께를 두껍게 해야 한다.
그러나 어드레스전극의 두께를 두껍게 하면, 어드레스전극을 형성하는 데 소요되는 재료비용이 증가할 뿐만 아니라, 어드레스전극의 에지컬 현상(edge curl phenomenon ; 어드레스전극의 형성에 필요한 소성공정에 의하여 어드레스전극의 중앙부(C)가 양 측부(E)에 비하여 낮게 형성됨으로써 어드레스전극의 단면이 도 1 과 같이 오목하게되는 현상)이 심각해지는데, 그 에지컬 현상의 정도를 나차내는 에지컬 수치(상기 측부(E)의 두께(h2)에서 중앙부(C)의 두께(h1)를 뺀 값)가 4㎛에 달하게 된다.
상기와 같이 에지컬 수치가 크게 되면, 상기 어드레스전극을 덮는 하측유전층(23)의 상부(P1)도 어드레스전극의 중앙부를 따라서 오목하게 되는데, 이와 같이 어드레스전극 및 하측유전층이 오목한 형상을 갖게 되면 하측유전층(23)의 내전압(하측유전층의 두께가 15㎛인 경우에 그 내전압이 650V에 달한다)이 저하된다. 상기 내전압이 이와 같이 너무 낮게 되면 하측유전층이 파손될 수 있으므로, 하측유전층의 두께(h3)를 두껍게 해야 하는데, 이 경우에는 하측유전층의 재료비용이 증가하고 어드레스전압이 상승하게 되어 문제시된다.
본 발명은 상기와 같은 문제점을 해결하여, 저항 및 에지컬 수치가 감소됨으로써 제조비용이 저감되고 성능이 향상되는 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명은:
상판과 하판을 구비한 플라즈마 디스플레이 패널에 있어서,
상기 상판은 전면기판, 상기 전면기판에 형성된 방전유지전극쌍들, 및 상기 방전유지전극쌍들을 덮고 있는 상측유전층을 구비하고,
상기 하판은 후면기판, 상기 후면기판에 상기 방전유지전극과 교차하도록 형성된 어드레스전극들, 상기 어드레스전극들을 덮고 있는 하측유전층, 상기 하측유전층 상에 형성된 격벽들, 및 상기 격벽에 의하여 한정되는 발광셀 내에 도포된 형광체를 구비하며,
상기 어드레스전극은 도전입자들 및 상기 도전입자들의 평균입경보다 작은 평균입경을 갖는 접착입자들을 구비한 것을 특징으로 하는 플라즈마 디스플레이 패널을 제공한다.
상기 접착입자들의 평균입경은 도전입자들의 평균입경의 80% 미만인 것이 바람직하다.
상기 도전입자들은 은, 알루미늄, 또는 금으로 형성될 수 있고, 그 평균입경은 1㎛ 내지 5㎛ 일 수 있다.
상기 접착입자는 프리트로 형성될 수 있다.
상기 어드레스전극의 두께는 6.8㎛ 보다 얇은 것이 바람직하다.
상기 어드레스전극의 에지컬 수치는 3.1㎛ 보다 작은 것이 바람직하다.
이어서, 첨부된 도 2를 참조하여 본 발명에 따른 플라즈마 디스플레이 패널의 전체적인 구성에 대하여 상세히 설명한다.
본 발명에 따른 플라즈마 디스플레이 패널은 도 2 에 도시된 바와 같이 상판(10)과 하판(20)을 구비한다. 상기 상판(10)은 전면기판(11), 상기 전면기판의 하면(11a)에 형성된 방전유지전극쌍(12)들, 상기 방전유지전극쌍들을 덮고 있는 상측유전층(15), 및 상기 상측유전층을 덮고 있는 보호층(16)을 구비하고, 상기 하판(20)은 후면기판(21), 상기 후면기판의 상면(21a)에 상기 방전유지전극과 교차하도록 형성된 어드레스전극(22)들, 상기 어드레스전극들을 덮고 있는 하측유전층(23), 상기 하측유전층 상에 형성된 격벽(24)들, 및 상기 격벽에 의하여 한정되는 발광셀 내에 도포된 형광체(25R, 25G, 25B)를 구비한다.
상기 전면기판(11)은 유리를 주재료로 한 투명한 재료로 형성되는 것이 일반적이다.
본 실시예는 3전극 면방전 형태의 플라즈마 디스플레이 패널에 관한 것인바, 상기 방전유지전극쌍이라 함은 주방전을 일으키기 위하여 전면기판(11)에 형성된 한 쌍의 방전유지전극을 의미하고, 상기 전면기판에는 이러한 방전유지전극쌍이 소정의 간격으로 평행하게 배열되어 있다. 이 방전유지전극쌍 중 일 방전유지전극은 주사전극(13)이고, 다른 방전유지전극은 표시전극(14)이다.
상기 주사전극 및 표시전극 각각은 투명전극(13a, 14a) 및 버스전극(13b, 14b)을 구비하는 것이 일반적이나, 경우에 따라서 투명전극 없이 버스전극 만으로 주사전극과 표시전극이 구성될 수도 있다.
상기 투명전극(13a, 14a)은 방전을 일으킬 수 있는 도전체이면서 형광체로부터 방출되는 빛이 전면기판(11)으로 나아가는 것을 방해하지 않는 투명한 재료로 형성되는데, 이와 같은 재료로서는 ITO(indium tin oxide) 등이 있다. 그러나 상기 ITO와 같은 투명한 도전체는 일반적으로 그 저항이 크고, 따라서 투명전극으로만 방전유지전극을 형성하면 그 길이방향으로의 전압강하가 커서 구동전력이 많이 소비되고 응답속도가 늦어지는바, 이를 개선하기 위하여 상기 투명전극의 외측단부에는 도전성 금속으로 형성되는 버스전극(13b, 14b)이 형성된다. 투명전극이 없는 경우에는 전면기판의 하면(11a) 상에 직접 버스전극이 형성된다.
상기 버스전극은 도전성이 좋은 금속으로 형성되어야 하는바, 현재 도전성이 좋은 금속으로 알려진 금속들은 빛에 대해 투명하지 않다. 투명하지 않은 금속으로 상기 버스전극을 형성하는 경우에 있어서, 플라즈마 디스플레이 패널의 콘트라스트와 휘도를 모두 우수하게 하기 위하여, 상기 버스전극을 두 개의 층으로 형성하되, 전면기판 측에 가까운 제1버스전극층은 외광을 흡수하는 암색(暗色)성분을 포함하는 재료로 형성하고, 형광체에 가까운 제2버스전극층은 형광체로부터 발산되는 가시광을 반사하는 명색(明色)성분을 포함하는 재료로 형성한다. 여기서 암색성분이라 함은 빛에 대한 흡수도가 높은 어두운 색의 성분을 의미하고, 명색성분이라 함은 빛에 대한 반사도가 높은 밝은 색의 성분을 의미한다. 이와 같은 조건을 만족시키는 암색성분으로서는 루세늄, 코발트 등이 있고, 명색성분으로서는 은, 알루미늄, 금 등이 있다.
상기 상측유전층(15)은 주방전시 인접한 주사전극과 표시전극 간에 직접 통전되는 것과 양이온 또는 전자가 방전유지전극(12)에 직접 충돌하여 방전유지전극을 손상시키는 것을 방지하면서도 전하를 유도하여 벽전하를 축적할 수 있고 또한 광투과성이 좋은 유전체로서 형성되는데, 이와 같은 유전체로서는 PbO, B2O3, SiO 2 등이 있다.
상기 보호층(16)은, 방전시 양이온과 전자가 상측유전층(15)에 충돌하여 상측유전층이 손상되는 것을 방지하며 광투과성이 좋고 방전시 2차전자를 많이 방출하는 재료로서 형성되는 것이 바람직한 바, 통상적으로는 MgO 가 사용된다. 다만 이 보호층은 없을 수도 있는바, 예를 들면 상기 상측유전체 자체가 MgO 로 형성되는 경우가 그 일 예라고 할 수 있다.
상기 후면기판(21)은 어드레스전극(22)들, 하측유전체(23) 등을 지지하는 기능을 하며, 통상적으로는 유리를 주재료로하여 형성된다.
상기 어드레스전극(22)들은 상기 주사전극(13)과 표시전극(14) 간의 주방전을 보다 용이하게 하기 위한 어드레스방전을 일으키기 위한 것으로서, 보다 구체적으로는 주방전이 일어나기 위한 전압을 낮추는 역할을 한다. 상기 어드레스방전은 주사전극(13)과 어드레스전극(22) 간에 일어나는 방전으로서, 어드레스방전이 종료되면 주사전극 측에 양이온이 축적되고 표시전극 측에 전자가 축적되며, 이로써 주사전극과 표시전극 간의 주방전이 보다 용이하게 된다.
상기 하측유전층(23)은 방전시 양이온 또는 전자가 어드레스전극(22)에 충돌하여 어드레스전극을 손상시키는 것을 방지하면서도 전하를 유도할 수 있는 유전체로서 형성되는데, 이와 같은 유전체로서는 PbO, B2O3, SiO2 등이 있다.
상기 격벽(24)은 각 형광체들(25R, 25G, 25B)이 도포되는 영역을 구획하고 발광셀들 간에 오방전이 일어나는 것을 방지하는 기능을 한다. 도 2 에는 격벽(24)이 스트라이프(stripe) 형상으로 형성된 것으로 도시되었으나, 이에 한정되는 것은 아니고, 매트릭스(matrix) 형상, 벌집 형상 등으로 형성될 수도 있다.
상기 발광셀은 화상을 구현하기 위한 최소의 구동단위인 1개의 픽셀을 구성하는 3개의 서브픽셀 중의 일 서브픽셀을 의미하는 것으로서, 상기 격벽이 매트릭스 형상 또는 벌집 형상으로 형성된 경우에는 격벽에 의하여 한정되는 공간을 의미하고, 상기 격벽이 스트라이프 형상으로 형성된 경우에는 두 개의 인접한 격벽들 및 주방전이 일어나는 한 쌍의 방전유지전극들에 의하여 한정되는 공간을 의미한다. 이 발광셀의 내면, 보다 구체적으로는 격벽의 내측면과 하측유전층(23)의 상면에는 각각 적, 녹, 청색의 가시광을 방출할 수 있는 형광체들(25R, 25G, 25B) 중의 일 형광체가 도포되어 있다. 상기 발광셀 내부는 방전가스(주로 Ne-Xe 혼합가스)로 충전되어 있다.
상기와 같은 구성을 갖는 플라즈마 디스플레이 패널에 있어서는, 어드레스전극(22)과 주사전극(13) 간에 어드레스전압(Va)이 인가됨으로써 어드레스방전이 일어나고, 이 어드레스방전의 결과로 하측유전층(23)의 상측표면과 상측유전층(15)의 하측표면 상에 벽전하(wall charge)가 축적됨으로써 주방전이 일어날 발광셀이 선택된다.
그 후 상기 선택된 발광셀의 주사전극(13)과 표시전극(14) 사이에 유지방전전압(Vs)이 인가되면, 주사전극 상에 쌓여 있던 양이온들과 표시전극 상에 쌓여 있던 전자들이 충돌하여 주방전을 일으키고, 이 주방전 시에 여기된 Xe의 에너지 준위가 낮아지면서 자외선이 방출된다. 그리고 이 자외선이 발광셀 내에 도포된 형광체(25R, 25G, 25B)를 여기시키는데, 이 여기된 형광체의 에너지준위가 낮아지면서 가시광이 방출되며, 이 방출된 가시광이 화상을 구성하게 된다.
이어서, 첨부된 도 3 을 참조하여 본 발명에 따른 플라즈마 디스플레이 패널의 어드레스전극(22)에 대하여 상세히 설명한다.
상기 어드레스전극(22)은 그 완성된 상태에서 도전입자(22a)들 및 접착입자(22b)들을 구비한다. 상기 도전입자는 어드레스전극에 도전성을 부여하기 위한 재료로서, 은, 알루미늄, 금 등이 사용될 수 있으며, 통상적으로는 은이 사용된다. 또한 상기 접착입자는 상기 도전입자들을 서로에 대하여 결집시키는 재료로서, 주로 프리트로서 형성된다.
상기 접착입자(22b)들의 평균입경은 상기 도전입자들의 평균입경보다 작다. 여기서 접착입자들의 평균입경이 도전입자들의 평균입경보다 작다는 것의 의미는, 접착입자들의 평균입경이 도전입자들의 평균입경의 90%이하, 바람직하게는 80%이하라는 것을 의미한다. 상기 접착입자들의 평균입경이 작을수록 본 발명의 목적달성(어드레스전극의 저항 및 에지컬 수치의 감소로 인한 제조비용 저감 및 성능 향상)에 유리한데, 이는 접착입자들의 입경이 작을수록 홀(22c)의 크기가 작아지고 또한 도전입자들이 서로에 대해 더 잘 붙기 때문이다.
현재 통상 사용되는 도전입자(22a)들의 평균입경은 5㎛인데, 이 도전입자의 평균입경이 작을수록 본 발명의 목적달성에 유리하다. 이는 도전입자들의 평균입경이 작을수록 홀(22c)의 크기가 작아지기 때문이다. 현재 과도한 비용을 요하지 않으면서 제조될 수 있는 도전입자의 최소 평균입경은 대략 1㎛ 정도이나, 다소 높은 비용을 감수한다면 더 작은 평균입경을 갖는 도전입자들이 제조될 수도 있다.
하기의 표 1 에는 상기 도전입자(은)와 접착입자(프리트)의 평균입경이 달라짐에 따른 어드레스전극의 소성후 두께, 저항, 에지컬 수치, 및 하측유전체의 내전압을 나타내었다. 여기서 소성후 두께는 어드레스전극(22)의 제조공정에 있어서의 마지막 단계인 소성단계가 완료된 상태에서 측정된 어드레스전극(22)의 최고두께(h5)를 의미하고, 표 1 에 기재된 소성후 두께는 어드레스전극의 두께가 그렇게 되도록 어드레스전극을 형성한 것임을 의미한다. 저항은 상기 어드레스전극(22)의 길이가 530mm이고 그 폭(w)이 177㎛이며 그 두께가 상기 소성후 두께(h5)인 경우에 측정된 어드레스전극의 저항을 의미하며, 상기 에지컬 수치는 상기 어드레스전극(22)의 측부(E)의 두께(h5)에서 중앙부(C)의 두께(h4)를 뺀 값을 의미하고, 하측유전층 내전압은 하측유전층의 두께가 15㎛ 인 경우에 있어서 하측유전체가 견딜 수 있는 전압을 의미한다.
은(Ag) 평균입경 프리트 평균입경 은:프리트 입경비율 소성후 두께 저항 에지컬 수치 하측유전층 내전압
종래기술 5㎛ 5㎛ 1:1 7.5㎛ 50Ω 4.0㎛ 650V
본 발명에 따른 실시예 5㎛ 4㎛ 1:0.8 6.8㎛ 45Ω 3.1㎛ 670V
3㎛ 1:0.6 6.2㎛ 42Ω 2.7㎛ 680V
2㎛ 1:0.4 5.9㎛ 40Ω 2.5㎛ 695V
1㎛ 1:0.2 5.5㎛ 36Ω 2.2㎛ 702V
0.5㎛ 1:0.1 5.3㎛ 34Ω 1.8㎛ 708V
4㎛ 3㎛ 1:0.75 5.5㎛ 39Ω 2.2㎛ 688V
2㎛ 1:0.5 5.0㎛ 36Ω 2.0㎛ 704V
1㎛ 1:0.25 4.7㎛ 32Ω 1.7㎛ 712V
0.5㎛ 1:0.125 4.4㎛ 29Ω 1.5㎛ 725V
3㎛ 2㎛ 1:0.667 4.1㎛ 32Ω 1.7㎛ 713V
1㎛ 1:0.333 3.8㎛ 28Ω 1.4㎛ 730V
0.5㎛ 1:0.167 3.5㎛ 26Ω 1.1㎛ 736V
2㎛ 1㎛ 1:0.5 3.3㎛ 25Ω 1.0㎛ 738V
0.5㎛ 1:0.25 3.0㎛ 21Ω 0.6㎛ 745V
1㎛ 0.5㎛ 1:0.5 2.7㎛ 18Ω 0.5㎛ 753V
상기 표 1 로부터, 도전입자(은)와 접착입자(프리트) 각각의 평균입경이 작아짐에 따라서, 어드레스전극의 소성후 두께(h5)를 얇게 할 수 있으면서도, 어드레스전극의 저항과 에지컬 수치를 낮출 수 있음을 알 수 있다. 또한 도전입자(은)와 접착입자(프리트) 각각의 평균입경이 작아짐에 따라서 15㎛의 두께를 갖는 하측유전층의 내전압이 상승하므로, 소정의 내전압을 갖는 하측유전층의 두께는 도전입자(은)와 접착입자(프리트) 각각의 평균입경이 작아짐에 따라서 얇아질 수 있다.
상기와 같이 어드레스전극의 두께와 하측유전층의 두께가 얇아짐에 따라서 재료비용이 저감된다. 또한 상기 어드레스전극의 저항이 낮아지므로, 어드레스전극의 저항에 따른 전압강하가 감소되므로 플라즈마 디스플레이 패널의 성능이 향상된다.
본 발명에 따른 플라즈마 디스플레이 패널이 상기와 같은 장점을 갖는 것은, 도전입자의 평균입경에 대한 접착입자의 평균입경의 비율이 작고 또한 그 각각의 평균입경들 자체가 작아서, 도전입자와 접착입자 간의 빈 공간인 홀(22c)이 작게 형성되기 때문이다.
이와 같이 홀(22c)이 작게 형성되는 경우에는, 어드레스전극의 저항이 작게 되는데, 이로 인하여 어드레스전극의 두께를 얇게 할 수 있게 된다. 상기 표 1 에 기재된 바와 같이, 본 발명에 따르면, 상기 어드레스전극의 두께를 6.8㎛ 보다 얇게 해도 어드레스전극의 저항이 적절하게 된다.
어드레스전극의 두께가 얇아짐에 따라서, 어드레스전극을 형성하는 데 소요되는 재료비용이 감소될 뿐만 아니라 어드레스전극의 에지컬 수치가 낮아지게 된다. 상기 표 1 에 기재된 바와 같이, 본 발명에 따르면, 상기 어드레스전극의 에지컬 수치가 3.1㎛ 보다 작게 되도록 어드레스전극의 두께를 얇게 하더라도 어드레스전극의 저항이 적절하게 된다.
상기와 같이 에지컬 수치가 낮아지면, 상기 어드레스전극을 덮는 하측유전층(23)의 상부(P2)가 오목하게 되지 않거나 적어도 그 오목하게 되는 정도가 종래기술에 비하여 덜하게 된다. 이와 같이 어드레스전극의 에지컬 수치가 낮아지고 하측유전층이 덜 오목한 형상을 갖게 되면, 하측유전층(23)의 내전압이 증가된다. 상기 내전압이 높아지면 하측유전층이 파손될 가능성이 낮아져서 하측유전체의 두께(h6)를 얇게 할 수 있고, 하측유전체의 두께가 얇아지면 하측유전층의 재료비용이 감소될 뿐만 아니라 어드레스전압이 낮아진다는 장점이 있다.
이하에서는 상기 어드레스전극(22)을 형성하는 방법에 관하여 설명한다. 어드레스전극을 형성하는 방법은, 어드레스전극의 재료인 페이스트(paste)를 후면기판(21) 상에 도포하는 도포단계, 그 페이스트를 건조하는 건조단계, 건조된 페이스트를 소정의 패턴(어드레스전극 패턴)으로 형성하는 패턴화단계, 및 패턴화된 어드레스전극을 소성시키는 소성단계를 구비한다.
상기 도포단계는 상기 후면기판의 상면(21a) 상에 어드레스전극의 재료가 되는 페이스트를 도포하는 단계로서, 페이스트에는 61 질량%의 도전입자(은), 4.3 질량%의 접착입자(프리트), 13 질량%의 바인더(binder), 및 솔벤트(solvent)가 함유되어 있다.
상기 도전입자는 은, 알루미늄, 금 등으로 형성될 수 있으며, 입자의 형상은 구형이고, 입자의 입경은 5㎛ 이하이다. 상기 프리트는 PbO, B2O3, SiO2 , Bi2O3, 및 Na2O와 같은 성분을 포함하며, 그 입자 형상은 구형이고 입자의 입경은 상기 도전입자보다 작다.
상기 페이스트를 상기 후면기판의 상면 상에 도포하기 위한 구체적인 방법으로서는, 인쇄(실크스크린에 의한 인쇄), 증착 등의 방법이 사용될 수 있다. 본 단계에 의하여 어드레스전극층의 두께는 소성후 두께를 고려하여 미리 정해진다.
상기 건조단계는 상기 페이스트로 형성된 페이스트층을 건조시키는 단계이다. 여기서 건조라 함은 페이스트에 포함되어 있는 솔벤트를 제거한다는 의미이며, 본 단계는 상기 페이스트를 적외선 등에 의하여 85℃ 내지 150℃로 가열함으로써 수행된다.
상기 패턴화단계는 상기 건조된 페이스트층을 소정의 패턴으로 패턴화시키는 단계이다. 어드레스전극(22)으로서 남을 부분을 제외한 다른 부분의 페이스트는 본 단계에 의하여 제거된다. 본 단계는 상기 페이스트층 상에 소정 패턴의 포토레지시트층(photo resist layer)을 형성한 후에, 노광 및 현상 등의 공정을 거침으로써 수행된다.
상기 소성단계는 패턴화된 페이스트층을 소성시키는 단계이다. 본 단계에 의하여 상기 페이스트층으로부터 바인더가 제거되고, 이로써 어드레스전극이 완성된다.
본 발명에 의하여, 저항 및 에지컬 수치가 감소됨으로써 제조비용이 저감되고 성능이 향상되는 플라즈마 디스플레이 패널이 제공된다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
도 1 은 플라즈마 디스플레이 패널을 도시하는 부분절개 사시도이고,
도 2 는 플라즈마 디스플레이 패널의 종래의 어드레스전극을 도시하는 단면도이고,
도 3 은 플라즈마 디스플레이 패널의 본 발명에 따른 어드레스전극을 도시하는 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10: 상판 11: 전면기판
12: 유지방전전극 15: 상측유전층
16: 보호층 20: 하판
21: 후면기판 22: 어드레스전극
22a: 도전입자 22b: 접착입자
22c: 홀 23: 하측유전층
24: 격벽 25R: 적색 형광층
25G: 녹색 형광층 25B: 청색 형광층

Claims (15)

  1. 상판과 하판을 구비한 플라즈마 디스플레이 패널에 있어서,
    상기 상판은 전면기판, 상기 전면기판에 형성된 방전유지전극쌍들, 및 상기 방전유지전극쌍들을 덮고 있는 상측유전층을 구비하고,
    상기 하판은 후면기판, 상기 후면기판에 상기 방전유지전극과 교차하도록 형성된 어드레스전극들, 상기 어드레스전극들을 덮고 있는 하측유전층, 상기 하측유전층 상에 형성된 격벽들, 및 상기 격벽에 의하여 한정되는 발광셀 내에 도포된 형광체를 구비하며,
    상기 어드레스전극은 도전입자들 및 상기 도전입자들의 평균입경보다 작은 평균입경을 갖는 접착입자들을 구비한 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 접착입자들의 평균입경은 도전입자들의 평균입경의 80% 미만인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 1 항에 있어서,
    상기 도전입자들의 평균입경은 1㎛ 내지 5㎛ 인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 1 항 내지 제 3 항 중의 어느 한 항에 있어서,
    상기 도전입자는 은, 알루미늄, 또는 금으로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제 1 항 내지 제 3 항 중의 어느 한 항에 있어서,
    상기 접착입자는 프리트로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 상판과 하판을 구비한 플라즈마 디스플레이 패널에 있어서,
    상기 상판은 전면기판, 상기 전면기판에 형성된 방전유지전극쌍들, 및 상기 방전유지전극쌍들을 덮고 있는 상측유전층을 구비하고,
    상기 하판은 후면기판, 상기 후면기판에 상기 방전유지전극과 교차하도록 형성된 어드레스전극들, 상기 어드레스전극들을 덮고 있는 하측유전층, 상기 하측유전층 상에 형성된 격벽들, 및 상기 격벽에 의하여 한정되는 발광셀 내에 도포된 형광체를 구비하며,
    상기 어드레스전극의 두께는 6.8㎛ 보다 얇은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 제 6 항에 있어서,
    상기 어드레스전극은 도전입자들 및 상기 도전입자들의 평균입경보다 작은 평균입경을 갖는 접착입자들을 구비하고,
    상기 접착입자들의 평균입경은 도전입자들의 평균입경의 80% 미만인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  8. 제 6 항에 있어서,
    상기 어드레스전극은 도전입자들 및 상기 도전입자들의 평균입경보다 작은 평균입경을 갖는 접착입자들을 구비하고,
    상기 도전입자들의 평균입경은 1㎛ 내지 5㎛ 인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 도전입자는 은, 알루미늄, 또는 금으로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  10. 제 7 항 또는 제 8 항에 있어서,
    상기 접착입자는 프리트로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  11. 상판과 하판을 구비한 플라즈마 디스플레이 패널에 있어서,
    상기 상판은 전면기판, 상기 전면기판에 형성된 방전유지전극쌍들, 및 상기 방전유지전극쌍들을 덮고 있는 상측유전층을 구비하고,
    상기 하판은 후면기판, 상기 후면기판에 상기 방전유지전극과 교차하도록 형성된 어드레스전극들, 상기 어드레스전극들을 덮고 있는 하측유전층, 상기 하측유전층 상에 형성된 격벽들, 및 상기 격벽에 의하여 한정되는 발광셀 내에 도포된 형광체를 구비하며,
    상기 어드레스전극의 에지컬 수치는 3.1㎛ 보다 작은 것을 특징으로 하는 플라즈마 디스플레이 패널.
  12. 제 11 항에 있어서,
    상기 어드레스전극은 도전입자들 및 상기 도전입자들의 평균입경보다 작은 평균입경을 갖는 접착입자들을 구비하고,
    상기 접착입자들의 평균입경은 도전입자들의 평균입경의 80% 미만인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  13. 제 11 항에 있어서,
    상기 어드레스전극은 도전입자들 및 상기 도전입자들의 평균입경보다 작은 평균입경을 갖는 접착입자들을 구비하고,
    상기 도전입자들의 평균입경은 1㎛ 내지 5㎛ 인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 도전입자는 은, 알루미늄, 또는 금으로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  15. 제 12 항 또는 제 13 항에 있어서,
    상기 접착입자는 프리트로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR1020030060754A 2003-09-01 2003-09-01 플라즈마 디스플레이 패널 KR20050024675A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030060754A KR20050024675A (ko) 2003-09-01 2003-09-01 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030060754A KR20050024675A (ko) 2003-09-01 2003-09-01 플라즈마 디스플레이 패널

Publications (1)

Publication Number Publication Date
KR20050024675A true KR20050024675A (ko) 2005-03-11

Family

ID=37231762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030060754A KR20050024675A (ko) 2003-09-01 2003-09-01 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR20050024675A (ko)

Similar Documents

Publication Publication Date Title
KR100615184B1 (ko) 플라즈마 디스플레이 패널
JP2003288847A (ja) プラズマディスプレイ装置
CN100530501C (zh) 等离子体显示板
KR100858810B1 (ko) 플라즈마 디스플레이 패널 및 그 제조 방법
EP2159815B1 (en) Plasma display panel
JP4519629B2 (ja) プラズマディスプレイ部材およびプラズマディスプレイ
KR100544130B1 (ko) 플라즈마 디스플레이 패널의 버스전극 형성방법 및 이방법에 의하여 형성된 버스전극을 구비한 플라즈마디스플레이 패널
KR20050024675A (ko) 플라즈마 디스플레이 패널
US7541741B2 (en) Plasma display panel with sustain electrodes accommodating brightness
US7382094B2 (en) Bus electrodes for plasma display panel
KR101070920B1 (ko) 플라즈마 디스플레이 패널의 전극 형성 방법
KR20050049865A (ko) 플라즈마 디스플레이 패널
KR100592251B1 (ko) 플라즈마 디스플레이 패널의 상판 제조 방법
KR100603337B1 (ko) 플라즈마 디스플레이 패널
KR100589356B1 (ko) 플라즈마 디스플레이 패널
KR100599592B1 (ko) 플라즈마 디스플레이 패널
KR100816199B1 (ko) 플라즈마 디스플레이 패널 및 그 제조방법
US20090021165A1 (en) Plasma display panel and method of manufacturing the same
KR100573143B1 (ko) 플라즈마 디스플레이 패널
KR20060030640A (ko) 플라즈마 디스플레이 패널
KR100570684B1 (ko) 플라즈마 디스플레이 패널
KR20050047931A (ko) 플라즈마 디스플레이 패널
KR20050051157A (ko) 플라즈마 디스플레이 패널
KR20050038474A (ko) 플라즈마 디스플레이 패널
JP2006032044A (ja) プラズマディスプレイパネル

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application