KR20050022562A - Over erase prevention circuit of flash memory device and method therefor - Google Patents

Over erase prevention circuit of flash memory device and method therefor Download PDF

Info

Publication number
KR20050022562A
KR20050022562A KR1020030057542A KR20030057542A KR20050022562A KR 20050022562 A KR20050022562 A KR 20050022562A KR 1020030057542 A KR1020030057542 A KR 1020030057542A KR 20030057542 A KR20030057542 A KR 20030057542A KR 20050022562 A KR20050022562 A KR 20050022562A
Authority
KR
South Korea
Prior art keywords
erase
high voltage
reference cell
flash memory
normal
Prior art date
Application number
KR1020030057542A
Other languages
Korean (ko)
Other versions
KR101024334B1 (en
Inventor
오재영
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030057542A priority Critical patent/KR101024334B1/en
Publication of KR20050022562A publication Critical patent/KR20050022562A/en
Application granted granted Critical
Publication of KR101024334B1 publication Critical patent/KR101024334B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3477—Circuits or methods to prevent overerasing of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/345—Circuits or methods to detect overerased nonvolatile memory cells, usually during erasure verification

Landscapes

  • Read Only Memory (AREA)

Abstract

PURPOSE: A circuit and a method for preventing the over erase of a flash memory device are provided to stop the flash memory from being over erase by trimming the reference cell through setting the register in advance. CONSTITUTION: A circuit for preventing the over erase of a flash memory device comprises a configuration register(10) programmed to predetermined value in advance; a pumping block(20) for generating a high voltage(VPP) for program trimming reference cells; a reference cell block(31) having plural reference cells. A method for preventing the over erase of a flash memory device comprises the steps of: entering into an erase and programming mode; performing the erase operation repeatedly; determining whether the erased data value is normal or not; if not, trimming the reference cells by the preset register value and providing feedback to a first step; if so, ending the flow.

Description

플래시 기억 장치의 과소거 방지 회로 및 그 방법{Over erase prevention circuit of flash memory device and method therefor}Over erase prevention circuit of flash memory device and method therefor}

본 발명은 플래시 기억 장치의 과소거(over erase)를 방지하는 회로 및 그 방법에 관한 것으로, 보다 상세하게는 레지스터 설정(register setting)에 의해 기준 셀의 트리밍(trimming)에 의해 플래시 기억 장치의 프로그램 및 소거 동작 모드에서 과소거 현상을 방지할 수 있는 플래시 기억 장치의 과소거 방지 회로 및 그 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit and method for preventing over erase of a flash memory device, and more particularly, to a program of a flash memory device by trimming a reference cell by register setting. And an over erase prevention circuit of a flash memory device capable of preventing an over erase phenomenon in an erase operation mode and a method thereof.

플래시 기억 장치는 지속적으로 전원이 공급되는 비휘발성 메모리로써 블록 단위로 내용을 지울 수 있고 다시 프로그램 할 수 있다.Flash memory is a continuously powered nonvolatile memory that can be erased and reprogrammed on a block-by-block basis.

플래시 기억 장치는 일종의 비휘발성 기억 장치로써 전기적인 처리에 의해 기억 내용을 소거할 수 있는 점에서는 전기적 소거 및 프로그램 가능 읽기 전용 기억 장치(EEPROM)와 유사하지만, EEPROM은 한 번에 1바이트씩 소거할 수 있는 데 비해 플래시 기억 장치는 블록 단위로 소거할 수 있다.Flash memory is a type of nonvolatile memory that is similar to electrical erase and programmable read-only memory (EEPROM) in that it can be erased by electrical processing, but an EEPROM can erase one byte at a time. In contrast, the flash memory device can be erased block by block.

플래시 메모리 어레이의 구성에 있어서 고집적화를 위해 벌크 영역을 공유하도록 구성되므로 하나의 섹터(sector)에 포함되는 메모리 셀들은 동시에 소거(erase)된다.In the configuration of the flash memory array, the memory cells included in one sector are erased at the same time because they are configured to share a bulk area for high integration.

이때 상기 섹터의 메모리 셀들을 동시에 소거시키면 메모리 셀들 각각은 문턱 전압에 대한 균일성(uniformity)으로 인해 메모리 셀들 중 일부가 소거 문턱 전압 범위를 벗어나게 된다.In this case, when the memory cells of the sector are simultaneously erased, some of the memory cells may be out of the erase threshold voltage range due to uniformity with respect to a threshold voltage.

소거 문턱 전압 범위를 벗어난 셀들 중에서 '0V' 이하의 문턱 전압을 갖는 메모리 셀들을 과소거 메모리 셀(over erase memory cell)이라 하며, 이들을 위해 문턱 전압을 소거 문턱 전압 범위 내로 분포시키는 일련의 과소거 정정(over erase repair) 동작이 수행된다.Among cells outside the erase threshold voltage range, memory cells having a threshold voltage of '0 V' or less are called over erase memory cells, and a series of over erase corrections for distributing threshold voltages within the erase threshold voltage range for them are performed. (over erase repair) operation is performed.

즉, 플래시 셀에 대해 프로그램 및 소거 동작을 반복 수행하면 특정 플래시 셀이 소거되지 않아 정상적인 데이터를 출력하지 못하는 경우가 발생한다.That is, when the program and erase operations are repeatedly performed on the flash cells, a particular flash cell may not be erased and thus normal data may not be output.

이에 대해 특정 플래시 셀의 에러 데이터 때문에 다른 플래시 셀들에 대해 소거를 반복(iteration)하게 되면 정상 플래시 셀 자체도 과소거(over erase)가 발생하여 전체적인 플래시 기억 장치의 플래시 메모리 셀들이 과소거되어 플래시 리드 동작이 제대로 수행되지 않는 문제점이 있다. On the other hand, if an iteration is performed on other flash cells due to the error data of a specific flash cell, the normal flash cell itself may also be over erased, causing the flash memory cells of the entire flash memory device to be erased, leading to flash read. There is a problem that the operation is not performed properly.

상기 문제점을 해결하기 위한 본 발명의 목적은 특정 회수 이상의 소거 반복에 의해서도 정상적인 소거 데이터가 출력되지 않는 경우 기준 셀 트리밍(trimming)에 의해 기준 셀의 문턱전압을 상승시켜 정상적인 소거 데이터가 출력되도록 하는 것이다.An object of the present invention for solving the above problems is to increase the threshold voltage of the reference cell by the reference cell trimming so that the normal erased data is outputted when the normal erased data is not outputted even after a specific number of times of erase repetition. .

본 발명의 다른 목적은 미리 저장된 특정 레지스터 값에 의해 기준 셀의 문턱전압을 조절하는 트리밍에 의해 과소거(over erase)를 방지하는 것이다.Another object of the present invention is to prevent over erase by trimming the threshold voltage of a reference cell by a predetermined register value stored in advance.

상기 목적을 달성하기 위한 본 발명의 플래시 기억 장치의 과소거 방지 회로는 특정 값이 프로그램된 레지스터; 상기 레지스터가 활성화되어 상기 특정 값이 출력되면 특정 레벨을 갖는 제1 고전압과 상기 제1 고전압보다 높은 레벨을 갖는 제2 고전압을 발생하는 펌핑 블록; 및 상기 특정 레벨을 갖는 고전압들에 의해 트리밍되는 다수의 기준 셀을 포함하는 기준 셀 블록을 포함하여 구성된 것을 특징으로 한다.An over erase protection circuit of the flash memory device of the present invention for achieving the above object includes a register in which a specific value is programmed; A pumping block configured to generate a first high voltage having a specific level and a second high voltage having a level higher than the first high voltage when the register is activated to output the specific value; And a reference cell block including a plurality of reference cells trimmed by the high voltages having the specific level.

또한 상기 목적을 달성하기 위한 본 발명의 플래시 기억 장치의 과소거 방지 방법은 소거 및 프로그램 모드로 진입하는 제 1 단계; 특정 회수의 소거 동작을 반복 수행하는 제 2 단계; 소거 데이터 값이 정상인지를 판단하는 제 3 단계; 및 상기 제 3 단계에서 상기 소거 데이터 값이 정상이 아닌 경우 미리 저장된 특정 레지스터 값에 의해 기준 셀을 트리밍하여 상기 제1 단계로 피드백하고, 상기 소거 데이터 값이 정상인 경우 종료하는 제 4 단계를 포함하여 이루어지는 것을 특징으로 한다.In addition, the method of preventing over-erasing of the flash memory device of the present invention for achieving the above object comprises a first step of entering the erase and program mode; A second step of repeatedly performing a specific number of erase operations; Determining whether the erase data value is normal; And a fourth step in which the reference cell is trimmed and fed back to the first step if the erase data value is not normal in the third step and the erase data value is normal. Characterized in that made.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 플래시 기억 장치의 과소거 방지 회로를 나타낸 블록도이다. 1 is a block diagram showing an over erase prevention circuit of a flash memory device according to the present invention.

플래시 기억 장치는 특정 값이 프로그램된 구성 레지스터(configuration register)(10)와, 기준 셀(reference cell)을 프로그램 트리밍하기 위해 고전압을 발생하는 펌핑 블록(20)과, 다수의 기준 셀(31)을 포함하는 기준 셀 블록(30)을 포함하여 구성된다.The flash memory device includes a configuration register 10 in which a specific value is programmed, a pumping block 20 for generating a high voltage for program trimming a reference cell, and a plurality of reference cells 31. It includes a reference cell block 30 that includes.

소거 동작 시에 특정 회수만큼 소거 동작을 반복하여도 소거 데이터 값이 에러 데이터 값으로 출력되면 구성 레지스터(10)를 활성화하여 특정 구성 레지스터 값(CFG)에 의해 펌핑 블록(20)을 활성화시킨다.If the erase data value is output as an error data value even when the erase operation is repeated for a specific number of times during the erase operation, the configuration register 10 is activated to activate the pumping block 20 by the specific configuration register value CFG.

따라서 펑핑 블록(20)은 기준 셀(31)을 트리밍하기 위한 소정 전압 레벨을 갖는 고전압들(VPP)을 발생한다.Accordingly, the popping block 20 generates high voltages VPP having a predetermined voltage level for trimming the reference cell 31.

기준 셀(31)은 펌핑 블록(20)으로부터 출력된 고전압들(VPP)에 의해 프로그래밍되어 문턱전압(threshold voltage)이 상승하는 트리밍(trimming)이 수행된다. 즉, 기준 셀(31)의 게이트에 소정 전압 레벨(9V)을 갖는 고전압(VPP)을 인가하고, 드레인에 소정 전압 레벨(5V)을 갖는 고전압(VPP)을 인가한다.The reference cell 31 is programmed by the high voltages VPP output from the pumping block 20 to perform trimming in which a threshold voltage rises. That is, the high voltage VPP having the predetermined voltage level 9V is applied to the gate of the reference cell 31, and the high voltage VPP having the predetermined voltage level 5V is applied to the drain.

상기한 트리밍 동작이 수행된 후에 기준 셀(31)에 대한 트리밍 정상 완료 검사(check)를 수행한다. 즉 기준 셀(31)의 게이트에 공급 전압(VDD)을 인가하고 드레인에 소정 레벨(1V)을 갖는 테스트 전압(VTS)을 인가하여 드레인 전류(IDS) 값을 검출한다. After the trimming operation is performed, the trimming normal check is performed on the reference cell 31. That is, the drain current IDS value is detected by applying the supply voltage VDD to the gate of the reference cell 31 and applying the test voltage VTS having the predetermined level 1V to the drain.

검출된 기준 셀(31)의 드레인 전류(IDSR)가 정상 셀(normal cell)의 드레인 전류(IDSN)보다 작은 경우 정상적으로 프로그래밍된 것으로 판단한다.If the detected drain current IDSR of the reference cell 31 is smaller than the drain current IDSN of the normal cell, it is determined that the program is normally programmed.

이러한 트리밍 동작이 완료되면 기준 셀(31)의 문턱전압이 상승하여 정상적인 소거 데이터를 검출할 수 있는 마진(margin)이 증가한다. 따라서 특정 셀이 소거 되지 않는 경우를 보상할 수 있기 때문에 전체적인 과소거 문제점을 방지할 수 있다.When the trimming operation is completed, the threshold voltage of the reference cell 31 is increased to increase the margin for detecting normal erase data. Therefore, it is possible to compensate for the case where a specific cell is not erased, thereby preventing the overall over-erasing problem.

만약 상기한 트리밍 동작을 정상적으로 수행한 후에도 계속 에러 소거 데이터가 출력되면, 상기한 트리밍 동작을 반복하여 기준 셀(31)의 문턱전압을 더욱 상승시켜 더욱 큰 소거 데이터 마진을 확보한다.If the error erasing data is continuously output even after the trimming operation is normally performed, the trimming operation is repeated to further increase the threshold voltage of the reference cell 31 to secure a larger erase data margin.

도 2는 본 발명에 따른 플래시 기억 장치의 과소거 방지 방법을 나타낸 순서도이다.2 is a flowchart illustrating a method of preventing over-erasing of a flash memory device according to the present invention.

먼저, 소거 및 프로그램 모드로 진입하여(S1) 특정 회수의 소거 동작을 반복하여도(S2) 소거 데이터 값이 정상이 아닌 경우(S3) 구성 레지스터를 활성화하고(S4) 기준 셀(31)을 트리밍한다(S5).First, even when the erase and program modes are entered (S1) and the erase operation is repeated a specific number of times (S2), when the erase data value is not normal (S3), the configuration register is activated (S4) and the reference cell 31 is trimmed. (S5).

트리밍된 기준 셀(31)이 정상적으로 프로그래밍 되었는지를 판단하여(S6) 정상적으로 프로그래밍 되지 않은 경우 기준 셀(31)을 다시 트리밍한다(S5).It is determined whether the trimmed reference cell 31 is normally programmed (S6). If the trimmed reference cell 31 is not normally programmed, the reference cell 31 is trimmed again (S5).

한편 트리밍된 기준 셀(31)이 정상적으로 프로그래밍 된 경우 다시 소거 및 프로그램 모드로 진입하여(S1) 소정 회수의 소거 동작을 반복한 후(S2) 소거 데이터 값이 정상인지를 판단한다(S3).On the other hand, when the trimmed reference cell 31 is normally programmed, it enters the erase and program mode again (S1), repeats a predetermined number of erase operations (S2), and determines whether the erase data value is normal (S3).

최종적으로 소거 데이터 값이 정상인 경우 구성 레지스터(10)를 비활성화하고(S7) 종료한다.Finally, when the erase data value is normal, the configuration register 10 is deactivated (S7) and ends.

이상에서 살펴본 바와 같이, 본 발명에 따른 플래시 기억 장치의 과소거 방지 회로 및 그의 과소거 방지 회로 및 방법은 미리 저장된 특정 레지스터 값을 사용하여 기준 셀을 트리밍함으로써 과소거를 보상할 수 있는 효과가 있다.As described above, the over erase prevention circuit of the flash memory device and the over erase prevention circuit and method thereof according to the present invention have an effect of compensating for over erasure by trimming the reference cell using a specific stored register value. .

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

도 1은 본 발명에 따른 플래시 기억 장치의 과소거 방지 회로를 나타낸 블록도.1 is a block diagram showing an over erase prevention circuit of a flash memory device according to the present invention;

도 2는 본 발명에 따른 플래시 기억 장치의 과소거 방지 방법을 나타낸 순서도.2 is a flowchart illustrating a method of preventing over-erasing of a flash memory device according to the present invention.

Claims (8)

특정 값이 프로그램된 레지스터;Registers in which specific values are programmed; 상기 레지스터가 활성화되어 상기 특정 값이 출력되면 특정 레벨을 갖는 제1 고전압과 상기 제1 고전압보다 높은 레벨을 갖는 제2 고전압을 발생하는 펌핑 블록; 및A pumping block configured to generate a first high voltage having a specific level and a second high voltage having a level higher than the first high voltage when the register is activated to output the specific value; And 상기 특정 레벨을 갖는 고전압들에 의해 트리밍되는 다수의 기준 셀을 포함하는 기준 셀 블록을 포함하여 구성된 것을 특징으로 하는 플래시 기억 장치의 과소거 방지 회로.And a reference cell block comprising a plurality of reference cells trimmed by high voltages having the specified level. 상기 제 1 항에 있어서, The method of claim 1, 상기 레지스터는 정상 셀로부터 출력된 소거 데이터가 에러 데이터로 출력되면 활성화되는 것을 특징으로 하는 플래시 기억 장치의 과소거 방지 회로.And the register is activated when erase data output from a normal cell is output as error data. 상기 제 1 항에 있어서, The method of claim 1, 상기 기준 셀은 상기 제 1 고전압이 인가되는 드레인과 상기 제2 고전압이 인가되는 게이트를 갖는 것을 특징으로 하는 플래시 기억 장치의 과소거 방지 회로.And the reference cell has a drain to which the first high voltage is applied and a gate to which the second high voltage is applied. 소거 및 프로그램 모드로 진입하는 제 1 단계;A first step of entering an erase and program mode; 특정 회수의 소거 동작을 반복 수행하는 제 2 단계;A second step of repeatedly performing a specific number of erase operations; 소거 데이터 값이 정상인지를 판단하는 제 3 단계; 및 Determining whether the erase data value is normal; And 상기 제 3 단계에서 상기 소거 데이터 값이 정상이 아닌 경우 미리 저장된 특정 레지스터 값에 의해 기준 셀을 트리밍하여 상기 제1 단계로 피드백하고, 상기 소거 데이터 값이 정상인 경우 종료하는 제 4 단계를 포함하여 이루어지는 것을 특징으로 하는 플래시 기억 장치의 과소거 방지 방법.And a fourth step in which the reference cell is trimmed and fed back to the first step if the erase data value is not normal in the third step and the erase data value is normal. The method of preventing over-erasing of a flash memory device characterized by the above-mentioned. 상기 제 4 항에 있어서, The method according to claim 4, 상기 제 4 단계는 상기 특정 레지스터 값에 의해 펌핑 수단을 활성화하여 상기 특정 레벨을 갖는 제1 고전압 및 상기 제1 고전압보다 높은 레벨을 갖는 제2 고전압을 발생하는 제 5단계를 더 포함하는 것을 특징으로 하는 플래시 기억 장치의 과소거 방지 방법.The fourth step further comprises a fifth step of activating the pumping means by the specific register value to generate a first high voltage having the specific level and a second high voltage having a level higher than the first high voltage. How to prevent over erase of flash memory. 상기 제 5 항에 있어서, The method of claim 5, 상기 제 5 단계에서 상기 기준 셀은 게이트에 상기 제 1 고전압이 인가되고 드레인에 상기 제 2 고전압이 인가되어 트리밍되는 것을 특징으로 하는 플래시 기억 장치의 과소거 방지 방법.And in the fifth step, the reference cell is trimmed by applying the first high voltage to a gate and the second high voltage to a drain. 상기 제 4 항에 있어서, The method according to claim 4, 상기 제 4 단계에서 상기 트리밍된 기준 셀이 정상적으로 프로그래밍 되었는지를 판단하여 정상적으로 프로그래밍 된 경우 상기 제 1 단계로 피드백하고 정상적으로 프로그래밍 되지 않은 경우 상기 기준 셀을 다시 트리밍하는 제 6 단계를 더 포함하는 것을 특징으로 하는 플래시 기억 장치의 과소거 방지 회로.Determining whether the trimmed reference cell is normally programmed in the fourth step, and feeding back to the first step if normally programmed, and trimming the reference cell again if not normally programmed. Over-protection circuit of flash memory. 상기 제 7 항에 있어서, According to claim 7, 상기 제 6 단계에서 상기 기준 셀의 드레인 전류를 검출하여 정상 셀의 드레인 전류와 비교하는 방법을 사용하여 상기 기준 셀이 정상적으로 프로그래밍 되었는지를 판단하는 것을 특징으로 하는 플래시 기억 장치의 과소거 방지 회로.And determining whether the reference cell is normally programmed using a method of detecting the drain current of the reference cell and comparing the drain current of the normal cell in the sixth step.
KR1020030057542A 2003-08-20 2003-08-20 Over erase prevention circuit of flash memory device and method therefor KR101024334B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030057542A KR101024334B1 (en) 2003-08-20 2003-08-20 Over erase prevention circuit of flash memory device and method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030057542A KR101024334B1 (en) 2003-08-20 2003-08-20 Over erase prevention circuit of flash memory device and method therefor

Publications (2)

Publication Number Publication Date
KR20050022562A true KR20050022562A (en) 2005-03-08
KR101024334B1 KR101024334B1 (en) 2011-03-23

Family

ID=37230401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030057542A KR101024334B1 (en) 2003-08-20 2003-08-20 Over erase prevention circuit of flash memory device and method therefor

Country Status (1)

Country Link
KR (1) KR101024334B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035580B1 (en) * 2004-03-03 2011-05-19 매그나칩 반도체 유한회사 Methode for trimming a reference cell of flash memory device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100325702B1 (en) * 1998-03-26 2002-05-09 박종섭 Circuit and method of erasing a flash memeory cell
DE60142959D1 (en) * 2000-03-30 2010-10-14 Round Rock Res Llc SECTORS OF A SYNCHRONOUS FLASH MEMORY

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035580B1 (en) * 2004-03-03 2011-05-19 매그나칩 반도체 유한회사 Methode for trimming a reference cell of flash memory device

Also Published As

Publication number Publication date
KR101024334B1 (en) 2011-03-23

Similar Documents

Publication Publication Date Title
CN105185409B (en) Memory architecture with two independently controlled voltage pumps
US7800955B2 (en) Programming method of a non-volatile memory device
US7457165B2 (en) Non-volatile memory device and method of programming same
KR100290282B1 (en) Nonvolatile Semiconductor Memory Device Reduces Program Time
US7120060B2 (en) Memory device with non-volatile reference memory cell trimming capabilities
JP3859448B2 (en) Nonvolatile semiconductor memory device and erasing method thereof
US7697342B2 (en) Flash memory device and related high voltage generating circuit
US20070159890A1 (en) Setting fail bit verification circuit with different reference fail numbers and a non-volatile semiconductor memory device including the same
US7480182B2 (en) NOR flash memory devices in which a program verify operation is performed on selected memory cells and program verify methods associated therewith
KR100688545B1 (en) Erase discharge method of memory device
KR100735009B1 (en) Flash memory device capable of reducing erase time
KR100645051B1 (en) Non-volatile memory device with suspend/resume functions of program execute period based on bit line voltage and program method thereof
KR100572332B1 (en) Non-volatile memory device and program method thereof
JP5868381B2 (en) Semiconductor memory device
KR101024334B1 (en) Over erase prevention circuit of flash memory device and method therefor
US7180790B2 (en) Non-volatile memory device having controlled bulk voltage and method of programming same
KR20150030257A (en) Dummy memory erasing or programming method having protection against detection
US5715195A (en) Programmable memory verify "0" and verify "1" circuit and method
KR101035580B1 (en) Methode for trimming a reference cell of flash memory device
JP5301020B2 (en) Semiconductor device
US10192623B2 (en) Semiconductor device
JP4170261B2 (en) Nonvolatile semiconductor memory device and data writing or erasing method thereof
JP2008257804A (en) Semiconductor device
TWI239012B (en) Overerase correction in flash EEPROM memory
KR20050011220A (en) Flash memory devcie capable of preventing over-erase of flash memory cells and erasure method thereof

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180221

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 10