KR20050021112A - 전압 발생 장치 - Google Patents

전압 발생 장치 Download PDF

Info

Publication number
KR20050021112A
KR20050021112A KR1020030059210A KR20030059210A KR20050021112A KR 20050021112 A KR20050021112 A KR 20050021112A KR 1020030059210 A KR1020030059210 A KR 1020030059210A KR 20030059210 A KR20030059210 A KR 20030059210A KR 20050021112 A KR20050021112 A KR 20050021112A
Authority
KR
South Korea
Prior art keywords
voltage
node
power supply
unit
reference voltage
Prior art date
Application number
KR1020030059210A
Other languages
English (en)
Inventor
김준형
이지현
김철수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030059210A priority Critical patent/KR20050021112A/ko
Publication of KR20050021112A publication Critical patent/KR20050021112A/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators

Abstract

본 발명은 전압 발생 장치에 관한 것으로서, 보다 상세하게는 반도체 장치의 동작 모드에 따라서 내부 전원 전압의 크기를 조절하고 내부 전원 전압이 안정된 상태에 도달하는 데 걸리는 시간(Set-up time)을 개선하는 전압 발생 장치에 관한 것이다. 본 발명의 일실시예에 따른 전압 발생 장치는 제 1 전압 전원부와 제 2 전압 전원부 사이에 연결되어 기준 전압과 제 1 노드의 전압을 비교하여 상기 제 1 노드의 전압이 상기 기준 전압보다 높은 경우에는 제 2 노드의 전압을 높이고, 상기 제 1 노드의 전압이 상기 기준 전압보다 낮은 경우에는 상기 제 2 노드의 전압을 낮추는 차동 증폭부; 상기 제 2 노드의 전압에 의해서 활성화되고, 상기 제 1 전원 전압과 제 3 노드 사이에 연결되어 상기 제 1 노드의 전압이 상기 기준 전압보다 낮아지게 되면 상기 제 3 노드의 전압을 소정의 전압으로 상승시키는 클램핑부; 및 상기 제 3 노드와 상기 제 2 전압 전원부 사이에 연결되고, 상기 제 1 노드의 전압을 입력받아, 동작 모드 신호에 따라서 상기 제 3 노드의 전압을 조절하는 전압 조절부를 포함한다.

Description

전압 발생 장치{VOLTAGE GENERATION DEVICE}
본 발명은 전압 발생 장치에 관한 것으로서, 보다 상세하게는 반도체 장치의 동작 모드에 따라서 내부 전원 전압의 크기를 조절하고 내부 전원 전압이 안정된 상태에 도달하는 데 걸리는 시간(Set-up time)을 개선하는 전압 발생 장치에 관한 것이다.
반도체 장치의 집적도가 증가함에 따라 모스 트랜지스터(MOS FET)의 게이트 렝쓰(Gate length)와 옥사이드 두께(Oxide thickness)가 감소되고 있다. 그러나 외부 전원 전압은 계속 같은 전압이 사용되기 때문에 채널(channel)의 전계(electic field)가 커져서 옥사이드(Oxide)의 임계 전압(critical voltage) 한계에 이르게 되었다.
이를 해결하고자 반도체 장치 내부에서 전원 전압을 낮추는 전압 발생 장치가 이용되고 있다. 그럼으로써 반도체 장치의 전력 소모를 줄일 수 있다. 특히 내부 전원 전압을 일정한 정전압으로 설정함으로써 외부 전원 전압이 변동하여도 안정된 전원 전압을 확보할 수 있어 반도체 장치의 동작이 안정된다.
또한 반도체 장치의 내부 전압 발생 장치가 외부 온도나 제조 공정의 변화를 상쇄하는 방향으로 설계된다면 보다 안정된 반도체 장치의 동작을 얻을 수 있다.
외부 전원 전압을 이용하여 바로 내부 전원 전압을 공급하는 것보다는, 외부 온도나 외부 전압 변동에 대해서 안정하게 일정한 전압을 공급해 주는 기준 전압(reference voltage) 발생 장치를 이용하여 내부 전원 전압을 공급하는 경우에는 보다 안정된 전원 전압을 확보할 수 있다.
상기 기준 전압 발생 장치는 일반적으로 피엔 졍션(pn junction)의 빌트인(built-in) 전압이나 모스 트랜지스터의 문턱 전압(Theshold voltage)을 이용하여 설계되고 있다. 상기 빌트인(built-in) 전압이나 문턱 전압의 값들은 소자의 크기보다는 도핑 농도(Doping Concentration), 옥사이드 두께 등의 공정 조건에만 의존하는 특성이 있기 때문에 기준 전압(reference voltage)으로 사용되기 편리하다.
종래에는 반도체 장치의 동작 모드에 따라서 클럭 주파수가 높은 경우에 비해서 클럭 주파수가 낮은 경우에 내부 전원 전압의 크기를 낮추기 위하여, 기준 전압의 크기를 조절하여 내부 전원 전압의 크기를 조절하였다.
그러나 기준 전압의 크기를 조절하여 내부 전원 전압의 크기를 조절하는 경우에는 기준 전압의 크기를 조절하지 않고 내부 전원 전압을 조절하는 경우에 비해서 내부 전원 전압이 안정된 상태에 도달하는 데 걸리는 시간(Set-up time)이 길어지는 어려움이 있었다.
따라서 본 발명은 반도체 장치의 동작 모드에 따라서 내부 전원 전압의 크기를 조절하고 내부 전압 전압이 안정된 상태에 도달하는 데 걸리는 시간(Set-up time)을 개선하는 전압 발생 장치를 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 전압 발생 장치는 제 1 전압 전원부와 제 2 전압 전원부 사이에 연결되어 기준 전압과 제 1 노드의 전압을 비교하여 상기 제 1 노드의 전압이 상기 기준 전압보다 높은 경우에는 제 2 노드의 전압을 높이고, 상기 제 1 노드의 전압이 상기 기준 전압보다 낮은 경우에는 상기 제 2 노드의 전압을 낮추는 차동 증폭부; 상기 제 2 노드의 전압에 의해서 활성화되고, 상기 제 1 전원 전압과 제 3 노드 사이에 연결되어 상기 제 1 노드의 전압이 상기 기준 전압보다 낮아지게 되면 상기 제 3 노드의 전압을 소정의 전압으로 상승시키는 클램핑부; 및 상기 제 3 노드와 상기 제 2 전압 전원부 사이에 연결되고, 상기 제 1 노드의 전압을 입력받아, 동작 모드 신호에 따라서 상기 제 3 노드의 전압을 조절하는 전압 조절부를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 전압 발생 장치를 상세히 설명한다.
도 1은 본 발명의 일실시예에 따른 전압 발생 장치와 주변 장치의 블록 구성도를 나타내는 도면이다. 도 1에 도시된 것처럼, 기준 전압 발생 장치(100)는 외부 전압을 입력받아 외부 온도나 외부 전압 변동에 대해서 안정하게 일정한 전압을 공급해 주는 기준 전압(reference voltage; Vref)을 제공한다.
내부 전압 발생 장치(200)는 상기 기준 전압(Vref)을 입력받아 동작 모드 신호에 따라서 내부 전압(Vinternal)의 크기를 조절하여 내부 전압(Vinternal)을 제공한다.
반도체 장치의 동작 모드에 따라서 카스 레이턴시(CAS Latency; CPU가 메모리 장치에 메모리 액세스 리퀘스트를 보낸 후 밸리드 데이터를 얻기까지 기다려야 하는 시간)의 값이 달라진다.
반도체 장치의 카스 레이턴시의 값이 1 클럭인 경우에는 반도체 장치가 동작하는 주파수가 카스 레이턴시의 값이 2 클럭인 경우에 비해서 낮다. 그러므로 사용되는 내부 전원 전압의 크기도 카스 레이턴시의 값이 2 클럭인 경우에 비해서 낮아도 반도체 장치의 동작 특성을 만족시킬 수 있다.
반면에 반도체 장치의 카스 레이턴시의 값이 2 클럭인 경우에는 카스 레이턴시의 값이 1 클럭인 경우에 비해서 반도체 장치의 동작 주파수가 높으므로 사용되는 내부 전원 전압의 크기는 커야되고, 카스 레이턴시의 값이 3 클럭인 경우에는 카스 레이턴시의 값이 2 클럭인 경우에 비해서 상술한 이유와 같은 이유로 내부 전원 전압의 크기는 커야만 반도체 장치의 동작 특성을 만족시킬 수 있다.
반도체 장치의 일반적인 기준 전압 발생기(100)는 수백 kΩ이상의 저항과 트랜지스터의 조합으로 이루어진 회로이므로, 기준 전압의 변화가 아주 느린 특성이 있다. 내부 전원 전압의 크기를 조절하기 위해서 기준 전압 (Vref)을 가변시켜 내부 전원 전압을 제어하는 방법은 내부 전원 전압이 안정한 상태에 도달하는 데, 걸리는 시간(Set-up time)이 길다. 반면에 내부 전원 발생 장치를 제어하면 내부 전원 전압이 안정한 상태에 도달하는 데, 걸리는 시간이 감소된다.
따라서 본 발명은 반도체 장치의 카스 레이턴시의 값에 따라서 내부 전원 전압의 크기를 조절함에 있어서, 상기 기준 전압의 크기는 변경시키지 않고 내부 전압 발생 장치에 상기 동작 모드 신호에 따라서 내부 전원 전압의 크기를 조절하는 전압 장치를 포함함으로써 내부 전원 전압의 크기를 조절한다.
도 2는 본 발명의 일실시예에 따른 전압 발생 장치를 나타내는 회로 도면이다. 본 발명의 일실시예에 따른 전압 발생 장치는 도 2에 도시된 것처럼, 제 1 전압 전원부와 제 2 전압 전원부 사이에 연결되어 기준 전압(Vref)과 제 1 노드(217)의 전압을 비교하여 상기 제 1 노드(217)의 전압이 상기 기준 전압(Vref)보다 높은 경우에는 제 2 노드(216)의 전압을 높이고, 상기 제 1 노드(217)의 전압이 상기 기준 전압(Vref)보다 낮은 경우에는 상기 제 2 노드(216)의 전압을 낮추는 차동 증폭부(210), 상기 제 2 노드(216)의 전압에 의해서 활성화되고, 상기 제 1 전원 전압과 제 3 노드(Vinternal) 사이에 연결되어 상기 제 1 노드(217)의 전압이 상기 기준 전압(Vref)보다 낮아지게 되면 상기 제 3 노드의 전압(Vinternal)을 소정의 전압으로 상승시키는 클램핑부(220) 및 상기 제 3 노드(Vinternal)와 상기 제 2 전압 전원부 사이에 연결되고, 상기 제 1 노드(217)의 전압을 입력받아, 동작 모드 신호에 따라서 상기 제 3 노드의 전압(Vinternal)을 조절하는 전압 조절부를 포함한다.
상기 차동 증폭부(210)는 상기 기준 전압(Vref)이 하이(high)인 경우에 엔모스 트랜지스터들(213, 215)이 턴온(turn-on)되어 인에이블(enable)된다. 차동 증폭부(210)가 인에이블되면, 상기 기준 전압(Vref)과 상기 제 1 노드(217)의 전압을 비교하여 상기 기준 전압(Vref)이 상기 제 1 노드(217)의 전압보다 높은 경우에는 엔모스 트랜지스터들(213, 215)이 계속 턴온 상태를 유지하여 상기 엔모스 트랜지스터들(213, 215)을 통해서 차지(charge)가 상기 제 2 전압 전원부로 방전되므로, 상기 제 2 노드(216)의 전압을 낮춘다.
반대로, 상기 기준 전압(Vref)이 상기 제 1 노드(217)의 전압보다 낮은 경우에는 엔모스 트랜지스터(214)가 턴온되고 피모스 트랜지스터(211)가 턴온되어 상기 제 1 전압 전원부로부터 차지가 공급되어 상기 제 2 노드(216)의 전압을 높인다.
따라서, 상기 차동 증폭부(210)는 상술하는 동작을 반복적으로 수행함으로써, 상기 제 1 노드(217)의 전압은 상기 기준 전압(Vref)과 거의 동일하게 유지된다.
상기 제 1 전압 전원부의 전압은 상기 제 2 전압 전원부의 전압보다 높고, 상기 제 1 전압 전원부는 외부 전압 전원부일 수 있으며, 상기 제 2 전압 전원부는 접지 전압 전원부일 수 있다.
상기 기준 전압(Vref)과 상기 제 1 노드(217)의 전압을 비교하여 상기 기준 전압(Vref)이 상기 제 1 노드(217)의 전압보다 높은 경우에는 상기 제 2 노드의 전압이 낮아지므로, 상기 클램핑부(220)의 피모스 트랜지스터가 턴온된다. 그럼으로써 상기 제 1 전압 전원부에서 상기 제 3 노드로 차지가 공급되어 상기 제 3 노드의 전압(Vinternal)이 증가하게 된다.
반대로, 상기 기준 전압(Vref)이 상기 제 1 노드(217)의 전압보다 낮은 경우에는 상기 제 2 노드의 전압이 높아지므로, 상기 클램핑부의 피모스 트랜지스터가 턴오프된다. 그럼으로써 상기 제 1 전압 전원부에서 상기 제 3 노드로 차지가 공급되는 것이 중단된다.
따라서 상기 클램핑부(220)는 상술하는 동작을 반복적으로 수행함으로써, 상기 제 3 노드의 전압(Vinternal)을 상기 기준 전압 이상으로 상승시켜서 일정한 전압으로 유지시킨다.
상기 전압 조절부(260)는 상기 제 1 노드(214)와 상기 제 2 전압 전원부 사이에 연결되는 제 1 저항부(240), 상기 제 1 노드(214)와 상기 제 3 노드(Vinternal) 사이에 연결되는 제 2 저항부(250) 및 상기 동작 모드 신호에 따라서 상기 제 2 저항부(250)의 저항값을 조절하는 스위칭부(250)를 포함한다.
상기 제 1 저항부의 저항값을 R1이라고 하고 상기 제 2 저항부의 저항값을 R2라고 하면 상기 제 3 노드의 전압은 다음 식으로 표시될 수 있다.
Vinternal = Vref*(1 + R2/R1)
상기 제 1 노드(217)의 전압이 상기 제 1 저항부(240)에 걸리고, 상기 제 1 노드(217)의 전압은 상기 기준 전압(Vref)과 거의 동일하므로, 상기 수학식 1이 성립된다.
상기 수학식1을 통해 내부 전압(Vinteranl)을 제어하기 위해, 기준 전압 발생기(100)의 기준 전압(Vref)을 제어하는 방법과 내부 전압 발생기의 저항을 제어하는 방법이 있다. 기준 전압을 제어하는 방법은 기준 발생기의 회로 특성상 기준 전압(Vref) 변화가 느리고, 내부 전압 발생기를 거쳐서 내부 전압이 변하기 때문에 내부 전압의 셋업 타임이 길다. 반면에, 내부 전압 발생기의 저항을 제어하는 방법은 전압 변화의 속도가 빠른 차동 증폭기(Differential Amplifier) 형태의 내부 전압 발생기의 저항을 직접 제어하기 때문에 셋업 타임이 줄어든다.
따라서 본 발명에서는 내부 전원 전압의 셋업 타임을 최소화하기 위하여 기준 전압(Vref)을 제어하지 않고, 내부 전원 발생기(200)의 저항을 조절한다.
상기 제 2 저항부(230)의 저항값(R2)을 조절하는 스위칭부를 턴온시키거나 턴오프시켜 상기 제 2 저항부의 저항값을 조절함으로써 상기 제 3 노드의 전압(Vinternal)의 크기를 조절할 수 있다.
물론, 상기 스위칭부(250)를 상기 제 1 저항부(240)의 저항값을 조절하도록 구성하거나 상기 제 1 저항부(240) 및 상기 제 2 저항부(230)의 저항값을 조절하도록 구성하여도 무방하다.
반도체 장치의 동작 주파수가 높은 경우(CAS Latency의 값이 높은 경우)에는 상기 스위칭부를 비활성화시킴으로써 상기 제 2 저항부(230)의 저항값이 단지 다수의 엔모스 트랜지스터(231, 232, 233)의 직렬 저항값에 의해서만 결정된다.
즉, 동작 모드 신호에 로우(low) 신호가 인가되어 상기 스위칭부(250)가 비활성화되면, 상기 스위칭부(250)의 엔모스 트랜지스터가 턴오프되므로 상기 스위칭부(250)의 저항값은 상기 다수의 엔모스 트랜지스터(231, 232, 233)의 직렬 저항값에는 영향을 주지 않는다.
그러나 반도체 장치의 동작 주파수가 낮은 경우에는 상기 스위칭부(250)를 활성화시킴으로써 상기 제 2 저항부의 저항값이 다수의 엔모스 트랜지스터(231, 232, 233)에 상기 스위칭부(250)의 저항이 병렬로 연결되는 것으로 등가되어 다수의 엔모스 트랜지스터(231, 232, 233)의 직렬 저항값보다 낮아진다.
즉, 동작 모드 신호에 하이(high) 신호가 인가되어 상기 스위칭부(250)가 활성화되면, 상기 스위칭부(250)의 엔모스 트랜지스터가 턴온되므로 엔모스 트랜지스터(232) 사이에 병렬 저항이 존재하는 것으로 등가되어 상기 다수의 엔모스 트랜지스터(231, 232, 233)의 직렬 저항값보다 낮아진다.
그러므로 반도체 장치의 동작 주파수가 낮은 경우에는 제 2 저항부(230)의 저항값이 반도체 장치의 동작 주파수가 높은 경우에 비해서 적으므로 제 3 노드의 전압(Vinternal)의 크기가 감소한다.
상기 스위칭부(250)를 다수로 구성하는 경우에는 2 가지 이상으로 제 3 노드의 전압(Vinternal)의 크기를 조절할 수 있다.
도 3a는 종래의 전압 발생 장치의 셋업 타임(Set-up time)을 나타내는 도면이고, 도 3b는 본 발명의 일실시예에 따른 전압 발생 장치의 셋업 타입(Set-up time)을 나타내는 도면이다.
기준 전압(Vref)을 조절하여 내부 전원 전압(Vinternal)을 0.2V 높이는 경우는 도 3a에 도시된 것처럼, 내부 전원 전압(Vinternal)이 안정된 상태에 도달하는 데 걸리는 시간(Set-up time)이 2 ㎲ 정도의 시뮬레이션 결과를 얻는다.
이에 비해서, 상기 기준 전압(Vref)을 조절하지 않고 상기 스위칭부(250)의 엔모스 트랜지스터를 턴오프시켜서 상기 내부 전원 전압(Vref)을 0.2V 높이는 경우에는 도 3b에 도시된 것처럼, 상기 내부 전압 전압(Vinternal)이 안정된 상태에 도달하는 데 걸리는 시간(Set-up time)이 32ns 정도의 시뮬레이션 결과를 얻는다.
그러므로 상기 기준 전압(Vref)을 조절하지 않고 상기 스위칭부(250)의 엔모스 트랜지스터를 턴오프시켜서 상기 내부 전원 전압(Vinternal)을 0.2V 높이는 경우가 상기 기준 전압(Vref)을 조절하여 상기 내부 전원 전압(Vinternal)을 0.2V 높이는 경우에 비해서 내부 전압 전압(Vinternal)이 안정된 상태에 도달하는 데 걸리는 시간(Set-up time)이 감소함을 알 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야의 당업자(통상의 지식을 가진 자)는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념(Equivalents)으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
상기한 바와 같이 이루어진 본 발명에 따르면, 반도체 장치의 동작 모드에 따라서 내부 전원 전압의 크기를 조절하고 내부 전원 전압이 안정된 상태에 도달하는 데 걸리는 시간(Set-up time)이 감소된다.
도 1은 본 발명의 일실시예에 따른 전압 발생 장치와 주변 장치의 블록 구성도를 나타내는 도면이다.
도 2는 본 발명의 일실시예에 따른 전압 발생 장치를 나타내는 회로 도면이다.
도 3a는 종래의 전압 발생 장치의 셋업 타임(Set-up time)을 나타내는 도면이다.
도 3b는 본 발명의 일실시예에 따른 전압 발생 장치의 셋업 타입(Set-up time)을 나타내는 도면이다.
(도면의 주요부분에 대한 부호의 설명)
100: 기준 전압 발생 장치
200: 내부 전압 발생 장치
210: 차동 증폭부
216: 제 2 노드
217: 제 1 노드
220: 클램핑부
230: 제 2 저항부
240: 제 1 저항부
250: 스위칭부
260: 전압 조절부

Claims (5)

  1. 제 1 전압 전원부와 제 2 전압 전원부 사이에 연결되어 기준 전압과 제 1 노드의 전압을 비교하여 상기 제 1 노드의 전압이 상기 기준 전압보다 높은 경우에는 제 2 노드의 전압을 높이고, 상기 제 1 노드의 전압이 상기 기준 전압보다 낮은 경우에는 상기 제 2 노드의 전압을 낮추는 차동 증폭부;
    상기 제 2 노드의 전압에 의해서 활성화되고, 상기 제 1 전원 전압과 제 3 노드 사이에 연결되어 상기 제 1 노드의 전압이 상기 기준 전압보다 낮아지게 되면 상기 제 3 노드의 전압을 소정의 전압으로 상승시키는 클램핑부; 및
    상기 제 3 노드와 상기 제 2 전압 전원부 사이에 연결되고, 상기 제 1 노드의 전압을 입력받아, 동작 모드 신호에 따라서 상기 제 3 노드의 전압을 조절하는 전압 조절부를 포함하는 전압 발생 장치.
  2. 제1항에 있어서,
    상기 전압 조절부는 상기 제 1 노드와 상기 제 2 전압 전원부 사이에 연결되는 제 1 저항부, 상기 제 1 노드와 상기 제 3 노드 사이에 연결되는 제 2 저항부 및 상기 동작 모드 신호에 따라서 상기 제 2 저항부의 저항값을 조절하는 스위칭부를 포함하는 것을 특징으로 하는 전압 발생 장치.
  3. 제2항에 있어서,
    상기 스위칭부는 엔모스 트랜지스터로 구성되는 것을 특징으로 하는 전압 발생 장치.
  4. 제2항에 있어서,
    상기 제 1 저항부는 다수의 엔모스 트랜지스터를 직렬로 배치하여 구성되는 것을 특징으로 하는 전압 발생 장치.
  5. 제2항에 있어서,
    상기 제 2 저항부는 다수의 엔모스 트랜지스터를 직렬로 배치하여 구성되는 것을 특징으로 하는 전압 발생 장치.
KR1020030059210A 2003-08-26 2003-08-26 전압 발생 장치 KR20050021112A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030059210A KR20050021112A (ko) 2003-08-26 2003-08-26 전압 발생 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030059210A KR20050021112A (ko) 2003-08-26 2003-08-26 전압 발생 장치

Publications (1)

Publication Number Publication Date
KR20050021112A true KR20050021112A (ko) 2005-03-07

Family

ID=37229640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030059210A KR20050021112A (ko) 2003-08-26 2003-08-26 전압 발생 장치

Country Status (1)

Country Link
KR (1) KR20050021112A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391254B2 (en) 2005-09-15 2008-06-24 Samsung Electronics Co., Ltd. Circuit and method of generating internal supply voltage in semiconductor memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391254B2 (en) 2005-09-15 2008-06-24 Samsung Electronics Co., Ltd. Circuit and method of generating internal supply voltage in semiconductor memory device

Similar Documents

Publication Publication Date Title
US8217638B1 (en) Linear regulation for use with electronic circuits
TWI626521B (zh) 低壓差穩壓裝置及其操作方法
KR100728950B1 (ko) 내부전압 발생장치
US20100270994A1 (en) Adjustable voltage regulator for providing a regulated output voltage
US5136182A (en) Controlled voltage or current source, and logic gate with same
US5990671A (en) Constant power voltage generator with current mirror amplifier optimized by level shifters
EP3300235B1 (en) Voltage regulator
TW201823903A (zh) 降低低電流穩壓器輸出端的負脈衝訊號的電路及其方法
US20150188436A1 (en) Semiconductor Device
US9081402B2 (en) Semiconductor device having a complementary field effect transistor
US8089822B1 (en) On-chip power-measurement circuit using a low drop-out regulator
US7939883B2 (en) Voltage regulating apparatus having a reduced current consumption and settling time
US6097179A (en) Temperature compensating compact voltage regulator for integrated circuit device
KR20020013800A (ko) 데이터 처리 유닛용 주파수 판정 회로
US11841722B2 (en) Controlling circuit for low-power low dropout regulator and controlling method thereof
KR20050021112A (ko) 전압 발생 장치
US8222952B2 (en) Semiconductor device having a complementary field effect transistor
CN117059020B (zh) 一种低转折电压的led显示屏驱动电路及led显示屏
JP2014134862A (ja) 半導体装置
KR20040000050A (ko) 가변 출력 전압 조정기
US6242972B1 (en) Clamp circuit using PMOS-transistors with a weak temperature dependency
US7936161B2 (en) Bias circuit having second current path to bandgap reference during power-on
KR20080060322A (ko) 반도체 소자의 내부전압 발생기
KR20010061375A (ko) 파워-업 회로
KR20040024789A (ko) 안정된 내부 전압을 발생하는 내부전압 발생기

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination