KR20050017070A - 안테나 패턴과 이를 이용한 플라즈마 손상 원인을측정하는 방법 - Google Patents
안테나 패턴과 이를 이용한 플라즈마 손상 원인을측정하는 방법Info
- Publication number
- KR20050017070A KR20050017070A KR1020030055947A KR20030055947A KR20050017070A KR 20050017070 A KR20050017070 A KR 20050017070A KR 1020030055947 A KR1020030055947 A KR 1020030055947A KR 20030055947 A KR20030055947 A KR 20030055947A KR 20050017070 A KR20050017070 A KR 20050017070A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- plasma
- damage
- antenna pattern
- antenna
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 플라즈마 손상 원인이 증착에 의한 것인지 또는 식각에 의한 것인지를 확실하게 구분할 수 있는 안테나 패턴과 이를 이용한 플라즈마 손상 원인을 측정하는 방법에 관한 것으로, 특히 본 발명의 측정 방법은 블록 형태를 갖는 제 1패턴과 다수개의 분리된 핑거 형태를 갖으며 제 1패턴의 면적에 비해 작은 제 2패턴으로 이루어진 제 1안테나 패턴을 형성함과 동시에 블록 형태를 갖는 제 1패턴과 다수개의 분리된 핑거 형태를 갖으며 제 1패턴과의 면적비가 1:1로 동일한 제 2패턴으로 이루어진 제 3안테나 패턴을 제조하는 단계와, 제 1안테나 패턴으로 플라즈마의 증착 손상을 측정하고 제 1안테나 패턴을 이용하여 측정된 플라즈마의 증착 손상이 설정된 기준값 이상인지를 판단하는 단계와, 제 1안테나 패턴에 의한 구해진 플라즈마 증착 손상이 설정된 기준값 이상일 경우 제 3안테나 패턴으로 플라즈마의 증착 손상을 측정하고 제 3안테나 패턴을 이용하여 측정된 플라즈마의 증착 손상이 설정된 기준값 이상인지를 판단하는 단계와, 제 3안테나 패턴에 의해 구해진 플라즈마 증착 손상이 설정된 기준값 이상일 경우 반도체 소자의 제조 공정시 플라즈마 증착 손상이 발생하였음을 판정하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 플라즈 손상을 측정하는 기술에 관한 것으로서, 특히 플라즈마 증착 손상 및 식각 손상 원인을 분명히 구분할 수 있는 안테나 패턴과 이를 이용한 플라즈마 손상 원인을 측정하는 방법에 관한 것이다.
포토리소그래피(photo-lithography) 기술 발전에 의해 반도체 소자의 고집적화가 이루어졌는데, 반도체 소자의 집적도가 증가할수록 소자의 선폭이 좁아짐에 따라 고밀도의 플라즈마(HDP: High Density Plasma) 식각 또는 증착 공정을 주로 사용하게 된다.
그런데 반도체 식각 공정시 고밀도의 플라즈마를 사용할 경우 반도체 소자의 게이트 전극과 기판(substrate) 사이에 강한 전기장이 형성됨으로써 게이트 절연막에 심각한 전하 손상(charging damage)이 발생하게 된다. 이러한 플라즈마 손상은 반도체 소자의 문턱 전압(Vth)의 시프트, 서브 임계 기울기(sub threshold slope), 금속 콘덕턴스(Gm), 드레인 전류(Idsat)의 감쇄(degradation), 게이트 절연막의 콘덕턴스(Gox)의 수명 단축 등을 유발하게 된다.
한편 반도체 소자의 측소로 말미암아 MOSFET의 경우 게이트 절연막의 두께가 얇아지면서 플라즈마 공정에 의한 게이트 절연막의 누설 전류(leakage current)나 브레이크 다운(break down)에 대한 관심이 증대되었다. 따라서 플라즈마 손상을 측정하는 방법의 하나로 폴리 실리콘 또는 금속 등의 도전막 크기를 크게 하여 게이트 전극과 연결함으로써 플라즈마 손상을 더 많이 받도록 하여 손상의 정도를 측정하며 플라즈마 공정의 안정성을 검토하는 안테나 패턴을 사용하였다.
일반적으로 플라즈마를 사용하는 식각 공정과 증착 공정에서 반도체 소자의 플라즈마 손상 정도를 파악하기 위하여 도 1a 및 도 1b의 콤브(comb) 형태(핑거 형태라고도 함)와 블록(block) 형태인 안테나 패턴을 사용하였다. 도 1a의 핑거 형태의 안테나 패턴은 반도체 기판인 서브층(10)과, 게이트 전극의 도전막(14)과, 서브층(10)과 도전막(14) 사이에 오버랩된 게이트 절연막(12)과, 게이트 전극인 도전막(14)에 연결된 다수개의 분리된 핑거 부분(16)을 갖는다. 그리고 도 1b의 블록 형태의 안테나 패턴은 반도체 기판인 서브층(20)과 게이트 전극의 도전막(24)과, 서브층(20)과 도전막(24) 사이에 오버랩된 게이트 절연막(22)과, 게이트 전극인 도전막(24)에 연결된 소정의 블록 부분(26), 예컨대 박스 블록을 갖는다. 여기서 핑거 부분(16)과 블록 부분(26)은 도전막, 예컨대 도프트 폴리실리콘 또는 금속막으로 형성된다.
이러한 안테나 패턴은 반도체 소자를 제조하는 공정에서 핑거 부분(16) 또는 블록 부분(26)에 전원을 공급하여 플라즈마 공정의 손상 정도를 측정한다. 즉, 핑거 부분(16) 또는 블록 부분(26)의 안테나 패턴에 전원이 공급되면 게이트 전극의 도전막(14)(24)에 전류가 공급되어 게이트 절연막(12)(22)으로의 누설 전류 또는 브레이크 다운을 측정하여 플라즈마 공정에 의한 손상 정도를 판단한다. 그런데, 핑거 형태의 안테나 패턴에서 플라즈마 공정의 손상 정도가 높을 때에는 다수개로 분리된 핑거 패턴 부분에서 플라즈마 식각 공정시 손상이 많이 발생한 것으로 보고, 블록 형태의 안테나 패턴의 손상 정도가 높을 때에는 블록 형태의 패턴에서 플라즈마 증착 공정시 손상이 많이 발생한 것으로 하여 플라즈마 손상 원인을 찾는다.
하지만, 실제 반도체 제품의 경우에는 레이아웃(layout)이 한정되어 있으므로 핑거 및 블록 형태의 안테나 패턴에 대해 다양한 패턴 비율로 만들어 주기가 어렵다. 그러므로 종래에는 도 2a와 같이 블록 및 핑거 형태의 안테나 패턴(34)에 프로브 패드(30)를 연결하여 게이트 절연막(32)인 모트(moat)와 안테나 패턴의 면적비인 안테나 비율을 300:1로 하거나 도 2b와 같이 핑거 부분(44)과 블록 부분(40)을 갖는 안테나 패턴을 3000:1 비율로 하여 어느 정도의 안테나 비율까지가 안정한가만 판단하므로 제품에서 플라즈마 손상의 원인 공정이 식각에 의한 것인지 증착에 의한 것인지 판단하기 어려웠다. 도 2b에서 미설명된 42는 게이트 절연막인 모트 부분을 나타낸 것이다.
도 3a는 도 2a의 안테나 패턴을 이용하여 반도체 소자의 플라즈마 증착 손상을 측정하는 과정을 나타낸 흐름도로서, 이를 참조하면 종래 기술의 플라즈마 증착 손상을 측정하는 방법은 다음과 같다.
우선 반도체 소자의 제조 공정중에 게이트 절연막 상부에 게이트 전극 등의 도전막 패턴에 연결되며 소정의 블록 형태와 다수개로 분리된 핑거 형태를 갖으며 블록 부분이 핑거 부분에 대해 3.16:1의 면적비와 300:1 비율(전체 안테나 면적과 게이트 전극의 도전막 패턴의 면적비)을 갖는 안테나 패턴을 형성한다.(S10) 그리고 300:1 안테나 패턴에 직류 또는 교류 전원을 공급하여 게이트 전극의 도전막에 전류를 흘려 게이트 절연막으로의 누설 전류 또는 브레이크 다운을 측정하여 플라즈마 증착 공정시의 손상 정도를 측정한다.(S12) S12의 측정 결과, 게이트 절연막으로의 누설 전류 또는 브레이크 다운이 측정되면 플라즈마 증착 공정시 손상이 발생되었다고 판단한다.(S14∼S16) 이에 반하여 S12의 측정 결과, 게이트 절연막으로의 누설 전류 또는 브레이크 다운이 측정되지 않았다면 플라즈마 증착 공정시 손상이 발생하지 않았다고 판단한다.(S14, S18)
도 3b는 도 2b의 안테나 패턴을 이용하여 반도체 소자의 플라즈마 식각 손상을 측정하는 과정을 나타낸 흐름도로서, 이를 참조하면 종래 기술의 플라즈마 식각 손상을 측정하는 방법은 다음과 같다.
반도체 소자의 제조 공정중에 게이트 절연막 상부에 게이트 전극 등의 도전막 패턴에 연결되며 블록 형태와 다수개의 분리된 핑거 형태를 갖으며 블럭 부분이 핑거 부분에 대해 1:1.78의 면적비를 갖으며 3000:1 비율(전체 안테나 면적과 게이트 전극의 도전막 패턴의 면적비)의 안테나 패턴을 형성한다.(S20) 그리고 3000:1 안테나 패턴에 직류 또는 교류 전원을 공급하여 게이트 전극의 도전막에 전류를 흘려 게이트 절연막으로의 누설 전류 또는 브레이크 다운을 측정하여 플라즈마 식각 공정시의 손상 정도를 측정한다.(S22) S22의 측정 결과, 게이트 절연막으로의 누설 전류 또는 브레이크 다운이 측정되면 플라즈마 식각 공정시 손상이 발생되었다고 판단한다.(S24∼S26) 이에 반하여 S22의 측정 결과, 게이트 절연막으로의 누설 전류 또는 브레이크 다운이 측정되지 않았다면 플라즈마 증착 공정시 손상이 발생하지 않았다고 판단한다.(S24, S28)
그러나, 이와 같은 반도체 소자의 플라즈마 공정시 발생되는 손상 정도를 각각의 공정에 맞는 300:1 또는 3000:1 안테나 패턴을 사용해야 하는데, 이들 안테나 패턴을 사용하여 플라즈마 공정중에서 식각 또는 증착 공정에 의한 손상인지를 정확하게 측정하는데 한계가 있었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 300:1의 플라즈마 증착 손상의 측정용 안테나 패턴과 3000:1의 플라즈마 식각 손상의 측정용 안테나 패턴 이외에 추가로 300:1 또는 3000:1 비율의 패턴에서 블록 부분과 핑거 부분의 면적 비를 1:1로 동일하게 한 별도의 안테나 패턴에 의해 플라즈마 손상 원인이 증착에 의한 것인지 또는 식각에 의한 것인지를 확실하게 구분할 수 있는 플라즈마 손상 원인을 측정하기 위한 안테나 패턴을 제공하는데 있다.
본 발명의 다른 목적은 300:1 또는 3000:1 비율의 패턴에서 블록 부분과 핑거 부분의 면적 비를 1:1로 동일하게 한 추가된 안테나 패턴과 300:1 비율의 안테나 패턴을 이용하여 플라즈마 증착 손상 정도를 판단하고 상기 추가된 안테나 패턴과 3000:1 안테나 패턴을 이용하여 플라즈마 식각 손상 정도를 판단하여 반도체 소자의 플라즈마 손상 측정시 그 정확성을 높일 수 있는 안테나 패턴을 이용한 플라즈마 손상 원인을 측정하는 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체 소자를 제조하는 공정에서 플라즈마에 기인한 손상을 측정하기 위하여 절연막과 오버랩된 도전막 패턴에 전원을 공급시켜 절연막의 누설 전류 또는 브레이크 다운을 측정하는 안테나 패턴에 있어서, 도전막 패턴에 연결되며 소정의 블록 형태를 갖으며 플라즈마의 증착 손상을 측정하기 위한 제 1패턴과, 제 1패턴에 연결되며 다수개의 분리된 핑거 형태를 갖으며 플라즈마의 식각 손상을 측정하기 위한 제 2패턴을 구비하며 제 1패턴과 제 2패턴의 면적비가 1:1인 것을 특징으로 한다.
상기 다른 목적을 달성하기 위하여 본 발명은 반도체 소자를 제조하는 공정에서 플라즈마에 기인한 손상을 측정하기 위하여 절연막과 오버랩된 도전막 패턴에 연결되는 안테나 패턴에 전원을 공급하여 절연막의 누설 전류 또는 브레이크 다운을 측정하는 방법에 있어서, 도전막 패턴에 연결되며 소정의 블록 형태를 갖는 제 1패턴과 다수개의 분리된 핑거 형태를 갖으며 제 1패턴의 면적에 비해 작은 제 2패턴으로 이루어진 제 1안테나 패턴을 형성함과 동시에 블록 형태를 갖는 제 1패턴과 다수개의 분리된 핑거 형태를 갖는 제 2패턴으로 이루어지며 제 1패턴과 제 2패턴의 면적비가 1:1인 제 3안테나 패턴을 제조하는 단계와, 제 1안테나 패턴으로 플라즈마의 증착 손상을 측정하고 제 1안테나 패턴을 이용하여 측정된 플라즈마의 증착 손상이 설정된 기준값 이상인지를 판단하는 단계와, 제 1안테나 패턴에 의한 구해진 플라즈마 증착 손상이 설정된 기준값 이상일 경우 제 3안테나 패턴으로 플라즈마의 증착 손상을 측정하고 제 3안테나 패턴을 이용하여 측정된 플라즈마의 증착 손상이 설정된 기준값 이상인지를 판단하는 단계와, 제 3안테나 패턴에 의해 구해진 플라즈마 증착 손상이 설정된 기준값 이상일 경우 반도체 소자의 제조 공정시 플라즈마 증착 손상이 발생하였음을 판정하는 단계를 포함한다.
상기 다른 목적을 달성하기 위하여 본 발명의 다른 방법은 반도체 소자를 제조하는 공정에서 플라즈마에 기인한 손상을 측정하기 위하여 절연막과 오버랩된 도전막 패턴에 연결되는 안테나 패턴에 전원을 공급하여 절연막의 누설 전류 또는 브레이크 다운을 측정하는 방법에 있어서, 도전막 패턴에 연결되며 소정의 블록 형태를 갖는 제 1패턴과 다수개의 분리된 핑거 형태를 갖으며 제 1패턴의 면적에 비해 큰 제 2패턴으로 이루어진 제 2안테나 패턴을 형성함과 동시에 블록 형태를 갖는 제 1패턴과 다수개의 분리된 핑거 형태를 갖는 제 2패턴으로 이루어지며 제 1패턴과 제 2패턴의 면적비가 1:1인 제 3안테나 패턴을 제조하는 단계와, 제 2안테나 패턴으로 플라즈마의 식각 손상을 측정하고 제 2안테나 패턴을 이용하여 측정된 플라즈마의 식각 손상이 설정된 기준값 이상인지를 판단하는 단계와, 제 2안테나 패턴에 의한 구해진 플라즈마 식각 손상이 설정된 기준값 이상일 경우 제 3안테나 패턴으로 플라즈마의 식각 손상을 측정하고 제 3안테나 패턴을 이용하여 측정된 플라즈마의 식각 손상이 설정된 기준값 이상인지를 판단하는 단계와, 제 3안테나 패턴에 의해 구해진 플라즈마 식각 손상이 설정된 기준값 이상일 경우 반도체 소자의 제조 공정시 플라즈마 식각 손상이 발생하였음을 판정하는 단계를 포함한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
도 4a 내지 도 4c는 본 발명에 따른 플라즈마 증착 손상의 측정용 제 1안테나 패턴과 플라즈마 식각 손상의 측정용 제 2안테나 패턴과 상기 플라즈마의 증착 또는 식각 손상 원인을 측정하기 위한 제 3안테나 패턴을 나타낸 도면들이다.
본 발명의 안테나 패턴은 총 3가지의 패턴 형태로 구성되는데, 첫 번째 제 1안테나 패턴은 도 4a와 같이 플라즈마 증착 손상을 측정하기 위해 블록 형태가 핑거 형태보다 크고 300:1 안테나 비율(전체 안테나 면적과 게이트 전극의 도전체 패턴과의 면적비)을 갖는 안테나 패턴이다. 두 번째 제 2안테나 패턴은 도 4b와 같이 플라즈마 식각 손상을 측정하기 위해 핑거 형태가 블록 형태보다 크고 3000:1 안테나 비율(전체 안테나 면적과 게이트 전극의 도전체 패턴과의 면적비)을 갖는 안테나 패턴이다. 세 번째 새롭게 제안된 제 3안테나 패턴은 도 4c와 같이 플라즈마 손상 원인이 증착에 의한 것인지 식각에 의한 것인지를 측정하기 위해 300:1 또는 3000:1의 안테나 패턴에서 어느 한쪽 부분(예컨대 블록)의 면적을 그대로 유지하고 나머지 다른 한쪽 부분(예컨대 핑거)의 면적을 상기 면적과 같도록 즉, 핑거 부분과 블록 부분의 면적 비가 1:1로 동일하도록 설계한 것으로서, 이때 전체 안테나 면적과 게이트 전극인 도전체 패턴의 면적 비는 약 2166:1이 된다. 이들 플라즈마 손상 측정용 안테나 패턴들에 대해 좀더 상세하게 설명하면 다음과 같다.
도 4a의 제 1안테나 패턴은 반도체 기판이며 프로브 패드와 연결된 서브층(100)과, 게이트 전극의 도전막(미도시함)과, 서브층(100)과 도전막 사이에 오버랩된 게이트 절연막(102)(모트라고도 함)과, 게이트 전극인 도전막에 연결된 다수개의 분리된 핑거 형태의 패턴들(104)을 갖는다. 여기서 제 1안테나 패턴의 서브층(100)이 블록 부분이 되는데 이를 제 1패턴으로 핑거 형태의 패턴들(104)이 제 2패턴으로 구분된다.
도 4b의 제 2안테나 패턴은 위와 마찬가지로 반도체 기판이며 프로브 패드와 연결된 서브층(110)과, 게이트 전극의 도전막(미도시됨)과, 서브층(110)과 도전막 사이에 오버랩된 게이트 절연막(102)과, 게이트 전극인 도전막에 연결된 다수개의 분리된 핑거 형태의 패턴들(114)을 갖는다. 여기서 a는 제 2안테나 패턴의 블록 부분인 제 1패턴이며 b는 제 2안테나 패턴의 핑거 부분이 되는 제 2패턴이다.
도 4c를 참조하여 예를 들면, 본 발명에 의해 새롭게 제안된 제 3안테나 패턴은 도 4b의 제 2안테나 패턴에서 블록 부분의 제 1패턴(120)과 핑거 부분의 제 2패턴(124)의 면적비를 1:1로 동일하게 설계한 것이다. 미설명된 도면 부호 122는 제 1패턴(120)내 게이트 절연막인 모트를 나타낸 것이다.
이와 같이 구성된 본 발명의 안테나 패턴들은 하기 표 1과 같이 게이트 절연막인 모트(여기서는 게이트 전극인 도전체 패턴 하부의 게이트 절연막으로 대체함)와 전체 안테나 면적의 비율인 안테나 비율이 각각 300:1(도 4a), 3000:1(도 4b), 2166:1(도 4c)과 같다. 그리고 300:1 비율의 제 1안테나 패턴에서 블록 부분(120)과 핑거 부분(124)의 면적 비율은 3.16:1이며 3000:1 비율의 제 2안테나 패턴에서 블록 부분(120)과 핑거 부분(124)의 면적 비율은 1:1.78이다. 본 발명의 제 3안테나 패턴에서 블록 부분(120)과 핑거 부분(124)의 면적 비율을 1:1로 동일하게 하면, 게이트 절연막인 모트와 전체 안테나 면적의 비율은 2166:1로 제 2안테나 패턴보다는 작은 안테나 비율을 갖는다.
| 안테나 비율 | 블록 부분 : 핑거 부분 |
| 300 : 1 | 3.16 : 1 |
| 3000 : 1 | 1 : 1.78 |
| 2166 : 1 | 1 : 1 |
한편 도 4a 내지 도 4c에서 안테나 패턴들의 핑거 부분과 블록 부분은 모두 도전막, 예컨대 도프트 폴리실리콘 또는 금속막으로 형성되어 플라즈마 손상 측정시 이들 패턴에 교류 또는 직류 전원이 공급되며 프로브 패드와 연결된 서브층을 통해 게이트 절연막인 모트에서의 누설 전류 또는 브레이크 다운을 측정하게 된다.
도 5는 도 4a 및 도 4c의 제 1안테나 패턴과 제 3안테나 패턴을 이용하여 반도체 소자의 플라즈마 손상을 측정하는 과정을 나타낸 흐름도로서, 본 발명의 플라즈마 증착 손상을 측정하는 과정은 다음과 같다.
우선 반도체 소자의 제조 공정중에 게이트 절연막 상부에 게이트 전극 등의 도전막 패턴에 연결되며 블록 부분인 제 1패턴과 핑거 부분의 제 2패턴의 면적비가 3.16:1인 300:1의 안테나 비율을 갖는 제 1안테나 패턴(도 4a)을 형성한다. 이와 동시에 블록 형태를 갖는 제 1패턴(120)과 다수개의 분리된 핑거 형태를 갖는 제 2패턴(124)의 면적비가 1:1로 동일하며 약 2166:1 안테나 비율을 갖는 제 3안테나 패턴(도 4c)을 형성한다.(S100)
그리고 300:1의 제 1안테나 패턴에 직류 또는 교류 전원을 공급하여 게이트 전극의 도전막에 전류를 흘리고 서브층과 연결된 프로브 패드를 통해 게이트 절연막으로의 누설 전류 또는 브레이크 다운을 측정하여 플라즈마 증착 공정시의 손상 정도를 측정한다.(S102)
S102의 측정 결과, 제 1안테나 패턴을 사용했을 때 게이트 절연막으로의 누설 전류 또는 브레이크 다운이 측정되는지 판단한다.(S104), 즉 측정된 플라즈마의 증착 손상이 설정된 기준값(50%) 이상인지를 판단한다.
S104의 판단 결과, 제 1안테나 패턴에 의한 구해진 플라즈마 증착 손상이 설정된 기준값 이상일 경우 블록 형태를 갖는 제 1패턴(120)과 다수개의 분리된 핑거 형태를 갖는 제 2패턴(124)의 면적비가 1:1로 동일한 제 3안테나 패턴을 이용하여 플라즈마 손상을 측정하는 과정을 다시 수행한다. 이에 제 3안테나 패턴에 직류 또는 교류 전원을 공급하여 게이트 전극의 도전막에 전류를 흘리고 서브층과 연결된 프로브 패드를 통해 게이트 절연막으로의 누설 전류 또는 브레이크 다운을 측정하여 플라즈마 증착 공정시의 손상 정도를 측정한다.(S106)
S106의 측정 결과, 제 3안테나 패턴을 사용했을 때 게이트 절연막으로의 누설 전류 또는 브레이크 다운이 측정되었는지 측정되지 않았는지를 알기 위하여 측정된 플라즈마의 손상 정도가 설정된 기준값(50%) 이상인지를 판단한다.(S108)
S108의 판단 결과, 제 3안테나 패턴에 의해 측정된 플라즈마 손상 정도가 설정된 기준값 이상일 경우 플라즈마 증착 공정시 반도체 소자의 손상이 발생하였다고 판정한다.(S110) 이에 반하여 제 3안테나 패턴에 의해 측정된 플라즈마 손상 정도가 설정된 기준값 미만이면 플라즈마 증착 공정시 반도체 소자의 손상이 발생하지 않고 대신에 플라즈마의 식각 손상으로 판정한다.(S112)
한편 S104의 판단 결과, 제 1안테나 패턴에 의해 구해진 플라즈마 증착 손상이 설정된 기준값 미만일 경우 반도체 소자의 제조 공정시 플라즈마 증착 손상이 발생하지 않았음을 판정한다.(S114)
이상과 같이 도 5를 참조한 본 발명의 플라즈마 손상 측정 방법은 블록 부분의 면적이 핑거 부분의 면적에 비해 약 3배정도 크기 때문에 통상적으로 플라즈마 증착 손상을 측정하는데 사용되는 제 1안테나 패턴을 이용하여 1차로 플라즈마 손상을 측정한다. 그리고 다시 핑거 부분과 블록 부분의 면적이 1:1로 동일한 제 3안테나 패턴을 이용하여 2차로 플라즈마의 손상 정도를 측정하므로 제 3안테나 패턴의 핑거와 블록 부분이 동일한 면적을 갖고 있으므로 플라즈마 식각 및 증착 공정에서 동일한 손상을 받게 된다. 따라서 제 3안테나 패턴의 플라즈마 손상을 측정하면 측정된 값에 따라 플라즈마 증착에 의한 것인지 식각에 의한 것인지를 다시 분명하게 확인할 수 있어 플라즈마의 손상 원인을 확실하게 규명할 수 있다.
예컨대 플라즈마 손상을 위해 제 3안테나 패턴에 DC 전원을 인가하면 웨이퍼 전면의 각 다이(die)의 제 1안테나 패턴의 플라즈마 손상 정도가 80%이고 제 3안테나 패턴의 플라즈마 손상 정도가 50%라면 1차보다 2차 측정시 안테나 패턴의 블록 부분 면적이 줄어들었음에도 불구하고 플라즈마 손상 변화가 증가되지 않았음으로 플라즈마 식각 공정보다는 증착에 의한 불량으로 본다. 또한 제 1안테나 패턴의 플라즈마 손상 정도가 50%이고 제 3안테너 패턴의 플라즈마 손상 정도가 80%로 증가되었다면 플라즈마 손상 변화가 증가되었음으로 플라즈마 증착 공정보다는 식각에 의한 불량으로 본다.
다음은 본 발명의 플라즈마 식각 손상을 측정하는 과정에 대한 것으로 도 6을 참조하기로 한다. 도 6은 도 4b 및 도 4c의 제 2안테나 패턴과 제 3안테나 패턴을 이용하여 반도체 소자의 플라즈마 손상을 측정하는 과정을 나타낸 흐름도이다.
반도체 소자의 제조 공정중에 게이트 절연막 상부에 게이트 전극 등의 도전막 패턴에 연결되며 블록 부분인 제 1패턴과 핑거 부분의 제 2패턴의 면적비가 1:1.78인 3000:1의 안테나 비율을 갖는 제 2안테나 패턴(도 4b)을 형성한다. 이와 동시에 블록 형태를 갖는 제 1패턴(120)과 다수개의 분리된 핑거 형태를 갖는 제 2패턴(124)의 면적비가 1:1로 동일하며 약 2166:1의 안테나 비율을 갖는 제 3안테나 패턴(도 4c)을 형성한다.(S200)
먼저 3000:1 비율의 제 2안테나 패턴에 직류 또는 교류 전원을 공급하여 게이트 전극의 도전막에 전류를 흘리고 서브층과 연결된 프로브 패드를 통해 게이트 절연막으로의 누설 전류 또는 브레이크 다운을 측정하여 플라즈마 식각 공정시의 손상 정도를 측정한다.(S202)
S202의 측정 결과, 제 2안테나 패턴을 사용했을 때 게이트 절연막으로의 누설 전류 또는 브레이크 다운이 측정되는지, 즉 측정된 플라즈마의 증착 손상이 설정된 기준값(50%) 이상인지를 판단한다.(S204)
S204의 판단 결과, 제 2안테나 패턴에 의한 구해진 플라즈마 식각 손상이 설정된 기준값 이상일 경우 블록 형태를 갖는 제 1패턴(120)과 다수개의 분리된 핑거 형태를 갖는 제 2패턴(124)의 면적비가 1:1로 동일한 제 3안테나 패턴을 이용하여 플라즈마 손상을 측정하는 과정을 다시 수행한다. 이에 제 3안테나 패턴에 직류 또는 교류 전원을 공급하여 게이트 전극의 도전막에 전류를 흘리고 서브층과 연결된 프로브 패드를 통해 게이트 절연막으로의 누설 전류 또는 브레이크 다운을 측정하여 플라즈마 식각 공정시의 손상 정도를 측정한다.(S206)
S206의 측정 결과, 제 3안테나 패턴을 사용했을 때 게이트 절연막으로의 누설 전류 또는 브레이크 다운이 측정되었는지 혹은 측정되지 않았는지를 알기 위하여 측정된 플라즈마의 손상 정도가 설정된 기준값(50%) 이상인지를 판단한다.(S208)
S208의 판단 결과, 제 3안테나 패턴에 의해 측정된 플라즈마 손상 정도가 설정된 기준값 이상일 경우 플라즈마 식각 공정시 반도체 소자의 손상이 발생하였다고 판정한다.(S210) 이에 반하여 제 3안테나 패턴에 의해 측정된 플라즈마 손상 정도가 설정된 기준값 미만이면 플라즈마 식각 공정시 반도체 소자의 손상이 발생하지 않고 대신에 플라즈마의 증착 손상으로 판정한다.(S212)
한편 S204의 판단 결과, 제 2안테나 패턴에 의해 구해진 플라즈마 증착 손상이 설정된 기준값 미만일 경우 반도체 소자의 제조 공정시 플라즈마 식각 손상이 발생하지 않았음을 판정한다.(S214)
이상과 같이 도 6을 참조한 본 발명의 플라즈마 손상 측정 방법은 핑거 부분의 면적이 블럭 부분의 면적에 비해 약 1.78배 크기 때문에 통상적으로 플라즈마 식각 손상을 측정하는데 사용되는 제 2안테나 패턴을 이용하여 1차로 플라즈마 손상을 측정하고 다시 핑거 부분과 블록 부분의 면적이 동일한 제 3안테나 패턴을 이용하여 2차로 플라즈마의 손상이 증착에 의한 것인지 식각에 의한 것인지를 다시 확인하는 것이므로 플라즈마의 손상 원인을 확실하게 규명할 수 있다.
예컨대 플라즈마 손상을 위해 제 3안테나 패턴에 DC 전원을 인가하면 웨이퍼 전면의 각 다이의 제 2안테나 패턴의 플라즈마 손상 정도가 80%이고 제 3안테나 패턴의 플라즈마 손상 정도가 50%라면 1차보다 2차 측정시 안테나 패턴의 핑거 부분 면적이 줄어들었음에도 불구하고 플라즈마 손상 변화가 증가되지 않았음으로 플라즈마 증착 공정보다는 식각에 의한 불량으로 본다. 또한 제 2안테나 패턴의 플라즈마 손상 정도가 50%이고 제 3안테너 패턴의 플라즈마 손상 정도가 80%로 증가되었다면 플라즈마 손상 변화가 증가되었음으로 플라즈마 식각 공정보다는 증착에 의한 불량으로 본다.
이상 설명한 바와 같이, 본 발명은 300:1의 플라즈마 증착 손상의 측정용 안테나 패턴과 3000:1의 플라즈마 식각 손상의 측정용 안테나 패턴 이외에 추가로 300:1 또는 3000:1 비율의 패턴에서 블록 부분과 핑거 부분의 면적 비를 1:1로 동일하게 한 별도의 안테나 패턴에 의해 플라즈마 손상 원인이 증착에 의한 것인지 또는 식각에 의한 것인지를 확실하게 플라즈마 손상 원인을 측정할 수 있다. 따라서 본 발명은 반도체 소자의 플라즈마 손상 측정시 그 정확성과 안정성을 높일 수 있는 효과가 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.
도 1a 및 도 1b는 종래 기술에 의한 콤브 및 블록 형태의 안테나 패턴을 나타낸 도면들,
도 2a 및 도 2b는 종래 기술에 의한 플라즈마 증착 손상의 측정용 안테나 패턴과 플라즈마 식각 손상의 측정용 안테나 패턴을 나타낸 도면들,
도 3a 및 도 3b는 도 2a 및 도 2b의 안테나 패턴을 이용하여 반도체 소자의 플라즈마 손상을 측정하는 과정을 나타낸 흐름도들,
도 4a 내지 도 4c는 본 발명에 따른 플라즈마 증착 손상의 측정용 제 1안테나 패턴과 플라즈마 식각 손상의 측정용 제 2안테나 패턴과 상기 플라즈마 손상 원인을 측정하기 위한 제 3안테나 패턴을 나타낸 도면들,
도 5는 도 4a 및 도 4c의 제 1안테나 패턴과 제 3안테나 패턴을 이용하여 반도체 소자의 플라즈마 손상을 측정하는 과정을 나타낸 흐름도,
도 6은 도 4b 및 도 4c의 제 2안테나 패턴과 제 3안테나 패턴을 이용하여 반도체 소자의 플라즈마 손상을 측정하는 과정을 나타낸 흐름도.
Claims (7)
- 반도체 소자를 제조하는 공정에서 플라즈마에 기인한 손상을 측정하기 위하여 절연막과 오버랩된 도전막 패턴에 전원을 공급시켜 상기 절연막의 누설 전류 또는 브레이크 다운을 측정하는 안테나 패턴에 있어서,상기 도전막 패턴에 연결되며 소정의 블록 형태를 갖으며 상기 플라즈마의 증착 손상을 측정하기 위한 제 1패턴과,상기 제 1패턴에 연결되며 다수개의 분리된 핑거 형태를 갖으며 상기 플라즈마의 식각 손상을 측정하기 위한 제 2패턴을 구비하며 상기 제 1패턴과 제 2패턴의 면적비가 1:1인플라즈마 손상 원인을 측정하기 위한 안테나 패턴.
- 반도체 소자를 제조하는 공정에서 플라즈마에 기인한 손상을 측정하기 위하여 절연막과 오버랩된 도전막 패턴에 연결되는 안테나 패턴에 전원을 공급하여 상기 절연막의 누설 전류 또는 브레이크 다운을 측정하는 방법에 있어서,상기 도전막 패턴에 연결되며 소정의 블록 형태를 갖는 제 1패턴과 다수개의 분리된 핑거 형태를 갖으며 상기 제 1패턴의 면적에 비해 작은 제 2패턴으로 이루어진 제 1안테나 패턴을 형성함과 동시에 상기 블록 형태를 갖는 제 1패턴과 다수개의 분리된 핑거 형태를 갖는 제 2패턴으로 이루어지며 상기 제 1패턴과 제 2패턴의 면적비가 1:1인 제 3안테나 패턴을 제조하는 단계와,상기 제 1안테나 패턴으로 상기 플라즈마의 증착 손상을 측정하고 상기 제 1안테나 패턴을 이용하여 측정된 플라즈마의 증착 손상이 설정된 기준값 이상인지를 판단하는 단계와,상기 제 1안테나 패턴에 의한 구해진 플라즈마 증착 손상이 설정된 기준값 이상일 경우 상기 제 3안테나 패턴으로 상기 플라즈마의 증착 손상을 측정하고 상기 제 3안테나 패턴을 이용하여 측정된 플라즈마의 증착 손상이 설정된 기준값 이상인지를 판단하는 단계와,상기 제 3안테나 패턴에 의해 구해진 플라즈마 증착 손상이 설정된 기준값 이상일 경우 상기 반도체 소자의 제조 공정시 플라즈마 증착 손상이 발생하였음을 판정하는 단계를 포함하는 안테나 패턴을 이용하여 플라즈마 손상 원인을 측정하는 방법.
- 제 2항에 있어서,상기 제 1안테나 패턴에 의해 구해진 플라즈마 증착 손상이 설정된 기준값 미만일 경우 상기 반도체 소자의 제조 공정시 플라즈마 증착 손상이 발생하지 않았음을 판정하는 단계를 더 포함한 것을 특징으로 하는 안테나 패턴을 이용한 플라즈마 손상 원인을 측정하는 방법.
- 제 2항에 있어서,상기 제 3안테나 패턴에 의해 구해진 플라즈마 증착 손상이 설정된 기준값 미만일 경우 상기 반도체 소자의 제조 공정시 플라즈마 식각 손상이 발생하였음을 판정하는 단계를 더 포함한 것을 특징으로 하는 안테나 패턴을 이용한 플라즈마 손상 원인을 측정하는 방법.
- 반도체 소자를 제조하는 공정에서 플라즈마에 기인한 손상을 측정하기 위하여 절연막과 오버랩된 도전막 패턴에 연결되는 안테나 패턴에 전원을 공급하여 상기 절연막의 누설 전류 또는 브레이크 다운을 측정하는 방법에 있어서,상기 도전막 패턴에 연결되며 소정의 블록 형태를 갖는 제 1패턴과 다수개의 분리된 핑거 형태를 갖으며 상기 제 1패턴의 면적에 비해 큰 제 2패턴으로 이루어진 제 2안테나 패턴을 형성함과 동시에 상기 블록 형태를 갖는 제 1패턴과 다수개의 분리된 핑거 형태를 갖는 제 2패턴으로 이루어지며 상기 제 1패턴과 제 2패턴의 면적비가 1:1인 제 3안테나 패턴을 제조하는 단계와,상기 제 2안테나 패턴으로 상기 플라즈마의 식각 손상을 측정하고 상기 제 2안테나 패턴을 이용하여 측정된 플라즈마의 식각 손상이 설정된 기준값 이상인지를 판단하는 단계와,상기 제 2안테나 패턴에 의한 구해진 플라즈마 식각 손상이 설정된 기준값 이상일 경우 상기 제 3안테나 패턴으로 상기 플라즈마의 식각 손상을 측정하고 상기 제 3안테나 패턴을 이용하여 측정된 플라즈마의 식각 손상이 설정된 기준값 이상인지를 판단하는 단계와,상기 제 3안테나 패턴에 의해 구해진 플라즈마 식각 손상이 설정된 기준값 이상일 경우 상기 반도체 소자의 제조 공정시 플라즈마 식각 손상이 발생하였음을 판정하는 단계를 포함하는 안테나 패턴을 이용하여 플라즈마 손상 원인을 측정하는 방법.
- 제 4항에 있어서,상기 제 2안테나 패턴에 의해 구해진 플라즈마 식각 손상이 설정된 기준값 미만일 경우 상기 반도체 소자의 제조 공정시 플라즈마 식각 손상이 발생하지 않았음을 판정하는 단계를 더 포함한 것을 특징으로 하는 안테나 패턴을 이용한 플라즈마 손상 원인을 측정하는 방법.
- 제 4항에 있어서,상기 제 3안테나 패턴에 의해 구해진 플라즈마 식각 손상이 설정된 기준값 미만일 경우 상기 반도체 소자의 제조 공정시 플라즈마 증착 손상이 발생하였음을 판정하는 단계를 더 포함한 것을 특징으로 하는 안테나 패턴을 이용한 플라즈마 손상 원인을 측정하는 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0055947A KR100523612B1 (ko) | 2003-08-13 | 2003-08-13 | 안테나 패턴과 이를 이용한 플라즈마 손상 원인을측정하는 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0055947A KR100523612B1 (ko) | 2003-08-13 | 2003-08-13 | 안테나 패턴과 이를 이용한 플라즈마 손상 원인을측정하는 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050017070A true KR20050017070A (ko) | 2005-02-21 |
| KR100523612B1 KR100523612B1 (ko) | 2005-10-24 |
Family
ID=37226854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0055947A KR100523612B1 (ko) | 2003-08-13 | 2003-08-13 | 안테나 패턴과 이를 이용한 플라즈마 손상 원인을측정하는 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100523612B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9091661B2 (en) | 2013-04-25 | 2015-07-28 | Samsung Display Co., Ltd. | Method and apparatus for measuring damage to an organic layer of a thin film encapsulation |
-
2003
- 2003-08-13 KR KR10-2003-0055947A patent/KR100523612B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9091661B2 (en) | 2013-04-25 | 2015-07-28 | Samsung Display Co., Ltd. | Method and apparatus for measuring damage to an organic layer of a thin film encapsulation |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100523612B1 (ko) | 2005-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8530894B2 (en) | Test structure for monitoring process characteristics for forming embedded semiconductor alloys in drain/source regions | |
| US6600333B1 (en) | Method and test structure for characterizing sidewall damage in a semiconductor device | |
| US5739052A (en) | Apparatus and method for detecting defects in insulative layers of MOS active devices | |
| US20080157800A1 (en) | TEG pattern and method for testing semiconductor device using the same | |
| US6734458B2 (en) | Test pattern for measuring contact resistance and method of manufacturing the same | |
| CN110335861B (zh) | 一种半导体器件及其制作方法 | |
| US8592812B2 (en) | Device for analyzing charge and ultraviolet (UV) light | |
| KR100523612B1 (ko) | 안테나 패턴과 이를 이용한 플라즈마 손상 원인을측정하는 방법 | |
| JP3779307B2 (ja) | 抵抗不良評価装置、抵抗不良評価方法及び抵抗不良評価装置の製造方法 | |
| US5970311A (en) | Method and structure for optimizing the performance of a semiconductor device having dense transistors | |
| US6359461B1 (en) | Test structure for determining the properties of densely packed transistors | |
| US6414334B2 (en) | Semi-conductor device with test element group for evaluation of interlayer dielectric and process for producing the same | |
| US6774394B2 (en) | Inline detection device for self-aligned contact defects | |
| KR100451489B1 (ko) | 반도체소자의테스트패턴및그의형성방법 | |
| KR100597463B1 (ko) | 플라즈마 데미지 측정 패턴 및 그 형성방법 | |
| CN118841402A (en) | Semiconductor test structure and semiconductor test method | |
| US6677608B2 (en) | Semiconductor device for detecting gate defects | |
| KR20080029699A (ko) | 리세스 깊이 측정 방법 | |
| KR20090088158A (ko) | 반도체 소자의 테스트 패턴 및 그 형성 방법 | |
| KR20000056067A (ko) | 플라즈마 데미지 모니터를 위한 반도체 소자의 안테나 패턴형성방법 | |
| KR100489589B1 (ko) | 반도체소자의테스트패턴 | |
| CN117316926A (zh) | 半导体结构 | |
| KR19980056119A (ko) | 반도체 장치의 teg 패턴의 검사방법 | |
| KR100380577B1 (ko) | 전압,전류감지능력이향상된센스펫 | |
| US7306958B2 (en) | Composite pattern for monitoring various defects of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100915 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |