KR20050012947A - Method for forming silicide of semiconductor device - Google Patents
Method for forming silicide of semiconductor deviceInfo
- Publication number
- KR20050012947A KR20050012947A KR1020030051649A KR20030051649A KR20050012947A KR 20050012947 A KR20050012947 A KR 20050012947A KR 1020030051649 A KR1020030051649 A KR 1020030051649A KR 20030051649 A KR20030051649 A KR 20030051649A KR 20050012947 A KR20050012947 A KR 20050012947A
- Authority
- KR
- South Korea
- Prior art keywords
- silicide
- region
- semiconductor device
- forming
- gate
- Prior art date
Links
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 45
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 230000000903 blocking effect Effects 0.000 claims abstract description 13
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 12
- 239000010941 cobalt Substances 0.000 claims abstract description 12
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 abstract description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
본 발명은 반도체 소자의 실리사이드 형성 방법에 관한 것으로, 보다 상세하게는 식각에 의한 게이트의 손상 및 잔류물에 의한 저항 특성 열화를 방지하기 위한 반도체 소자의 실리사이드 형성 방법에 관한 것이다.The present invention relates to a method of forming a silicide of a semiconductor device, and more particularly, to a method of forming a silicide of a semiconductor device for preventing damage to a gate due to etching and deterioration of resistance characteristics due to residues.
반도체 제조 공정에서 특히 로직 소자의 제조 공정에 있어서 소자의 종닥 속도는 매우 중요한 요소로 작용하기 때문에 저항을 감소시키기 위해 실리사이드 공정을 적용하고 있다.In the semiconductor manufacturing process, especially in the logic device manufacturing process, the device closing speed is a very important factor, so the silicide process is applied to reduce the resistance.
이러한 실리사이드 형성 공정은 금속을 증착하고 열공정에 의해 금속 실리사이드막을 형성하는 것인데, 통상의 실리사이드 공정은 실리콘으로 구성되는 액티브 영역과 게이트 형성 물질인 폴리실리콘 상부에만 실리사이드가 형성되고 그 이외의 절연 물질에는 실리사이드막이 형성되지 않도록 하는 샐리사이드(Self Aligned Silicide) 공정을 채택하고 있다.The silicide forming process is to deposit a metal and to form a metal silicide film by thermal process. In a typical silicide process, silicide is formed only on the active region composed of silicon and on the top of polysilicon, which is a gate forming material. It employs a Salicide (Self Aligned Silicide) process in which a silicide film is not formed.
또한, 회로 선폭이 0.18㎛급 이하에서는 실리사이드 물질로 회로 선폭에 따른 저항 특성이 양호한 코발트를 적용하고 있는 실정이다. 그러나, 실제 소자에서는 I/O(input/output) 지역과 같이 높은 저항 특성을 요구하는 지역이 존재하기 때문에 이를 위해 특정 지역의 샐리사리드 형성을 막는 샐리사이드 블로킹 공정을 진행하게 된다. 이 공정은 샐리사이드 형성전에 웨이퍼 전면에 절연막을 형성하고, 패턴 형성 공정을 통해 샐리사이드 블로킹 지역의 절연막은 남기고 샐리사이드가 형성되는 지역의 절연막을 제거해 내어 샐리사이드 공정을 진행하는 것이다.In addition, when the circuit line width is 0.18 µm or less, cobalt having a good resistance characteristic according to the circuit line width is used as the silicide material. However, in real devices, since there are regions requiring high resistance characteristics such as input / output (I / O) regions, a sallyside blocking process is performed to prevent the formation of sarisaride in a specific region. This process forms an insulating film on the entire surface of the wafer before forming the salicide, and removes the insulating film in the region where the salicide is formed, leaving the insulating film in the salicide blocking region, and then proceeds to the salicide process.
이하, 첨부된 도면을 참조하여 상기 종래 기술에 의한 반도체 소자의 실리사이드 형성 방법을 상세히 설명한다.Hereinafter, a silicide forming method of the semiconductor device according to the related art will be described in detail with reference to the accompanying drawings.
도1a 내지 도1g는 종래 기술에 의한 반도체 소자의 실리사이드 형성 방법 트랜지스터 제조 방법을 나타낸 공정 단면도들이다.1A to 1G are cross-sectional views illustrating a method of manufacturing a silicide of a semiconductor device according to the related art.
우선, 도1a에 도시된 바와 같이 실리콘 기판(100) 상에 통상의 소자분리 공정으로 필드 산화막(110)을 형성하여 셀 영역(A)과 I/O 트랜지스터 영역(B)을 분리한 후에 게이트(120)를 형성한다.First, as shown in FIG. 1A, a field oxide layer 110 is formed on a silicon substrate 100 by a conventional device isolation process to separate a cell region A and an I / O transistor region B, and then a gate ( 120).
그리고 나서, 도1b에 도시된 바와 같이 NM 및 PM 이온 주입 공정을 진행하고, 도1c에 도시된 바와 같이 ESD 마스크로 셀 영역(A)을 마스킹한 후 I/O 트랜지스터 영역(B)에 ESD 이온 주입을 실시한다.Then, NM and PM ion implantation processes are performed as shown in FIG. 1B, and the cell regions A are masked with an ESD mask as shown in FIG. 1C, and then ESD ions are formed in the I / O transistor region B. FIG. Carry out the injection.
이어서, 도1d에 도시된 바와 같이 산화막을 증착한 후에 건식 식각 공정을 진행하여 LDD 스페이서(140)를 형성하고, N+ 및 P+ 이온 주입 공정을 진행한 다음, 도1e에 도시된 바와 같이 실리사이드 공정에 의한 보호막 역할을 하도록 절연막(150)을 증착한다.Subsequently, as illustrated in FIG. 1D, after the deposition of the oxide layer, a dry etching process is performed to form the LDD spacer 140, and an N + and P + ion implantation process is performed, followed by a silicide process as shown in FIG. 1E. The insulating film 150 is deposited to serve as a protective film.
상기 절연막(150)에 대한 식각 공정을 진행하여 도1f에 도시된 바와 같이 셀 영역(A)만 오픈되도록 한 후에 도1g에 도시된 바와 같이 상기 셀 영역(A)의 게이트 상부와 접합 영역(미도시함) 상부에 실리사이드막(160)을 형성한다.After etching the insulating layer 150 to open only the cell region A as shown in FIG. 1F, the gate top and the junction region (not shown) of the cell region A are shown in FIG. 1G. The silicide layer 160 is formed on the upper portion.
이와 같은 종래 기술에 의한 반도체 소자의 실리사이드 형성 방법에서는 셀 영역에 실리사이드막(160)을 형성하기 위하여 보호막 역할을 하는 절연막(150)을 증착하고, 실리사이드 블로킹 영역인 I/O트랜지스터 영역의 절연막(150)만 남기고실리사이드가 형성될 셀 영역의 절연막을 제거하고 실리사이드 공정을 진행하게 된다.In the silicide forming method of the semiconductor device according to the related art, an insulating film 150 serving as a protective film is deposited to form the silicide film 160 in the cell region, and the insulating film 150 of the I / O transistor region, which is the silicide blocking region, is deposited. In this case, the insulating layer of the cell region in which silicide is to be formed is removed, and the silicide process is performed.
그런데, 상기 셀 영역의 절연막을 제거하기 위한 식각 공정 후 특히 PMOS 게이트 상부의 식각 손상 및 잔류물에 의하여 미세 회로 선폭 지역의 PMOS 폴리의 저항이 전체적으로 증가하며, 편차가 매우 심하게 나타나게 되어 소자의 저항 특성을 열화시키는 문제점이 있었다.However, after the etching process for removing the insulating film of the cell region, the resistance of the PMOS poly in the line width of the microcircuit is increased as a result of etching damage and residues on the upper part of the PMOS gate, and the variation is very severe. There was a problem of deteriorating.
상기와 같은 문제점을 해결하기 위한 본 발명은 절연막 증착 공정 및 식각 공정을 생략하고 포토레지스트 패턴을 블로킹 막으로 이용하여 실리사이드 블로킹 영역의 금속층을 제거한 후 실리사이드 공정을 진행함으로써, 절연막 증착 및 식각 공정에 따른 식각 손상을 방지할 수 있도록 하는 반도체 소자의 실리사이드 형성 방법을 제공하기 위한 것이다.In order to solve the above problems, the present invention omits the insulating film deposition process and the etching process and removes the metal layer of the silicide blocking region using the photoresist pattern as the blocking film, and then proceeds to the silicide process, An object of the present invention is to provide a method for forming silicide of a semiconductor device to prevent etching damage.
도1a 내지 도1g는 종래 기술에 의한 반도체 소자의 실리사이드 형성 방법 트랜지스터 제조 방법을 나타낸 공정 단면도들이다.1A to 1G are cross-sectional views illustrating a method of manufacturing a silicide of a semiconductor device according to the related art.
도2a 내지 도2e는 본 발명에 의한 반도체 소자의 실리사이드 형성 방법을 나타낸 공정 단면도들이다.2A to 2E are cross-sectional views illustrating a method of forming silicide of a semiconductor device according to the present invention.
- 도면의 주요부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawings-
200 : 실리콘 기판 210 : 필드 산화막200: silicon substrate 210: field oxide film
220 : 게이트 230 : 버퍼 산화막220: gate 230: buffer oxide film
240 : LDD 스페이서 250 : 코발트240: LDD spacer 250: cobalt
260 : TiN 270 : 실리사이드260: TiN 270: silicide
상기와 같은 목적을 실현하기 위한 본 발명은 셀 영역과 I/O 트랜지스터 영역이 분리된 실리콘 기판 상에 게이트 및 소오스/드레인 접합 영역을 형성하는 단계와, 상기 소오스/드레인 접합 영역이 형성된 결과물에 코발트와 캡핑막을 증착하는 단계와, 상기 셀 영역을 포토레지스트 패턴을 이용하여 블로킹하는 단계와, 상기 포토레지스트 패턴을 블로킹 막으로 I/O 트랜지스터 영역의 습식 용액을 이용하여 코발트 및 캡핑막을 제거하는 단계와, 상기 셀 영역에 실리사이드막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 실리사이드 형성 방법에 관한 것이다.According to the present invention, a gate and source / drain junction region is formed on a silicon substrate in which a cell region and an I / O transistor region are separated. And depositing a capping layer, blocking the cell region using a photoresist pattern, removing the cobalt and capping layer using a wet solution of an I / O transistor region using the photoresist pattern as a blocking film, and And forming a silicide film in the cell region.
상기 본 발명에 의한 반도체 소자의 실리사이드 형성 방법에 의하면, 포토레지스트 패턴으로 실리사이드 블로킹 영역인 I/O 트랜지스터 영역이 오픈되도록 하고, 오픈된 영역의 TiN 및 코발트를 제거하여 셀 영역에 실리사이드 공정을 진행함으로써, 절연막 증착 공정 및 이를 제거하기 위한 식각 공정에 의한 게이트 상부의 식각 손상 및 잔류물에 의한 저항 특성 열화를 방지할 수 있다.According to the method of forming a silicide of a semiconductor device according to the present invention, an I / O transistor region, which is a silicide blocking region, is opened with a photoresist pattern, and a silicide process is performed in a cell region by removing TiN and cobalt in the open region. In addition, it is possible to prevent the etching damage on the upper portion of the gate by the insulating film deposition process and the etching process for removing the same, and the deterioration of the resistance characteristics due to the residue.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. In addition, the present embodiment is not intended to limit the scope of the present invention, but is presented by way of example only and the same parts as in the conventional configuration using the same reference numerals and names.
도2a 내지 도2e는 본 발명에 의한 반도체 소자의 실리사이드 형성 방법을 나타낸 공정 단면도들이다.2A to 2E are cross-sectional views illustrating a method of forming silicide of a semiconductor device according to the present invention.
우선, 도2a에 도시된 바와 같이 실리콘 기판(200) 상에 소자 분리 공정으로 필드 산화막(210)을 형성하여 셀 영역(A)과 I/O 트랜지스터 영역(B)을 분리한 후에 게이트(220)를 형성한다.First, as shown in FIG. 2A, the field oxide layer 210 is formed on the silicon substrate 200 by a device isolation process to separate the cell region A and the I / O transistor region B, and then the gate 220. To form.
이어서, 도시되지는 않지만 NM 및 PM 이온 주입 공정을 진행하고 도2b에 도시된 바와 같이 게이트 측벽 및 하부 실리콘 기판에 버퍼 산화막(230)을 형성한다. 그리고, 전면에 산화막을 증착한 후 건식 식각 공정을 진행하여 LDD 스페이서(240)를 형성하고 나서, 도시되지는 않지만 이온 주입 공정을 진행하여 소오스/드레인 접한 영역을 실리콘 기판 내에 형성한다.Subsequently, although not shown, NM and PM ion implantation processes are performed, and a buffer oxide layer 230 is formed on the gate sidewall and the lower silicon substrate as shown in FIG. 2B. After the oxide film is deposited on the entire surface, the dry etching process is performed to form the LDD spacer 240, and then, although not illustrated, an ion implantation process is performed to form a source / drain contact region in the silicon substrate.
그런 다음, 도2c에 도시된 바와 같이 이어서 실리사이드로 형성하기 위한 코발트(250)와 캡핑막인 TiN(260)을 물리적 기상 증착 방법을 이용하여 증착하고 종래의 실리사이드막 형성 예정 영역인 셀 영역(A)을 포토레지스트 패턴(PR)을 이용하여 블로킹한다.Then, as shown in FIG. 2C, the cobalt 250 and the capping film TiN 260 are subsequently deposited using a physical vapor deposition method, and the cell region A, which is a conventional silicide film formation region, is formed as shown in FIG. 2C. ) Is blocked using the photoresist pattern PR.
이어서, 도2d에 도시된 바와 같이 실리사이드 블로킹 영역인 I/O 트랜지스터 영역(B)의 TiN(260) 및 코발트(250)를 SC-1(NH4OH : H2O2: H2O) 및 SC-2(HCl : H2O2: H2O) 용액을 이용하여 제거한다.Next, as shown in FIG. 2D, TiN 260 and cobalt 250 of the silicide blocking region I / O transistor region B are replaced with SC-1 (NH 4 OH: H 2 O 2 : H 2 O) and Remove using SC-2 (HCl: H 2 O 2 : H 2 O) solution.
그런 다음, 상기 포토레지스트 패턴(PR)을 제거한 후 도2e에 도시된 바와 같이 실리사이드 열처리 공정을 진행하여 게이트 상부와 액티브 영역에 대한 손상 없이 실리사이드막(270)을 형성한다.After the photoresist pattern PR is removed, a silicide heat treatment process is performed as shown in FIG. 2E to form the silicide layer 270 without damaging the upper portion of the gate and the active region.
이와 같이 본 발명에 의한 반도체 소자의 실리사이드 형성 방법에 의하면, 포토레지스트 패턴으로 실리사이드 블로킹 영역인 I/O 트랜지스터 영역이 오픈되도록 하고, SC-1(NH4OH : H2O2: H2O) 및 SC-2(HCl : H2O2: H2O) 용액을 이용하여 오픈된 영역의 TiN 및 코발트를 제거하여 셀 영역에 실리사이드 공정을 진행함으로써, 절연막 증착 공정 및 이를 제거하기 위한 식각 공정에 의한 게이트 상부의 식각 손상 및 잔류물에 의한 저항 특성 열화를 방지할 수 있게된다.As described above, according to the method for forming a silicide of a semiconductor device according to the present invention, an I / O transistor region, which is a silicide blocking region, is opened with a photoresist pattern, and SC-1 (NH 4 OH: H 2 O 2 : H 2 O) is opened. And a silicide process in the cell region by removing TiN and cobalt in the open region using a SC-2 (HCl: H 2 O 2 : H 2 O) solution, thereby performing an insulating film deposition process and an etching process for removing the same. It is possible to prevent the etching damage of the upper portion of the gate and the deterioration of the resistance characteristic by the residue.
상기한 바와 같이 본 발명은 실리사이드 형성 공정에 있어서, 절연막 증착 및 식각 공정을 진행하지 않고 셀 영역을 오픈하여 실리사이드 공정을 진행함으로써, 절연막 식각 공정에 의한 게이트 상부의 손상 및 잔류물에 의한 저항 특성을 방지함으로써, 소자의 신뢰성을 향상시킬 수 있다.As described above, in the silicide forming process, the cell region is opened and the silicide process is performed without performing the insulation film deposition and etching process, thereby preventing resistance of the gate and damage caused by residues in the insulation film etching process. By preventing it, the reliability of an element can be improved.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030051649A KR20050012947A (en) | 2003-07-25 | 2003-07-25 | Method for forming silicide of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030051649A KR20050012947A (en) | 2003-07-25 | 2003-07-25 | Method for forming silicide of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050012947A true KR20050012947A (en) | 2005-02-02 |
Family
ID=37224684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030051649A KR20050012947A (en) | 2003-07-25 | 2003-07-25 | Method for forming silicide of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050012947A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100810290B1 (en) * | 2004-12-14 | 2008-03-07 | 삼성전자주식회사 | Method and system for allocation data burst in a wireless communication system |
-
2003
- 2003-07-25 KR KR1020030051649A patent/KR20050012947A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100810290B1 (en) * | 2004-12-14 | 2008-03-07 | 삼성전자주식회사 | Method and system for allocation data burst in a wireless communication system |
| US7746765B2 (en) | 2004-12-14 | 2010-06-29 | Samsung Electronics Co., Ltd | Method and system for allocating data bursts in a wireless communication system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7820518B2 (en) | Transistor fabrication methods and structures thereof | |
| US20090294807A1 (en) | Methods of Fabricating Transistors and Structures Thereof | |
| CN100590815C (en) | Method for manufacturing semiconductor device | |
| KR100576464B1 (en) | A method for forming a metal line of semiconductor device | |
| KR20050012947A (en) | Method for forming silicide of semiconductor device | |
| KR100559572B1 (en) | Method for fabricating semiconductor device having salicide | |
| KR20040007949A (en) | Method of manufacture semiconductor device | |
| KR100258347B1 (en) | Manufacture method of semiconductor apparatus | |
| KR101057691B1 (en) | Method for forming silicide layer of semiconductor device | |
| KR100459932B1 (en) | Method for fabricating semiconductor device | |
| KR100273314B1 (en) | Semiconductor device manufacturing method | |
| KR100727255B1 (en) | Semiconductor device and method for manufacturing the same | |
| KR0183019B1 (en) | Method of manufacturing metal silicide protection layer | |
| KR100459930B1 (en) | Method of making partial self-aligned salicide contact | |
| KR100443793B1 (en) | Method of manufacturing a semiconductor device | |
| KR100469915B1 (en) | Dual Gate Electrode Manufacturing Method | |
| KR100573648B1 (en) | Method for fabricating silicide | |
| KR100432893B1 (en) | Method for forming a semiconductor device | |
| KR101004808B1 (en) | Method for forming silicide of semiconductor device | |
| KR101004813B1 (en) | Method for manufacturing Transistor | |
| KR100312382B1 (en) | Method of manufacturing a transistor in a semiconductor device | |
| KR100537186B1 (en) | Method for forming transistor in semiconductor device | |
| KR100455444B1 (en) | Method of manufacturing a semiconductor device | |
| KR100396711B1 (en) | Method for Fabricating of Semiconductor Device | |
| KR20060073749A (en) | Merhod for fabricating semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |