KR20050011970A - A method for detecting the self-refersh frequency in a memory device and the device therefor - Google Patents
A method for detecting the self-refersh frequency in a memory device and the device therefor Download PDFInfo
- Publication number
- KR20050011970A KR20050011970A KR1020030051047A KR20030051047A KR20050011970A KR 20050011970 A KR20050011970 A KR 20050011970A KR 1020030051047 A KR1020030051047 A KR 1020030051047A KR 20030051047 A KR20030051047 A KR 20030051047A KR 20050011970 A KR20050011970 A KR 20050011970A
- Authority
- KR
- South Korea
- Prior art keywords
- period
- signal
- self
- output
- self refresh
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56012—Timing aspects, clock generation, synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
Landscapes
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
본 발명은 메모리 장치의 셀프 리프레쉬 주기 측정 방법 및 그 장치에 관한 것으로, 특히 휘발성 메모리 장치의 동작에 필수적인 셀프 리프레쉬 동작 모드에서 테스트 모드(test mode)를 활용하여 셀프 리프레쉬 주기를 입출력 핀을 통하여 메모리 장치의 외부에서 측정할 수 있는 메모리 장치의 셀프 리프레쉬 주기 측정 방법 및 그 장치에 관한 것이다.The present invention relates to a method for measuring a self-refresh cycle of a memory device and a device thereof. In particular, a self-refresh cycle is performed through an input / output pin using a test mode in a self-refresh operation mode essential for the operation of a volatile memory device. The present invention relates to a method for measuring a self refresh cycle of a memory device that can be measured externally.
일반적으로, 반도체 메모리 장치는 복수개의 메모리 셀과, 이들을 구동하는 감지 증폭기와, 이들의 동작을 제어 하는 로우 제어블록(row contol block), 그리고 복수개의 감지 증폭기들을 사용자가 정확한 순서로 동작시키도록 하는 어드레스 제어 블록(address control block)들로 구성되어 있다.In general, a semiconductor memory device may allow a user to operate a plurality of memory cells, a sense amplifier driving them, a row control block controlling their operation, and a plurality of sense amplifiers in a correct order. It consists of address control blocks.
정상적인 동작시에는 메모리 외부의 시스템에서 들어오는 커맨드 및 어드레스 신호에 의해서 로우 제어 블록과 어드레스 제어 블록이 거의 동시에 반응하여 필요한 신호들을 발생하고 이들 신호의 조합으로 특정한 감지 증폭기 어레이들이 동작하고 이들 각각의 S/A 에 연결되어 있는 메모리 셀에 데이타가 라이트 되거나, 저장되어 있던 데이타가 정해진 동작 원리에 의해서 메모리 칩 외부로 독출된다.In normal operation, the row control block and the address control block react almost simultaneously with the command and address signals coming from the system outside the memory to generate the necessary signals, and the combination of these signals causes specific sense amplifier arrays to operate and their respective S / Data is written to the memory cell connected to A, or the stored data is read out of the memory chip according to a predetermined operating principle.
잘 알려져 있는 바와 같이, 휘발성 메모리 장치에서 데이타를 저장하는 메모리 셀의 경우, 그 자체로 가지는 누설 전류 성분으로 인해서 저장하고 있는 데이타를 일정 시간 이상은 유지 못하는 단점이 있다.As is well known, in the case of a memory cell storing data in a volatile memory device, there is a disadvantage in that the data stored in the volatile memory device cannot be stored for a predetermined time or more due to the leakage current component itself.
이러한 한계를 보상해주기 위해서 시스템에서는 일정 시간마다 메모리 장치가 데이타를 다시 복원 할 수 있도록 하는 리프레쉬 동작을 수행하게 한다. 이와 같이 정상 동작 도중 리프레쉬 동작을 하는 오토-리프레쉬 외에 시스템이 장시간 동안 동작을 하지 않을 경우 전력 소모를 줄이기 위해 메모리 장치가 최소한의 동작만을 수행하는 상태를 유지하는 경우가 있으며, 이 때도 역시 메모리가 데이타를 정확히 유지 하기 위해서는 리프레쉬 동작이 필수적인데, 이때를 셀프 리프레쉬 모드라고 한다.To compensate for this limitation, the system allows the memory device to perform a refresh operation that allows data to be reconstructed at regular intervals. As such, in addition to auto-refresh, which is a refresh operation during normal operation, when the system is not operated for a long time, the memory device may maintain a minimum operation to reduce power consumption. The refresh operation is essential to maintain the correct accuracy. This is called the self refresh mode.
리프레쉬 동작은 기본적으로 메모리 정상 동작의 로우-액티브(row-active), 프리차지(precharge) 동작과 동일하다. 즉, 메모리 셀에 저장되어 있는 데이타를 감지 증폭기로 증폭한 후 이 데이터를 다시 메모리 셀에 저장시키는 일련의 과정으로 이루어진다.The refresh operation is basically the same as the row-active and precharge operation of the memory normal operation. In other words, the data stored in the memory cell is amplified by a sense amplifier, and the data is stored in the memory cell.
한편, 셀프 리프레쉬 동작의 경우 메모리 장치 외부로부터의 명령없이 일정 시간마다 리프레쉬 동작이 이루어 져야 하기 때문에 셀프 리프레쉬 동작은 칩 내부에서 독립적으로 이루어 지게 된다.Meanwhile, in the case of the self refresh operation, since the refresh operation must be performed at a predetermined time without a command from the outside of the memory device, the self refresh operation is performed independently in the chip.
즉, 외부에서 로우 액티브 명령이 인가되지 않아도 로우 액티브 동작이 수행되고 프리차지 동작이 연이어 수행되어야 한다.That is, even if the low active command is not applied from the outside, the low active operation should be performed and the precharge operation should be performed successively.
이하, 셀프 리프레쉬의 동작을 도면을 참조하여 설명하기로 한다.Hereinafter, the operation of the self refresh will be described with reference to the drawings.
도 1 은 종래의 셀프 리프레쉬 신호 발생 과정을 도시하는 도면으로서, 도 1의 블록도는 기존의 메모리 장치 내부에서 셀프 리프레쉬 모드시 7.8㎲마다 외부의 액티브 커맨드없이, 액티브 커맨드가 인가되었을 때와 동일하게 동작하도록 하는 신호인 srefreq 가 내부적으로 생성되는 과정을 보여 주고 있다.FIG. 1 is a diagram illustrating a conventional self refresh signal generation process, and the block diagram of FIG. 1 is the same as when an active command is applied without an external active command every 7.8㎲ in the self refresh mode in a conventional memory device. It shows how srefreq, the signal that makes it work, is generated internally.
도시된 바와같이, 외부에서 셀프 리프레쉬 커맨드가 들어오면 내부의 커맨드 디코더(무도시)에서 구성된 신호들의 조합이 만들어 내는 셀프 리프레쉬 신호(self_refersh)는 fo(7.8㎲)주기로 동작하는 링-발진기(100)를 동작시키고, 이 주기 신호가 주파수 체배기(110)를 통과하면 2fo, 4fo, 8fo, 16fo 들의 주기적인 펄스 신호로 생성된다.As shown in the drawing, when the self refresh command is input from the outside, the self-refresh signal self_refersh generated by the combination of the signals configured in the internal command decoder (not shown) is operated in the fo (7.8㎲) period. When the periodic signal passes through the frequency multiplier 110, it is generated as a periodic pulse signal of 2fo, 4fo, 8fo, 16fo.
이 과정을 거친 각각의 주기 신호들중에서 적당한 주파수의 신호를 선택하여메모리 장치에서 사용하기에 적합한 형태의 신호 즉, 도 1의 srefreq 신호(일정 시간마다 펄스를 발생하는 신호; 도 2 참조)를 만들어내기 위한 주파수 선택 발생기(120)가 사용된다. 이 신호는 로우 제어 블록(130)에서 액티브 동작을 위한 로우 액티브 신호를 만들어 각 뱅크별 해당 워드 라인을 구동 시킨다. 또한, 이들 워드라인들을 정확한 동작 순서 맞게 동작하게 하기 위해 어드레스 제어 블록(140)에서 어드레스 신호를 만들어 준다. 참고로, 뱅크 제어부(150)는 복수개의 뱅크를 포함하는 코아부(160)의 뱅크를 제어한다.Among these periodic signals, a signal having an appropriate frequency is selected to form a signal suitable for use in a memory device, that is, a srefreq signal of FIG. 1 (a signal generating a pulse at a predetermined time; see FIG. 2). A frequency selection generator 120 for the bet is used. This signal generates a row active signal for active operation in the row control block 130 to drive a corresponding word line for each bank. In addition, an address signal is generated in the address control block 140 to operate these word lines in the correct order of operation. For reference, the bank controller 150 controls a bank of the core unit 160 including a plurality of banks.
이미 알고 있는 바와같이, 휘발성 메모리 셀의 구조적인 한계로 인하여 리프레쉬 동작은 필수적이고, 셀프 리프레쉬 동작시 해당 워드라인을 액티브시켜주는 간격 또한 정확하게 지켜져야 한다. 즉, srefreq 신호의 주기가 셀프 리프레쉬 동작의 핵심 요소라고 할 수 있다.As is already known, due to the structural limitations of volatile memory cells, a refresh operation is necessary, and the interval for activating the word line during the self-refresh operation must also be accurately observed. That is, the period of the srefreq signal is a key element of the self refresh operation.
그런데, 셀프 리프레쉬 동작은 외부로부터의 커맨드와 무관하게 메모리 장치 내부에서 자체적으로 수행되기 때문에 셀프 리프레쉬 주기를 외부에서 직접적으로 측정하는 수단이 없었다.However, since the self refresh operation is performed by the inside of the memory device regardless of the command from the outside, there is no means for measuring the self refresh period directly from the outside.
본 발명은 전술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명에서는 셀프 리프레쉬 모드시 주기적으로 만들어지는 펄스 신호인 srefreq 신호의 주기를 외부에서 측정하기 위한 방법으로 테스트 모드 신호를 이용하여 srefreq 신호가 주기적으로 발생할 때 마다 그 레벨을 'VDD' 에서 'VSS' 로 변화시키고, 다음 srefreq 신호가 인가될 때 다시 'VSS' 에서 'VDD' 로 변화시키는 일련의 과정을 반복적으로 행하는 레벨 신호를 만들어서 셀프 리프레쉬시에는 사용되지 않는 입출력핀에서 측정 가능하게 함으로써 외부에서 srefreq 신호의 주기 즉, 셀프 리프레쉬 의 주기를 측정 가능하게 하는 방법을 제안하였다.The present invention has been proposed to solve the above-described problem, and in the present invention, the srefreq signal is periodically used as a method for measuring the period of the srefreq signal, which is a pulse signal periodically generated in the self refresh mode, using the test mode signal. Whenever it occurs, the level is changed from 'VDD' to 'VSS' and when the next srefreq signal is applied, it makes a level signal that repeats a series of steps to change from 'VSS' to 'VDD' and then self-refresh In this paper, we propose a method to measure the period of the srefreq signal, that is, the self-refresh period, by enabling measurement at an input / output pin that is not used.
즉, 본 발명은 srefreq 신호의 주기를 외부에서 측정 가능하게 함으로서 셀프 리프레쉬 모드에서 그 리프레쉬 동작이 일어나는 주기를 알 수 있는 방법을 제공하는 것이다.That is, the present invention provides a method of knowing the period in which the refresh operation occurs in the self refresh mode by enabling the period of the srefreq signal to be measured externally.
도 1은 종래의 셀프 리프레쉬 신호 발생 과정을 도시하는 도면.1 is a diagram illustrating a conventional self refresh signal generation process.
도 2는 도 1에서 사용된 신호의 파형도.2 is a waveform diagram of a signal used in FIG.
도 3은 본 발명에 따른 셀프 리프레쉬 주기 측정 방법을 설명하는 도면.3 is a view for explaining a self-refresh cycle measuring method according to the present invention.
도 4는 도 3의 셀프 리프레쉬 주기 발생기의 일예.4 is an example of the self-refresh cycle generator of FIG. 3.
도 5는 도 4에 도시된 트리플 입력 인버터의 내부 회로.5 is an internal circuit of the triple input inverter shown in FIG.
도 6은 도 3과 관련하여 설명한 메커니즘에 의하여 동작하는 신호의 타이밍도.6 is a timing diagram of a signal operated by the mechanism described in connection with FIG.
본 발명에 따른 메모리 장치의 셀프 리프레쉬 주기 측정 방법은 (a) 셀프 리프레쉬 커맨드에 의하여 제 1 주기를 갖는 제 1 펄스 신호를 발생하는 단계;(b) 상기 제 1 펄스 신호를 수신하는 주파수 체배기를 이용하여 상기 제 1 주기보다 큰 주기를 갖는 복수개의 제 2 펄스 신호를 발생하는 단계;(c) 상기 복수개의 제 2 펄스 신호중의 하나를 선택하는 단계;(d) 상기 (c)단계에서 선택된 제 2 펄스 신호의 한 주기마다 전위 레벨이 변하는 펄스 신호를 발생하는 단계;(e) 상기 (d) 단계에서 발생된 펄스 신호를 입출력 멀티플렉서 및 입출력 핀을 통하여 외부로 전달하는 단계로 이루어진다.A method of measuring a self refresh cycle of a memory device according to the present invention may include: (a) generating a first pulse signal having a first period by a self refresh command; (b) using a frequency multiplier that receives the first pulse signal Generating a plurality of second pulse signals having a period greater than the first period; (c) selecting one of the plurality of second pulse signals; (d) a second selected in step (c) Generating a pulse signal whose potential level changes every cycle of the pulse signal; (e) transmitting the pulse signal generated in step (d) to the outside through an input / output multiplexer and an input / output pin.
본 발명에 있어서, 상기 (d), (e) 단계는 셀프 리프레쉬 주기를 테스트하기 위한 테스트 모드 상태에서만 수행된다.In the present invention, steps (d) and (e) are performed only in a test mode state for testing a self refresh cycle.
본 발명의 메모리 장치의 셀프 리프레쉬 주기 측정 장치는 셀프 리프레쉬 커맨드에 의하여 제 1 주기를 갖는 제 1 펄스 신호를 발생하는 발진기와,상기 발진기로부터 출력되는 제 1 펄스 신호를 수신하여 상기 제 1 펄스 신호의 주기보다 큰복수개의 제 2 펄스 신호를 발생하는 주파수 체배기와,상기 주파수 체배기로부터 출력되는 상기 복수개의 제 2 펄스 신호중의 하나를 선택하여 출력하는 주파수 선택 발생기와,상기 주파수 선택 발생기로부터의 출력신호를 수신하여 상기 메머리 장치의 셀프 리프레쉬 주기를 측정하는 셀프 리프레쉬 주기 발생기와,상기 셀프 리프레쉬 주기 발생기의 출력신호를 수신하여 입출력 핀으로 전달하는 입출력 멀티플렉서를 구비한다.The self-refresh period measuring device of the memory device of the present invention includes an oscillator for generating a first pulse signal having a first period by a self-refresh command, and receives a first pulse signal output from the oscillator to receive the first pulse signal. A frequency multiplier for generating a plurality of second pulse signals larger than a period, a frequency selection generator for selecting and outputting one of the plurality of second pulse signals output from the frequency multiplier, and an output signal from the frequency selection generator And a self refresh cycle generator configured to receive and measure a self refresh cycle of the memory device, and an input / output multiplexer configured to receive an output signal of the self refresh cycle generator and transmit the output signal to an input / output pin.
본 발명에 있어서, 상기 셀프 리프레쉬 주기 발생기와 상기 입출력 멀티플렉서는 셀프 리프레쉬 주기를 테스트하기 위한 테스트 모드 상태에서만 인에이블되며, 셀프 리프레쉬 주기 발생기의 출력신호는 상기 주파수 선택 발생기의 출력신호의 한 주기마다 전위 레벨을 천이시킨다.In the present invention, the self refresh period generator and the input / output multiplexer are enabled only in a test mode state for testing the self refresh period, and the output signal of the self refresh period generator is a potential for each cycle of the output signal of the frequency selection generator. Shift the level.
(실시예)(Example)
이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
종래의 기술과 관련하여 앞에서 언급하였듯이, srefreq 신호는 메모리 칩 내부에서 발생하기 때문에, 이 신호를 외부에서 직접 측정할 수 있는 수단이 없었다.As mentioned earlier in relation to the prior art, since the srefreq signal is generated inside the memory chip, there is no means for measuring the signal directly from the outside.
그러나, 본 발명에서는 메모리 장치의 입출력 핀을 이용하여 외부에서 셀프 리프레쉬 주기를 측정하는 방법을 개시한다.However, the present invention discloses a method of measuring a self refresh cycle externally using an input / output pin of a memory device.
그런데, DDR 메모리 장치 이전의 메모리 장치에서는 디지탈 신호인 '하이' 데이타와 '로우' 데이타를 구분하기 위하여 VDD 와 VSS 레벨을 풀 스윙하는 방식이 사용하였으며, 따라서 srefreq 신호의 변화를 입출력 핀을 이용해서 측정함에 있어서 srefreq 신호의 펄스 형태에 큰 변화를 주지 않고서도 측정이 가능하다.However, in the memory devices before the DDR memory device, a full swing method of the VDD and VSS levels was used to distinguish the digital data from the 'high' data and the 'low' data. Thus, the srefreq signal is changed using an input / output pin. In the measurement, it is possible to measure without changing the pulse shape of the srefreq signal.
그러나, DDR 이후 메모리에서는 SSTL 방식을 채택하고 있다. 참고로, SSTL 방식이란 일반적인 상태에서는 하이-임피던스 상태(VDD/2)의 레벨을 유지하다가 신호 전달이 필요한 경우에는 VDD/2 에서 VDD로 천이하가나, VDD/2 에서 VSS 로 천이하여 신호의 처리 속도를 개선시킨 방식을 의미한다. 그런데, 이러한 SSTL 방식이 적용되어 srefreq 펄스와 같은 형태의 신호를 입출력 핀을 이용해서 셀프 리프레쉬 주기 를 측정하는 경우, 이러한 신호의 스윙 폭이나 펄스 폭은 병목현상 (bottle-neck)을 초래할 수 있다.However, since DDR, SSTL has been adopted. For reference, the SSTL method maintains the high-impedance state (VDD / 2) in a general state, and when signal transmission is required, transitions from VDD / 2 to VDD, or transitions from VDD / 2 to VSS to process signals. It means a way to improve speed. However, when the SSTL method is applied and the self-refresh period is measured using an input / output pin such as a srefreq pulse, the swing width or the pulse width of the signal may cause a bottleneck.
따라서, 본 발명에서는 srefreq 펄스의 발생시 '하이' 레벨에서 '로우' 레벨로 천이시키고, 다음 srefreq 펄스의 발생시 '로우' 레벨에서 '하이' 레벨로 변하고 이러한 과정이 반복적으로 일어나는 레벨신호를 생성하는 장치를 추가하였다.Therefore, in the present invention, a device for generating a level signal that transitions from a 'high' level to a 'low' level when the srefreq pulse is generated, and changes from a 'low' level to a 'high' level when the next srefreq pulse is generated, and this process is repeated. Added.
도 3은 본 발명에 따른 셀프 리프레쉬 주기 측정 방법을 설명하는 도면이다.3 is a view for explaining a self-refresh cycle measuring method according to the present invention.
도시된 바와같이, 도 3의 회로 블록은 도 1에 도시된 발진기(300), 주파수 체배기(310), 주파수 선택 발생기(320), 로우 제어 블록(330), 어드레스 제어 블록(340), 뱅크 제어부(350), 코아부(16)와 같은 일반적인 메모리 장치의 구성 수단 이외에 셀프 리프레쉬 주기를 측정하기 위한 셀프 리프레쉬 주기 발생기(370)와 입출력 멀티플렉서(380)와 입출력 핀(390)을 추가로 구비한다.As shown, the circuit block of FIG. 3 includes an oscillator 300, a frequency multiplier 310, a frequency selection generator 320, a row control block 330, an address control block 340, and a bank controller shown in FIG. In addition to the configuration means of the general memory device such as the 350 and the core unit 16, a self refresh cycle generator 370, an input / output multiplexer 380, and an input / output pin 390 for measuring the self refresh cycle are further provided.
셀프 리프레쉬 주기 발생기(370)는 주파수 선택 발생기로부터 발생되는 신호(srefreq)를 수신하여, 셀프 리프레쉬 주기를 측정할 수 있는 신호 (sref_period)를 출력한다. 셀프 리프레쉬 주기 발생기(370)의 출력신호(sref_period)는 처음 펄스 신호(srefreq)가 인가되면어 로우 레벨에서 하이 레벨로 천이하며, 다음 펄스 신호(srefreq)가 인가되면 하이 레벨에서 로우 레벨로 천이하는 신호이다(도 6 참조).The self refresh period generator 370 receives a signal srefreq generated from the frequency selection generator and outputs a signal sref_period for measuring the self refresh period. The output signal sref_period of the self refresh period generator 370 transitions from the low level to the high level when the first pulse signal srefreq is applied, and transitions from the high level to the low level when the next pulse signal srefreq is applied. Signal (see FIG. 6).
입출력 멀티플렉서(380)는 셀프 리프레쉬 주기 발생기(370)의 출력 신호(sref_period)를 소정 시간 지연시켜 입출력 핀(390)으로 전달하는 역할을 한다.The input / output multiplexer 380 delays the output signal sref_period of the self-refresh cycle generator 370 by a predetermined time and delivers the result to the input / output pin 390.
셀프 리프레쉬 주기 발생기(370)와 입출력 멀티플렉서(380)는 소정의 테스트 모드 신호(test mode)가 인가되는 경우에만 인에이블된다. 즉, 위에서 설명한 바와같이, 본 발명의 경우, 셀프 리프레쉬 주기를 측정하기 위해서 위와 같은 장치들을 추가하였지만, 이러한 셀프 리프레쉬 주기 측정은 단지 메모리 장치의 정상 동작 여부를 확인 하기 위한 것들이기 때문에 정상 동작시에는 동작 하지 않고 측정을 원할시에만 작동하게 제어하기 위해서 테스트 모드 신호(test_mode)를 추가하여 테스트 모드 신호가 '하이' 신호일 경우에만 셀프 리프레쉬 주기 발생기(370)와 입출력 멀티플렉서(380)가 인에이블되도록 하였다.The self refresh period generator 370 and the input / output multiplexer 380 are enabled only when a predetermined test mode signal is applied. That is, as described above, in the present invention, the above devices are added to measure the self refresh period. However, since the self refresh period is only for checking whether the memory device is operating normally, The test mode signal (test_mode) was added to enable the self-refresh cycle generator 370 and the input / output multiplexer 380 to be enabled only when the test mode signal is the 'high' signal in order to control the measurement only when the measurement is not performed. .
도 4는 도 3의 셀프 리프레쉬 주기 발생기(370)의 일예를 도시한다.4 illustrates an example of the self refresh period generator 370 of FIG. 3.
도시된 바와같이, 셀프 리프레쉬 주기 발생기는 2 개의 인버터(43, 44)로 이루어진 제 1 래치 회로와, 2 개의 인버터(45, 46)로 이루어진 제 2 래치 회로와, 제 1 및 제 2 래치 회로를 연결하는 전송 게이트(48)와, 입버터(46)의 출력 신호를 반전시켜 인버터(44)의 입력단으로 피드백시키는 인버터(42)와, 인버터(46)의 출력신호를 반전시켜 도 3 에 도시된 신호(sref_period)를 출력하는 인버터(47)로 구성된다. 여기서, 인버터(42, 43, 45)와 전송 게이트(48)는 set 신호가 하이 레벨인 동안 동작한다. set 신호는 도 4에 도시된 것처럼, 테스트 모드 신호(test_mode)와 신호(srefreq)를 수신하여 NAND 연산하는 NAND 게이트(40)의 출력신호이다. 또한, setb 신호는 set 신호의 반전신호이다.As shown, the self-refresh cycle generator generates a first latch circuit of two inverters 43 and 44, a second latch circuit of two inverters 45 and 46, and a first and second latch circuit. Inverting the transmission gate 48, the output signal of the input butter 46, the inverter 42 to feed back to the input terminal of the inverter 44, and the output signal of the inverter 46 is inverted as shown in FIG. It consists of an inverter 47 which outputs a signal ref_period. Here, the inverters 42, 43, 45 and the transfer gate 48 operate while the set signal is at the high level. The set signal is an output signal of the NAND gate 40 that receives the test mode signal test_mode and the signal srefreq and performs NAND operation as shown in FIG. 4. Also, the setb signal is an inverted signal of the set signal.
동작에 있어서, srefreq 신호와 테스트 모드 신호의 NAND 조합을 거친 set 신호와 이 신호의 반전된 신호 setb는 상기 셀프 리프레쉬 주기 발생기를 제어하는 신호로서의 역할을 한다. 테스트 모드 신호는 MRS 코딩시 미리 정해 놓은 커맨드 를 외부에서 입력을 주면 생성되는 신호이다.In operation, the set signal, which has undergone a NAND combination of the srefreq signal and the test mode signal, and the inverted signal setb of the signal serve as a signal for controlling the self refresh period generator. The test mode signal is a signal generated by externally inputting a predetermined command during MRS coding.
테스트 모드 신호가 '로우' 일 경우 셀프 리프레쉬 주기 발생기의 출력은 초기값을 유지하고 있을 것이다. 이 경우, 입출력 멀티플렉서에서는 셀프 리프레쉬 주기 발생기의 출력 신호와 관련하여서는 디스에이블 상태이기 때문에, sref_period 신호는 외부로 전달되지 않는다.If the test mode signal is 'low', the self-refresh cycle generator's output will remain at its initial value. In this case, since the input / output multiplexer is in a disabled state with respect to the output signal of the self-refresh cycle generator, the sref_period signal is not transmitted to the outside.
반면 테스트 모드 신호가 '하이' 일경우 set 신호와 setb 신호는 srefreq 펄스 신호가 발생할 때마다 set 신호는 srefreq 신호와 반대 위상 형태의 펄스로 setb 신호는 동일 형태의 펄스로 동작을 하여 셀프 리프레쉬 주기 발생기의 트리플 입력 인버터(42, 43, 45)와 인버터(44, 46, 47)로 구성된 랫치들을 제어한다.On the other hand, when the test mode signal is 'high', the set signal and the setb signal are operated in the opposite phase of the srefreq signal and the setb signal is operated in the same type of pulse as the srefreq pulse signal. The latches of the triple input inverters 42, 43, 45 and inverters 44, 46, 47 are controlled.
도 5는 도 4에 도시된 트리플 입력 인버터의 내부 회로를 도시한다.FIG. 5 shows an internal circuit of the triple input inverter shown in FIG. 4.
도 5에서, input1 은 도 4의 setb 와 대응하며, input2는 도 4의 set에 대응한다.In FIG. 5, input1 corresponds to setb in FIG. 4 and input2 corresponds to set in FIG. 4.
도4 및 도 5로부터 알 수 있듯이, 셀프 리프레쉬 주기 발생기의출력신호(sref_period)는 초기에 초기값이 'VDD' 라면 이와 같은 레벨의 신호를 유지 하다가, srefreq 펄스 신호가 발생하면 'VSS' 레벨로 바뀌게 된다. 이 값은 다시 srefreq 펄스 신호가 발생하기 전까지 유지 되다가 다음 srefreq 펄스에서 'VDD' 로 바뀌고 이러한 일련의 동작이 셀프 리프레쉬 모드를 빠져 나올때가지 계속된다.As can be seen from FIGS. 4 and 5, the output signal sref_period of the self-refresh period generator initially maintains this level of signal when the initial value is 'VDD', and when the srefreq pulse signal occurs, the output signal sref_period is set to the 'VSS' level. Will change. This value is maintained again until the srefreq pulse signal occurs, then changes to 'VDD' on the next srefreq pulse and continues until this series of actions exits self-refresh mode.
이러한 메카니즘으로 발생하는 sref_period 레벨 신호는 입출력 멀티플렉서를 거쳐서 하나의 입출력 핀까지 전달이 되게 되는 것이다.The sref_period level signal generated by this mechanism is transmitted to one input / output pin through the input / output multiplexer.
따라서, 입출력 핀으로 전달된 신호를 외부에서 측정하여 셀프 리프레쉬 주기를 판단할 수 있다.Therefore, the self-refresh cycle can be determined by measuring the signal transmitted to the input / output pin from the outside.
도 6은 도 3과 관련하여 설명한 메커니즘에 의하여 동작하는 신호의 타이밍도이다.6 is a timing diagram of signals operating by the mechanism described in connection with FIG.
도시된 바와같이, 외부에서 셀프 리프레쉬 커맨드가 들어오면 내부적으로 srefresh 신호는 '로우' 에서 '하이' 레벨로 천이하게 된다. 일정 시간(주기)이 흐른뒤 도 3에서 발생한 srefreq 신호가 주기적으로 펄스 형태로 발생하고 이 신호를 트리거링(triggering) 신호로 하여 도 4에서 발생한 레벨 신호인 sref_period의 레벨이 바뀐 후 입출력 핀까지 전달되게 된다. 따라서, 이 신호를 외부에서 측정하면 셀프 리프레쉬 주기 측정이 가능하게 되는 것이다.As shown, when a self refresh command is input from the outside, the srefresh signal internally transitions from a 'low' to a 'high' level. After a certain time (cycle) has elapsed, the srefreq signal generated in FIG. 3 is periodically generated in the form of a pulse, and this signal is used as a triggering signal so that the level signal sref_period, which is generated in FIG. do. Therefore, the self-refresh cycle can be measured by measuring this signal externally.
본 발명의 경우, 외부에서의 측정은 입출력 핀을 통하여 실시하고 있으나, 입출력 핀 이외에 데이타 핀 등을 사용할 수도 있다.In the present invention, the external measurement is performed through the input / output pins, but data pins and the like may be used in addition to the input / output pins.
이상에서 알 수 있는 바와같이, 본 발명에 따른 메모리 장치의 셀프 리프레쉬 주기 측정 방법은 셀프 리프레쉬 모드에서 동작시 각 뱅크가 리프레쉬되는 주기를 외부의 입출력 핀을 이용하여 측정할 수 있게 함으로써 메모리 장치의 정상 동작을 테스트하는 작업의 효율을 증대시키는 효과를 가지고 있다.As can be seen from the above, the method for measuring the self refresh period of the memory device according to the present invention allows the normal period of the memory device to be measured by using an external input / output pin when the bank is refreshed when operating in the self refresh mode. It has the effect of increasing the efficiency of the task of testing the operation.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030051047A KR100548566B1 (en) | 2003-07-24 | 2003-07-24 | A method for detecting the self-refersh frequency in a memory device and the device therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030051047A KR100548566B1 (en) | 2003-07-24 | 2003-07-24 | A method for detecting the self-refersh frequency in a memory device and the device therefor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050011970A true KR20050011970A (en) | 2005-01-31 |
| KR100548566B1 KR100548566B1 (en) | 2006-02-02 |
Family
ID=37223890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030051047A KR100548566B1 (en) | 2003-07-24 | 2003-07-24 | A method for detecting the self-refersh frequency in a memory device and the device therefor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100548566B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100892725B1 (en) * | 2007-12-10 | 2009-04-10 | 주식회사 하이닉스반도체 | Circuit for measuring self-refresh period of semiconductor memory apparatus |
| KR100974209B1 (en) * | 2004-07-22 | 2010-08-06 | 주식회사 하이닉스반도체 | Device for controlling the self refresh period in a memory device |
| KR101020289B1 (en) * | 2008-12-26 | 2011-03-07 | 주식회사 하이닉스반도체 | Self refresh test circuit |
| KR101046994B1 (en) * | 2008-12-23 | 2011-07-06 | 주식회사 하이닉스반도체 | Refresh cycle control circuit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102050474B1 (en) | 2012-09-26 | 2019-11-29 | 삼성전자주식회사 | Volatile memory device and memory controller |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3001342B2 (en) * | 1993-02-10 | 2000-01-24 | 日本電気株式会社 | Storage device |
| JPH07141861A (en) * | 1993-11-17 | 1995-06-02 | Nec Corp | Dynamic memory |
| JPH09171682A (en) * | 1995-12-21 | 1997-06-30 | Nec Corp | Semiconductor storage device and its manufacture |
| KR100364128B1 (en) * | 1999-04-08 | 2002-12-11 | 주식회사 하이닉스반도체 | A measuring device of self-refresh oscilation period |
| KR100338817B1 (en) * | 1999-12-21 | 2002-05-31 | 박종섭 | Refresh characteristics self tester for a memory merged logic |
| KR100712492B1 (en) * | 2001-06-28 | 2007-05-02 | 삼성전자주식회사 | Self refresh circuit and self refresh method for dynamic random access memory |
| KR100808578B1 (en) * | 2001-12-20 | 2008-02-28 | 주식회사 하이닉스반도체 | A semiconductor memory device with self refresh mode |
-
2003
- 2003-07-24 KR KR1020030051047A patent/KR100548566B1/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100974209B1 (en) * | 2004-07-22 | 2010-08-06 | 주식회사 하이닉스반도체 | Device for controlling the self refresh period in a memory device |
| KR100892725B1 (en) * | 2007-12-10 | 2009-04-10 | 주식회사 하이닉스반도체 | Circuit for measuring self-refresh period of semiconductor memory apparatus |
| KR101046994B1 (en) * | 2008-12-23 | 2011-07-06 | 주식회사 하이닉스반도체 | Refresh cycle control circuit |
| KR101020289B1 (en) * | 2008-12-26 | 2011-03-07 | 주식회사 하이닉스반도체 | Self refresh test circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100548566B1 (en) | 2006-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6470467B2 (en) | Synchronous semiconductor memory device capable of performing operation test at high speed while reducing burden on tester | |
| JP2843481B2 (en) | Semiconductor memory device having refresh address test circuit | |
| JP2007037097A (en) | Integrated circuit chip that has first delay circuit trimmed through second delay circuit and method for adjusting delay time | |
| US7017090B2 (en) | Semiconductor module including semiconductor memory device shiftable to test mode as well as semiconductor memory device used therein | |
| JP2010092542A (en) | Semiconductor device | |
| KR940001163A (en) | Dynamic Random Access Memory Device Suitable for Shortening the Time Required to Test Self-Refresh Functions | |
| KR100602188B1 (en) | Bit line sense amplifier and semiconductor memory device comprising of it | |
| KR100211609B1 (en) | A test method of integrated circuit devices by using a dual edge clock technology | |
| KR20200137658A (en) | Clock generating circuit and memroy device including the same | |
| KR970023464A (en) | Semiconductor memory with test circuit | |
| US7266033B2 (en) | Semiconductor memory device | |
| US6034904A (en) | Semiconductor memory device having selection circuit for arbitrarily setting a word line to selected state at high speed in test mode | |
| KR20020011213A (en) | Semiconductor memory device having sense amplifier control circuit for detecting bit line bridge and method thereof | |
| KR100548566B1 (en) | A method for detecting the self-refersh frequency in a memory device and the device therefor | |
| GB2313937A (en) | Refresh counter for SRAM and method of testing the same | |
| KR100311175B1 (en) | Semiconductor memory | |
| US7075854B2 (en) | Semiconductor memory device, write control circuit and write control method for the same | |
| KR100712492B1 (en) | Self refresh circuit and self refresh method for dynamic random access memory | |
| US6493279B2 (en) | Semiconductor device capable of simple measurement of oscillation frequency | |
| KR101022667B1 (en) | Semiconductor memory device with structure of over-driving | |
| KR20030002503A (en) | Semiconductor memory device having test mode of delay locked loop | |
| KR100397901B1 (en) | Semiconductor storage device | |
| KR100287889B1 (en) | Self-refresh circuit | |
| KR19990080938A (en) | DRAM having a self refresh cycle measuring unit and a self refresh cycle measuring method thereof | |
| KR20060102670A (en) | Word line enable circuit in semiconductor memory device and its method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |