KR20050009137A - 반도체 기판상의 피처에서의 결함 구분화 방법 - Google Patents

반도체 기판상의 피처에서의 결함 구분화 방법 Download PDF

Info

Publication number
KR20050009137A
KR20050009137A KR1020040051384A KR20040051384A KR20050009137A KR 20050009137 A KR20050009137 A KR 20050009137A KR 1020040051384 A KR1020040051384 A KR 1020040051384A KR 20040051384 A KR20040051384 A KR 20040051384A KR 20050009137 A KR20050009137 A KR 20050009137A
Authority
KR
South Korea
Prior art keywords
defect
defects
semiconductor substrate
threshold
features
Prior art date
Application number
KR1020040051384A
Other languages
English (en)
Inventor
루틴반
융만번트
미켈손데틀레프
Original Assignee
라이카 마이크로시스템즈 세미컨덕터 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 라이카 마이크로시스템즈 세미컨덕터 게엠베하 filed Critical 라이카 마이크로시스템즈 세미컨덕터 게엠베하
Publication of KR20050009137A publication Critical patent/KR20050009137A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

반도체 기판상의 피처에서의 결함 구분화 방법이 개시된다. 반도체 기판의 이미지의 획득 후에, 동일한 피처 또는 피처 엘리먼트가 서로로부터 빼진다. 결과적인 차분 함수는 결함을 식별하기 위해 상위 임계값 및 하위 임계값과 비교된다.

Description

반도체 기판상의 피처에서의 결함 구분화 방법{METHOD FOR DEFECT SEGMENTATION IN FEATURES ON SEMICONDUCTOR SUBSTRATES}
본 발명은 반도체 기판상의 피처(feature)에서의 결함 구분화(segmentation) 방법에 관한 것이다.
등가 반도체 피처의 이미지 사이의 차분을 결정함으로써 결함은 강조될 수 있다. 차분 이미지는 잡음에 의해 붕괴된다. 결함은 (적응성) 임계값을 사용하여 결함없는 영역과 구별될 수 있다. 결함 이미지의 팽창 및 부식은 항상 소망 결과를 산출하지는 않는다. 반도체 구조물상의 스크래치 또는 버블 등 연속적인 결함의 이미지는 기준 이미지로부터의 다양한 편차를 초래할 수 있다. 결함 신호의 진폭은 기판에 따라 변화할 수 있다. 임계값은 어느 결함 신호가 결함으로서 평가되어야 할지를 결정한다. 그 임계값이 너무 낮게 설정되면, 그때 의사-결함이 잡음의 결과로서 발생한다. 그것이 너무 높게 설정되면, 연속적인 결함이 잡음에 의해 수많은 개별적인 결함으로 분석(breakdown)될 수 있다.
반도체 제조시에, 웨이퍼는 제조 프로세스동안 복수의 프로세스 스텝에서 순차적으로 프로세싱된다. 증가하는 집적 밀도로, 웨이퍼상에 컨피규어링된 피처의 품질의 관점에서의 요구가 더 엄격해진다. 컨피규어링된 피처의 품질이 체크되고 임의의 결함이 발견되도록 하기 위해, 웨이퍼상에 사용되는 프로세스 스텝 및 컴포넌트의 품질, 정확도, 및 재생성의 관점에서 대응하는 요구가 존재한다. 이것은웨이퍼의 제조동안 많은 프로세스 스텝 및 많은 포토레지스트의 층 등이 적용되고 개별적인 피처에서 초기의 신뢰할만한 결함 검출이 특히 중요하다는 것을 의미한다. 패터닝의 결과로서, 패터닝의 특정 영역에서 결함이 발생할 수 있는데, 상호 대응하는 피처 또는 피처 엘리먼트의 비교에 의해 발견되고 검출된다.
본 발명의 목적은 반도체 기판상의 등가 피처의 차분 이미지에서의 결함 구분화를 가능하게 함과 동시에 다수의 개별적인 결함으로의 큰 결함의 분석을 방지하는 방법을 창출하는 것이다.
도 1은 웨이퍼 또는 패터닝된 반도체 기판상의 결함을 검출하는 시스템의 개략도,
도 2a는 웨이퍼의 이미지 또는 이미지 데이터가 획득되는 방식도,
도 2b는 웨이퍼의 개략적인 평면도,
도 3은 반도체 기판상의 2개의 상호 대응하는 피처 비교의 개략도,
도 4는 결함이 없는 패턴 엘리먼트의 개략도,
도 5는 수개의 결함을 갖는 패턴 엘리먼트의 개략도,
도 6은 도 4에 도시된 것과 도 5에 도시된 것과의 차분(difference)의 개략도,
도 7은 결함의 결정이 설명되는 섹션라인에 대한 차분의 개략도,
도 8은 차분 프로파일에 하위 임계값을 적용한 개략도,
도 9는 차분 프로파일에 상위 임계값을 적용한 개략도,
도 10은 결함에 대하여 차분 신호를 평가하기 위해서 사용되는 기존 기술에 따른 통상의 임계값이 도시된 도면, 및
도 11은 본 발명에서 이중 임계값에 의해 구분화가 수행되는, 도 10과 동일한 차분 신호가 도시된 도면.
이러한 목적은 반도체 기판상의 피처의 검사방법에 의해 달성되는데,
-동일한 리커링(recurring) 피처를 갖는 복수의 엘리먼트를 포함하는 적어도 하나의 반도체 기판의 이미지를 획득하는 단계;
-이미징된 반도체 기판의 2개의 상호 대응하는 피처 또는 피처 영역으로부터 차분 프로파일을 생성하는 단계; 및
-서로 평행하게 이격되어 있는 하위 임계값 및 상위 임계값에 기초하여 결함을 결정하는 단계;에 의해 특징지어진다.
동일한 리커링 피처를 갖는 복수의 엘리먼트를 포함하는, 적어도 하나의 반도체 기판의 이미지가 우선 획득되면 이롭다는 것이 증명되었다. 획득된 이미지 또는 이미지 데이터로부터, 차분 함수가 2개의 상호 대응하는 피처 또는 피처 영역으로부터 결정된다. 차분 프로파일은 높은 차분 진폭을 갖는 영역이 결함 영역으로 분류되게 하기 위해 2개의 임계값과 비교된다. 가능한 결함 영역은 차분 함수의 값이 어디에서나 하위 임계값을 초과한다는 사실에 의해 결정된다. 그러나, 차분 프로파일이 또한 그 영역에서의 적어도 하나의 포인트에서 상위 임계값을 초과할때만 실제 결함 영역으로서의 자격이 인정된다. 실제인 것으로 간주되는 결함 영역, 그 범위(extent), 및 그 속성은 그 시스템의 컴퓨터에 구현되는 컴퓨터 프로그램을 사용하여 자동으로 계산된다.
하위 임계값은, 차분 프로파일의 피크와의 교차점에 의해, 가능한 결함을 나타내는 하위 임계값에서의 적어도 하나의 영역을 정의한다. 상위 임계값의 적용은 상위 임계값에서의 영역이 차분 프로파일의 피크와의 교차점에 의해 결정되게 하고, 가능한 결함은, 그 때문에, 차분 프로파일의 각각의 피크가 하위 임계값을 초과하고 따라서 상위 임계값에서의 영역이 하위 임계값에서의 영역 위에 놓여있다면 실제 결함으로서 특징지어진다.
본 발명의 내용이 도면에 개략적으로 도시되어 있고 그 도면을 참조하여 이하 설명된다.
(실시예)
도 1에는 반도체 기판상의 피처를 검사하는 시스템(1)이 도시되어 있다. 시스템(1)은, 예를 들어, 반도체 기판 또는 웨이퍼를 위한 적어도 하나의 카세트 엘리먼트(3)를 포함한다. 측정유닛(5)에서는, 개개의 웨이퍼 또는 패터닝된 반도체 기판의 이미지 또는 이미지 데이터가 획득된다. 수송 메카니즘(9)은 반도체 기판 또는 웨이퍼용 카세트 엘리먼트(3)와 측정유닛(5)의 사이에 제공된다. 베이스 아웃라인(12)을 형성하는 하우징(11)에 의해 시스템(1)이 둘러싸여 있다. 또한, 개개의 측정된 웨이퍼의 이미지 또는 이미지 데이터를 수신하고 프로세싱하는 컴퓨터(15)가 시스템(1)내에 통합되어 있다. 시스템(1)에는 디스플레이(13) 및 키보드(14)가 구비되어 있다. 키보드(14)에 의하여, 유저는 시스템(1)을 제어하기 위한 데이터를 입력할 수도 있고, 개개의 웨이퍼의 이미지 데이터를 평가하기 위한 파라미터를 입력할 수도 있다. 디스플레이(13)상에는, 다수의 유저 인터페이스가 시스템의 유저에게 디스플레이된다.
도 2a는 웨이퍼(16)의 이미지 및/또는 이미지 데이터가 감지되는 방식의 개략도이다. 제1 방향(X) 및 제2 방향(Y)으로 시스템(1)의 하우징(11)에서 이동가능한 스테이지(20)상에 웨이퍼(16)가 놓인다. 제1 및 제2 방향(X, Y)은 서로 직교하여 배열되어 있다. 이미지 획득 디바이스(22)는 웨이퍼(16)의 표면(17) 위에 제공되는데, 이미지 획득 디바이스(22)의 이미지 필드는 웨이퍼(16)의 전체 표면(17)보다 더 작다. 이미지 획득 디바이스(22)로 웨이퍼(16)의 전체 표면(17)을 감지하기 위해서, 웨이퍼(16)는 미앤더(meander) 방식으로 스캐닝된다. 연속적으로 감지된 개개의 이미지 필드는 웨이퍼(16)의 표면(17)의 전체적인 이미지로 조립된다. 이것은 또한 하우징(11)내 제공된 컴퓨터(15)를 사용하여 행해진다. 스테이지(20)와 이미지 획득 디바이스(22)와의 사이에 상대적인 이동을 발생시키기 위해서, 좌표 방향(X, Y)으로 위치변화될 수 있는 X-Y 스캐닝 스테이지가 이 예시적인 실시예에서 사용된다. 여기에서는, 스테이지(20)에 대하여 이미지 획득 디바이스(22)가 이동될 수 없게 설치되어 있다. 물론, 역으로, 스테이지(20)가 이동될 수 없게 설치되고, 이미지 획득 디바이스(22)가 이미지를 획득하기 위해 웨이퍼(16) 위에서 이동될 수도 있다. 일방향으로 이미지 획득 디바이스(22)의 이동과 그에 직교하는 방향으로 스테이지(20)의 이동을 조합하는 것도 가능하다. 이미지 획득 디바이스(22)로서 다양한 시스템이 사용될 수 있다. 다른 한편, 마이크로스코픽 또는 매크로스코픽 이미지를 생성하는 에어리어 카메라 및 리니어 카메라가 사용될 수 있다. 카메라의 분해능은 마이크로스코프 또는 매크로스코프의 대물렌즈 등의 이미징 광학 시스템과 코디네이팅되는 것이 일반적이다. 매크로스코픽 이미지에 대하여, 분해능은 예를 들어 픽셀 당 50㎛이다.
이미지 획득 디바이스(22)의 이미지 필드에 대응하는 웨이퍼(16)상 영역을 적어도 조사하는 조사 디바이스(23)로 웨이퍼(16)가 조사된다. 또한 플래시 램프로 펄싱될 수도 있는 집중된 조사는, 작동중에, 즉, 스테이지(20) 또는 이미지 획득 디바이스(22)가 이미지를 획득하기 위해 정지함이 없이 위치변화되면서, 이미지가 획득되게 한다. 이것은 높은 웨이퍼 스루풋을 가능하게 한다. 물론, 각각의 이미지 획득을 위해 스테이지(20)와 이미지 획득 디바이스(22)와의 사이의 상대적인 이동을 정지시키는 것도 가능하고, 웨이퍼(16) 전체 표면(17) 위를 조사하는 것도 가능하다. 스테이지(20), 이미지 획득 디바이스(22), 및 조사 디바이스(23)는 컴퓨터(15)에 의해 제어된다. 획득된 이미지는 컴퓨터(15)에 의해 메모리(15a)에 저장될 수 있고, 필요에 따라 메모리로부터 다시 검색될 수도 있다. 일반적으로, 웨이퍼는 이미지 획득 디바이스(22)의 바로 아래에서 이동된다. 그러나, 이미지 획득 디바이스(22)가 웨이퍼에 대하여 이동되는 것도 생각될 수 있다. 이러한 이동은 연속적이다. 셔터가 개방되고 대응하는 플래시가 트리거링되는 사실에 의해 개개의 이미지가 달성된다. 플래시는 웨이퍼의 상대적 위치의 함수로서 트리거링되는데, 웨이퍼를 이동시키는 스테이지의 대응하는 위치 파라미터에 의해 보고된다.
도 2b는 스테이지(20)상에 놓인 웨이퍼(16)의 평면도이다. 웨이퍼(16)상에 레이어가 가해진 후 부가 동작으로 패터닝된다. 패터닝된 웨이퍼는 모든 엘리먼트(25)에서 리커링하고 동일한 피처(24)를 일반적으로 포함하는 복수의 엘리먼트(25)를 포함한다.
도 3에 도시된 바와 같이, 패터닝된 반도체 웨이퍼 또는 반도체 기판은 멀티플 다이스(33)를 차례로 포함하는 멀티플 스테퍼 에어리어 윈도우(SAW; 32)를 포함한다. "스트리트"(34)는 다이스(33) 사이에 제공된다. 특정 수의 다이스는 스테퍼를 사용하여 동시에 노출된다. 동일한 리커링 피처 또는 패턴 엘리먼트(35)는 다양한 다이스(33)에 존재한다. 차분 함수(55; 도 6 또는 도 7 참조)는 제2 대응하는 패턴 엘리먼트(372)로부터 제1 패턴 엘리먼트(371)의 이미지 데이터를 뺌(36)으로서 획득된다. 동일한 피처는 차분 함수(55)의 결정을 위해 서로 항상 비교된다. 패턴 엘리먼트에 결함이 존재한다면, 이것은 차분 함수(55)에서 요동 또는 피크(70)의 결과를 나타낸다.
도 4에는 수개의 서브-엘리먼트(40)를 포함하는 패턴 엘리먼트(45)가 예시되어 있다. 패턴 엘리먼트(45)는 결함이 없다. 도 5에는 수개의 결함(47)을 포함하는 패턴 엘리먼트(46)가 도시되어 있다. 도 6은 결함(47)있는 패턴 엘리먼트(46)와 결함없는 패턴 엘리먼트(45)와의 사이의 차분의 개략도이다. 차분 이미지(48)는 대략적으로 배경 및 결함(47)을 포함하고, 차분화의 결과로서 더 명확하게 나타난다. 도 7에 있어서는, 그것을 따라 차분 프로파일(55; 휘도 프로파일)의 예증적 그래프가 도 8 및 도 9에 재생되어 있는 섹션라인을 표현하도록, 그리고, 하위 및 상위 임계값의 적용을 예시하도록, 라인(49)이 그려져 있다. 차분 이미지의 휘도 프로파일은 라인(49)을 따라 획득된다. 도 8은 차분 이미지(48)에 하위 임계값(62; 도 11 참조)을 적용하는 도이다. 차분 이미지(48)와 하위 임계값(61)의 교차점은 결함(47)을 강조하고, 하위 임계값(62)의 레벨에서의 결함(47)의 범위는 제1의 균일한, 적어도 부분적으로 연속적인 표면(471)으로 묘사된다. 도 9에서 상위 임계값(61)이 사용될 때, 결함(47)은 강조되고 상위 임계값(61)의 레벨에서의 결함(47)의 범위는 제2의 균일한, 적어도 부분적으로 연속적인 표면(472)으로 묘사된다.
도 10 및 도 11에는 결함이 확인되는 방식이 더 명확하게 예시되어 있다. 도 7로부터의 라인(49)을 따른 3차원 차분 프로파일 또는 차분 이미지가 예를 위해 묘사되어 있다(예시의 목적으로 묘사되는 도면으로의 차분 프로파일의 투영). 도 10은 단일 임계값에 의한 결함의 결정을 도시하고 있다. 결함의 검출은 횡좌표(63)로부터의 임계값의 거리에 달려 있다. 제1 임계값(51), 제2 임계값(52), 및 제3 임계값(53)이 묘사되어 있는데, 각각은 결함의 검출시 다른 결과를 초래한다. 하나의 임계값(51, 52, 또는 53)을 사용하면, (도 10에 도시된 바와 같이) 소정 차분 신호(55)의 상황에서의 결함의 정확한 구분화는 가능하지 않다. 예를 들어, 횡좌표(63)로부터 가장 멀리 위치한 제1 임계값(51)이 선택되면, 그때는, 모든 결함이 발견되지는 않을 것이다. 횡좌표로부터 가장 짧은 거리에 있는 제3 임계값(53)으로는, 모든 결함이 발견되지만 차분 신호(55)에서의 작은 요동은 번호(57)의 것과 같은 부정확한 검출의 결과를 더 초래한다. 제2 임계값(52)에 대해서는, 부정확한 검출은 발생하지 않지만 검출된 결함이 도 10의 번호(59)의 것과 같은 복수의 개별적인 결함으로 분석되는 방식으로 횡좌표로부터의 그 거리가 선택되어 있다.
도 11에는 도 10에서와 같은 동일한 차분 신호(55)가 도시되어 있다. 여기에서는, 하위 임계값(62) 및 상위 임계값(61)에 의해 결함이 구분화되고 검출된다. 도 11에서 선택된 묘사에서는, 상위 및 하위 임계값(61, 62)이 라인으로서 재생되어 있다. 임계값이 3차원 결함 프로파일에 적용될 때에는 각각의 임계값은 평면이 된다는 것은 당업자에게 자명하다. 또한, 결함 프로파일은 3차원 이상을 포함할 수 있다.
상위 및 하위 임계값(61, 62)은 횡좌표(63)에 평행하다. 그들 사이의 거리, 및 횡좌표(63)로부터의 그들의 거리는 유저에 의해 정의될 수 있다. 유저는 결함의 검출에 유리한 위치로 상위 및 하위 임계값(61, 62)을 이동시키기 위해 (도시되지 않은) 마우스 또는 키보드(14) 등을 이용한다. 또한, 유저는 유저 인터페이스에 수치를 입력함으로써 횡좌표(63)에 대한 제1 및 제2 임계값(61, 62)의 위치를정의할 수 있다.
도 11에는 2개의 임계값이 예시되어 있다. 차분 프로파일이 하위 임계값(62)을 초과하는 영역은 도 8에 도시되어 마크되어 있고; 차분 프로파일이 상위 임계값(61)을 초과하는 영역은 도 9에 도시되어 있다. 차분 프로파일(55)의 하나의 피크(70)만이 설명을 위해 발탁될 것이다. 상위 임계값(61)은 그중 제1 및 제2 교차 포인트(63, 64)에서 차분 프로파일(55)과 교차하는 한편, 하위 임계값(62)은 대응하는 교차 포인트(73, 74)에서 차분 프로파일(55)과 교차한다. 영역(66)내에는 차분 프로파일(55)의 피크(70)에 의해 상위 임계값이 초과되는 포인트, 즉, 포인트(63 및 64)의 사이의 영역(65)의 부근의 포인트가 존재하기 때문에, 교차 포인트(73 및 74)의 사이에 실제 결함이 존재한다.
따라서, 도 10 등으로부터 명백한 바와 같이, 부정확한 검출(57)은 결함으로서 검출되지 않는다. 결함은 상위 및 하위 임계값(61, 62)의 결과로서 다소 더 커진다. 그러나, 이것은 결함의 추후 분류에 정보가 더 이용될 수 있기 때문에 불리한 것이 아니다. 상위 및 하위 임계값(61, 62)의 사용으로, 다수의 개별적인 결함으로의 분석이 방지될 수 있다. 상위 임계값(61)은 어떠한 결함이 조금이라도 존재하는지를 결정한다. 차분 프로파일(55)의 적어도 하나의 피크(70)가 상위 임계값(61)을 초과할 때만 결함은 존재한다. 하위 임계값(62)은 결함의 범위를 결정한다. 하위 임계값(62)은 선택된 패턴 엘리먼트의 모든 방향에서 평가된다. 따라서, 2개의 개별적인 결함의 병합은, 틈(interstice)이 매우 작은 차분 신호에 의해 특징지어지는 경우에, 방지될 수 있다. 개별적인 결함은 단지 잡음의 결과로서 그들 사이의 차분이 상위 임계값(61) 아래에 그리고 하위 임계값(62) 위에 놓여 있을 때 마찬가지로 결합된다. 본 원리의 또다른 변형은 하위 임계값(62)을 상위 임계값(61) 위 가장 근접한 포인트로부터의 거리의 함수로 하는 것이다.
본 발명의 방법에 의하면, 반도체 기판상의 등가 피처의 차분 이미지에서의 결함 구분화를 가능하게 함과 동시에 다수의 개별적인 결함으로의 큰 결함의 분석을 방지할 수 있다.

Claims (5)

  1. 반도체 기판상의 피처의 검사방법에 있어서,
    동일한 리커링 피처를 갖는 복수의 엘리먼트를 포함하는 적어도 하나의 반도체 기판의 이미지를 획득하는 단계;
    이미징된 반도체 기판의 2개의 상호 대응하는 피처 또는 피처 영역으로부터 차분 프로파일을 생성하는 단계; 및
    서로 평행하게 이격되어 있는 하위 임계값 및 상위 임계값에 기초하여 결함을 결정하는 단계;를 포함하는 것을 특징으로 하는 검사방법.
  2. 제1항에 있어서, 상기 차분 프로파일은 복수의 피크를 형성하는 것을 특징으로 하는 검사방법.
  3. 제2항에 있어서, 상기 하위 임계값은, 차분 프로파일의 피크와의 교차점에 의해, 가능한 결함을 나타내는 하위 임계값에서의 적어도 하나의 영역을 정의하는 것을 특징으로 하는 검사방법.
  4. 제3항에 있어서, 상기 상위 임계값은 차분 프로파일의 피크와의 교차점에 의해 상위 임계값에서의 영역을 정의하고, 상기 가능한 결함은, 그 때문에, 차분 프로파일의 각각의 피크가 상위 임계값을 초과하고 따라서 상위 임계값에서의 영역이하위 임계값에서의 영역 위에 놓이면, 실제 결함으로 간주되는 것을 특징으로 하는 검사방법.
  5. 제4항에 있어서, 상기 가능한 결함 및 실제 결함은 컴퓨터 프로그램에 의해 자동으로 계산되는 것을 특징으로 하는 검사방법.
KR1020040051384A 2003-07-11 2004-07-02 반도체 기판상의 피처에서의 결함 구분화 방법 KR20050009137A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10331593A DE10331593A1 (de) 2003-07-11 2003-07-11 Verfahren zur Defektsegmentierung in Strukturen auf Halbleitersubstraten
DE10331593.4 2003-07-11

Publications (1)

Publication Number Publication Date
KR20050009137A true KR20050009137A (ko) 2005-01-24

Family

ID=33560068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040051384A KR20050009137A (ko) 2003-07-11 2004-07-02 반도체 기판상의 피처에서의 결함 구분화 방법

Country Status (3)

Country Link
US (1) US20050008217A1 (ko)
KR (1) KR20050009137A (ko)
DE (1) DE10331593A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007060355A1 (de) 2007-12-12 2009-06-25 Vistec Semiconductor Systems Gmbh Verfahren und Vorrichtung zur Verarbeitung der von mindestens einer Kamera aufgenommenen Bilddaten der Oberfläche eines Wafers
US7756658B2 (en) * 2008-05-14 2010-07-13 Kla-Tencor Corp. Systems and methods for detecting defects on a wafer and generating inspection results for the wafer
US9495736B2 (en) 2014-02-03 2016-11-15 Prosper Creative Co., Ltd. Image inspecting apparatus and image inspecting program
EP2902966A1 (en) * 2014-02-03 2015-08-05 Prosper Creative Co., Ltd. Image inspecting apparatus and image inspecting program
US10872403B2 (en) * 2018-08-10 2020-12-22 Micron Technology, Inc. System for predicting properties of structures, imager system, and related methods
KR102689653B1 (ko) * 2019-06-26 2024-07-31 삼성전자주식회사 센서 모듈 및 이를 구비하는 식각 장치
US11703767B2 (en) 2021-06-28 2023-07-18 Kla Corporation Overlay mark design for electron beam overlay
US11862524B2 (en) 2021-06-28 2024-01-02 Kla Corporation Overlay mark design for electron beam overlay
US11720031B2 (en) 2021-06-28 2023-08-08 Kla Corporation Overlay design for electron beam and scatterometry overlay measurements
US20230050743A1 (en) * 2021-08-10 2023-02-16 Innolux Corporation Electronic device and method for manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4972493A (en) * 1988-01-04 1990-11-20 Motorola, Inc. Method for inspection of surfaces
US5027417A (en) * 1989-03-31 1991-06-25 Dainippon Screen Mfg. Co., Ltd. Method of and apparatus for inspecting conductive pattern on printed board
JPH07104921B2 (ja) * 1989-11-17 1995-11-13 松下電器産業株式会社 画像閾値決定方法
US6411377B1 (en) * 1991-04-02 2002-06-25 Hitachi, Ltd. Optical apparatus for defect and particle size inspection
US5475492A (en) * 1992-06-19 1995-12-12 Matsushita Electric Industrial Co., Ltd. Object extracting method
JP2001304842A (ja) * 2000-04-25 2001-10-31 Hitachi Ltd パターン検査方法及びその装置並びに基板の処理方法
US6603542B1 (en) * 2000-06-14 2003-08-05 Qc Optics, Inc. High sensitivity optical inspection system and method for detecting flaws on a diffractive surface
US6797975B2 (en) * 2000-09-21 2004-09-28 Hitachi, Ltd. Method and its apparatus for inspecting particles or defects of a semiconductor device
JP2003004427A (ja) * 2001-06-22 2003-01-08 Hitachi Ltd 画像比較による欠陥検査方法及びその装置

Also Published As

Publication number Publication date
DE10331593A1 (de) 2005-02-03
US20050008217A1 (en) 2005-01-13

Similar Documents

Publication Publication Date Title
US10359370B2 (en) Template substrate for use in adjusting focus offset for defect detection
JP6043662B2 (ja) 検査方法および検査装置
US6076465A (en) System and method for determining reticle defect printability
US8218138B2 (en) Apparatus and method for inspecting defects
US9797846B2 (en) Inspection method and template
KR20120087116A (ko) 물체 표면 상의 입자 검출
US8778702B2 (en) Method of inspecting and processing semiconductor wafers
US8501503B2 (en) Methods of inspecting and manufacturing semiconductor wafers
JP5192795B2 (ja) 電子ビーム測定装置
JP2005214980A (ja) ウエハのマクロ検査方法および自動ウエハマクロ検査装置
KR20050009137A (ko) 반도체 기판상의 피처에서의 결함 구분화 방법
JP2007107960A (ja) 欠陥検査装置
US7034930B1 (en) System and method for defect identification and location using an optical indicia device
JP4594833B2 (ja) 欠陥検査装置
KR20190070566A (ko) 반도체 웨이퍼 주변부 파티클 검사장치 및 검사방법
US6731787B1 (en) System and method for determining reticle defect printability
TWI686673B (zh) 檢查方法
JP2011180145A (ja) 欠陥検査装置
JP3421522B2 (ja) パターン検査装置並びに電子線によるパターン検査装置及びその方法
JPH07209203A (ja) 外観検査装置および外観検査方法
KR20220138332A (ko) 결함 검사 장치, 결함 검사 방법 및 포토마스크 블랭크의 제조 방법
US20090324054A1 (en) System and method for determing reticle defect printability
KR20040054049A (ko) 반도체 소자의 개구부 검사방법
JP2009246106A (ja) ステンシルマスク欠陥検査方法および装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid