KR20050008878A - 박막 트랜지스터 표시판 - Google Patents

Abstract

본 발명의 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되며 게이트 전극을 가지는 게이트선, 게이트선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 반도체층과 적어도 일부분이 중첩하는 소스 전극, 소스 전극과 연결되며 게이트선과 교차하는 부분 및 굽은 부분을 가지는 데이터선, 게이트 전극을 중심으로 소스 전극과 대향하며 반도체층과 적어도 일부분이 중첩하는 드레인 전극, 반도체층을 덮는 보호막, 보호막 위에 형성되며 드레인 전극과 전기적으로 연결되어 있고, 데이터선과 인접한 변이 데이터선과 일정거리 떨어져 위치하는 화소 전극을 포함한다.

Description

박막 트랜지스터 표시판{THIN FILM TRANSISTOR ARRAY PANEL}

본 발명은 박막 트랜지스터 표시판에 관한 것으로 특히, 액정 표시 장치용 박막 트랜지스터 표시판에 관한 것이다.

액정 표시 장치는 일반적으로 공통 전극과 색 필터(color filter) 등이 형성되어 있는 상부 표시판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부표시판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.

그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 표시판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극인 공통 전극에 일정한 절개 패턴을 형성하거나 돌기를 형성하는 방법이 유력시되고 있다.

그런데 돌기나 절개 패턴을 형성하는 방법에서는 돌기나 절개 패턴 부분으로 인하여 개구율이 떨어진다. 이를 보완하기 위하여 화소 전극을 최대한 넓게 형성하는 초고개구율 구조를 고안하였으나, 이러한 초고개구율 구조는 인접한 화소 전극 사이의 거리가 매우 가까워서 화소 전극 사이에 형성되는 측방향 전기장(lateral field)이 강하게 형성된다. 따라서 화소 전극 가장자리에 위치하는 액정들이 이 측방향 전기장에 영향을 받아 배향이 흐트러지고, 이로 인하여 텍스쳐나 빛샘이 발생하게 된다.

또한, 화소의 유지 용량을 증가시키기 위한 유지 전극선이 형성되는 경우에는 액정이 유지 전극선에 의한 측방향 전기장의 영향을 받아 배열이 흐트러진다. 따라서 유지 전극선을 화소 전극으로 완전히 가려서 유지 전극선으로 인한 측방향 전기장의 영향을 최소화한다. 이때는 상부 표시판의 블랙 매트릭스가 데이터선뿐 아니라 화소 전극의 경계선을 덮도록 형성되기 때문에 화소의 개구율이 감소되고휘도가 감소하는 문제점이 있다.

본 발명이 이루고자 하는 기술적 과제는 화소 전극의 가장자리에서 발생하는 빛샘을 감소시키고 화소의 개구율을 증가시킬 수 있는 박막 트랜지스터 표시판을 제공한다.

도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,

도 2는 본 발명의 제1 실시예에 따른 색필터 표시판의 배치도이고,

도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고,

도 4는 도 3의 IV-IV’선을 절단한 단면도이고,

도 5a, 도 6a, 도 7a, 도 8a는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 배치도이고,

도 5b는 도 5a의 Vb-Vb’선을 따라 절단한 단면도이고,

도 6b는 도 6b의 다음 단계에서의 단면도이고,

도 7b는 도 6b의 다음 단계에서의 단면도이고,

도 8b는 도 7b의 다음 단계에서의 단면도이고,

도 9는 본 발명의 제2 실시예에 대한 박막 트랜지스터 표시판의 배치도이고,

도 10은 도 9의 IX-IX’선을 따라 절단한 단면도이고,

도 13a, 도 17a, 도 18a는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 배치도이고,

도 13b는 도 13a의 XIIIb-XIIIb’선을 따라 절단한 단면도이고,

도 14는 도 13b의 다음 단계에서의 단면도이고,

도 15는 도 14의 다음 단계에서의 단면도이고,

도 16은 도 15의 다음 단계에서의 단면도이고,

도 17b는 도 16의 다음 단게에서의 단면도이고,

도 18b는 도 17b의 다음 단계에서의 단면도이다.

*도면의 주요 부분에 대한 부호 설명*

110, 210 : 절연기판 121 : 게이트선

140 : 게이트 절연막 151 : 반도체층

161, 165 : 저항성 접촉층

171, 173 : 데이터선 175 : 드레인 전극

190 : 화소 전극 220 : 차광 패턴

230R, 230G, 230B : 적, 녹, 청색 색필터

이러한 과제를 해결하기 위하여 본 발명에서는 다음과 같은 박막 트랜지스터 표시판을 마련한다.

구체적으로, 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되며 게이트 전극을 가지는 게이트선, 게이트선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 반도체층과 적어도 일부분이 중첩하는 소스 전극, 소스 전극과 연결되며 게이트선과 교차하는 부분 및 굽은 부분을 가지는 데이터선, 게이트 전극을 중심으로 소스 전극과 대향하며 반도체층과 적어도 일부분이 중첩하는 드레인 전극, 반도체층을 덮는 보호막, 보호막 위에 형성되며 드레인 전극과 전기적으로 연결되어 있고, 데이터선과 인접한 변이 데이터선과 일정거리 떨어져 위치하는 화소 전극을 포함한다.

여기서 게이트선과 평행한 방향으로 뻗어 있는 유지 전극선, 유지 전극선에 연결되어 있으며 화소 영역 내에 형성되고, 데이터선의 굽은 부분과 평행한 제1 및 제2 유지 전극을 더 포함하고, 제1 및 제2 유지 전극은 화소 전극과 일부분이 중첩하여 형성되어 있는 것이 바람직하다.

이때, 데이터선 및 드레인 전극은 저항성 접촉층과 동일한 평면 패턴을 가지고, 저항성 접촉층은 드레인 전극과 소스 전극 사이의 채널부를 제외하고 동일한 평면 패턴으로 형성되어 있는 것이 바람직하다.

그리고 유지 전극선의 일부분은 드레인 전극과 중첩하며, 유지 전극선의 폭보다 확대 형성되어 있는 것이 바람직하다.

또한, 데이터선의 굽은 부분은 게이트선에 대해서 45도를 이루는 부분과 게이트선에 대해서 -45도를 이루는 부분으로 이루어지는 것이 바람직하다. 이때, 보호막은 무기 물질로 형성되어 있는 것이 바람직하다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

[제1 실시예]

도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 II-II'선을 따라 자른 단면도이고, 도 3은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 4는 본 발명의 제1 실시예에 따른 색필터 표시판의 배치도이다.

그러면 도 1, 도 2 및 도 3을 참조하여 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판에 대해서 설명한다.

본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판에는 투명한 절연 기판(110) 위에 일 방향으로 긴 게이트선(121)이 형성되어 있다. 그리고 게이트선(121)의 일부분 또는 분지형으로 연결된 부분은 박막 트랜지스터의 게이트 전극(124)으로 사용된다. 게이트선(121)의 한쪽 끝부분(129)은 게이트 구동 회로(도시하지 않음)로부터 전달되는 신호를 전달 받기 위해 사용되며 게이트선(121) 폭보다 넓은 폭을 가질 수 있다.

그리고 화소의 유지 용량을 증가시키기 위해서 게이트선(121)과 나란하게 뻗어 있는 유지 전극선(131)이 형성되어 있다. 이때 화소의 개구율 감소를 최소화하기 위해서 유지 전극선(131)은 드레인 전극(175)과 중첩되어 있다.

기판(110) 위에는 이들(121, 124, 131)을 덮으며 질화 규소 또는 산화 규소 등으로 이루어진 게이트 절연막(140)이 형성되어 있다.

게이트 절연막(140)의 소정 영역에는 불순물이 도핑되지 않은 비정질 규소로 이루어진 반도체층(151)이 형성되어 있다. 반도체층(151)은 후술하는 데이터선(171) 아래에 데이터선(171)을 따라 뻗어 선형으로 이루어져 있으며, 후술하는 드레인 전극(175)의 아래에까지 확대 형성되어 있다.

그리고 반도체층(151)의 상부에는 불순물로 도핑되어 있는 비정질 규소 또는 실리사이드를 포함하는 저항성 접촉층(161, 165)이 형성되어 있다. 저항성 접촉층(161, 165)은 반도체층(151)과 함께 데이터선(171)을 따라 뻗어 있는 선형부(161)와 게이트 전극(124)을 중심으로 선형부(161)의 일부와 마주하는 섬형부(165)로 이루어진다. 섬형부(165)는 선형부(161)로부터 일정거리 떨어져 형성되어 있으며, 이들은 반도체층(151)의 소정 영역을 제외하고 반도체층(151)과 동일한 평면 패턴을 가진다. 반도체층(151)의 소정 영역은 박막 트랜지스터의 채널을 형성하는 채널부이다.

게이트 절연막(140) 및 저항성 접촉층(161) 위에는 게이트선(121)과 교차하여 화소 영역을 정의하는 데이터선(171)이 형성되어 있다. 데이터선(171)은 분지형으로 형성되며 반도체층(151)과 중첩하는 소스 전극(173)을 가진다. 여기서 데이터선(171)은 화소의 길이를 주기로 하여 반복적으로 굽은 부분과 세로로 뻗은 부분이 나타나도록 형성되어 있다. 이때, 데이터선(171)의 굽은 부분은 두 개의 직선 부분으로 이루어지며, 이들 두 개의 직선 부분 중 하나는 게이트선(121)에 대하여 45도를 이루고, 다른 한 부분은 게이트선(121)에 대하여 -45도를 이룬다. 데이터선(171)의 세로로 뻗은 부분에는 소스 전극(173)이 연결되어 있고, 이 부분이 게이트선(121) 및 유지 전극선(131)과 교차한다. 따라서 게이트선(121)과 데이터선(171)이 교차하여 이루는 화소 영역은 꺾인 띠 모양을 형성되어 있다.

데이터선의 한 쪽 끝부분(179)은 데이터 구동 회로(도시하지 않음)로부터 전달되는 신호를 전달받기 위해서 데이터선(171) 폭 보다 넓을 수 있다.

저항성 접촉층(165) 위에는 게이트 전극(124)을 중심으로 소스 전극(173)과 일정거리 떨어져 대향하고 있으며 반도체층(151)과 일부분이 중첩하는 드레인 전극(175)이 형성되어 있다. 이때 데이터선(171)은 저항성 접촉층의 선형부(161)와 접하고 드레인 전극(175)은 섬형부(165)와 접한다.

여기서 데이터선(171)은 화소 전극(190)과 연결되는 부분이 유지 전극선(131)과 중첩하고 있다. 유지 전극선(131)에는 일정한 전압이 인가되어 유지 전극선(133) 및 유지 전극(133a, 133b)과 드레인 전극(175) 사이에 유지 축전기를 형성한다.

그리고 기판(110) 위에는 데이터선(171, 173, 179) 및 드레인 전극(175)으로 가려지지 않는 반도체층(151)을 덮으며, 질화 규소 등의 무기 절연 물질로 이루어진 보호막(180)이 형성되어 있다.

보호막(180)에는 드레인 전극(175)을 노출하는 접촉구(183), 게이트선(121) 및 데이터선(171)의 한쪽 끝부분을 각각 노출하는 접촉구(181, 182)가 형성되어 있다.

그리고 보호막(180) 위에는 접촉구(183)를 통해 드레인 전극(175)과 연결되어 있으며 화소 영역의 모양을 따라 굽은 부분을 가지는 화소 전극(190)이 형성되어 있다. 이때, 화소 전극(190)은 가장자리가 데이터선(171)으로부터 일정거리 떨어져 형성되며, 유지 전극(133a, 133b)과 중첩한다. 또한, 보호막(180) 위에는 접촉구(181, 182)를 통해 게이트선(121) 및 데이터선(171)의 한쪽 끝부분(129, 179)과 연결되어 있는 접촉 보조 부재(81, 82)가 형성되어 있다.

여기서 화소 전극(190)과 접촉 보조 부재(81, 82)는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등과 같은 투명한 도전 물질로 이루어져 있으며, 접촉 보조 부재(81, 82)는 외부와의 접착성을 보완하기 위한 것으로 필수적인 것은 아니며 필요에 따라 선택한다.

그리고 화소 전극(190) 위에는 배향막(11)이 형성되어 있어, 액정(3)을 수직으로 배향한다.

이제, 도 1, 도 2 및 도 4를 참조하여 색필터 표시판에 대해서 설명한다.

유리 등의 투명한 절연 물질로 이루어진 상부 기판(210)의 아래 면에 빛샘을 방지하기 위한 블랙 매트릭스(220)와 적, 녹, 청색의 색필터(230R, 230G, 230B)가 형성되어 있고, 색필터(230R, 230G, 230B) 위에는 유기 물질로 이루어진 오버코트막(250)이 형성되어 있다. 오버코트막(250)의 위에는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있으며 도메인 분할 수단(271)을 가지는 공통 전극(270)이 형성되어 있다. 도메인 분할 수단(271)은 절개부 또는 돌기(도시하지 않음)로 형성할 수 있다.

여기서 블랙 매트릭스(220)는 데이터선(171)의 굽은 부분에 대응하는 선형 부분과 데이터선(171)의 세로로 뻗은 부분 및 박막 트랜지스터 부분에 대응하는 부분을 포함한다. 색필터(230)는 블랙 매트릭스(220)에 의하여 구획되는 화소 열을 따라 세로로 길게 형성되어 있고 화소의 모양을 따라 주기적으로 구부러져 있다.

공통 전극(270)의 도메인 분할 수단(271) 역시 구부러져 있어서 굽은 화소 영역을 좌우로 양분하는 모양으로 형성되어 있다. 그리고 공통 전극(290) 위에는배향막(21)이 형성되어 있다. 배향막(21)은 하부 표시판이 배향막(21)과 함께 액정을 수직으로 배향한다.

이상과 같은 구조의 박막 트랜지스터 표시판과 색필터 표시판을 결합하고 그 사이에 액정을 주입하여 액정층(3)을 형성하면 본 발명의 제1 실시예에 따른 액정 표시 장치가 이루어진다(도 1 및 도 2 참조). 이때 화소 전극(190)이 색필터(230R, 230G, 230B)와 정확하게 중첩되도록 정렬한다.

액정층(3)에 포함되어 있는 액정 분자는 화소 전극(190)과 공통 전극(270) 사이에 전계가 인가되지 않은 상태에서 그 방향자가 표시판(100, 200)에 대해서 수직을 이루도록 배향되어 있다.

이렇게 하면, 화소 영역은 도메인 분할 수단(271)에 의하여 복수의 도메인으로 분할된다. 이 때, 화소 영역은 도메인 분할 수단(271)에 의하여 좌우로 양분되나, 화소의 꺾인 부분을 중심으로 하여 상하에서 액정의 배향 방향이 서로 달라서 4개의 도메인으로 분할된다.

액정 표시 장치는 이러한 기본 패널 양측에 편광판(도시하지 않음), 백라이트(도시하지 않음) 등의 요소들을 배치하여 이루어진다. 이 때 편광판은 기본 패널 양측에 각각 하나씩 배치되며 그 투과축은 게이트선(121)에 대하여 나란하거나 수직을 이루도록 배치한다.

이상과 같은 구조로 액정 표시 장치를 형성하면 액정에 전계가 인가되었을 때 각 도메인 내의 액정이 도메인의 장변에 대하여 수직을 이루는 방향으로 기울어지게 된다. 그런데 이 방향은 데이터선(171)에 대하여 수직을 이루는 방향이므로데이터선(171)을 사이에 두고 인접하는 두 화소 전극(190) 사이에서 형성되는 측방향 전기장에 의하여 액정이 기울어지는 방향과 일치하는 것으로서 측방향 전계가 각 도메인의 액정 배향을 도와주게 된다.

이때, 화소 전극(190)과 데이터선(171)이 일정거리 떨어져 형성되므로 화소 전극(190)과 데이터선(171) 사이의 커플링은 거의 없다.

이처럼 화소 전극(190) 가장자리의 액정을 측방향 전기장을 이용하여 완벽하게 제어할 수 있으므로 화소 전극(190)의 가장자리에서 빛샘 등이 발생하지 않는다. 따라서 상부 표시판의 블랙 매트릭스의 폭을 최소화할 수 있으므로 화소의 개구율이 향상되어 고휘도의 액정 표시 장치를 제공할 수 있다.

이러한 구조의 박막 트랜지스터 표시판을 제조하는 방법에 대하여 설명한다.

도 5a, 도 6a, 도 7a, 도 8a는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 배치도이고, 도 5b는 도 5a의 Vb-Vb’선, 도 6b는 도 6a의 VIb-VIb’선, 도 7b는 도 7a의 VIIb-VIIb’선, 도 8b는 도 8a의 VIIIb-VIIIb’선을 따라 절단한 단면도이다.

먼저, 도 5a 및 도 5b에 도시한 바와 같이, 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 은(Ag) 또는 이들의 합금 등을 스퍼터링 따위의 방법으로 증착하여 게이트 금속막을 형성하고, 마스크를 이용한 사진 식각 공정으로 게이트 금속막을 건식 또는 습식 식각하여 게이트선(121, 124, 129), 유지 전극선(131)을 형성한다.

이때 금속막은 배선의 저항을 감소시키기 위해서 복수층으로 형성할 수 있으며, 습식 식각시 게이트선(121, 124, 129), 유지 전극선(131)의 단면은 테이퍼지도록 형성하여 상부층과의 밀착성을 높인다.

다음 도 6a 및 도 6b에 도시한 바와 같이, 게이트 절연막(140), 수소화 비정질 규소막 및 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소막을 화학 기상 증착법을 이용하여 연속 증착하고, 마스크를 이용한 사진 식각 공정으로 도핑된 비정질 규소막과 비정질 규소막을 차례로 패터닝하여 채널부가 연결되어 있는 저항성 접촉층(160)과 반도체층(151)을 형성한다.

이후 도 7a 및 도 7b에 도시한 바와 같이, 크롬, 몰리브덴, 알루미늄, 은 또는 이들의 합금 등을 스퍼터링 따위의 방법으로 증착하여 데이터 금속막을 형성하고, 마스크를 이용한 사진 식각 공정으로 데이터 금속막을 건식 또는 습식 식각하여 데이터선(171, 173) 및 드레인 전극(175)을 형성한다.

이때 금속막은 배선의 저항을 감소시키기 위해서 복수층으로 형성할 수 있으며, 습식 식각시 게이트선(121, 124, 129), 유지 전극선(131) 및 유지 전극(133a, 133b)의 단면은 테이퍼지도록 형성하여 상부층과의 밀착성을 높인다.

이어, 소스 전극(173)과 드레인 전극(175)으로 가려지지 않은 저항성 접촉층(160)을 식각하여 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)을 드러내고 양쪽으로 분리된 저항성 접촉층(163, 165)을 형성한다.

이어, 도 8a 및 도 8b에 나타낸 바와 같이, 질화 규소와 같은 무기 물질로 보호막(180)을 형성한 후, 마스크를 통한 사진 식각 공정으로 식각하여 게이트선(121) 및 데이터선의 한쪽 끝부분(179)을 노출하는 접촉구(181, 182) 및드레인 전극(175)을 노출하는 접촉구(183)를 형성한다.

이때, 게이트선의 한쪽 끝부분을 노출하는 접촉구(181)는 보호막(180) 및 게이트 절연막(140)에 걸쳐 형성되어 있다.

다음, 도 1 및 도 2에 나타낸 바와 같이, 기판(110) 전면에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명한 도전막을 형성한 후, 사진 식각 공정으로 패터닝하여 화소 전극(190) 및 접촉 보조 부재(81, 82)를 형성한다.

[제2 실시예]

도 9는 본 발명의 제2 실시예에 대한 박막 트랜지스터 표시판의 배치도이고, 도 10은 도 9의 IX-IX’선을 따라 절단한 단면도이다.

제2 실시예는 제1 실시예와 달리 유지 전극선(131)에 분지로 유지 전극(133a, 133b)이 더 형성되어 있다. 유지 전극(133a, 133b)은 데이터선(171)과 일정거리 떨어져 평행하게 형성되어 있다. 이때는 화소 전극(190)의 경계선이 유지 전극(133a, 133b) 위에 위치하도록 형성한다.

유지 전극(133a, 133b)은 데이터선(171)과 화소 전극(190) 사이에 발생할 수 있는 빛샘을 방지한다.

[제3 실시예]

도 11은 본 발명의 제3 실시예에 대한 박막 트랜지스터 표시판의 배치도이고, 도 12는 도 11의 XII-XII’선을 따라 절단한 단면도이다.

제3 실시예에서는 데이터선(171, 173, 179) 및 드레인 전극(175) 아래에 이와 실질적으로 동일한 패턴으로 접촉층(161, 165)이 형성되어 있고, 소스전극(173)과 드레인 전극(175) 사이의 채널부가 연결되어 있는 것을 제외하고 반도체층(151)도 데이터선(171, 173, 179) 및 드레인 전극(175)과 실질적으로 동일한 패턴을 가진다. 그리고 제3 실시예는 제1 실시예에 비해서 적은 마스크를 이용하여 박막 트랜지스터 표시판을 형성할 수 있다.

또한, 제3 실시예도 유지 용량이 충분하지 않을 경우 제2 실시예에서와 같이 유지 전극(도시하지 ??음)을 형성할 수 있다.

그러면 이러한 구조 및 방법적 특징을 가지는 박막 트랜지스터 표시판의 제조 방법에 대하여 설명한다.

도 13a, 도 17a, 도 18a는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 배치도이고, 도 13b는 도 13a의 XIIIb-XIIIb’선을 따라 절단한 단면도이고, 도 14는 도 13b의 다음 단계에서의 단면도이고, 도 15는 도 14의 다음 단계에서의 단면도이고, 도 16은 도 15의 다음 단계에서의 단면도이고, 도 17b는 도 16의 다음 단게에서의 단면도이고, 도 18b는 도 17b의 다음 단계에서의 단면도이다.

먼저, 도 13a 및 13b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 크롬, 몰리브덴, 알루미늄, 은 또는 이들의 합금 등의 금속을 스퍼터링 등의 방법으로 증착하여 단층 또는 복수층의 게이트 금속막을 형성한다. 이후 금속막을 사진 식각 공정으로 건식 또는 습식 식각하여 기판(110) 위에 게이트선(121, 124, 129), 유지 전극선(131) 및 유지 전극(133a, 133b)을 형성한다. 습식 식각시 이들(121, 124, 129, 131, 133a, 133b)의 측면은 테이퍼 지도록 형성되며 테이퍼 형태는 이들위에 형성되는 층이 잘 밀착될 수 있도록 한다.

이어, 도 14에 도시한 바와 같이, 게이트선(121, 124, 129), 유지 전극선(131), 유지 전극선(133a, 133b)을 덮도록 질화 규소 등의 절연 물질을 증착하여 게이트 절연막(140)을 형성한다.

그리고 게이트 절연막(140) 위에 불순물이 도핑되지 않는 비정질 규소, 불순물이 도핑된 비정질 규소를 증착하여 불순물이 도핑되지 않은 비정질 규소막(150), 불순물이 도핑된 비정질 규소막(160)을 순차적으로 적층한다. 불순물이 도핑되지 않은 비정질 규소막(150)은 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 형성하며 불순물이 도핑된 비정질 규소막(160)은 인(P) 등의 n형 불순물이 고농도로 도핑된 비정질 규소 또는 실리사이드로 형성한다.

연속해서 불순물이 도핑된 비정질 규소막(160) 위에 알루미늄, 은, 크롬, 몰리브덴 또는 이들의 합금 등의 금속을 스퍼터링 등의 방법으로 증착하여 단층 또는 복수층의 금속막(170)을 형성한 후, 금속층(170) 위에 감광 물질을 도포하여 감광막을 형성한 후 노광 및 현상하여 서로 다른 두께를 가지는 감광막 패턴(52, 54)을 형성한다.

이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 노광 마스크에 투명 영역(transparent area)과 차광 영역(light blocking area)뿐 아니라 반투명 영역(translucent area)을 두는 것이 그 예이다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.

적절한 공정 공정 조건을 주면 감광막 패턴(52, 54)의 두께 차 때문에 하부 층들을 선택적으로 식각할 수 있다. 따라서 일련의 식각 단계를 통하여 도 9에 도시한 바와 같은 복수의 소스 전극(173)을 각각 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성하고 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165), 그리고 복수의 돌출부를 포함하는 복수의 선형 반도체(151)를 형성한다.

설명의 편의상, 배선이 형성될 부분에 위치한 도전체층(170), 불순물이 도핑된 비정질 규소층(160), 불순물이 도핑되지 않은 비정질 규소층(150)의 부분을 배선 부분(A)이라 하고, 채널이 형성되는 부분에 위치한 도전체층(170), 불순물 도핑된 비정질 규소층(160), 불순물이 도핑되지 않은 비정질 규소층(150)의 부분을 채널 부분(B)이라 하고, 채널 및 배선 부분을 제외한 영역에 위치하는 도전체층(170), 불순물이 도핑된 비정질 규소층(160), 불순물이 도핑되지 않은 비정질 규소층(150)의 부분을 기타 부분(C)이라 하자.

이러한 구조를 형성하는 순서의 한 예는 다음과 같다.

먼저, (1) 기타 부분(C)에 위치한 도전체층(170), 불순물 비정질규소층(160) 및 비정질 규소층(150)을 제거, (2) 채널 부분(B)에 위치한 감광막(54)제거, (3) 채널 부분(B)에 위치한 도전체층(170) 및 불순물 비정질 규소층(160) 제거, 그리고 (4) 배선 부분(A)에 위치한 감광막(52)을 제거하는 순으로 진행하는 것이다.

그 외 방법으로는 (1) 기타 부분(C)에 위치한 도전체층(170) 제거, (2) 채널 부분(B)에 위치한 감광막(54) 제거, (3) 기타 부분(C)에 위치한 불순물 비정질 규소층(160) 및 비정질 규소층(150) 제거, (4) 채널 부분(B)에 위치한 도전체층 제거, (5) 배선 영역(A)에 위치한 감광막(52) 제거, 그리고 (6) 채널 부분(B)에 위치한 불순물 비정질 규소층(160)을 제거하는 순으로 진행할 수 도 있다.

여기에서는 첫 번째 예에 대하여 설명한다.

먼저 도 15에 도시한 것처럼, 기타 영역(C)에 노출되어 있는 도전체층(170)을 습식 식각 또는 건식 식각으로 제거하여 그 하부의 불순물이 도핑된 비정질 규소층(160)의 기타 부분(C)을 노출시킨다.

아직 데이터선(171)과 드레인 전극(175)이 붙어 있는 상태이다. 건식 식각을 사용하는 경우에는 감광막(52, 54)의 위 부분이 어느 정도의 두께로 깎여 나갈 수 있다.

도 16에 도시한 바와 같이, 기타 부분(C)에 위치한 불순물이 도핑된 비정질 규소층(160) 및 그 하부의 불순물이 도핑되지 않은 비정질 규소층(150)을 제거함과 더불어, 채널 부분(B)의 감광막(54)을 제거하여 하부의 도전체(170)를 노출시킨다.

채널 부분(B)의 감광막의 제거는 기타 영역(C)의 불순물이 도핑된 비정질규소층(160) 및 불순물이 도핑되지 않은 비정질 규소층(150)의 제거와 동시에 하거나 따로 수행한다. 채널 영역(B)에 남아 있는 감광막(54) 찌꺼기는 애싱(ashing)으로 제거한다. 이 단계에서 반도체층(151)이 완성된다.

여기서, 도전체층(170)이 건식 식각이 가능한 물질인 경우에는 그 하부의 불순물이 도핑된 비정질 규소층(160)과 불순물이 도핑되지 않은 비정질 규소층(150)을 연속하여 건식 식각함으로써 제조 공정을 단순화할 수 있으며, 이 경우에 동일한 식각 챔버에서 세 층(170, 160, 150)에 대한 건식 식각을 연속 수행하는 인 시튜(in-situ) 방법으로 행할 수도 있으며, 그렇지 않을 수도 있다.

다음 도 17a 및 도 17b에 도시한 바와 같이, 채널 부분(B)에 위치한 도전체(170) 및 불순물이 도핑된 비정질 규소층(160)을 식각하여 제거한다. 또한, 남아 있는 배선 부분(A)의 감광막(52)도 제거한다.

이때 채널 부분(B)에 위치한 불순물이 도핑되지 않은 비정질 규소층의 상부가 일부 제거되어 두께가 작아질 수도 있으며, 배선 부분(A)의 감광막(52)도 이때 어느 정도 식각될 수 있다.

이렇게 하면, 도전체(174) 각각이 하나의 데이터선(171)과 복수의 드레인 전극(175)으로 분리되면서 완성되고, 불순물이 도핑된 비정질 규소층(160)도 선형 저항성 접촉층(161)과 섬형 저항성 접촉층(165)으로 나뉘어 완성된다

데이터선(171, 173, 179) 및 드레인 전극(175)도 게이트선(121, 124, 129)과 같이 테이퍼 형태로 형성하여 상부층과의 밀착성을 증가시킬 수 있다.

다음, 도 18a 및 18b에 도시한 바와 같이 기판(110)에 질화 규소와 같은 무기 물질로 보호막(180)을 형성한다. 그런 다음 마스크를 이용한 사진 식각 공정으로 보호막(180)에 접촉구(181, 182, 183)를 형성한다.

그리고 도 11 및 도 12에 도시한 바와 같이, 보호막(180) 위에 ITO 또는 IZO 등의 투명한 도전 물질을 증착하고, 마스크를 이용한 사진 식각 공정으로 식각하여 접촉구(183)를 통해 드레인 전극(175)과 연결되는 화소 전극(190), 접촉구(181, 182)를 통해 각각 게이트선 및 데이터선의 한쪽 끝부분(129, 179)과 연결되는 접촉 보조 부재(81, 82)를 형성한다. 이때, 화소 전극(190)의 가장 자리는 유지 전극(133a, 133b) 위에 위치한다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이상과 같이, 데이터선을 굴절시켜 화소 영역을 꺾인 띠 모양으로 형성하면 인접한 화소 사이의 측방향 전계가 도메인의 형성을 돕는 방향으로 작용하여 도메인이 안정하게 형성된다. 그리고, 화소 전극과 데이터선 사이에 유지 전극을 더 형성하여 이들 사이에 발생하는 빛샘을 방지하고, 화소 전극을 유지 전극과 중첩함으로써 화소 영역의 개구율을 증가시킬 수 있어 고휘도의 박막 트랜지스터 표시판을 제공한다.

Claims (7)

1. 절연 기판,

   상기 절연 기판 위에 형성되며 게이트 전극을 가지는 게이트선,

   상기 게이트선 위에 형성되어 있는 게이트 절연막,

   상기 게이트 절연막 위에 형성되어 있는 반도체층,

   상기 반도체층과 적어도 일부분이 중첩하는 소스 전극,

   상기 소스 전극과 연결되며 상기 게이트선과 교차하는 부분 및 굽은 부분을 가지는 데이터선,

   상기 게이트 전극을 중심으로 상기 소스 전극과 대향하며 상기 반도체층과 적어도 일부분이 중첩하는 드레인 전극,

   상기 반도체층을 덮는 보호막,

   상기 보호막 위에 형성되며 상기 드레인 전극과 전기적으로 연결되어 있고, 상기 데이터선과 인접한 변이 상기 데이터선과 일정거리 떨어져 위치하는 화소 전극을 포함하는 박막 트랜지스터 표시판.
2. 제1항에서,

   상기 게이트선과 평행한 방향으로 뻗어 있는 유지 전극선,

   상기 유지 전극선에 연결되어 있으며 상기 화소 영역 내에 형성되고, 상기 데이터선의 굽은 부분과 평행한 제1 및 제2 유지 전극을 더 포함하고,

   상기 제1 및 제2 유지 전극은 상기 화소 전극과 일부분이 중첩하여 형성되어 있는 박막 트랜지스터 표시판.
3. 제1항 또는 제2항에서,

   상기 데이터선 및 드레인 전극은 상기 저항성 접촉층과 동일한 평면 패턴을 가지고,

   상기 저항성 접촉층은 상기 드레인 전극과 상기 소스 전극 사이의 채널부를 제외하고 동일한 평면 패턴으로 형성되어 있는 박막 트랜지스터 표시판.
4. 제3항에서,

   상기 데이터선의 굽은 부분은 상기 게이트선에 대해서 45도를 이루는 부분과 상기 게이트선에 대해서 -45도를 이루는 부분으로 이루어지는 박막 트랜지스터 표시판.
5. 제2항에서,

   상기 유지 전극선의 일부분은 상기 드레인 전극과 중첩하며, 상기 유지 전극선의 폭보다 확대 형성되어 있는 박막 트랜지스터 표시판.
6. 제3항에서,

   상기 보호막은 무기 물질로 형성되어 있는 박막 트랜지스터 표시판.
7. 제3항에서,

   상기 화소 전극은 상기 데이터선을 따라 굽은 부분을 가지는 박막 트랜지스터 표시판.