KR20050004787A - 칩-온-보드 모듈을 제조하기 위한 방법 및 장치 - Google Patents

칩-온-보드 모듈을 제조하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20050004787A
KR20050004787A KR10-2004-7013249A KR20047013249A KR20050004787A KR 20050004787 A KR20050004787 A KR 20050004787A KR 20047013249 A KR20047013249 A KR 20047013249A KR 20050004787 A KR20050004787 A KR 20050004787A
Authority
KR
South Korea
Prior art keywords
selectively settable
settable material
unpackaged
board
memory
Prior art date
Application number
KR10-2004-7013249A
Other languages
English (en)
Inventor
페들찰스아이
Original Assignee
셀레트론 인터내셔널 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 셀레트론 인터내셔널 엘티디 filed Critical 셀레트론 인터내셔널 엘티디
Priority claimed from PCT/US2003/005846 external-priority patent/WO2003073357A1/en
Publication of KR20050004787A publication Critical patent/KR20050004787A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/029—Programmable, customizable or modifiable circuits having a programmable lay-out, i.e. adapted for choosing between a few possibilities
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

도 1에 도시된 바와 같이 칩-온-보드 메모리 모듈을 제조하는 방법으로서, 상기 방법은 실장(스텝 100), 패칭(스텝 110), 테스트(스텝 120), 및 커버(스텝 130)의 몇 가지 영역 또는 스텝들로 나누어 질 수 있다. 실장하는 동안(스텝 100), 바람직하게는 적어도 하나의 언패키지 칩이 인쇄 회로 기판상에 실장된다. 어떤 실시예에서, 설택적으로 설정가능한 물질이 언패키지 메모리 부품들을 설치하기 위해 사용될 수 있다. PC위에 다이를 실장할 때(스텝 101), 바람직하게는 선택적으로 설정가능한 물질의 링이 다이를 에워싸고 다이를 제자리에 고정시키기 위해 사용된다. 각각의 언패키지 칩이 배열이 실장되면(스텝 102), 칩 주위에 배치된 선택적으로 설정가능한 물질이 큐어링되거나 경화된다(스텝 103). 각각의 다이 주위의 경화된 링은 다이를 제자리에 고정시킨다. 어떤 실시예에서, 링은 본드 와이어들의 부착을 용이하게 하기 위해 그것을 둘러싸는 다이보다 높다.

Description

칩-온-보드 모듈을 제조하기 위한 방법 및 장치{METHODS AND APPARATUS FOR FABRICATING CHIP-ON-BOARD MODULES}
반도체 생산 공정이 점차 더욱 복잡해지고 있다. 부품 트랜지스터들과 다음의 매체를 통과하는 다른 반도체 장치들 및 큰 규모의 집적 장치의 제작 초기부터, 반도체 칩상에 실장될 수 있는 트랜지스터(transistor) 또는 독립 소자들의 수는 매년 기하급수적으로 증가하고 있다. 예를 들면, 제 1 집적 프로세서(processor)들은 2300개의 트랜지스터들의 배열을 포함한다. 최근에 알려진 집적 회로 프로세서는 2억 2000만개 이상의 트랜지스터들을 포함한다. 다른 회로들은 예측가능한 미래에서 10억개 이상의 트랜지스터들을 포함할 것으로 예상된다.
반도체 생산 공정들의 기하급수적인 성장을 지속하는 반면, 개별적인 반도체 장치들 및 생산품들의 크게 하락한 가격에 기여하는 이것은 또한 상업적인 반도체 생산 공정과 관련된 많은 생산 및 테스트 문제들을 악화시킨다. 반도체 집적 생산 공정에서 전자 회로 밀도의 실질적인 증가는 훨씬 불완전한 반도체 다이(die)또는 칩(chip)의 생산을 초래하였다. 이러한 불완전한 칩 및 다이 생산의 증가는 작업 구성요소를 제조하기 위해 보다 불완전한 칩 또는 다이를 이용하기 위한 방법을 찾는 전기 구성요소 판매자를 위한 새로운 시장을 낳았다.
반도체 생산 및 패키지 공정들에서의 많은 향상 및 진보들은 전기 부품 판매자들을 위해 가격에 민감한 반도체 생산 어플리케이션(application)들을 만들어냈다. 특히, 이 전기 부품 판매자들은 보다 불완전한 반도체 부품들을 포함하여 비용 효율적인 공정들의 이용을 통해 저비용의 메모리 모듈 또는 다른 반도체 장치들을 개발하였다.
부분적으로 결함있는 메모리 부품을 사용하여 메모리 모듈을 제조하는 한 방법은 메모리 모듈을 제조하기 위해 사용되는 메모리 부품의 전부 또는 일부에 대해 언패키지드 반도체 메모리 또는 다이를 사용하는 것이다. 패키지 부품 대신 다이를 사용하는 것은 제조 공정의 복잡성을 증가시키지만, 부품을 패키지하는 비용을 절감함으로써 실질적인 절약을 제공한다. 메모리 모듈 또는 다른 전자기기를 제조하는 데 언패키지 부품을 사용하는 것은 칩-온-보드 또는 COB라고 부른다. 최근에, 반도체 메모리 기술 및 생산성의 향상은 새로운 메모리 생산품 및 칩-온-보드 공정을 이용하여 실행되는 패칭(patching)기술을 만들게 되었다.
U.S 특허 6,119,049에서 공개된 공정을 참조하면, 칩-온-보드 모듈들을 제조하기 위해 사용되는 공정이 효과적인 반면, 최신 접착제(adhesive)들은 언패키지 부품들을 실장하는 새로운 방법들을 제공한다. 특히, 칩-온-보드 메모리 모듈 산출에 있어서의 향상은 하나 이상의 선택적으로 설정가능성 액체들을 사용하여 얻을수 있다. 고온 및 고전압 압력(stress)하에서 전자 메모리 모듈(칩-온-보드 모듈들을 포함하는)을 테스트하기 위해 사용되는 표준 번-인 프로세스(burn-in process)는 주로 칩과 회로 기판 베이스(base) 사이의 열팽창 계수의 차이 때문에 많은 칩들을 고장나고 깨지게 한다. 언패키지 부품과 인쇄 회로 기판 사이에 열 및 물리적 버퍼(buffer)(패드(pad))를 제공하기 위해 하나 이상의 선택적으로 설정가능한 액체를 사용함으로써, 열팽창 압력이 감소될 수 있다.
요약하면, 저비용의 반도체 장치, 특히 메모리 모듈을 생산하기 위한 수단 및 방법을 위해 기술분야에서 진행중인 요구가 있다. 이와 관련하여, 상기 장치들이 완전히 소모되지 않도록 하기 위해 부분적으로 결함있는 반도체 장치를 이용한 계속적인 필요가 있다. 새로운 실장 기술들을 포함하여 언패키지 부품들의 사용은 중요한 비용 절감 기술을 제공하는 데 바람직하다.
본 발명의 선택된 실시예들은 언패키지 다이(unpackaged die)를 사용하는 전자 로직 모듈(electronic logic module)에 관한 것이다. 보다 상세하게는, 본 발명의 실시예는 칩-온-보드 모듈을 위한 제조(fabrication)공정에 관한 것이다.
첨부된 도면들은 본 발명의 다양한 실시예들을 도시하며, 명세서의 일부이다. 다음의 설명과 함께, 도면들은 본 발명의 원리를 설명하고 명백하게 한다. 도시된 실시예들은 본 발명의 예시이며, 본 발명의 범위를 한정하지 않는다.
도 1은 본 발명의 일실시예에 따른 칩-온-보드 메모리 모듈을 생산하는 방법을 도시하는 플로우차트이다.
도 2는 본 발명의 일실시예에 따른 메모리 모듈을 제조하기 위해 사용될 수 있는 메모리 부품을 도시하는 개략도이다.
도 3은 본 발명의 일실시예에 따른 PC 보드 베이스에 연결되는 인라인(inline)중앙 패드들을 가진 언패키지 반도체의 평면도를 도시한다.
도 4a는 본 발명의 일실시예에 따른 칩-온-보드 메모리 모듈의 측면 투시도이다.
도 4b는 본 발명의 일실시예에 따른 PC보드에 실장되는 언패키지 부품의 확대 단면도이다.
도 5는 본 발명의 일실시예에 따른 패칭 네트워크를 사용하여 제조된 칩-온-보드 메모리 모듈의 주요 소자들의 레이아웃(layout)을 도시하는 블록도(block diagram)이다.
도 6은 본 발명의 일실시예에 따른 차폐된(shielded)칩-온-보드 메모리 모듈의 예시적인 단면도이다.
도 7은 본 발명의 일실시예에 따른 칩-온-보드 메모리 모듈의 예시적인 평면도이다.
도 8은 본 발명의 다른 일실시예에 따른, PC 보드 베이스에 연결되는 패드들을 가진 언패키지 반도체 칩의 평면도이다.
도 9는 본 발명의 다른 일실시예에 따른 언패키지 반도체 칩을 실장하는 방법을 도시하는 흐름도이다.
도면을 통해, 동일한 참조번호는 유사하지만 반드시 동일하지는 않은 구성요소들을 나타낸다.
많은 가능한 실시예 중에서, 본 발명은 다양한 패칭 방법과 새로운 실장 기술을 사용하여 제조된 많은 칩-온-보드 메모리 모듈을 제공한다. 각각의 칩-온-보드 메모리 모듈은 바람직하게는 일부 결함있는 메모리 부품들 또는 일부 결함있는 메모리 부품과 결함없는 메모리 부품의 조합을 사용한다.
본 발명의 다른 실시예는 하나 이상의 선택적으로 설정가능한 액체들을 사용하여 메모리 부품들에 한정하지 않고, 언패키지 전자 부품들을 실장시키는 것을 포함한다.
언패키지 전자 부품을 하나 이상의 선택적으로 설정가능한 액체를 사용하여회로 기판 베이스(이하 PC보드로 설명되는)에 결합시킴으로써, 재배치, 제거와 같은 부품 재조정 및 본딩 와이어 설치를 훨씬 촉진시키고 용이하게 한다.
본 발명의 다른 실시예는 이하 설명되는 칩-온-보드 제조 방법을 사용하여 만들어지는 다이나믹 랜덤 액세서 메모리(Dynamic Random Access Memory)(DRAM), 동기식 다이나믹 랜덤 액세스 메모리(SDRAM), 더블 데이타 레이트(DDR) 등을 포함하는 다양한 메모리 모듈을 포함한다. 또한, 이러한 모듈들은 예를 들면, 미국 특허 6,119,049에서 설명되는 방법과 같은 맣ㄴ은 패칭 방법들을 사용할 수 있다. 또한, 새로운 패칭 방법들이 미국 특허 번호 6,119,049의 발명자가 Charles I.Peddle에 의해 본 출원의 공동 소유자이며 동시계류중인 상기 참조된 특허 출원, "메모리 모듈들을 패칭하기 위한 방법들 및 장치"에서 설명되며, 많은 것들이 칩-온-보드 메모리 모듈들을 제조하기 위해 사용된다.
일부 결함이 있는 메모리 부품 또는 일부 결함이 있는 메모리와 결함이 없는메모리의 조합을 사용하여 제조된 칩-온-보드 메모리 모듈이 여기서 공개된다. 일실시예에서 적어도 하나의 언패키지 칩을 포함하는 메모리 부품들의 조합이 프린트 회로 기판상에 실장되고 테스트된다. 언패키지 메모리 칩을 실장하기 위해 하나 이상의 설정가능한 액체들을 사용함으로써, 예를 들면, 언패키지 칩들이 쉽게 정렬(orient)되며, 본딩 와이어(bonding wire)가 보호되며, 필요하다면 메모리 칩들이 제거될 수 있는 것과 같이 많은 제조 이익이 촉진된다. 많은 다른 회로 기판들, 메모리 부품들 및 패칭 기술들은 함수 모듈을 다양하게 한다. 부가적으로, 커버(cover)가 미적 가치 및 깨지기 쉬운 부품들, 리드(lead)들, 와이어들 등의 보호를 위해 모듈의 부품으로 사용될 수 있다.
설명된 실시예들은 그것들의 생산 손실들을 감소시킴으로써 반도체 생산업자들에게 이익을 주며, 저비용 메모리 및 종종 보다 결함있는 반도체 메모리들을 사용하여 생산된 서브컴포넌트(subcomponent)들을 사용할 수 있는 다양한 전자적 시스템 생산업자들에게 이익을 주는 반도체 칩 또는 다이의 효율적인 이용을 포함한다.
도 1은 칩-온-보드 메모리 모듈을 제조하는 방법을 도시하는 흐름도이다. 도 1에 도시된 바와 같이, 방법은 몇 가지 영역 또는 스텝로 분류될 수 있다.: 실장(mounting)(스텝 100), 패칭(patching)(스텝 110), 테스팅(testing)(스텝 120) 및 커버링(covering)(스텝 130)
실장하는 동안(스텝 100), 바람직하게는, 적어도 하나의 언패키지 칩이 프린트 회로 기판상에 실장된다. 어떤 실시예에서, 선택적으로 설정가능한 물질들이언패키지 메모리 부품들을 실장하기 위해 사용될 수 있다. 보다 상세하게는, 예를 들면 Dymax Corporation에 의해 만들어진 접착제와 같은 선택적으로 설정가능한 액체들이 PC 보드에 다이를 고정(tack)시키기 위해 사용된다.
많은 종류의 접착제들이 PC 보드에 언패키지 다이를 고정시키기 위해 사용될 수 있는 반면, UV 물질, 즉 어떤 빛의 파장에 대한 노출에 의해 경화되는 물질이 선택된 실시예에서 사용될 수 있다. UV 물질을 사용할 때, 빛의 다른 파장들은 다른 경도 레벨(level)의 원인이 될 수 있다. 예를 들면, 700nm(나노미터)의 파장을 가진 빛은 어떤 액체 UV 물질을 두껍게 하는 반면, 1000nm의 빛은 UV물질을 영구적으로 경화시킬 수 있다. 따라서, UV 물질을 분산하고 빛을 방출하는 도구들이 공정에 사용될 수 있다. 상기 도구들은 Dymax에 의해 만들어진 PC-3D를 포함한다.
PC 보드상에 다이를 실장할 때(스텝 101), 선택적으로 설정가능한 물질의 링(ring)이 바람직하게는 다이를 둘러싸고 다이를 제자리에 고정시키기 위해 사용된다. 일단 실장되면, 각각의 언패키지 칩의 정렬이 조정될 수 있으며(스텝 102), 그 후 칩 주위에 배치된 선택적으로 설정가능한 물질들의 링이 큐어링(curing)되거나 경화(硬化)된다(스텝 103). 각각의 다이 주변의 굳어진 링은 다이를 고정시킨다. 어떤 실시예에서, 링은 본드 와이어의 부착을 용이하게 하도록 둘러싸는 다이보다 높다.
선택적으로 설정가능한 물질의 층(layer)은 각각의 다이와 PC 보드 사이에 설치된다. 일실시예에서, 각각의 다이와 PC 보드 사이에 사용되는 상기 동일한 설정가능한 물질이 또한 각각의 다이 주변에서 사용될 수 있거나, 두 개의 다른 선택적으로 설정가능한 물질들이 사용될 수 있다.
보다 상세하게는, 다이와 PC 보드 사이에서 사용되는 선택적으로 설정가능한 물질들은 다이 주변에서 사용되는 물질보다 높은 큐어링 온도를 가져야 한다. 이러한 구성은 다이 주변의 물질을 굳게 하는 반면, 다이와 PC 보드 사이의 물질이 액체로 남게 한다. 예를 들면, UV 물질을 사용할 때, 특정 파장에서의 빛은 다이 주변의 링을 경화시킬 수 있는 반면, 다이와 PC보드 사이의 물질은 액체로 남는다. 즉, 두 개의 다른 물질들의 사용은 메모리 부품이 PC보드에 견고하게 고정되도록 하는 동시에 그것이 실장되는 PC 보드의 표면으로부터 물리적 및 열적으로 버퍼(buffer)되거나 패드(pad)되도록 한다. 대안적으로, 만약 동일한 선택적으로 설정가능한 물질이 다이의 바로 아래(underneath)및 주위에서 사용된다면, 경화는 선택적으로 설정가능한 물질의 바깥쪽 링만을 굳게하도록 행해질 수 있다.
선택적으로 설정가능한 물질의 제 2링(또는 층)은 또한 선택적으로 설정가능한 물질의 제 1링의 최상부상에 부가될 수 있다. 이 제 2의 링은 본딩 와이어로 알려져 있는 와이어를 캡쳐(capture)하기 위해 사용되며, PC보드의 전도성(conductive)패드들에 다이를 전기적으로 연결한다. 와이어들은 제 2 링안에 와이어들을 주의깊게 배치함으로써 캡쳐(capture)될 수 있는 반면, 선택적으로 설정가능한 물질은 훨씬 제어하기 위우며, 그 후 링을 경화시킨다. 제 2 링의 사용은 와이어가 다이 또는 다른 와이어들과 접촉하는 것을 방지한다. 본딩 와이어들이 캡쳐된 후에, 메모리 유닛(memory unit)은 각각의 다이를 배치한 본딩 장치(bonding machine)에 로드될 수 있으며, 자동화된 프로그램을 사용하여, 와이어를다이 및 PC보드상의 컨택트 패드들에 연결(bond)시킨다.
와이어들이 연결되어 다이를 모듈에 연결한 후에, 와이어의 광학적인 검사가 이루어진다(스텝 106). 만약, 어떤 분실되거나 고장난 와이어가 있다면(결정 107), 본드(bond)들의 수동 조정이 문제를 해결하기 위해 사용된다. 유닛은 광학적으로 다시 검사되며(스텝 107), 만약, 어떤 분실되거나 고장난 와이어들이 없다면(결정 107), 적은 양의 선택적으로 설정가능한 물질이 와이어위에 배치되고 굳어진다(스텝 109).
칩-온-보드 메모리 모듈상에 사용되는 어떤 패키지 부분들은 회로 기판상의 패드에 패키지의 리드(lead)들을 배선함으로써 실장될 수 있다. PC 보드상의 특정 패드들은 보통 패키지되거나 패키지되지 않은 부분들과 함께 사용하기 위해 의도적으로 설계된다. 여기서 사용되는 바와 같이, "칩-온-보드" PC 보드는 메모리 장치들을 PC보드에 연결하기 위하여 이용할 수 있는 패드들의 어떤 조합을 포함할 수 있다. 바람직하게는, 적어도 하나의 패드 셋트는 언패키지 부품 또는 장치와 함께 사용하도록 설계된다.
메모리 부품들이 실장된 후에(스텝 100), 패칭 공정(스텝 110)이 시작된다. 바람직하게는, 첫번째로 모듈이 일련의 읽기/기록 기능 테스트를 사용하여 테스트되어(스텝 111), 결함있는 I/O 라인들이 판별된다. 만약 결함있는 부품들이 패치될 수 있다면(결정 112), 특정한 메모리 생산품 및 PC 보드 레이아웃에 대응하는 패칭 기술이 결함있는 부품들을 패칭하기 위하여 사용된다(스텝 114). 상기에서 언급한 바와 같이, US 특허 6,119,049의 패칭 공정들 및 공동 계류중인 특허 출원"메모리 모듈을 패칭하기 위한 방법 및 장치"가 사용될 수 있다.
모든 패칭 기술들은 불량한 I/O 라인들의 분리와 다른 사용하지 않는 기능적인, I/O라인들의 연결을 요구한다. 분리 및 연결은 솔더-도트(solder-dots)라고 불리우는 솔더(solder)를 부가하거나 제거함으로써 이루어질 수 있다. 다른 대안은 점퍼 와이어(jumper wire)를 추가하거나 제어하는 것이다.
만약, 결함있는 부품들을 패치하기 위한 비트(bit)들이 충분하지 않으면, 낮은 수치의 하나 이상의 부품들, 즉 극히 소수의 작동가능한 I/O 라인들을 가진 부품들이 완전하게 기능하는 모듈에 충분한 비트들을 제공하기 위하여 보다 높은 수치의 부품들로 교체되어야 한다(스텝 113). 여기서 사용되는 바와 같이, 메모리 부품의 "수치"는 비-작동에 반대되는 작동하는 입력/출력 라인들의 비를 나타낸다. 낮은 수치의 부품을 교체시키기 위한 보다 높은 수치의 부품은 모듈이 패칭 공정으로 진행하기(스텝 110)전에 설치된 공정을 통과해야만 한다(스텝100).
메모리 부품들과 패치들의 적절한 조합이 기능적 모듈을 제공한 후에, 모듈은 테스트 공정을 통과한다(스텝 120). 바람직하게는, 모듈은 우선 번-인(burn-in)이라 불리는 고열 및 고전압 테스트하에 배치된다(스텝 114). 번-인 테스트(스텝 114)는 전자기기의 에이징(aging)공정을 가속화하여 오븐 안에서 "얼리-라이프(early life)"결함을 일으킬 수 있다. 만약 결함이 번-인동안 발생한다면(결정 122), 패칭이 진행되고(스텝 110), 만약 실장 공정이 필요하다면(스텝 100), 모듈이 번-인 테스트를 통과할 때까지 반복된다(결정 122).
위에서 나타낸바와 같이, 선택된 메모리 다이 아래에 남은 큐어링 되지 않은(uncured) 접착성 액체는 다이 및 PC보드 사이에서 열적 및 물리적 버퍼로 작동한다. 이 버퍼는 다이와 PC보드의 불균등 열팽창에 의해 유발되는 유닛에 대한 손상을 방지하는 데 유익할 수 있다.
상업적으로 이용가능한 많은 테스터들이 있으며, 이들은 다이, 칩(패키지된 부품들) 및 모듈 형태인 메모리를 테스트하기 위해 사용될 수 있다. 상기 테스터들은 기술분야에서 일반적으로 알려져있다. 또한, 번-인 테스트, 본딩 와이어 설치를 위해 사용되는 상업적으로 이용가능한 장치들이 본 기술분야에서 일반적으로 알려져 있다.
모듈이 번-인 테스트를 통과하면(결정 122), "포-코너" 테스트("four corner" test)라고 불리우는 공업 표준 파라미터 테스트(industry standard parameter test)가 수행되어(스텝 123), 조합들을 테스트한다.: 고전압/고 신호 레벨, 고전압/저 신호 레벨, 저전압/고 신호 레벨 및 저전압/저 신호 레벨. 이 테스트는 이후의 많은 패턴 테스트들을 통과하는 메모리 모듈이 어떤 마더보드(motherboard)상에서 동일하게 작동될 수 있는 것을 보장한다.
만약 모듈이 파라미터 테스트 또는 패턴 테스트에서 실패한다면(결정 124), 패칭 공정(스텝 110) 및 테스트 공정(스텝 120)은 모듈이 파라미터 및 패턴 테스트들을 통과할 때까지(결정 124) 반복된다.
필요하다면, 커버가 이후 메모리 부품들 및 PC 보드의 표면상의 노출된 모든회로를 보호하기 위해 부가될 수 있다. 어떤 실시예에서, 커버는 모듈에 ESD(정전 방전(Electrostatic Discharge))보호를 제공하지만, 열 싱크(heat sink)로서 작동하지 않는 바 즉, 커버는 메모리 부품들에 접촉하지 않는다.
도 1의 공정은 제조, 패칭 및 테스트 목적들을 위해 자동화된 기계를 사용함으로써 수행될 수 있다. 일실시예에서, 자동화된 기계들은 하나 이상의 선택적으로 설정가능한 액체들을 분산하고, 메모리 부품들을 PC보드에 실장하고, I/O 비트 라인들을 I/O 출력 라인들에 연결하며, 기능 테스트들을 수행하고, 보호 커버를 접착하는 등을 위해 프로그램된다. 다른 실시예에서, 상술한 바와 같이 선택적으로 설정가능한 액체들의 분산, 메모리 부품들을 PC보드에 설치, I/O 비트 라인들을 I/O 출력 라인들에 연결, 기능 테스트들을 수행, 보호 커버를 붙이는 것등은 수동으로 실행될 수 있다. 도 1에 도시된 칩-온-보드 제작 공정의 다른 실시예는 자동 및 수동 작업의 조합을 사용한다.
도 2는 여기서 설명된 바와 같이, 메모리 모듈을 제조하기 위해 사용될 수 있는 메모리 부품의 개략도이다. 도 2에 도시된 바와 같이, 메모리 부품(200)은 블록(201) 및 라벨이 붙은 많은 핀들(202)에 의해 나타낼 수 있다. 메모리 부품(200) 그 자체는 어떤 크기 또는 형태일 수 있으며, 핀들(202)은 메모리 부품(200)이 만들어지는 반도체 물질의 표면상의 어떤 위치에 배치될 수 있다. 예를 들면, DRAM, SDRAM, 싱글 인라인 메모리 모듈(SIMM), 듀얼 인라인 메모리 모듈(DIMM), BGA(Ball Grid Array)등등과 같은 많은 유형의 메모리 유닛 및 기술들이 있다. 일반적으로, 이 메모리 유닛들 및 기술들은 동일한 기능을 수행하며, 표 1에 의해 설명된다.
표 1
기호 종류 설명
A[n:0] Input-Synchronous 핀 정의: 어레이 크기의 함수
CLK Input-Clock 마스터 클락(Master Clock) 입력
CKE Input-Clock 하이(high)일 때 CLK을 작동(activate)시키고, 로우일 때 부작동(deactivate)시킨다
RAS# Input-Synchronous 행 어드레스 스트로브(address strobe)
CS# Input-Synchronous 작동할 때 칩을 선택
CAS# Input-Synchronous 열 어드레스 스트로브
WE# Input-Synchronous 쓰기 인에이블(enable) 스트로브
DQM#DQML/H# Input-Synchronous 읽기 모드-데이터 출력 버퍼들을 제어한다쓰기 모드-쓰여진 데이터를 마스크(mask)한다
DQ(x:0) Input/Output-Synchronous 데이터 I/O 핀들
Vcc,Vss Power pins 코어(core)에 핀들을 공급한다
VccQ, VssQ Power pins 핀들을 출력 버퍼들에 공급한다.
표 1에 도시된 바와 같이, 다양한 신호들이 메모리 부품(200)을 사용하여 데이터를 읽기하고 데이터를 쓰기하기 위해 함께 기능한다. 특히, 이 신호들은 호스트 장치가 메모리 부품(200)을 작동시키며, 행 및 열에 의해 규정된 특정한 메모리 세그먼트(segment)에 접근하며, 메모리 셀(cell)들에 정보를 쓰기하며, 메모리 셀들로부터 정보를 읽기하도록 한다.
도 3은 인쇄 회로 기판 베이스에 연결된 인-라인 중심 패드들을 가진 언패키지 메모리칩의 평면도의 일례이다. 도 3에 도시된 바와 같이, 예를 들면 표 1의 신호과 같은, 입력 및 출력 신호들은 언패키지 메모리 부품(301)의 패드들(304)사이의 와이어들(303)을 회로 기판(305)상의 패드들(305)에 연결함으로써 호스트 장치에 연결될 수 있다. 회로 기판(305)의 패드들(302)은 호스트 장치가 메모리 부품(301)을 효율적으로 사용하도록 미리 배선(pre-wired)될 수 있다. 특히, 도 3의 메모리 부품(301)은 PC보드에 부착된 도 2의 메모리 부품(200)도의 물리적인 일실시예의 예시이다. 도시된 바와 같이, 특정 신호들을 나타내는 도 2의 핀 넘버들(202)이 또한 도 3에 도시된다.
도 4a는 칩-온-보드 메모리 모듈의 측면 투시도이다. 도 4a에 도시된 바와 같이, 언패키지 메모리 부품(402)이 PC보드(401)에 부착되고, 와이어들(403)은 메모리 부품(402)의 신호들을 회로 기판(401)에 연결한다. 와이어들(403) 및 언패키지 다이(402)를 보호하기 위하여, 선택적으로 설정가능한 액체(404)가 다이(402), 와이어들(403), 패드들 기타 등등의 주변에 분산되고, 경화된다.
도 4b는 본 발명의 일실시예에 따른 PC보드에 장착되는 언패키지 부품의 확대 단면도이다. 도 4b에 도시된 바와 같이, 언패키지 부품(402)은 선택적으로 설정가능한 물질들의 몇가지 섹션(section)들을 사용하여 PC보드(401)에 실장된다. 선택적으로 설정가능한 물질의 제 1 섹션(414)은 다이와 PC보드 사이에 배치된다. 어떤 실시예에서, 선택적으로 설정가능한 물질(414)의 제 1 섹션은 액체로 남아있으며, 다이(402)와 PC보드(401)사이에 물리적 및 열적 패드를 제공한다.
언패키지 부품(402)을 PC보드(401)에 고정시키기 위해, 선택적으로 설정가능한 물질의 링(또는 층)(413)은 언패키지 부품(402)의 주위에 배치된다. 언패키지 부품(402)이 정확하게 배향된 후에, 선택적으로 설정가능한 물질의 링(413)은 굳어져 다이(402)를 PC보드(401)에 고정시킨다. 또한, 이 제 1층(413)의 높이는 다이(402)보다 높을 수 있으며, 따라서 본딩 와이어들이 다이(402)를 접촉하지 않고도 제 1 층(413)상에 존재하도록 한다.
굳어진 후에, 선택적으로 설정가능한 물질의 제 1 링(413)은 선택적으로 설정가능한 물질의 제 2 링(또는 층)(416)으로 덮인다. 선택적으로 설정가능한 물질의 제 2 층(416)안에 본딩 와이어들의 일부를 배치하고, 제 2 층(416)을 굳게 함으로써, 와이어(414)가 캡쳐될 수 있다. 와이어들(414)을 포획함으로써, 다이(402)와 PC보드(401)사이에 본딩 와이어들을 연결하는 공정은 훨씬 용이해진다. 이 공정동안, 와이어들(414)이 함께 단락이 되는 것을 피하기 위해, 선택적으로 설정가능한 물질의 제 2 링(416)안에서 각각의 본딩 와이어들을 분리시키도록 주의해야 한다.
도 5는 패칭 네트워크를 사용하여 제조된 칩-온-보드 메모리 모듈의 주요 구성요소들의 레이아웃(layout)을 도시하는 블록도이다. 도 5에 도시된 바와 같이, 메모리 모듈(500)은 인쇄 회로 기판(501), 언패키지 메모리 부품들(502), 패칭 네트워크(503), 저항 소자들(504), 커패시터(capacitor)소자들(505) 및 인터페이스 연결들(506)을 포함한다. 본 발명의 다른 실시예에서, 메모리 모듈(500)은 패키지 메모리 부품들(507)을 포함할 수 있다. 또한, 예를 들면 전압 조정기(voltage regulator)들, 인덕터(inductor)들, 위상 고정 루프 유닛들(phase locked loop units), 차동 클럭 드라이버들(differential clock drivers)과 같은 다른 전기 구성요소들이 회로 기판(501)에 실장될 수 있다.
인쇄 회로 기판(501)은 패칭 네트워크들(503) 및 일부-결함있는 메모리 부품들(502,507)을 사용하여 기능형 메모리(functional memory)제품을 제조하도록 의도적으로 설계된 전기적 경로들 및 연결점들의 복잡한 네트워크를 만들기 위해 몇가지 다른 층들을 사용한다.
도 5에 도시된 모듈(500)을 사용하여 제조될 수 있는 예를 들면, 싱글 인라인 메모리 모듈(SIMM), 듀얼 인라인 메모리 모듈(DIMM), 다이내믹 랜덤 액서스 메모리(DRAM), 동기식 다이내믹 랜덤 액세스 메모리(SDRAM), 기타 등등과 같은 다양한 메모리 제품들이 있다. 일반적으로, 예를 들면 도 2의 메모리 부품과 같은, 메모리 부품들은 호스트 장치가 하나 이상의 비트(bit)들을, 즉, 전자적 또는 로직의, 1 또는 0을 저장하고 접근할 수 있도록 한다. 메모리에 저장되고 접근가능한 하나의 비트 또는 즉, 바이트(byte), 워드(word)등과 같은 비트들의 그룹은 호스트 장치 및 호스트 장치에서 작동하는 소프트웨어 어플리케이션에 중요한 정보를 제공한다.
예를 들면, 표 1에서의 DQ(x:0)와 같은 메모리 부품들(502,507:도 5)의 I/O신호들은 하나 이상의 패칭 네트워크(503)에 연결된다. 패칭 네트워크들(503)은 트레이스(trace)들의 집합 기타 등등을 포함하여 하나 이상의 지정된 위치에서 수동 또는 자동으로 연결을 변경함으로써 하나의 I/O 신호 라인들이 다른 I/O신호 라인들로 대체시킨다. 바람직하게는, 패칭 솔루션은 메모리 부품들의 패칭을 위해 다른 공정을 실행하기 위하여 예를 들면, 미국 특허 번호 6,119,049에 나타낸 솔루션과 같은 과거의 패칭 솔루션보다 더욱 제어가능한 메모리 부품들(502,507)을 사용한다. 사용될 수 있는 패칭 네트워크들의 어떤 예들은 "메모리 모듈들을 패칭하기 위한 새로운 방법 및 장치"로 명명된 공동 계류중인 출원에서 설명된 것처럼 2 대 1, 4 대 1 및 8 대 1 패칭 네트워크들을 포함한다.
특히, 도 5에 도시된 메모리 부품들(502,507)은 호스트 장치가 예를 들면 표 1의 DQM#과 같은 많은 추가적인 읽기/쓰기 제어 신호들을 제공하여. 패칭을 위해사용되는 메모리 부품들(502,507)에 CAS(Column Address Select) 및 RAS (Row Address Select)신호들을 보낼 필요성을 제거한다. 대신, 불량 메모리 출력들을 교체시키기 위해 사용되는 메모리 부품들(502,507)은 교체된 것을 출력하는 메모리 부품들(502,507)처럼 동일한 읽기/쓰기 제어 신호들을 공유한다. 전형적인 메모리 부품들은 메모리 모듈들을 설계하기 위해 기술분야에서 보통 사용되는 8Mx8, 16Mx8 및 32Mx8 메모리 부품들을 포함한다.
패칭 네트워크들(503)을 사용하여 제조된 메모리 모듈(500)의 작동에서, 모든 I/O 신호들은 메모리 부품(502,507)과 메모리에 접근하는 호스트 장치사이에 버퍼(buffer)를 제공하는 저항 네트워크들(504)을 통해 보내진다. 메모리 모듈(500)의 다른 구성요소는 커패시터들(505)의 그룹이며, 이는 발생할 수 있는 최고 주파수 전기 노이즈(noise)를 제거함으로써, 각각의 메모리 부품(502,507)에 대한 전원 신호를 안정화하는 역할을 한다.
인터페이스 연결들(506)은 메모리 모듈(500)이 호스트 장치의 적절한 연결 장치에 편리하게 플러그(plug)되도록 한다. 연결을 통해, 호스트 장치는 상기에서 설명한 바와 같이 메모리 모듈(500)과 상호작용할 수 있다. 패칭 네트워크들(503) 및 공정들과 관련된 보다 상세한 정보를 위해, 미국 특허 번호 6,119,049 및 "메모리 모듈들을 제조하기 위한 향상된 패칭 방법 및 장치"로 명명된 공동 계류중인 출원을 참조할 수 있다.
도 6은 본 발명의 일실시예에 따른 차폐된(shielded)칩-온-보드 메모리 모듈의 예시적인 단면도이다. 도 6에 도시된 바와 같이, 모듈(600)은 베이스로 PC보드(601)를 사용한다. PC보드(601)에는 패키지 부품들(602) 및 언패키지 부품들(603)이 접착된다. 특히, 패키지 부품들(602) 및 언패키지 부품들(603)의 어떤 조합들이 사용될 수 있다. 어떤 실시예에서, 적어도 하나의 언패키지 부품(603)이 사용된다.
메모리 부품들(및 어떤 다른 전자기기들, 리드들, 와이어들 기타 등등)을 둘러싸는 것은 커버(804)이며, PC보드(601)에 실장될 수 있다. 적어도 하나의 실시예에서, 커버(604)가 메모리 부품들(602,603)을 위한 열 싱크(heat sink)로 작동하지 않도록 커버(604)와 메모리 부품들(602,603)사이에 전기적 또는 물리적인 연결이 없다. 커버(604)는 유리하게 모듈(600)의 안정성 및 미적 외관을 향상시킨다.
도 7은 칩-온-보드 메모리 모듈의 예시적인 평면도이다. 도 7에 도시된 것처럼, 커버(704)는 리벳(rivet)들(707) 또는 다른 패스너(fastener)들을 사용하여 모듈(700)의 한 쪽 또는 양쪽 측면에 접착되어, 커버(704)를 PC보드(901)에 접착한다. 추가된 보호로서, PC보드의 접지면(ground plane)이 커버(704)에 접촉하는 하나 이상의 리벳들(707)에 연결되도록 만들어짐으로써, 즉 ESD (Electrostatic Discharge)와 같은 모듈(700)을 잠재적으로 손상시킬 수 있는 정전하를 방전시키는 수단을 제공한다. 커버(704)는 또한 메모리 모듈(700)을 만들기 위해 사용되는 어떤 전자기기들, 와이어 기타들 등에 물리적인 보호를 제공한다. 인터페이스 연결들(706)을 사용하여, 모듈은 예를 들면 호스트 장치의 마더보드와 같은 특정 메모리 모듈(700)에 정보를 판독하고 작성하기 위해 설치된 어떤 장치에 연결될 수 있다.
도 8은 본 발명의 다른 일실시예에 따른 PC 보드 베이스에 연결되는 패드들을 가진 언패키지 반도체 칩의 평면도이다. 도 8에 도시된 바와 같이, 언패키지 반도체칩(801)은 도 3에 도시된 것과 유사한 양식으로 PC보드(805)에 부착될 수 있으며, 여기서 본딩 와이더들(803)은 언패키지 칩(801)의 패드들(804)과 PC보드의 패드들(802) 사이에 부착될 수 있다.
도 8의 도면은 언패키지 부품(802)상의 패드(804)들의 다른 구성을 도시하며, 여기서 패드들(804)이 언패키지 부품(801)의 주변에 분산된다. 보다 상세하게는, 패드들의 바깥층(806)과 패드들의 안쪽층(807)이 도 8에 도시된다. 도 8에 도시된 주변 패드(806)들의 배열은 예를 들면, 도 3의 다이를 위해 도시된 인라인 중앙 패드들과 같은 다른 패드들과 상반된다.
일반적으로, 선택적으로 설정가능한 물질의 사용은 어떤 다양한 패드 구성을 위해 본딩 와이어들을 언패키지 칩들에 접착하는 공정을 훨씬 수월하게 한다. 여기서 설명된 바와 같이 선택적으로 설정가능한 물질들을 사용함으로써, 본딩 와이어들은 다른 와이어들로부터 물리적으로 분리되도록 배치되어 재조정되며, 보호될 수 있다.
도 9는 주변 패드들(parameter pads)을 가진 언패키지 반도체 칩을 실장하는 방법을 도시하는 흐름도이다. 도시된 것처럼, 도 9의 방법은 도 1에 도시된 장착 방법(스텝 100, 도 1)과 유사하다. 특히, 도 9의 방법은 예를 들면 도 8에 도시된 언패키지 부품의 주변에 하나 이상의 패드층들을 가지는 언패키지 부품(801, 도8)과 같은 언패키지 반도체 부품을 실장하는 방법을 도시한다.
도 9에 도시된 바와 같이, 방법은 PC보드상에 다이를 실장하는 것을 포함한다(스텝 901). 이것은 도 1에 대해 설명된 것처럼 실행되며, 여기서 각각의 언패키지 칩의 정렬이 조정되고(스텝 902), 그 후 칩 주위에 배치된 선택적으로 설정가능한 물질의 링이 큐어링되거나 경화된다(스텝 903). 각각의 다이 주위의 굳어진 링은 다이를 제자리에 고정시킨다.
어떤 실시예들에서, 선택적으로 설정가능한 물질층이 각각의 다이와 PC 보드 사이에 배치된다. 각각의 다이와 PC 보드 사이에 사용되는 상기 동일한 설정가능한 물질이 또한 각각의 다이 주위에서 사용되거나, 두 개의 다른 선택적으로 설정가능한 물질들이 상기에서 설명된 바와 같이 사용된다.
도 8에 도시된 바와 같이, 본더(bonder)는 그 후 언패키지 부품들의 바깥쪽 패드들과 PC 보드상의 패드들 사이에 와이어들을 접착시킬 수 있다. 선택적으로 설정가능한 물질층이 언패키지 부품의 바깥쪽 패드들에 접착된 본딩 와이어들을 덮기 위해 사용될 수 있다(스텝 905). 그 후 본딩 기계들이 언패키지 부품의 내부 패드들과 PC보드의 패드들 사이에 와이어들을 접착할 수 있다(스텝 906). 선택적으로 설정가능한 물질을 사용함으로써(도 4b에 설명된 것처럼), 와이어들, 언패키지 부품들을 손상시킬 가능성이 현저히 감소된다.
언패키지 부품의 내부 패드들과 PC 보드의 패드들 사이에 본딩 와이어를 접착시킨 후에(스텝 906), 선택적으로 설정가능한 물질의 또다른 층이 와이어들의 내부층 및 패드들을 덮기 위해 추가될 수 있다(스텝 907). 와이어들이 본딩된 후(스텝 904,906), 선택적으로 설정가능한 물질이 이 와이어들을 분리시키고 덮으며(스텝 905, 907), 와이어들의 광학적인 검사가 이루어진다(스텝 908). 만약, 예를 들면 와이어들이 고장나거나 단락되거나 제위치에 있지 않는 등의 어떤 문제가 있다면(스텝 909), 와이어들 및 본드들의 수동 조정이 문제를 수정하기 위해 사용될 수 있다(스텝 910). 유닛은 그 후 다시 광학적으로 검사될 수 있으며(스텝 908), 만약 어떤 문제도 없다면(결정 909), 와이어들 및 패드들을 감싸는 선택적으로 설정가능한 물질이 완전하게 굳어진다(스텝 911).
도 9의 공정은 제조등을 위한 자동화된 기계를 사용하여 이루어질 수 있다. 일실시예에서, 자동화된 기계들은 하나 이상의 선택적으로 설정가능한 액체들을 분산하고, PC보드에 언패키지 부품들을 실장하며, 언패키지 부품들과 PC보드 사이에 와이어들을 본딩시키고, 기능 테스트를 실행하는 등을 위해 프로그램된다. 다른 일실시예에서, 선택적으로 설정가능한 액체들의 분산, PC보드에 언패키지 부품들의 설치 및 상술한 바와 같이 기능성 테스트의 실행은 수동으로 실행될 수 있다. 도 9에 도시되는 칩-온-보드 제조공정의 다른 실시예는 자동 및 수동 작업의 조합을 이용한다.
명백한 바와 같이, 선택적으로 설정가능한 물질을 많은 방법으로 사용할 수 있는 다양한 칩-온-보드 설치 방법들이 존재한다. 특히, 선택적으로 설정가능한 물질은 언패키지 부품과 PC보드 사이에 열적 및 물리적 버퍼로서 유리하게 사용될 수 있다. 또한, 하나 이상의 선택적으로 설정가능한 물질의 층들이 언패키지 반도체 부품들에 부착되는 본딩 와이어들을 캡쳐하기 위해 효과적으로 사용될 수 있으며, 다양한 패드 구성을 사용한다. 상술한 바와 같이, 언패키지 반도체 부품상의패드들은 다이의 중심(도 3에 도시된 바와 같이), 다이의 주변(도 8에 도시된 바와 같이) 또는 어떤 다른 구성에 배치될 수 있다.
이전의 설명들은 본 발명의 실시예를 도시하고 설명하기 위해서만 나타내었다. 그것은 발명을 공개된 어떤 정확한 형태로 한정하거나 철저히 규명하는 것을 의도하지 않는다. 많은 수정 및 변경이 상기 가르침에 비추어볼 때 가능한다. 본 발명의 범위는 다음 청구항들에 의해 정의되도록 의도된다.

Claims (27)

  1. 선택적으로 설정가능한 물질의 제 1층을 사용하여 언패키지 다이를 실장하는 단계;
    상기 선택적으로 설정가능한 물질의 제 1층을 경화시키는 단계;
    상기 선택적으로 설정가능한 물질의 제 1층을 선택적으로 설정가능한 물질의 제 2층으로 덮는 단계;
    상기 언패키지 다이를 상기 선택적으로 설정가능한 물질의 제 2층 안에 인쇄 회로 기판에 연결하는 본딩 와이어들을 캡쳐하는 단계를 포함하는, 선택적으로 설정가능한 물질들을 사용하는 칩-온-보드 로직 모듈 제조방법.
  2. 제 1 항에 있어서,
    상기 선택적으로 설정가능한 물질의 제 1층의 부품이 상기 언패키지 다이상에 물리적으로 존재하는, 칩-온-보드 로직 모듈 제조 방법.
  3. 제 1 항에 있어서,
    상기 본딩 와이어들을 캡쳐하는 단계는 상기 선택적으로 설정가능한 물질의 제 2층에 본딩 와이어들의 부품을 배치한 후, 상기 선택적으로 설정가능한 물질의 제 2층을 굳히는 단계를 포함하는, 칩-온-보드 로직 모듈 제조 방법.
  4. 제 1 항에 있어서,
    물리적 및 열적 버퍼(buffer)를 제공하기 위해 상기 언패키지 다이와 상기 인쇄 회로 기판사이에 선택적으로 설정가능한 물질을 배치하는 단계를 더 포함하는, 칩-온-보드 로직 모듈 제조 방법.
  5. 제 4 항에 있어서,
    상기 언패키지 다이와 상기 인쇄 회로 기판 사이의 선택적으로 설정가능한 물질은 상기 선택적으로 설정가능한 물질의 제 1층 및 제 2층보다 덜 경화된, 칩-온-보드 로직 모듈 제조 방법.
  6. 제 1 항에 있어서,
    상기 선택적으로 설정가능한 물질들은 UV 물질을 포함하는, 칩-온-보드 로직 모듈 제조 방법.
  7. 제 1 항의 방법에 의하여 제조되는 칩-온 보드 로직 모듈.
  8. 선택적으로 설정가능한 물질들을 사용하여 인쇄 회로 기판상에 하나 이상의 전자적 로직 부품들을 실장하는 단계;
    선택적으로 설정가능한 물질의 영역을 선택적으로 경화시키는 단계;
    상기 로직 부품들의 패드들과 상기 인쇄 회로 기판의 패드 사이에 본딩 와이어들을 부착시키는 단계;
    상기 본딩 와이어들을 덮기 위해 선택적으로 설정가능한 물질을 인가하는 단계;
    본딩 와이어 연결들을 검사하는 단계;
    본딩 와이어들을 재조정하는 단계;
    상기 본딩 와이어들을 덮는 상기 선택적으로 설정가능한 물질을 경화시키는 단계를 포함하는, 칩-온-보드 로직 모듈 제조 방법.
  9. 제 8 항에 있어서,
    상기 선택적으로 설정가능한 물질들은 UV 물질들을 포함하는, 칩-온-보드 로직 모듈 제조 방법.
  10. 제 8 항에 있어서,
    상기 하나 이상의 메모리 부품들을 실장하는 단계는 상기 인쇄 회로 기판상에 상기 메모리 부품들을 배열하는 단계를 포함하는, 칩-온-보드 로직 모듈 제조 방법.
  11. 제 8 항에 있어서,
    상기 하나 이상의 메모리부품들을 실장하는 단계는 언패키지 로직 부품들과 상기 인쇄 회로 기판사이에 많은 양의 선택적으로 설정가능한 물질을 인가하는 단계를 포함하는, 칩-온-보드 로직 모듈 제조 방법.
  12. 제 8 항에 있어서,
    상기 선택적으로 설정가능한 물질들을 사용하여 하나 이상의 메모리 부품을 실장하는 단계는 언패키지 로직 부품들 주위에 많은 양의 선택적으로 설정가능한 물질을 인가하는 단계를 더 포함하는, 칩-온-보드 로직 모듈 제조 방법.
  13. 제 11항에 있어서,
    상기 언패키지 로직 부품들과 상기 인쇄 회로 기판 사이에서 상기 선택적으로 설정가능한 물질은 경화되지 않는, 칩-온-보드 로직 모듈 제조 방법.
  14. 제 8 항에 있어서,
    상기 선택적으로 설정가능한 물질의 상기 선택적으로 경화되는 영역은 상기 언패키지 로직 부품주위에 선택적으로 설정가능한 물질의 링을 경화시키는 단계를 더 포함하는, 칩-온-보드 로직 모듈 제조 방법.
  15. 제 8 항에 있어서,
    하나의 선택적으로 설정가능한 물질이 사용되는, 칩-온-보드 로직 모듈 제조 방법.
  16. 제 8 항에 있어서,
    하나 이상의 선택적으로 설정가능한 물질이 사용되는, 칩-온-보드 로직 모듈 제조 방법.
  17. 제 16 항에 있어서,
    상기 언패키지 로직 부품과 인쇄 회로 기판 사이에서 사용된 선택적으로 설정가능한 물질은, 상기 언패키지 로직 부품 주위에서 사용되는 선택적으로 설정가능한 물질이 경화될 때 경화되지 않는, 칩-온-보드 로직 모듈 제조 방법.
  18. 제 7 항의 방법에 의하여 제조되는 칩-온-보드 로직 모듈.
  19. 부분적으로 결함이 있는 메모리 부품들을 사용하여 칩-온-보드 메모리 모듈들을 제조하기 위한 다층 인쇄회로 기판으로서:
    전기적 구성요소들을 상기 회로 기판에 연결하기 위한 패드들;
    패칭 네트워크(patching network); 및
    인터페이스 연결들을 포함하는, 칩-온-보드 로직 모듈 제조 방법.
  20. 제 19 항에 있어서,
    상기 전기적 구성요소들은 다양한 패키지 또는 언패키지 메모리 부품들을 포함하는, 다층 인쇄회로 기판.
  21. 제 19 항에 있어서,
    상기 전기적 구성요소들은 저항들, 커패시터들, 전압조정기들, 위상 고정 루프 유닛(phase locked loop unit)들 및 차동 클럭 드라이버(differential clock driver)들 등을 더 포함하는, 다층 인쇄회로 기판.
  22. 제 19 항에 있어서,
    상기 패칭 네트워크는 2 대 1 패칭 네트워크를 포함하는, 다층 인쇄회로 기판.
  23. 제 19 항에 있어서,
    상기 패칭 네트워크는 4 대 1 패칭 네트워크를 포함하는, 다층 인쇄회로 기판.
  24. 제 19 항에 있어서,
    상기 패칭 네트워크는 8 대 1 패칭 네트워크를 포함하는, 다층 인쇄회로 기판.
  25. 제 19 항에 있어서,
    상기 인터페이스 연결들은 핀들의 집합을 포함하며, 상기 회로 기판이 호스트 장치에 플러그(plug)되어 상호작용하도록 하는, 다층 인쇄회로 기판.
  26. 부분적으로 결함있는 메모리 부품들을 사용하여 칩-온-보드 메모리 모듈들을 제조하기 위한 다층 인쇄회로 기판을 포함하는 메모리 모듈로서:
    상기 회로 기판에 전기적 구성요소들을 연결하기 위한 패드들;
    패칭 네트워크; 및
    인터페이스 연결들을 포함하는, 메모리 모듈.
  27. 제 26 항에 있어서,
    상기 메모리 모듈은 선택적으로 설정가능한 물질들을 사용하여 칩-온-보드 로직 모듈들을 제조하는 방법에 의해 형성되고, 상기 방법은:
    선택적으로 설정가능한 물질의 제 1층을 사용하여 언패키지 다이를 실장하는 단계;
    상기 선택적으로 설정가능한 물질의 제 1층을 경화시키는 단계;
    상기 선택적으로 설정가능한 물질의 제 1층을 선택적으로 설정가능한 물질의 제 2층으로 덮는 단계;
    상기 언패키지 다이를 상기 선택적으로 설정가능한 물질의 제 2층안에 인쇄 회로 기판에 연결하는 본딩 와이어들을 캡쳐하는 단계를 포함하는, 메모리 모듈.
KR10-2004-7013249A 2002-02-26 2003-02-24 칩-온-보드 모듈을 제조하기 위한 방법 및 장치 KR20050004787A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US36003602P 2002-02-26 2002-02-26
US60/360,036 2002-02-26
PCT/US2003/005846 WO2003073357A1 (en) 2002-02-26 2003-02-24 Methods and apparatus for fabricating chip-on-board modules

Publications (1)

Publication Number Publication Date
KR20050004787A true KR20050004787A (ko) 2005-01-12

Family

ID=27766178

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2004-7013249A KR20050004787A (ko) 2002-02-26 2003-02-24 칩-온-보드 모듈을 제조하기 위한 방법 및 장치
KR10-2004-7013210A KR20040096611A (ko) 2002-02-26 2003-02-24 메모리 모듈 제조를 위한 개선된 패칭 방법 및 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR10-2004-7013210A KR20040096611A (ko) 2002-02-26 2003-02-24 메모리 모듈 제조를 위한 개선된 패칭 방법 및 장치

Country Status (4)

Country Link
EP (1) EP1483723A1 (ko)
KR (2) KR20050004787A (ko)
AU (1) AU2003219909A1 (ko)
CA (1) CA2477763A1 (ko)

Also Published As

Publication number Publication date
KR20040096611A (ko) 2004-11-16
EP1483723A1 (en) 2004-12-08
AU2003219909A1 (en) 2003-09-09
CA2477763A1 (en) 2003-09-04

Similar Documents

Publication Publication Date Title
US7642633B2 (en) Semiconductor device including capsule type semiconductor package and semiconductor chip in stacking manner
US4992849A (en) Directly bonded board multiple integrated circuit module
JP2960649B2 (ja) Ｋｇｄアレイ用テストアセンブリ
US6756661B2 (en) Semiconductor device, a semiconductor module loaded with said semiconductor device and a method of manufacturing said semiconductor device
US7982217B2 (en) Semiconductor device and its test method
US7132841B1 (en) Carrier for test, burn-in, and first level packaging
JP2000252418A (ja) メモリモジュールおよびその製造方法
JPH11251531A (ja) 半導体装置レイアウト構造
US11107795B2 (en) Semiconductor devices with duplicated die bond pads and associated device packages and methods of manufacture
US7238550B2 (en) Methods and apparatus for fabricating Chip-on-Board modules
US20120187401A1 (en) Device allowing suppression of stress on chip
US20050030815A1 (en) Semiconductor memory module
US6278128B1 (en) Semiconductor device having external connection terminals formed in two-dimensional area
US7936057B2 (en) High bandwidth package
KR20050004787A (ko) 칩-온-보드 모듈을 제조하기 위한 방법 및 장치
JP2959542B2 (ja) 半導体装置
US6727581B2 (en) Semiconductor module
KR0154647B1 (ko) 노출된 공통 패드를 갖는 멀티 칩 패키지
US6222211B1 (en) Memory package method and apparatus
TWI631681B (zh) 雙晶片封裝結構
JP3805188B2 (ja) 複合メモリモジュールおよびその選別方法
TW379394B (en) A system and method for packaging integrated circuits
US20050014308A1 (en) Manufacturing process of memory module with direct die-attachment
CN105655268A (zh) Dram不良晶粒的回收再利用方法
US20030202372A1 (en) Semiconductor memory module

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid