KR20050002380A - A method for forming a isolation pattern of a semiconductor device - Google Patents

A method for forming a isolation pattern of a semiconductor device Download PDF

Info

Publication number
KR20050002380A
KR20050002380A KR1020030043757A KR20030043757A KR20050002380A KR 20050002380 A KR20050002380 A KR 20050002380A KR 1020030043757 A KR1020030043757 A KR 1020030043757A KR 20030043757 A KR20030043757 A KR 20030043757A KR 20050002380 A KR20050002380 A KR 20050002380A
Authority
KR
South Korea
Prior art keywords
pattern
isolation pattern
mask
forming
exposure
Prior art date
Application number
KR1020030043757A
Other languages
Korean (ko)
Inventor
양현조
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030043757A priority Critical patent/KR20050002380A/en
Publication of KR20050002380A publication Critical patent/KR20050002380A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Abstract

PURPOSE: A method is provided to prevent the degradation of properties in products by forming an isolation pattern without deformation in spite of the existence of lens aberration in exposure equipment using a double exposing process. CONSTITUTION: A photoresist layer is formed on a substrate. A first exposure is performed on the photoresist layer by using a first mask. A plurality of stripe-type linear patterns are regularly formed on the first mask. A second exposure is performed on the photoresist layer by using a second mask. The second mask has hole patterns overlaid with the stripe-type linear patterns.

Description

반도체 소자의 소자 분리 패턴 형성 방법{A method for forming a isolation pattern of a semiconductor device}A method for forming a isolation pattern of a semiconductor device

본 발명은 반도체 소자의 소자 분리 패턴(isolation pattern) 형성 방법에 관한 것으로, 보다 상세하게는 이중 노광 방법을 이용하여 노광 장비의 렌즈 수차를 보상하는 반도체 소자의 소자 분리 패턴 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming an isolation pattern of a semiconductor device, and more particularly, to a method of forming a device isolation pattern of a semiconductor device that compensates for lens aberration of an exposure apparatus by using a double exposure method.

도 1은 종래 기술에 따른 반도체 소자의 소자 분리 패턴 마스크를 나타낸 레이아웃이다.1 is a layout illustrating a device isolation pattern mask of a semiconductor device according to the prior art.

종래 기술에 따른 소자 분리 패턴 마스크는 끊어진 선으로 구성되어 기판 상에 감광막을 형성하고 1회 노광으로 소자 분리 패턴을 형성한다.The device isolation pattern mask according to the prior art is composed of broken lines to form a photosensitive film on the substrate and form the device isolation pattern in a single exposure.

도 2a 및 2b는 노광 장비의 렌즈 수차의 영향으로 소자 분리 패턴이 변형되는 경우를 보인 사진도이다.2A and 2B are photographic views illustrating a case in which an element isolation pattern is deformed due to lens aberration of exposure equipment.

먼저, 도 2a는 길이 방향(Y)으로 노광 장비의 렌즈 수차가 있는 경우로써, 양끝단의 선폭이 차이가 발생한다.First, FIG. 2A illustrates a case where there is lens aberration of the exposure apparatus in the longitudinal direction Y, and the line width at both ends is different.

한편, 도 2b는 폭 방향(X)으로 노광 장비의 렌즈 수차가 있는 경우로써, 선이 휘는 현상이 발생한다.2B is a case where lens aberration of the exposure equipment is in the width direction X, and a phenomenon in which a line is bent occurs.

이와 같이 DRAM의 소자 분리 패턴은 패턴의 형태가 노광 장비의 렌즈 수차에 대해 영향을 많이 받게 된다. 따라서, 렌즈에 수차가 있는 경우, 도 2a와 같이 양끝단의 선폭이 차이가 나거나 도 2b와 같이 선이 휘는 현상이 발생한다.As described above, in the device isolation pattern of the DRAM, the shape of the pattern is greatly influenced by the lens aberration of the exposure equipment. Therefore, when the lens has aberration, the line width at both ends is different as shown in FIG. 2A or the line is bent as shown in FIG. 2B.

이러한 노광 장비의 렌즈 수차의 영향에 의한 패턴의 변형은 제품의 특성을 열화시키는 문제점이다.The deformation of the pattern caused by the lens aberration of the exposure equipment is a problem of deteriorating the characteristics of the product.

상기 문제점을 해결하기 위한 본 발명의 목적은, 이중 노광 방법을 이용하여 노광 장비의 렌즈 수차를 보상하여 소자 분리 패턴의 변형 없이 형성하는 것이다.An object of the present invention for solving the above problems is to form without deformation of the device isolation pattern by compensating the lens aberration of the exposure equipment using the double exposure method.

본 발명의 다른 목적은, 규칙적인 줄무늬 선형 패턴과 선형 패턴과 중첩된 홀 패턴을 이용한 이중 노광 방법으로 구현함으로써 제품의 특성이 열화되는 것을 방지하여 생산 수율을 향상시키는 것이다.Another object of the present invention is to improve the production yield by preventing the deterioration of the properties of the product by implementing a double exposure method using a regular striped linear pattern and a hole pattern overlapping the linear pattern.

도 1은 종래 기술에 따른 반도체 소자의 소자 분리 패턴 마스크를 나타낸 레이아웃도.1 is a layout showing a device isolation pattern mask of a semiconductor device according to the prior art.

도 2a 및 2b는 노광 장비의 렌즈 수차의 영향으로 소자 분리 패턴이 변형되는 경우를 보인 사진도.2A and 2B are photographs showing a case in which an element isolation pattern is deformed under the influence of lens aberration of exposure equipment.

도 3a 내지 도 3d는 본 발명에 따른 반도체 소자의 소자 분리 패턴의 형성 방법을 나타낸 개념도.3A to 3D are conceptual views illustrating a method of forming a device isolation pattern of a semiconductor device according to the present invention.

도 4는 본 발명에 따른 반도체 소자의 소자 분리 패턴의 형성 방법에 의해 형성된 소자 분리 패턴을 나타낸 사진도.4 is a photograph showing a device isolation pattern formed by a method for forming a device isolation pattern of a semiconductor device according to the present invention.

상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 소자 분리 패턴 형성 방법은, 기판 상에 감광막을 형성하고, 소자 분리 패턴을 형성하기 위한 규칙적인 줄무늬 선형 패턴이 형성된 제1 마스크를 이용하는 제1 노광 공정; 및 상기 선형 패턴과 중첩되는 홀 패턴이 형성된 제2 마스크를 이용하는 제2 노광 공정을 포함하여 이루어지는 것을 특징으로 한다.In the method of forming a device isolation pattern of a semiconductor device according to the present invention for achieving the above object, a first exposure using a first mask on which a photosensitive film is formed on a substrate and a regular striped linear pattern for forming the device isolation pattern is formed. fair; And a second exposure process using a second mask on which a hole pattern overlapping the linear pattern is formed.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 따른 반도체 소자의 소자 분리 패턴의 형성 방법은 규칙적인 줄무늬 선형 패턴과 선형 패턴과 중첨된 홀 패턴을 이용한 이중 노광 방법으로 구현하여 노광 장치의 렌즈 수차를 보상하는 방법이다.The method of forming a device isolation pattern of a semiconductor device according to the present invention is a method of compensating lens aberration of an exposure apparatus by implementing a double exposure method using a regular striped linear pattern and a linear pattern and a superimposed hole pattern.

도 3a 내지 도 3d는 본 발명에 따른 반도체 소자의 소자 분리 패턴의 형성 방법을 나타낸 개념도이다.3A to 3D are conceptual views illustrating a method of forming a device isolation pattern of a semiconductor device according to the present invention.

먼저, 도 3a는 끊어지지 않은 규칙적인 줄무늬 선형 패턴 마스크를 나타내고, 도 3b는 규칙적인 선 패턴과 중첩되는 홀 패턴(hole pattern) 마스크를 나타낸다.First, FIG. 3A shows an unbroken regular striped linear pattern mask, and FIG. 3B shows a hole pattern mask that overlaps with a regular line pattern.

따라서, 도 3a 및 3b에 개시된 두 개의 마스크를 사용하여 이중 노광을 수행하면 도 3c와 같이 노광이 이루어지며, 이후 현상 공정을 수행하면 도 3d와 같은소자 분리 패턴이 형성된다.Accordingly, when the double exposure is performed using the two masks shown in FIGS. 3A and 3B, the exposure is performed as shown in FIG. 3C, and when the development process is performed, the device isolation pattern as illustrated in FIG. 3D is formed.

본 발명의 실시예로써 도 3a와 같이 끊어지지 않는 규칙적인 줄무늬 선형 패턴은 노광시 마스크에서 일정한 광의 회절을 유도한다. 여기서, 끊어지지 않은 규칙적인 줄무늬 선형 패턴은 상하 좌우 수차의 영향을 받지 않기 때문에 소자 분리 패턴의 변형이 발생하지 않는다.As an embodiment of the present invention, a regular striped linear pattern that is not broken as shown in FIG. 3A induces a diffraction of a constant light in the mask during exposure. Here, since the regular striped linear pattern that is not broken is not affected by vertical, horizontal, and aberration, no deformation of the device isolation pattern occurs.

또한 도 3b와 같이 도 3a의 각 선형 패턴의 끊어지는 부분에 대응되게 중첩된 홀 패턴이 형성된 마스크를 이용하여 도 3a의 선형 패턴으로 노광된 부분을 이중 노광하면 끊어진 패턴, 즉 도 3d에 도시된 원하는 소자 분리 패턴이 형성된다.In addition, as shown in FIG. 3B, when the double exposure of the portion exposed by the linear pattern of FIG. 3A is performed using a mask in which a hole pattern overlapping with the portions of the linear pattern of FIG. 3A is formed, the pattern is broken, that is, as illustrated in FIG. 3D. The desired device isolation pattern is formed.

여기서 홀 패턴은 도 3a의 선형 패턴의 두께에 따라 원형 또는 타원형으로 적용될 수 있다.Here, the hole pattern may be applied in a circular or oval shape according to the thickness of the linear pattern of FIG. 3A.

또한 도 3a 및 3b에 개시된 노광 마스크들에 의한 이중 노광 순서는 임의대로 설정될 수 있다.In addition, the double exposure order by the exposure masks disclosed in FIGS. 3A and 3B may be arbitrarily set.

도 4는 본 발명에 따른 반도체 소자의 소자 분리 패턴의 형성 방법에 의해 형성된 소자 분리 패턴을 나타낸 사진도이다.4 is a photograph showing a device isolation pattern formed by the method for forming a device isolation pattern of a semiconductor device according to the present invention.

이와 같이 노광 장비의 렌즈 수차에 상관없이 소자 분리 패턴의 변형 없이 형성할 수 있다.In this manner, the lens isolation pattern may be formed without deformation of the device isolation pattern regardless of lens aberration of the exposure apparatus.

이상에서 살펴본 바와 같이, 본 발명에 따른 반도체 소자의 소자 분리 패턴 형성 방법은 노광 장비의 렌즈 수차가 있더라도 이중 노광 방법을 이용하여 소자 분리 패턴을 변형 없이 형성할 수 있는 효과가 있다.As described above, the device isolation pattern forming method of the semiconductor device according to the present invention has the effect of forming the device isolation pattern without deformation using the double exposure method even if there is lens aberration of the exposure equipment.

결과적으로, 제품의 특성이 열화되는 것을 방지하여 생산 수율을 향상시키는 효과가 있다.As a result, there is an effect of preventing the deterioration of the properties of the product to improve the production yield.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims (4)

기판 상에 감광막을 형성하고, 소자 분리 패턴을 형성하기 위한 규칙적인 줄무늬 선형 패턴이 형성된 제1 마스크를 이용하는 제1 노광 공정; 및A first exposure process using a first mask on which a photosensitive film is formed on a substrate and a regular striped linear pattern for forming an element isolation pattern is formed; And 상기 선형 패턴과 중첩되는 홀 패턴이 형성된 제2 마스크를 이용하는 제2 노광 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 소자 분리 패턴 형성 방법.And a second exposure process using a second mask on which a hole pattern overlapping the linear pattern is formed. 제 1 항에 있어서,The method of claim 1, 상기 제1 노광 공정 및 제2 노광 공정의 순서는 임의대로 선택할 수 있는 것을 특징으로 하는 반도체 소자의 소자 분리 패턴 형성 방법.The order of the said 1st exposure process and the 2nd exposure process can be selected arbitrarily, The element isolation pattern formation method of the semiconductor element characterized by the above-mentioned. 제 1 항에 있어서,The method of claim 1, 상기 홀 패턴은 원형임을 특징으로 하는 반도체 소자의 소자 분리 패턴 형성 방법.The hole pattern is a device isolation pattern forming method of the semiconductor device characterized in that the circular. 제 1 항에 있어서,The method of claim 1, 상기 홀 패턴은 타원형임을 특징으로 하는 반도체 소자의 소자 분리 패턴 형성 방법.And the hole pattern is elliptical.
KR1020030043757A 2003-06-30 2003-06-30 A method for forming a isolation pattern of a semiconductor device KR20050002380A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030043757A KR20050002380A (en) 2003-06-30 2003-06-30 A method for forming a isolation pattern of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043757A KR20050002380A (en) 2003-06-30 2003-06-30 A method for forming a isolation pattern of a semiconductor device

Publications (1)

Publication Number Publication Date
KR20050002380A true KR20050002380A (en) 2005-01-07

Family

ID=37217912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043757A KR20050002380A (en) 2003-06-30 2003-06-30 A method for forming a isolation pattern of a semiconductor device

Country Status (1)

Country Link
KR (1) KR20050002380A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818395B1 (en) * 2006-10-30 2008-04-01 동부일렉트로닉스 주식회사 Double exposure method using method of manufacturing the potoresist pattern
US9472653B2 (en) 2014-11-26 2016-10-18 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818395B1 (en) * 2006-10-30 2008-04-01 동부일렉트로닉스 주식회사 Double exposure method using method of manufacturing the potoresist pattern
US9472653B2 (en) 2014-11-26 2016-10-18 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device
US10038077B2 (en) 2014-11-26 2018-07-31 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device

Similar Documents

Publication Publication Date Title
US6426269B1 (en) Dummy feature reduction using optical proximity effect correction
CN102129166B (en) Method for setting sub-resolution assistance feature and method for producing photoetching mask plate
US6001512A (en) Method of blind border pattern layout for attenuated phase shifting masks
KR20040005859A (en) Photolithographic mask
US7674703B1 (en) Gridded contacts in semiconductor devices
US6420077B1 (en) Contact hole model-based optical proximity correction method
KR20050002380A (en) A method for forming a isolation pattern of a semiconductor device
JP4235404B2 (en) Mask manufacturing method
US6638664B2 (en) Optical mask correction method
KR100529619B1 (en) A mask of a semiconductor device, and a pattern forming method thereof
KR100662961B1 (en) Test pattern drawing method for extracting opc model
US6767672B2 (en) Method for forming a phase-shifting mask for semiconductor device manufacture
US7811722B2 (en) Photomask and method for fabricating the same
US20190189458A1 (en) Method for Producing a Pattern of Features by Lithography and Etching
US20050008942A1 (en) [photomask with internal assistant pattern forenhancing resolution of multi-dimension pattern]
TWI808908B (en) Method for forming photomask
US6265114B1 (en) Method of generating mask data in fabricating semiconductor devices
JP2011209638A (en) Photomask and method for manufacturing semiconductor device
KR100896857B1 (en) A optical proximity correction method for improvement of uniformity in dense pattern
TW461040B (en) Method for forming opening in a wafer layer
US11385537B2 (en) Phase shift mask and electronic component manufacturing method
KR100329772B1 (en) Reticle having dummy pattern for monitoring focus level
KR100719918B1 (en) Method for fabricating liquid crystal display
KR100436771B1 (en) Method of forming photoresist pattern with good properties of semiconductor device
KR100510754B1 (en) Test mask creation considering for etching bias

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination