KR20050001789A

KR20050001789A - 액정표시패널 및 그 구동방법

Info

Publication number: KR20050001789A
Application number: KR1020030042123A
Authority: KR
Inventors: 채기성
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2003-06-26
Filing date: 2003-06-26
Publication date: 2005-01-07

Abstract

본 발명은 문자표현능력을 향상시킴과 아울러 신호라인수를 줄일 수 있는 액정표시패널 및 그 구동방법에 관한 것이다.

본 발명에 따른 액정표시패널은 데이터가 공급되며 적어도 일부가 구부러진 데이터라인과, 두 개 이상의 스캔신호가 연속적으로 공급되며 적어도 일부가 구부러진 게이트라인과, 상기 게이트라인 및 데이터라인의 구부러진 부분에 의해 한정되는 다수의 서브 화소들과, 상기 스캔신호에 응답하여 상기 서브 화소들에 상기 데이터를 공급하기 위한 적어도 하나의 스위치소자를 구비하고, 하나의 화소 각각은 적어도 4 개의 상기 서브 화소들을 포함하며 서브화소들의 수보다 작은 수의 데이터라인을 통해 데이터가 공급되는 것을 특징으로 한다.

Description

액정표시패널 및 그 구동방법{Liquid Crystal Display Panel And Driving Method Thereof}

본 발명은 액정표시패널에 관한 것으로, 특히 문자표현능력을 향상시킴과 아울러 신호라인수를 줄일 수 있는 액정표시패널 및 그 구동방법에 관한 것이다.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.

실제로, 액정표시장치는 도 1에 도시된 바와 같이 액정셀들이 매트릭스 형태로 배열되어진 액정패널(2)과, 액정패널(2)의 게이트라인들(GL0 내지 GLn)을 구동하기 위한 게이트드라이버(4)와, 액정패널(2)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터드라이버(6)와, 데이터드라이버(6)에 감마전압을 공급하기 위한 감마전압 발생부(8)와, 게이트드라이버(4)와 데이터드라이버(6)를 제어하기 위한 타이밍 제어부(10)를 구비한다.

타이밍 제어부(10)는 외부로부터 입력되는 클럭신호, 수평 및 수직 동기신호 등에 응답하여 게이트 드라이버(4)와 데이터드 라이버(6)의 구동 타이밍을 제어하게 된다. 다시 말하여, 타이밍 제어부(10)는 클럭신호와 수평 및 수직 동기신호에 응답하여 게이트 쉬프트 클럭(GSC), 게이트 스타트 펄스(GSP) 등을 생성하여 게이트 드라이버(4)에 공급한다. 또한, 타이밍 제어부(10)는 입력 클럭신호와 수평 및 수직 동기신호에 응답하여 데이터 클럭 신호, 데이터 제어 신호, 극성제어신호 등을 생성하여 데이터 드라이버(6)에 공급함과 아울러 데이터 클럭신호에 동기하여 외부로부터 입력되어진 적(R), 녹(G), 청(B) 비디오데이터들을 데이터드라이버(6)에 공급한다.

게이트 드라이버(4)는 타이밍 제어부(10)의 제어에 응답하여 게이트라인들(GL1 내지 GLn)에 해당 주사기간동안(1H) 게이트 하이전압을 공급하여 박막 트랜지스터들(TFT)이 구동되게 하고, 나머지 기간에서는 게이트 로우전압을 인가한다. 또한, 게이트 드라이버(4)는 첫번째 주사라인의 스토리지캐패시터(Cst)를 위해 형성된 최상측의 게이트라인(GL0)에는 게이트 로우전압을 인가한다.

데이터 드라이버(6)는 타이밍 제어부(10)의 제어에 응답하여 타이밍 제어부(10)로부터의 디지털 데이터신호를 아날로그 데이터신호로 변환하여 게이트라인(GL1 내지 GLn)에 게이트 하이전압이 공급되는 1수평기간(1H)마다 1수평라인분의 데이터신호를 데이터라인들(DL1 내지 DLm)에 공급한다. 이때, 감마전압 발생부(8)는 데이터신호의 전압레벨에 따라 서로 다른 레벨을 갖도록 미리 설정된 감마전압을 데이터 드라이버(6)에 공급한다. 데이터 드라이버(6)는 감마전압을 이용하여 디지털 데이터신호를 아날로그 데이터신호로 변환함으로써 액정표시장치에서의 감마특성이 보정되게 한다. 또한, 데이터 드라이버(6)는 타이밍제어부(10)로부터 극성제어신호에 따라 데이터라인들(DL1 내지 DLm)에 공급되는 데이터신호들의 극성을 반전시키게 된다.

액정패널(2)은 매트릭스 형태로 배열되어진 액정셀들과, n+1개의 게이트라인들(GL0 내지 GLn)과 m개의 데이터라인들(DL1 내지 DLm)의 교차부에 각각 형성된 박막트랜지스터(TFT)를 구비한다. 박막트랜지스터(TFT)는 게이트라인(GL1 내지 GLn)으로부터의 게이트하이전압에 응답하여 데이터라인(DL1 내지 DLm)으로부터의 데이터신호를 액정셀에 공급한다. 액정셀은 액정을 사이에 두고 대면하는 공통전극과 박막트랜지스터(TFT)에 접속된 화소전극을 포함하는 액정용량 캐패시터(Clc)로 등가적으로 표시될 수 있다. 그리고, 액정셀 내에는 액정용량 캐패시터(Clc)에 충전된 데이터전압을 다음 데이터전압이 충전될 때까지, 즉 게이트로우전압이 인가되는동안 유지시키기 위한 스토리지 캐패시터(Cst)가 더 형성된다. 스토리지 캐패시터(Cst)는 이전단 게이트라인과 화소전극 사이에 형성된다.

이러한 액정패널(2)에서 액정셀의 형상을 좌우하는 박막 트랜지스터 어레이 기판을 상세히 하면 도 2에 도시된 바와 같다.

도 2를 참조하면, 게이트라인들(GL0, GL1, ...)과 데이터라인들(DL1, DL2, ...)의 교차구조로 마련된 셀영역에는 화소전극(22)이 마련된다. 화소전극(22)은 박막 트랜지스터(12)의 소스 및 드레인 전극(18,20)을 경유하여 데이터라인들(DL1, DL2, ...) 중 어느 하나에 접속된다. 박막 트랜지스터(12)의 게이트전극(16)은 게이트라인들(GL1, GL2, ...) 중 어느 하나에 접속된다. 스토리지 캐패시터(14)는 해당 화소전극(22)과 이전단 게이트라인(GLi-1)과의 중첩부에 형성된다. 데이터라인들(DL1, DL2, ...) 각각에는 칼라표시를 위한 적, 녹, 청색 데이터신호가 각각 공급된다.

이러한 박막트랜지스터 어레이 기판과 액정층을 사이에 두고 대면하는 도시하지 않은 상부기판에는 적, 녹, 청 칼라필터들이 화소전극(22)이 형성된 셀영역에 대응되게 형성됨과 아울러 액정층에 기준전압을 공급하기 위한 공통전극이 전면으로 형성된다. 적, 녹, 청 칼라필터가 형성된 액정셀들 각각은 서브화소(R, G, B)에 해당되고, 나란하게 배치된 적, 녹, 청 서브화소(R, G, B)의 조합으로 하나의 화소를 표현하게 된다.

이러한 구성을 가지는 종래의 액정표시장치는 선명한 화상을 표시하기 위하여 고해상도화 되어감에 따라 화소수가 증가되어가고 있다. 이러한 화소수 증대로그들을 구동하기 위한 드라이브 IC(Integrated Circuit)들의 수, 특히 고가의 데이터 드라이브 IC의 수가 증대되어 제조비용(Cost)이 상승되게 되었다. 또한, 종래 스트라이프 구조의 액정표시패널은 직선 표현은 용이하지만 사선 표현 능력이 떨어진다. 예를 들어, 도 3에 도시된 바와 같이 사선을 갖는 "A" 표현 능력이 떨어진다. 뿐만 아니라, 종래의 액정표시장치에서는 적(이하, R이라 함), 녹(이하, G라 함), 청(이하, B라 함) 서브화소들이 스트라이프 형상으로 고정배치됨에 따라 고해상도 구현에 한계가 있었다.

이러한 해상도 한계를 극복하기 위하여, 최근에는 도 4 및 도 5에 도시된 바와 같이 하나의 화소가 5개의 서브화소로 구성되는 펜타일 매트릭스(PenTile Matrix) 구조가 제안되어졌다. 펜타일 매트릭스의 화소는 중앙에 위치하는 하나의 B 서브화소, 그 B 서브화소 주위에서 한 대각선 방향으로 위치하는 2개의 R 서브화소와, 다른 대각선 방향으로 위치하는 2개의 G 서브화소로 구성된다.

도 4 및 도 5에 도시된 펜타일 매트릭스구조는 도 2에 도시된 바와 같이 서브화소들이 스트라이프 형상으로 배치된 기존 매트릭스구조보다 훨씬 작은 화소수로도 동등한 해상도 구현이 가능한다. 그러나, 도 5에 도시된 펜타일 매트릭스구조는 B서브화소가 마름모형태로 형성됨으로써 도 2에 도시된 기존 매트릭스구조보다 사선표현이 용이하지만 여전히 곡선의 표현이 용이하지 않은 문제점이 있다. 이에 따라, 최근에는 더욱 부드러운 폰트 구현이 가능한 액정표시패널이 요구되고 있다.

또한, 도 4 및 도 5에 도시된 펜타일 매트릭스의 액정표시패널은 5개의 서브화소로 이루어진 한 화소에 데이터를 공급하기 위해서는 총 3개의 데이터라인과 2개의 게이트라인이 필요로 한다. 그러나, 최근에는 고가의 데이터 드라이브 IC를 줄이기 위해 데이터라인 및 게이트라인 중 적어도 어느 하나를 줄이는 방안이 요구되고 있다.

따라서, 본 발명의 목적은 문자표현능력을 향상시킴과 아울러 신호라인수를 줄일 수 있는 액정표시패널 및 그 구동방법을 제공하는 것이다.

도 1은 통상적인 액정표시장치의 구성을 도시한 블록도이다.

도 2는 도 1에 도시된 액정패널의 액정셀 구조를 도시한 평면도이다.

도 3은 도 2에 도시된 스트라이프 구조를 갖는 액정표시패널을 이용하여 사선을 갖는 "A"를 표현한 도면이다.

도 4는 스트라이프형 펜타일 매트릭스구조를 갖는 액정표시패널을 나타내는 평면도이다.

도 5는 사선형 펜타일 매트릭스구조를 갖는 액정표시패널을 나타내는 평면도이다.

도 6은 본 발명의 제1 실시 예에 따른 헤타일 구조를 갖는 액정표시패널을 나타내는 평면도이다.

도 7은 도 6에 도시된 액정표시패널을 구동하기 위한 구동파형을 나타내는 평면도이다.

도 8은 본 발명의 제2 실시 예에 따른 헤타일 구조를 갖는 액정표시패널을 나타내는 평면도이다.

도 9는 도 8에 도시된 액정표시패널을 구동하기 위한 구동파형을 나타내는 평면도이다.

도 10a 및 도 10b 각각은 도 6 및 도 8에 도시된 화소전극과 신호라인을 상세히 나타내는 평면도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

2 : 액정표시패널 4 : 게이트 드라이버

6 : 데이터 드라이버 8 : 감마전압발생부

10 : 타이밍제어부 12 : 박막트랜지스터

14 : 스토리지캐패시터 16 : 게이트전극

18 : 소스전극 20 : 드레인전극

22,90 : 화소전극

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널은 데이터가 공급되며 적어도 일부가 구부러진 데이터라인과, 두 개 이상의 스캔신호가 연속적으로 공급되며 적어도 일부가 구부러진 게이트라인과, 상기 게이트라인 및 데이터라인의 구부러진 부분에 의해 한정되는 다수의 서브 화소들과, 상기 스캔신호에 응답하여 상기 서브 화소들에 상기 데이터를 공급하기 위한 적어도 하나의 스위치소자를 구비하고, 하나의 화소 각각은 적어도 4 개의 상기 서브 화소들을 포함하며 서브화소들의 수보다 작은 수의 데이터라인을 통해 데이터가 공급되는 것을 특징으로 한다.

상기 데이터라인은 제1 및 제2 데이터라인을 포함하며, 상기 게이트라인은 제1 및 제2 게이트라인을 포함하는 것을 특징으로 한다.

상기 적어도 4개 이상의 서브 화소는 상기 제1 데이터라인 및 제1 게이트라인에 의해 마련된 화소영역에 형성되는 제1 서브화소와, 상기 제1 데이터라인 및 제2 게이트라인에 의해 마련된 화소영역에 형성되는 제2 서브화소와, 상기 제1 서브화소와 상기 제2 게이트라인을 사이에 두고 대각선방향으로 마주보는 제3 서브화소와, 상기 제2 서브화소와 상기 제2 게이트라인을 사이에 두고 상기 대각선방향과 교차하는 방향으로 마주보는 제4 서브화소와, 상기 제1 및 제2 서브화소 사이에 위치하는 제5 서브화소와, 상기 제1 및 제4 서브화소 사이에 위치하는 제6 서브화소를 포함하는 것을 특징으로 한다.

상기 제1 내지 제4 서브화소 각각은 j(j는 자연수)번째 및 j+1 번째 데이터라인 중 어느 하나와 i(i는 자연수)번째 게이트라인에 접속된 제1 박막트랜지스터와, i+1 번째 게이트라인 및 제1 박막트랜지스터에 접속되어 상기 데이터라인으로부터의 비디오신호를 액정셀로 공급하는 제2 박막트랜지스터를 구비하는 것을 특징으로 한다.

상기 제5 및 제6 서브화소 각각은 상기 i번째 및 i+1 번째 게이트라인 중 어느 하나와 상기 j번째 및 j+1 번째 데이터라인 중 어느 하나와 접속되는 제3 박막트랜지스터를 구비하는 것을 특징으로 한다.

상기 데이터라인은 하나의 데이터라인과, 상기 게이트라인은 제1 및 제2 데이터라인을 포함하는 것을 특징으로 한다.

상기 적어도 4개 이상의 서브 화소는 상기 데이터라인과 제1 및 제2 게이트라인에 의해 마련된 화소영역에 형성되며 상기 제2 게이트라인을 가로질러 대각선방향으로 신장되어 형성되는 제1 서브화소와, 상기 제1 서브화소와 교차하며 상기 제2 게이트라인을 가로질러 상기 대각선방향과 교차하는 방향으로 신장되어 형성되는 제2 서브화소와, 상기 제1 및 제2 서브화소 사이에 각각 위치하는 제3 및 제4 서브화소를 포함하는 것을 특징으로 한다.

상기 제1 및 제2 서브화소 각각은 j(j는 자연수)번째 및 j+1 번째 데이터라인 중 어느 하나와 i(i는 자연수)번째 게이트라인에 접속된 제1 박막트랜지스터와, i+1 번째 게이트라인 및 제1 박막트랜지스터에 접속되어 상기 데이터라인으로부터의 비디오신호를 액정셀로 공급하는 제2 박막트랜지스터를 구비하는 것을 특징으로 한다.

상기 제3 및 제4 서브화소 각각은 상기 i번째 및 i+1 번째 게이트라인 중 어느 하나와 상기 j번째 및 j+1 번째 데이터라인 중 어느 하나와 접속되는 제3 박막트랜지스터를 구비하는 것을 특징으로 한다.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널의 구동방법은 i번째 게이트라인 및 i+1번째 게이트라인 각각에 제1 및 제2 게이트신호가 공급될 때 데이터라인으로부터 공급되는 제1 데이터를 서브화소들에 공급하는 제1 단계와,

상기 i번째 게이트라인으로 상기 제1 게이트신호가 공급될 때 상기 데이터라인으로부터 공급되는 제2 데이터를 서브화소들에 공급하는 제2 단계를 포함하며, 상기 액정표시패널은 상기 데이터가 공급되며 적어도 일부가 구부러진 데이터라인과, 두 개 이상의 스캔신호가 연속적으로 공급되며 적어도 일부가 구부러진 게이트라인과, 상기 게이트라인 및 데이터라인의 구부러진 부분에 의해 한정되는 다수의서브 화소들과, 상기 스캔신호에 응답하여 상기 서브 화소들에 상기 데이터를 공급하기 위한 적어도 하나의 스위치소자를 구비하고, 하나의 화소 각각은 적어도 4 개의 상기 서브 화소들을 포함하며 서브화소들의 수보다 작은 수의 데이터라인을 통해 데이터가 공급되는 것을 특징으로 한다.

상기 제1 게이트신호의 펄스폭은 상기 제2 게이트신호의 펄스폭보다 상대적으로 넓게 형성되는 것을 특징으로 한다.

상기 제1 단계는 상기 j번째 데이터라인을 통해 그 데이터라인과 연결된 제1 및 제2 서브화소에 적색 및 녹색 데이터 중 어느 하나를 공급하고, 상기 j+1 번째 데이터라인을 통해 그 데이터라인과 연결된 제3 및 제4 서브화소에 상기 적색 및 녹색 데이터 중 나머지 한 데이터를 공급하는 단계를 포함하는 것을 특징으로 한다.

상기 제2 단계는 상기 j 번째 및 j+1 번째 데이터라인들을 통해 그 데이터라인들과 각각 연결된 제5 및 제6 서브화소에 청색 데이터를 공급하는 단계를 포함하는 것을 특징으로 한다.

상기 제1 단계는 상기 j번째 데이터라인을 통해 그 데이터라인과 연결된 제1 서브화소에 적색 및 녹색 데이터 중 어느 하나를 공급하고, 상기 j+1 번째 데이터라인을 통해 그 데이터라인과 연결된 제2 서브화소에 상기 적색 및 녹색 데이터 중 나머지 한 데이터를 공급하는 단계를 포함하는 것을 특징으로 한다.

상기 제2 단계는 상기 j 번째 및 j+1 번째 데이터라인을 통해 그 데이터라인들과 각각 연결된 제3 및 제4 서브화소에 청색 데이터를 공급하는 단계를 포함하는것을 특징으로 한다.

상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 바람직한 실시예들을 첨부한 도 6 내지 도 10b를 참조하여 상세하게 설명하기로 한다.

도 6은 본 발명의 제1 실시 예에 따른 헤타일(Hetile) 구조의 액정표시패널을 나타내는 평면도이다. 헤타일구조에 포함되는 각 화소(PXL)들은 대각선 방향으로 마주보는 2개의 G 서브화소들(G1,G2)과, 다른 대각선 방향으로 마주보는 2개의 R 서브화소들(R1,R2)과, R서브화소(R1,R2)와 G 서브화소(G1,G2) 사이에 위치하는 2개의 B 서브화소들(B1,B2)로 구성된다. 이렇게, 각 화소(PXL)가 6개의 서브화소(R1,G1,B1,R2,G2,B2)로 구성됨에 따라 헤타일 구조는 각 화소가 5개의 서브화소로 구성된 종래의 펜타일매트릭스보다 적은 화소들을 이용하여 동일한 해상도를 구현할 수 있게 된다. 또한, 각 서브화소를 구동하기 위한 게이트신호를 공급하는 게이트라인(GL)은 총 2개의 기수 게이트라인(GLi1)과 우수 게이트라인(GLi2)이 필요하며, 데이터를 공급하는 데이터라인(DL)은 총 2개의 기수 데이터라인(DLj1)과 우수 데이터라인(DLj2)이 필요하다.

기수 게이트라인(GLi1) 및 우수게이트라인(GLi2)은 소정주기로 소정각도 구부러져 형성된다. 예를 들어, 기수게이트라인(GLi1)은 마름모형태로 형성된 제1 B 서브화소(B1), 제1 R 서브화소(R1) 및 제1 G 서브화소(G1) 사이에서 소정각도로 구부러져 형성된다. 우수게이트라인(GLi2)은 마름모형태로 형성된 제2 B서브화소(B2), 제2 R 서브화소(R2) 및 제2 G 서브화소(G2) 사이에서 소정각도로 구부러져 형성된다.

기수 데이터라인(DLj1) 및 우수 데이터라인(DLj2)은 소정주기로 소정각도 구부러져 형성된다. 예를 들어, 기수데이터라인(DLj1)은 마름모형태로 형성된 제2 B 서브화소(B2), 제1 R 서브화소(R1) 및 제2 G 서브화소(G2) 사이에서 소정각도로 구부러져 형성된다. 우수데이터라인(DLj2)은 마름모형태로 형성된 제1 B 서브화소(B1), 제2 R 서브화소(R2) 및 제1 G 서브화소(G1) 사이에서 소정각도로 구부러져 형성된다.

각 서브화소(R1, G1, B1, R2, G2, B2)들에는 스위칭소자로서 게이트라인(GL)과 데이터라인(DL)에 접속된 10개의 박막트랜지스터(30)가 마련된다.

즉, 제1 R 서브화소(R1)는 제1 및 제2 박막트랜지스터(T1,T2)를, 제2 R 서브화소(R2)는 제3 및 제4 박막트랜지스터(T3,T4)를, 제1 G 서브화소(G1)는 제5 및 제6 박막트랜지스터(T5,T6)를, 제2 G 서브화소(G2)는 제7 및 제8 박막트랜지스터(T7,T8)를, 제1 B 서브화소(B1)는 제9 박막트랜지스터(T9)를, 제2 B 서브화소(B2)는 제10 박막트랜지스터(T10)를 구비한다.

제1 R 서브화소(R1)의 제1 박막트랜지스터(T1)는 제1 게이트라인(GLi1)과 접속된 게이트전극과, 제1 데이터라인(DLj1)과 접속된 소스전극과, 제2 박막트랜지스터(T2)의 소스전극에 접속된 드레인전극을 구비하며, 제2 박막트랜지스터(T2)는 제2 게이트라인(GLi2)과 접속된 게이트전극과, 제1 박막트랜지스터(T1)와 접속된 소스전극과, 액정셀에 접속된 드레인전극을 구비한다.

제2 R 서브화소(R2)의 제3 박막트랜지스터(T3)는 제2 게이트라인(GLi2)과 접속된 게이트전극과, 제2 데이터라인(DLj2)과 접속된 소스전극과, 제4 박막트랜지스터(T4)의 소스전극에 접속된 드레인전극을 구비하며, 제4 박막트랜지스터(T4)는 다음단 제1 게이트라인(GL(i+1)1)과 접속된 게이트전극과, 제3 박막트랜지스터(T3)와 접속된 소스전극과, 액정셀에 접속된 드레인전극을 구비한다.

제1 G서브화소(G1)의 제5 박막트랜지스터(T5)는 제1 게이트라인(GLi1)과 접속된 게이트전극과, 제2 데이터라인(DLj2)과 접속된 소스전극과, 제6 박막트랜지스터(T6)의 소스전극에 접속된 드레인전극을 구비하며, 제6 박막트랜지스터(T6)는 제2 게이트라인(GLi2)과 접속된 게이트전극과, 제5 박막트랜지스터(T5)와 접속된 소스전극과, 액정셀에 접속된 드레인전극을 구비한다.

제2 G 서브화소(G2)의 제7 박막트랜지스터(T7)는 제2 게이트라인(GLi2)과 접속된 게이트전극과, 제1 데이터라인(DLj2)과 접속된 소스전극과, 제8 박막트랜지스터(T8)의 소스전극에 접속된 드레인전극을 구비하며, 제8 박막트랜지스터(T8)는 다음단 제1 게이트라인(GL(i+1)1)과 접속된 게이트전극과, 제7 박막트랜지스터(T7)와 접속된 소스전극과, 액정셀에 접속된 드레인전극을 구비한다.

제1 B서브화소(B1)의 제9 박막트랜지스터(T9)는 제1 게이트라인(GLi1)과 접속된 게이트전극과, 제2 데이터라인(DLj2)과 접속된 소스전극과, 액정셀에 접속된 드레인전극을 구비한다.

제2 B서브화소(B2)의 제10 박막트랜지스터(T10)는 제2 게이트라인(GLi2)과 접속된 게이트전극과, 제1 데이터라인(DLj1)과 접속된 소스전극과, 액정셀에 접속된 드레인전극을 구비한다.

이러한 본 발명의 제1 실시 예에 따른 액정표시패널의 구동방법을 도 7을 결부하여 상세히 설명하기로 한다.

도 7을 참조하면, 본 발명의 제1 실시 예에 따른 액정표시패널은 제1 수평기간(H1) 동안 제i1 게이트라인(GLi1)에 제2 게이트신호(SP2)를 공급함과 아울러 제i2 번째 게이트라인(GLi2)에 제1 게이트신호(SP1)를 공급한다. 여기서, 제i2 게이트신호(SP2)의 폭이 제1 게이트신호(SP1)의 폭 보다 넓게 설정되기 때문에 제1 기간(P1)동안 제1 게이트신호(SP1) 및 제2 게이트신호(SP2)가 동시에 인가되고, 제1 기간(P1)에 이은 제2 기간(P2)동안 제2 게이트신호(SP2) 만이 인가된다.

제i2 번째 게이트라인(GLi2)에 제1 게이트신호(SP1)가 인가되고, 제i1 번째 게이트라인(GLi1)에 제2 게이트신호(SP2)가 인가되는 제1 기간(P1)동안 제1 및 제2 박막트랜지스터(T1,T2)가 턴온되어 적색 데이터는 제j1 데이터라인(DLj1)을 통해 제1 R 서브화소(R1)에 공급되며, 제5 및 제6 박막트랜지스터(T5,T6)가 턴온되어 녹색 데이터는 제j2 데이터라인(DLj2)을 통해 제1 G 서브화소(G1)에 공급된다.

이를 상세히 설명하면, 제i1 번째 게이트라인(GLi1)에 공급된 제2 게이트신호(SP2)에 의해 제1 및 제5 박막트랜지스터(T1,T5)가 턴온됨으로써 제j1 데이터라인(DLj1)으로부터 공급된 적색 데이터는 제2 박막트랜지스터(T2)의 소스전극에 공급되고, 제j2 데이터라인(DLj2)으로부터 공급된 녹색 데이터는 제6 박막트랜지스터(T6)의 소스전극에 공급된다. 이 때, 제i2 번째 게이트라인(GLi2)에 공급된 제1 게이트신호(SP1)에 의해 제2 및 제6 박막트랜지스터(T2, T6)가 턴온됨으로써 적색 데이터는 제1 R 서브화소(R1)의 액정셀에 공급되고, 녹색 데이터는 제1 G 서브화소(G1)의 액정셀에 공급된다.

즉, 제i2 번째 게이트라인(GLi2)에 제1 게이트신호(SP1)가 인가되고, 제i1 번째 게이트라인(GLi)에 제2 게이트신호(SP2)가 인가되는 제1 기간(P1)동안 제1 R 서브화소(R1)에 적색 데이터가 공급되고, 제1 G 서브화소(G1)에 녹색 데이터가 공급된다.

이어서, 제2 기간(P2)에는 제i1 번째 게이트라인(GLi1)에 접속된 제9 박막트랜지스터(T9)가 턴온된다. 제9 박막트랜지스터(T9)가 턴온되면 제2 기간(P2)동안 제j2 데이터라인(DLj2)으로 공급되는 청색 데이터는 제1 B 서브화소(B1)에 공급된다.

제2 수평기간(H2) 동안 제i2 게이트라인(GLi2)에 제2 게이트신호(SP2)를 공급함과 아울러 제(i+1)1 번째 게이트라인(GL(i+1)1)에 제1 게이트신호(SP1)를 공급한다. 여기서, 제3 기간(P3)동안 제1 게이트신호(SP1) 및 제2 게이트신호(SP2)가 동시에 인가되고, 제4 기간(P4)동안 제2 게이트신호(SP2) 만이 인가된다.

제(i+1)1 번째 게이트라인(GL(i+1)1)에 제1 게이트신호(SP1)가 인가되고, 제i2 번째 게이트라인(GLi2)에 제2 게이트신호(SP2)가 인가되는 제3 기간(P3)동안 제3 및 제4 박막트랜지스터(T3,T4)가 턴온되어 적색 데이터는 제j2 데이터라인(DLj2)을 통해 제2 R 서브화소(R2)에 공급되며, 제7 및 제8 박막트랜지스터(T7,T8)가 턴온되어 녹색 데이터는 제j1 데이터라인(DLj1)을 통해 제2 G 서브화소(G2)에 공급된다.

이를 상세히 설명하면, 제i2 번째 게이트라인(GLi2)에 공급된 제2 게이트신호(SP2)에 의해 제3 및 제7 박막트랜지스터(T3,T7)가 턴온됨으로써 제j1 데이터라인(DLj1)으로부터 공급된 녹색 데이터는 제8 박막트랜지스터(T8)의 소스전극에 공급되고, 제j2 데이터라인(DLj2)으로부터 공급된 적색 데이터는 제4 박막트랜지스터(T4)의 소스전극에 공급된다. 이 때, 제(i+1)1 번째 게이트라인(GL(i+1)1)에 공급된 제1 게이트신호(SP1)에 의해 제4 및 제8 박막트랜지스터(T4, T8)가 턴온됨으로써 적색 데이터는 제2 R 서브화소(R2)의 액정셀에 공급되고, 녹색 데이터는 제2 G 서브화소(G2)의 액정셀에 공급된다.

즉, 제(i+1)1 번째 게이트라인(GL(i+1)1)에 제1 게이트신호(SP1)가 인가되고, 제i2 번째 게이트라인(GLi2)에 제2 게이트신호(SP2)가 인가되는 제3 기간(P3)동안 제2 R 서브화소(R2)에 적색 데이터가 공급되고, 제2 G 서브화소(G2)에 녹색 데이터가 공급된다.

이어서, 제4 기간(P4)에는 제i2 번째 게이트라인(GLi2)에 접속된 제10 박막트랜지스터(T10)가 턴온된다. 제10 박막트랜지스터(T10)가 턴온되면 제4 기간(P4)동안 제j1 데이터라인(DLj1)으로 공급되는 청색 데이터는 제2 B 서브화소(B2)에 공급된다.

이와 같이, 본 발명의 제1 실시 예에 따른 헤타일 구조를 갖는 액정표시패널 및 그 구동장치는 각 화소가 6개의 서브화소(R1,G1,B1,R2,G2,B2)로 구성됨에 따라 각 화소가 5개의 서브화소로 구성된 종래의 펜타일매트릭스보다 적은 화소들을 이용하여 동일한 해상도를 구현할 수 있게 된다. 또한, 각 화소를 구동하기 위해서는 10개의 박막트랜지스터가 필요로 하여 개구율이 감소될 수 있지만 각 화소 당 2개의 데이터라인만이 필요로 하므로 데이터라인 감소에 의해 개구율이 보상되며, 데이터라인수가 줄어듦으로써 고가의 데이터 드라이브 IC 수를 줄일 수 있으며 나아가 수율이 향상된다.

도 8은 본 발명의 제2 실시 예에 따른 헤타일(Hetile) 구조의 액정표시패널을 나타내는 평면도이다.

도 8을 참조하면, 본 발명의 제2 실시 예에 따른 헤타일 구조의 액정표시패널의 각 화소(PXL)들은 게이트라인(GL)을 사이에 두고 대각선방향으로 신장되어 형성된 R 서브화소(R)와, R 서브화소(R)를 가로지르도록 다른 대각선방향으로 신장되어 형성된 G 서브화소(G)와, B서브화소(B)와 G 서브화소(G) 사이에 위치하는 2개의 B 서브화소들(B1,B2)로 구성된다. 여기서, R 서브화소(R)와 G 서브화소(G)의 면적은 각각 도 6에 도시된 2개의 R 서브화소(R)의 면적과 2개의 G 서브화소(G)의 면적과 유사하다.

이렇게, 각 화소(PXL)는 총 4개의 서브화소(B1,B2,G,R)로 구성되며, 각 화소의 면적은 도 6에 도시된 각 화소의 면적과 유사하므로 각 화소가 5개의 서브화소로 구성된 종래의 펜타일매트릭스보다 적은 화소들을 이용하여 동일한 해상도를 구현할 수 있게 된다.

또한, 각 서브화소를 구동하기 위한 게이트신호를 공급하는 게이트라인(GL)은 총 2개의 기수 게이트라인(GLi1)과 우수 게이트라인(GLi2)이 필요하며, 데이터를 공급하는 데이터라인(DL)은 소정주기로 소정각도 구부러져 형성된 총 1개의 데이터라인이 필요하다.

기수 게이트라인(GLi1) 및 우수게이트라인(GLi2)은 소정주기로 소정각도 구부러져 형성된다. 예를 들어, 기수게이트라인(GLi1)은 마름모형태로 형성된 제1 B 서브화소(B1), 제1 R 서브화소(R1) 및 제1 G 서브화소(G1) 사이에서 소정각도로 구부러져 형성된다. 우수게이트라인(GLi2)은 마름모형태로 형성된 제2 R 서브화소(R2), 제2 B 서브화소(B2) 및 제1 G 서브화소(G1) 사이에서 소정각도로 구부러져 형성된다.

각 서브화소(R, G, B1, R2)들에는 스위칭소자로서 게이트라인(GL)과 데이터라인(DL)에 접속된 6개의 박막트랜지스터(T1,T2,T3,T4,T5,T6)가 마련된다. 즉, R 서브화소(R)는 제1 및 제2 박막트랜지스터(T1,T2)를, 제 G 서브화소(G)는 제3 및 제4 박막트랜지스터(T3,T4)를, 제1 B 서브화소(B1)는 제5 박막트랜지스터(T5)를, 제2 B 서브화소(B2)는 제6 박막트랜지스터(T6)를 구비한다.

제1 R 서브화소(R1)의 제1 박막트랜지스터(T1)는 제1 게이트라인(GLi1)과 접속된 게이트전극과, 데이터라인(DL)과 접속된 소스전극과, 제2 박막트랜지스터(T2)의 소스전극에 접속된 드레인전극을 구비하며, 제2 박막트랜지스터(T2)는 제2 게이트라인(GLi2)과 접속된 게이트전극과, 제1 박막트랜지스터(T1)와 접속된 소스전극과, 액정셀에 접속된 드레인전극을 구비한다.

제 G서브화소(G1)의 제3 박막트랜지스터(T5)는 제1 게이트라인(GLi1)과 접속된 게이트전극과, 데이터라인(DL)과 접속된 소스전극과, 제4 박막트랜지스터(T4)의 소스전극에 접속된 드레인전극을 구비하며, 제4 박막트랜지스터(T4)는 제2 게이트라인(GLi2)과 접속된 게이트전극과, 제3 박막트랜지스터(T3)와 접속된 소스전극과, 액정셀에 접속된 드레인전극을 구비한다.

제1 B서브화소(B1)의 제5 박막트랜지스터(T5)는 제1 게이트라인(GLi1)과 접속된 게이트전극과, 데이터라인(DL)과 접속된 소스전극과, 액정셀에 접속된 드레인전극을 구비한다.

제2 B서브화소(B2)의 제6 박막트랜지스터(T6)는 제2 게이트라인(GLi2)과 접속된 게이트전극과, 데이터라인(DL)과 접속된 소스전극과, 액정셀에 접속된 드레인전극을 구비한다.

이러한 본 발명의 제2 실시 예에 따른 액정표시패널의 구동방법을 도 9를 결부하여 상세히 설명하기로 한다.

도 9를 참조하면, 본 발명의 제2 실시 예에 따른 액정표시패널은 제1 수평기간(H1) 동안 제i1 게이트라인(GLi1)에 제2 게이트신호(SP2)를 공급함과 아울러 제i2 번째 게이트라인(GLi2)에 제1 게이트신호(SP1)를 공급한다. 여기서, 제i2 게이트신호(SP2)의 폭이 제1 게이트신호(SP1)의 폭 보다 넓게 설정되기 때문에 제1 기간(P1)동안 제1 게이트신호(SP1) 및 제2 게이트신호(SP2)가 동시에 인가되고, 제1 기간(P1)에 이은 제2 기간(P2)동안 제2 게이트신호(SP2) 만이 인가된다.

제1 기간(P1)에는 제i1 번째 게이트라인(GLi1)에 공급된 제2 게이트신호(SP2)에 의해 제1 박막트랜지스터(T1)가 턴온됨으로써 데이터라인(DL)으로부터 공급된 적색 데이터는 제2 박막트랜지스터(T2)의 소스전극에 공급된다. 이 때, 제i2 번째 게이트라인(GLi2)에 공급된 제1 게이트신호(SP1)에 의해 제2 박막트랜지스터(T2)가 턴온됨으로써 적색 데이터는 제 R 서브화소(R)의 액정셀에 공급된다.

이어서, 제2 기간(P2)에는 제i1 번째 게이트라인(GLi1)에 접속된 제5 박막트랜지스터(T5)가 턴온된다. 제5 박막트랜지스터(T5)가 턴온되면 제2 기간(P2)동안 데이터라인(DL)으로 공급되는 청색 데이터는 제1 B 서브화소(B1)에 공급된다.

제3 기간(P3)에는 제i2 번째 게이트라인(GLi2)에 공급된 제2 게이트신호(SP2)에 의해 제3 박막트랜지스터(T3)가 턴온됨으로써 데이터라인(DL)으로부터 공급된 녹색 데이터는 제4 박막트랜지스터(T4)의 소스전극에 공급된다. 이 때, 제(i+1)1 번째 게이트라인(GL(i+1)1)에 공급된 제1 게이트신호(SP1)에 의해 제4 박막트랜지스터(T4)가 턴온됨으로써 녹색 데이터는 G 서브화소(G)의 액정셀에 공급된다.

이어서, 제4 기간(P4)에는 제i2 번째 게이트라인(GLi2)에 접속된 제6 박막트랜지스터(T6)가 턴온된다. 제6 박막트랜지스터(T6)가 턴온되면 제4 기간(P4)동안 데이터라인(DL)으로 공급되는 청색 데이터는 제2 B 서브화소(B2)에 공급된다.

이와 같이, 본 발명의 제1 실시 예에 따른 헤타일 구조를 갖는 액정표시패널 및 그 구동장치는 각 화소가 4개의 서브화소(R,G,B1,B2)로 구성됨에 따라 각 화소가 5개의 서브화소로 구성된 종래의 펜타일매트릭스보다 적은 화소들을 이용하여 동일한 해상도를 구현할 수 있게 된다. 또한, 각 화소를 구동하기 위해서는 6개의 박막트랜지스터가 필요로 하여 개구율이 감소될 수 있지만 각 화소 당 1개의 데이터라인만이 필요로 하므로 데이터라인 감소에 의해 개구율이 보상되며, 데이터라인수가 줄어듦으로써 고가의 데이터 드라이브 IC 수를 줄일 수 있다. 나아가 수율이 향상된다.

한편, 도 6 및 도 8에 도시된 각 서브화소의 화소전극(90)은 도 10a 및 도 10b에 도시된 바와 같이 게이트라인 및 데이터라인(DL) 중 적어도 어느 하나를 포함하는 신호라인과 중첩되게 형성될 수 있다. 예를 들어, 화소전극(90)과 신호라인 사이를 절연하는 적어도 한 층의 절연막을 유기절연물질로 형성하는 경우, 유기절연물질은 상대적으로 유전율이 낮고, 두께가 두꺼우므로 기생캐패시터(예를 들어, Cdp)의 용량값을 작게 형성할 수 있어 상대적으로 스토리지캐패시터를 증가시키지 않아도 되므로 박막트랜지스터에 의한 개구율의 저하를 보상할 수 있다.

한편, 본 발명에 따른 헤타일 구조의 액정표시패널은 R,G,B 서브화소의 배열 및 면적비를 다양한 형태로 변경할 수 있다. 예를 들어, R 서브화소, G 서브화소 및 B 서브화소 중 어느 하나는 마름모 형태로 형성되며, 나머지 서브화소들은 육각형 형태로 형성된다. 또한, 본 발명에 따른 액정표시패널의 서브화소는 R(Red),G(Green),B(Blue) 중 어느 한 색을 구현하도록 설명되었지만, R,G,B 이외에도 다른 색, 예를 들어, Y(Yellow),C(Cyan), M(Magenta), W(White)를 구현할 수도 있다.

상술한 바와 같이, 본 발명에 따른 액정표시패널 및 그 구동방법은 각 화소가 6개의 서브화소로 구성되거나, 6개의 서브화소와 유사한 면적을 갖는 4개의 서브화소로 구성된다. 이에 따라, 각 화소가 5개의 서브화소로 구성된 종래의 펜타일매트릭스보다 적은 화소들을 이용하여 동일한 해상도를 구현할 수 있게 된다. 또한, 최대 6개의 서브화소를 최대 2개의 데이터라인으로 구동함으로써 데이터라인수를 줄일 수 있어 데이터 드라이브 IC의 수를 줄일 수 있다. 나아가 수율이 향상된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims

데이터가 공급되며 적어도 일부가 구부러진 데이터라인과,

두 개 이상의 스캔신호가 연속적으로 공급되며 적어도 일부가 구부러진 게이트라인과,

상기 게이트라인 및 데이터라인의 구부러진 부분에 의해 한정되는 다수의 서브 화소들과,

상기 스캔신호에 응답하여 상기 서브 화소들에 상기 데이터를 공급하기 위한 적어도 하나의 스위치소자를 구비하고,

하나의 화소 각각은 적어도 4 개의 상기 서브 화소들을 포함하며 서브화소들의 수보다 작은 수의 데이터라인을 통해 데이터가 공급되는 것을 특징으로 하는 액정표시패널.
제 1 항에 있어서,

상기 데이터라인은 제1 및 제2 데이터라인을 포함하며,

상기 게이트라인은 제1 및 제2 게이트라인을 포함하는 것을 특징으로 하는 액정표시패널.
제 2 항에 있어서,

상기 적어도 4개 이상의 서브 화소는

상기 제1 데이터라인 및 제1 게이트라인에 의해 마련된 화소영역에 형성되는 제1 서브화소와,

상기 제1 데이터라인 및 제2 게이트라인에 의해 마련된 화소영역에 형성되는 제2 서브화소와,

상기 제1 서브화소와 상기 제2 게이트라인을 사이에 두고 대각선방향으로 마주보는 제3 서브화소와,

상기 제2 서브화소와 상기 제2 게이트라인을 사이에 두고 상기 대각선방향과 교차하는 방향으로 마주보는 제4 서브화소와,

상기 제1 및 제2 서브화소 사이에 위치하는 제5 서브화소와,

상기 제1 및 제4 서브화소 사이에 위치하는 제6 서브화소를 포함하는 것을 특징으로 하는 액정표시패널.
제 3 항에 있어서,

상기 제1 내지 제4 서브화소 각각은

j(j는 자연수)번째 및 j+1 번째 데이터라인 중 어느 하나와 i(i는 자연수)번째 게이트라인에 접속된 제1 박막트랜지스터와,

i+1 번째 게이트라인 및 제1 박막트랜지스터에 접속되어 상기 데이터라인으로부터의 비디오신호를 액정셀로 공급하는 제2 박막트랜지스터를 구비하는 것을 특징으로 하는 액정표시패널.
제 3 항에 있어서,

상기 제5 및 제6 서브화소 각각은

상기 i번째 및 i+1 번째 게이트라인 중 어느 하나와 상기 j번째 및 j+1 번째 데이터라인 중 어느 하나와 접속되는 제3 박막트랜지스터를 구비하는 것을 특징으로 하는 액정표시패널.
제 1 항에 있어서,

상기 데이터라인은 하나의 데이터라인과,

상기 게이트라인은 제1 및 제2 데이터라인을 포함하는 것을 특징으로 하는 액정표시패널.
제 6 항에 있어서,

상기 적어도 4개 이상의 서브 화소는

상기 데이터라인과 제1 및 제2 게이트라인에 의해 마련된 화소영역에 형성되며 상기 제2 게이트라인을 가로질러 대각선방향으로 신장되어 형성되는 제1 서브화소와,

상기 제1 서브화소와 교차하며 상기 제2 게이트라인을 가로질러 상기 대각선방향과 교차하는 방향으로 신장되어 형성되는 제2 서브화소와,

상기 제1 및 제2 서브화소 사이에 각각 위치하는 제3 및 제4 서브화소를 포함하는 것을 특징으로 하는 액정표시패널.
제 7 항에 있어서,

상기 제1 및 제2 서브화소 각각은

j(j는 자연수)번째 및 j+1 번째 데이터라인 중 어느 하나와 i(i는 자연수)번째 게이트라인에 접속된 제1 박막트랜지스터와,

i+1 번째 게이트라인 및 제1 박막트랜지스터에 접속되어 상기 데이터라인으로부터의 비디오신호를 액정셀로 공급하는 제2 박막트랜지스터를 구비하는 것을 특징으로 하는 액정표시패널.
제 7 항에 있어서,

상기 제3 및 제4 서브화소 각각은

상기 i번째 및 i+1 번째 게이트라인 중 어느 하나와 상기 j번째 및 j+1 번째 데이터라인 중 어느 하나와 접속되는 제3 박막트랜지스터를 구비하는 것을 특징으로 하는 액정표시패널.
i번째 게이트라인 및 i+1번째 게이트라인 각각에 제1 및 제2 게이트신호가 공급될 때 데이터라인으로부터 공급되는 제1 데이터를 서브화소들에 공급하는 제1 단계와,

상기 i번째 게이트라인으로 상기 제1 게이트신호가 공급될 때 상기 데이터라인으로부터 공급되는 제2 데이터를 서브화소들에 공급하는 제2 단계를 포함하며,

상기 액정표시패널은 상기 데이터가 공급되며 적어도 일부가 구부러진 데이터라인과, 두 개 이상의 스캔신호가 연속적으로 공급되며 적어도 일부가 구부러진 게이트라인과, 상기 게이트라인 및 데이터라인의 구부러진 부분에 의해 한정되는 다수의 서브 화소들과, 상기 스캔신호에 응답하여 상기 서브 화소들에 상기 데이터를 공급하기 위한 적어도 하나의 스위치소자를 구비하고, 하나의 화소 각각은 적어도 4 개의 상기 서브 화소들을 포함하며 서브화소들의 수보다 작은 수의 데이터라인을 통해 데이터가 공급되는 것을 특징으로 하는 액정표시패널의 구동방법.
제 10 항에 있어서,

상기 제1 게이트신호의 펄스폭은 상기 제2 게이트신호의 펄스폭보다 상대적으로 넓게 형성되는 것을 특징으로 하는 액정표시패널의 구동방법.
제 10 항에 있어서,

상기 제1 단계는

상기 j번째 데이터라인을 통해 그 데이터라인과 연결된 제1 및 제2 서브화소에 적색 및 녹색 데이터 중 어느 하나를 공급하고, 상기 j+1 번째 데이터라인을 통해 그 데이터라인과 연결된 제3 및 제4 서브화소에 상기 적색 및 녹색 데이터 중 나머지 한 데이터를 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 구동방법.
제 12 항에 있어서,

상기 제2 단계는

상기 j 번째 및 j+1 번째 데이터라인들을 통해 그 데이터라인들과 각각 연결된 제5 및 제6 서브화소에 청색 데이터를 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 구동방법.
제 10 항에 있어서,

상기 제1 단계는

상기 j번째 데이터라인을 통해 그 데이터라인과 연결된 제1 서브화소에 적색 및 녹색 데이터 중 어느 하나를 공급하고, 상기 j+1 번째 데이터라인을 통해 그 데이터라인과 연결된 제2 서브화소에 상기 적색 및 녹색 데이터 중 나머지 한 데이터를 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 구동방법.
제 14 항에 있어서,

상기 제2 단계는

상기 j 번째 및 j+1 번째 데이터라인을 통해 그 데이터라인들과 각각 연결된 제3 및 제4 서브화소에 청색 데이터를 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 구동방법.