KR200496376Y1 - Chip and display panel - Google Patents

Chip and display panel Download PDF

Info

Publication number
KR200496376Y1
KR200496376Y1 KR2020200004753U KR20200004753U KR200496376Y1 KR 200496376 Y1 KR200496376 Y1 KR 200496376Y1 KR 2020200004753 U KR2020200004753 U KR 2020200004753U KR 20200004753 U KR20200004753 U KR 20200004753U KR 200496376 Y1 KR200496376 Y1 KR 200496376Y1
Authority
KR
South Korea
Prior art keywords
connection pad
connection
chip
connection pads
extension direction
Prior art date
Application number
KR2020200004753U
Other languages
Korean (ko)
Other versions
KR20220000573U (en
Inventor
루 치-헝
차이 밍-치에
리아오 쿠오-추
Original Assignee
아이엘아이 테크놀로지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이엘아이 테크놀로지 코포레이션 filed Critical 아이엘아이 테크놀로지 코포레이션
Publication of KR20220000573U publication Critical patent/KR20220000573U/en
Application granted granted Critical
Publication of KR200496376Y1 publication Critical patent/KR200496376Y1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

칩은 제1 측면 및 제1 측면에 연결된 제2 측면을 구비한다. 제1 측면은 제1 연장 방향을 갖는다. 제2 측면은 제2 연장 방향을 갖는다. 제1 연장 방향은 제2 연장 방향과 다르다. 칩은 제1 연결패드 그룹과 제2 연결패드 그룹을 포함한다. 제1 연결패드 그룹과 제2 연결패드 그룹은 제1 연장 방향을 따라 분포한다. 제2 연결패드 그룹은 제1 연결패드 그룹보다 제1 측면에서 더 멀리 떨어져 있다. 제2 연장 방향에서 제1 연결패드 그룹은 칩의 중심선에서 제2 분포 범위를 가지고, 제1 연결패드 그룹은 칩 중심선에서 멀리 떨어진 곳에 제1 분포 범위를 가지며, 제1 분포 범위는 제2 분포 범위보다 크다. 상기 칩을 포함하는 디스플레이 패널도 제공한다.The chip has a first side and a second side connected to the first side. The first side has a first extension direction. The second side has a second extension direction. The first extension direction is different from the second extension direction. The chip includes a first connection pad group and a second connection pad group. The first connection pad group and the second connection pad group are distributed along the first extending direction. The second group of connection pads is farther from the first side than the first group of connection pads. In the second extending direction, the first connection pad group has a second distribution range at the center line of the chip, the first connection pad group has a first distribution range far from the chip center line, and the first distribution range has a second distribution range. bigger than A display panel including the chip is also provided.

Figure R2020200004753
Figure R2020200004753

Description

칩 및 디스플레이 패널{CHIP AND DISPLAY PANEL}Chip and display panel {CHIP AND DISPLAY PANEL}

본 고안은 전자 부품, 특히 칩 및 디스플레이 패널에 관한 것이다.The present invention relates to electronic components, particularly chips and display panels.

칩을 응용하는 방식에 있어서, 다른 전자 부품과 칩의 연결패드(connecting pad)의 상호 접합은 항상 필요하다. 따라서 칩과 다른 전자 부품 간 접합의 수율이나 품질을 어떻게 더 향상시킬 것인가는 현재 시급히 해결하여야 하는 과제이다.In a method of applying a chip, mutual bonding between other electronic components and a connecting pad of the chip is always necessary. Therefore, how to further improve the yield or quality of bonding between chips and other electronic components is a task that needs to be addressed urgently.

본 고안은 접합의 수율 또는 품질이 비교적 우수한 칩을 제공한다. 본 고안은 상기 칩을 포함하고, 칩과 팬아웃 라인 사이의 접합 수율 또는 접합 품질이 비교적 우수한 디스플레이 패널을 제공한다.The present invention provides a chip with a relatively excellent bonding yield or quality. The present invention provides a display panel including the chip and having a relatively excellent bonding yield or bonding quality between the chip and the fan-out line.

본 고안의 칩은 제1 측면 및 제1 측면에 연결되는 제2 측면을 구비한다. 제1 측면은 제1 연장 방향을 갖는다. 제2 측면은 제2 연장 방향을 갖는다. 제1 연장 방향은 제2 연장 방향과 다르다. 칩은 제1 연결패드 그룹 및 제2 연결패드 그룹을 포함한다. 제1 연결패드 그룹은 제1 연장 방향을 따라 분포한다. 제2 연장 방향에서 제1 연결패드 그룹은 칩의 중심선에서 제2 분포 범위를 가지고, 제1 연결패드 그룹은 칩 중심선에서 멀리 떨어진 곳에 제1 분포 범위를 가지며, 제1 분포 범위는 제2 분포 범위보다 크다. 제2 연결패드 그룹은 제1 연장 방향을 따라 분포한다. 제2 연결패드 그룹은 제1 연결패드 그룹보다 제1 측면에서 더 멀리 떨어져 있다. The chip of the present invention has a first side and a second side connected to the first side. The first side has a first extension direction. The second side has a second extension direction. The first extension direction is different from the second extension direction. The chip includes a first connection pad group and a second connection pad group. The first connection pad group is distributed along the first extending direction. In the second extending direction, the first connection pad group has a second distribution range at the center line of the chip, the first connection pad group has a first distribution range far from the chip center line, and the first distribution range has a second distribution range. bigger than The second connection pad group is distributed along the first extending direction. The second group of connection pads is farther from the first side than the first group of connection pads.

본 고안의 일 실시예에서, 제1 연장 방향은 기본적으로 제2 연장 방향과 수직이다.In one embodiment of the present invention, the first extension direction is essentially perpendicular to the second extension direction.

본 고안의 일 실시예에서, 제2 연장 방향에서의 제2 연결패드 그룹의 분포 범위는 기본적으로 일치한다.In one embodiment of the present invention, distribution ranges of the second connection pad groups in the second extending direction are basically identical.

본 고안의 일 실시예에서, 단위 분포 범위 내의 제1 연결패드 그룹은 칩의 중심선에서 제2 분포 밀도를 가지고, 제1 연결패드 그룹은 칩의 중심선에서 멀리 떨어진 곳에 제1 분포 밀도를 가지며 제1 분포 밀도는 제2 분포 밀도보다 작다.In an embodiment of the present invention, the first connection pad group within the unit distribution range has a second distribution density at a center line of the chip, the first connection pad group has a first distribution density far from the center line of the chip, and has a first distribution density The distribution density is smaller than the second distribution density.

본 고안의 일 실시예에서, 제1 연결패드 그룹은 복수의 제1 연결패드를 포함하고 제2 연장 방향에서 일부 복수의 제1 연결패드가 부분적으로 중첩되고 완전하게 중첩되지 않는다.In one embodiment of the present invention, the first connection pad group includes a plurality of first connection pads, and in the second extending direction, some of the plurality of first connection pads partially overlap and do not completely overlap.

본 고안의 일 실시예에서, 제1 연결패드 그룹은 복수의 제1 연결패드를 포함하고 각각의 복수의 제1 연결패드는 대응하는 연결패드 연장 방향에서 최대 크기를 가지며, 복수의 제1 연결패드의 복수의 연결패드 연장 방향은 제2 연장 방향과 다르다.In one embodiment of the present invention, the first connection pad group includes a plurality of first connection pads, each of the plurality of first connection pads has a maximum size in a corresponding connection pad extension direction, and the plurality of first connection pads have a maximum size. An extending direction of the plurality of connection pads is different from the second extending direction.

본 고안의 일 실시예에서, 각각의 복수의 연결패드 연장 방향과 제2 연장 방향 사이에 대응하는 연결패드 끼인각을 가지며, 복수의 연결패드 끼인각의 각도는 중심선에서 제2 측면을 향해 점진적으로 90°에 가까워진다.In one embodiment of the present invention, each of the plurality of connection pads has a corresponding connection pad included angle between the extension direction and the second extension direction, and the angle of the plurality of connection pads included angle gradually increases from the center line toward the second side surface by 90°. get closer to

본 고안의 디스플레이 패널은 기판, 복수의 디스플레이 유닛, 복수의 팬아웃 라인 및 상기 임의의 한 실시예의 칩을 포함한다. 기판은 디스플레이 영역과 비디스플레이 영역을 구비한다. 복수의 디스플레이 유닛은 기판의 디스플레이 영역에 배치된다. 복수의 팬아웃 라인은 디스플레이 영역에서 비디스플레이 영역으로 연장된다. 칩은 기판의 비디스플레이 영역에 배치된다. 복수의 디스플레이 유닛은 복수의 팬아웃 라인 중 적어도 일부를 통해 칩의 제1 연결패드 그룹의 적어도 일부에 전기적으로 연결된다.The display panel of the present invention includes a substrate, a plurality of display units, a plurality of fan-out lines, and a chip of any one embodiment above. The substrate has a display area and a non-display area. A plurality of display units are disposed in the display area of the substrate. A plurality of fan-out lines extend from the display area to the non-display area. The chip is placed in the non-display area of the substrate. The plurality of display units are electrically connected to at least a portion of the first connection pad group of the chip through at least a portion of the plurality of fan-out lines.

본 고안의 일 실시예에서, 칩의 제1 연결패드 그룹은 적어도 하나의 더미패드를 포함한다. 더미패드는 칩의 제1 측면 또는 제2 측면에 가장 가까운 연결패드다. 더미패드는 적어도 하나의 복수의 팬아웃 라인과 전기적으로 연결되고, 더미패드는 모든 복수의 디스플레이 유닛과 전기적으로 연결되지 않는다. In one embodiment of the present invention, the first connection pad group of the chip includes at least one dummy pad. The dummy pad is a connection pad closest to the first or second side of the chip. The dummy pad is electrically connected to at least one of the plurality of fan-out lines, and the dummy pad is not electrically connected to all of the plurality of display units.

본 고안의 일 실시예에서, 더미패드는 접지된다.In one embodiment of the present invention, the dummy pad is grounded.

상술한 바와 같이 칩의 제1 연결패드 그룹의 분포 방식으로 칩에 힘을 가하여 칩의 제1 연결패드 그룹과 다른 부품을 서로 결합할 때, 상기 힘을 비교적 균일하게 하거나 완화시킬 수 있다. 또는 제1 연결패드 그룹과 다른 부품을 서로 결합한 후 그 사이에 갖는 접합력을 비교적 균일하게 하거나 완화시킬 수 있다. 이를 통해 칩과 다른 부품간 상호 접합 수율을 높일 수 있고 접합 실패(failed bonding) 또는 접합 후 박리(peeling after bonding) 가능성을 낮출 수 있다. 따라서 상기 칩을 구비한 디스플레이 패널은 칩과 팬아웃 라인 사이의 접합 수율 또는 접합 품질이 비교적 우수하다. 또한 칩의 복수의 제1 연결패드 분포 방식을 통해, 레이아웃 설계(layout design)에서 디스플레이 패널의 팬아웃 라인을 덜 제한할 수 있다. 즉, 레이아웃 설계에서 팬아웃 라인의 유연성을 높일 수 있다.As described above, when the first connection pad group of the chip and other parts are coupled to each other by applying force to the chip in a distribution manner of the first connection pad group of the chip, the force can be relatively uniform or alleviated. Alternatively, after the first connection pad group and other components are coupled to each other, bonding force between them may be relatively uniform or alleviated. Through this, the mutual bonding yield between the chip and other parts can be increased and the possibility of failed bonding or peeling after bonding can be reduced. Accordingly, the display panel including the chip has a relatively excellent bonding yield or bonding quality between the chip and the fan-out line. In addition, the fan-out line of the display panel can be less restricted in the layout design through the distribution method of the plurality of first connection pads of the chip. That is, the flexibility of fan-out lines can be increased in layout design.

도 1은 본 고안의 제1 실시예에 따른 칩의 조감도를 개략적으로 나타낸다.
도 2는 본 고안의 제2 실시예에 따른 칩의 조감도를 개략적으로 나타낸다.
도 3은 본 고안의 제3 실시예에 따른 칩의 조감도를 개략적으로 나타낸다.
도 4a는 본 고안의 일 실시예에 따른 디스플레이 패널의 조감도를 개략적으로 나타낸다.
도 4b는 본 고안의 일 실시예에 따른 디스플레이 패널 일부의 조감도를 개략적으로 나타낸다.
도 4c는 본 고안의 일 실시예에 따른 디스플레이 패널의 일부 회로를 개략적으로 나타낸다.1 schematically shows a bird's eye view of a chip according to a first embodiment of the present invention.
2 schematically shows a bird's eye view of a chip according to a second embodiment of the present invention.
3 schematically shows a bird's eye view of a chip according to a third embodiment of the present invention.
4A schematically shows a bird's eye view of a display panel according to an embodiment of the present invention.
Figure 4b schematically shows a bird's eye view of a portion of the display panel according to an embodiment of the present invention.
4C schematically shows some circuits of a display panel according to an embodiment of the present invention.

본 실시예의 도면을 참조하여 본 고안에 대해 보다 전면적으로 설명하고자 한다. 하지만 본 고안은 본 명세서의 실시예에 국한되지 않고 다양한 형식으로 구현될 수 있다. 도면의 부품과 영역의 두께는 명확하게 나타내기 위해 확대되었다. 같거나 유사한 참조 부호는 같거나 유사한 부품 또는 영역을 나타내며 아래에서 반복하여 설명하지 않는다.With reference to the drawings of this embodiment, the present invention will be more fully described. However, the present invention is not limited to the embodiments of the present specification and may be implemented in various forms. The thicknesses of parts and regions of the drawings are exaggerated for clarity. The same or similar reference numerals indicate the same or similar parts or areas and are not repeated below.

별도의 정의가 없는 한 본 명세서에서 사용하는 모든 용어(반도체 관련 기술 및 과학 용어 포함)는 본 고안이 속한 분야의 통상의 기술자가 일반적으로 이해하는 것과 동일한 의미를 가진다. 예를 들어, 일반적으로 사용되는 사전에 정의된 용어들은 관련 기술 및 본 고안의 앞뒤 맥락의 의미와 일치하는 의미로 해석되어야 하며, 본 명세서에서 명확하게 정의하지 않는 한 이상적이거나 과도하게 공식적인 의미로 해석되지 않음을 이해하여야 한다.Unless otherwise defined, all terms (including semiconductor-related technical and scientific terms) used in this specification have the same meaning as commonly understood by a person skilled in the art to which the present invention belongs. For example, terms defined in commonly used dictionaries should be interpreted in a meaning consistent with the meaning of the related art and the context of the present invention, unless clearly defined in this specification, interpreted in an ideal or excessively formal meaning. You have to understand that it doesn't.

본 명세서는 예시적인 실시예를 설명하기 위해 바람직한 실시예를 개략적으로 나타낸 도면의 단면도를 참조한다. 따라서 제조 기술 및/또는 공차와 같은 결과의 도면으로서 형상의 변화를 예측할 수 있다. 그러므로 본 명세서에서 설명하는 실시예는 본 명세서에서 나타낸 것과 같은 영역의 특정 형상에 국한되는 것으로 해석되어서는 안 되며, 제조로 인한 형상 편차와 같은 것을 포함한다. 예를 들어, 평평하게 표시되거나 설명된 영역은 통상적으로 거칠고, 비선형 및/또는 비평면의 특징을 가질 수 있다. 또한 표시된 예각은 둥근 모양일 수 있다. 그러므로 도면에 표시된 영역은 본질적으로 개략적으로 나타내는 것이고, 그 형상이 표시된 영역의 정확한 형상을 나타내기 위한 것이 아니며 등록청구의 범위를 제한하기 위한 것도 아니다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference is made herein to cross-sectional views of drawings schematically illustrating preferred embodiments to describe exemplary embodiments. Thus, a drawing of the results, such as manufacturing techniques and/or tolerances, can predict changes in shape. Therefore, the embodiments described herein should not be construed as being limited to the specific shape of the region as shown herein, but includes such things as shape deviations due to manufacturing. For example, regions that are shown or described as flat may typically have rough, non-linear and/or non-planar features. Also, the indicated acute angle may be round. Therefore, the regions indicated in the drawings are schematic in nature and are not intended to represent the exact shape of the region whose shape is indicated, nor is it intended to limit the scope of the claims.

도 1은 본 고안의 제1 실시예에 따른 칩의 조감도를 개략적으로 나타낸다.1 schematically shows a bird's eye view of a chip according to a first embodiment of the present invention.

도 1을 참조하면, 칩(100)은 제1 측면(S1), 제2 측면(S2), 제3 측면(S3) 및 제4 측면(S4)을 구비한다. 제3 측면(S3)은 제1 측면(S1)과 마주보고 있다. 제4 측면(S4)은 제2 측면(S2)과 마주보고 있다. 제2 측면(S2)은 제1 측면(S1)의 일 단과 제3 측면(S3)의 일 단에 연결된다. 제4 측면(S4)은 제1 측면(S1)의 다른 일 단과 제3 측면(S3)의 다른 일 단에 연결된다. 제1 측면(S1)은 제1 연장 방향(D1)을 가지고, 제2 측면(S2)은 제2 연장 방향(D2)을 가지며 제1 연장 방향(D1)은 제2 연장 방향(D2)과 다르다.Referring to FIG. 1 , the chip 100 includes a first side surface S1 , a second side surface S2 , a third side surface S3 , and a fourth side surface S4 . The third side surface S3 faces the first side surface S1. The fourth side surface S4 faces the second side surface S2. The second side surface S2 is connected to one end of the first side surface S1 and one end of the third side surface S3. The fourth side surface S4 is connected to the other end of the first side surface S1 and the other end of the third side surface S3. The first side surface S1 has a first extension direction D1, and the second side surface S2 has a second extension direction D2 and the first extension direction D1 is different from the second extension direction D2. .

본 실시예에서, 제1 연장 방향(D1)은 기본적으로 제2 연장 방향(D2)과 수직일 수 있지만 본 고안은 여기에 국한되지 않는다.In this embodiment, the first extension direction D1 may be basically perpendicular to the second extension direction D2, but the present invention is not limited thereto.

본 실시예에서, 제1 측면(S1)은 기본적으로 제3 측면(S3)과 평행일 수 있지만 본 고안은 여기에 국한되지 않는다. 아래의 설명에서 칩(100)의 중심선(102)은 대략적으로 제1 측면(S1)의 중심점과 제2 측면(S3)의 중심점을 연결할 수 있다.In this embodiment, the first side surface S1 may be basically parallel to the third side surface S3, but the present invention is not limited thereto. In the following description, the center line 102 of the chip 100 may roughly connect the center point of the first side surface S1 and the center point of the second side surface S3.

본 실시예에서, 제2 측면(S2)은 기본적으로 제4 측면(S4)과 평행일 수 있지만 본 고안은 여기에 국한되지 않는다.In this embodiment, the second side surface S2 may be basically parallel to the fourth side surface S4, but the present invention is not limited thereto.

본 실시예에서, 칩(100)은 활성면(active surface)(101)상에 있는 제1 연결패드 그룹(G1)과 제2 연결패드 그룹(G2)을 포함할 수 있다. 제1 연결패드 그룹(G1)과 제2 연결패드 그룹(G2)은 대체적으로 제1 연장 방향(D1)을 따라 분포한다. 제2 연결패드 그룹(G2)은 제1 연결패드 그룹(G1)보다 제1 측면(S1)에서 더 멀리 떨어져 있다. 즉, 제2 연결패드 그룹(G2)과 제1 측면(S1) 사이의 최단거리는 제1 연결패드 그룹(G1)과 제1 측면(S1) 사이의 최단거리 보다 크다.In this embodiment, the chip 100 may include a first connection pad group G1 and a second connection pad group G2 on an active surface 101 . The first connection pad group G1 and the second connection pad group G2 are generally distributed along the first extending direction D1. The second connection pad group G2 is farther from the first side surface S1 than the first connection pad group G1. That is, the shortest distance between the second connection pad group G2 and the first side surface S1 is greater than the shortest distance between the first connection pad group G1 and the first side surface S1.

본 실시예에서, 각각의 연결패드 그룹(예컨대, 제1 연결패드 그룹(G1) 또는 제2 연결패드 그룹(G2))은 복수의 연결패드를 포함한다. 각각의 연결패드 그룹(예컨대, 제1 연결패드 그룹(G1) 또는 제2 연결패드 그룹(G2))의 분포 범위는 그것이 포함하는 복수의 연결패드 중 대응하는 측면(예컨대, 제1 측면(S1), 제2 측면(S2), 제3 측면(S3) 또는 제4 측면(S4))의 가장자리에 가장 근접하는 연결선에 의해 결정될 수 있다. 또한 명확하게 표시하기 위해 도 1 또는 유사한 도면에서 분포 범위의 부분적인 윤곽만 예시적으로 도시하였다. In this embodiment, each connection pad group (eg, the first connection pad group G1 or the second connection pad group G2) includes a plurality of connection pads. The distribution range of each connection pad group (eg, the first connection pad group G1 or the second connection pad group G2) is determined by the corresponding side (eg, the first side surface S1) of the plurality of connection pads it includes. , It may be determined by the connection line closest to the edge of the second side surface S2, the third side surface S3, or the fourth side surface S4. Also, for clarity, only a partial outline of the distribution range is shown by way of example in FIG. 1 or similar figures.

본 실시예에서, 제1 연결패드 그룹(G1)은 복수의 제1 연결패드(110), 복수의 제2 연결패드(120) 및 복수의 제3 연결패드(130)를 포함할 수 있다. 복수의 제2 연결패드(120)는 복수의 제1 연결패드(110)와 복수의 제3 연결패드(130) 사이에 위치한다. 예를 들어, 복수의 제2 연결패드(120) 대비 복수의 제1 연결패드(110)는 칩(100)의 중심선(102)에서 더 멀리 떨어져 있고, 복수의 제2 연결패드(120) 대비 복수의 제3 연결패드(130)는 칩(100)의 중심선(102)에서 더 멀리 떨어져 있다. 다시 예를 들면, 복수의 제2 연결패드(120)와 복수의 제3 연결패드(130) 대비 복수의 제1 연결패드(110)는 칩(100)의 제2 측면(S2)에 더 근접하고, 복수의 제2 연결패드(120)와 복수의 제1 연결패드(110) 대비 복수의 제3 연결패드(130)는 칩(100)의 제4 측면(S4)에 더 근접한다.In this embodiment, the first connection pad group G1 may include a plurality of first connection pads 110 , a plurality of second connection pads 120 , and a plurality of third connection pads 130 . The plurality of second connection pads 120 are positioned between the plurality of first connection pads 110 and the plurality of third connection pads 130 . For example, the plurality of first connection pads 110 are farther from the center line 102 of the chip 100 than the plurality of second connection pads 120, and compared to the plurality of second connection pads 120. The third connection pad 130 of is further away from the center line 102 of the chip 100. For example, compared to the plurality of second connection pads 120 and the plurality of third connection pads 130, the plurality of first connection pads 110 are closer to the second side surface S2 of the chip 100, and , the plurality of second connection pads 120 and the plurality of first connection pads 110, the plurality of third connection pads 130 are closer to the fourth side surface S4 of the chip 100.

일 실시예에서, 칩(100)의 활성면(101) 상에 위치하는 연결패드는 복수의 제1 연결패드(110), 복수의 제2 연결패드(120), 복수의 제3 연결패드(130) 및 복수의 제4 연결패드(140)로 구성되며, 복수의 제1 연결패드(110), 복수의 제2 연결패드(120) 및 복수의 제3 연결패드(130)는 제1 연결패드 그룹(G1)을 구성하고 복수의 제4 연결패드(140)는 제2 연결패드 그룹(G2)을 구성한다. In one embodiment, the connection pads located on the active surface 101 of the chip 100 include a plurality of first connection pads 110, a plurality of second connection pads 120, and a plurality of third connection pads 130. ) and a plurality of fourth connection pads 140, and the plurality of first connection pads 110, the plurality of second connection pads 120, and the plurality of third connection pads 130 are a first connection pad group. (G1) and the plurality of fourth connection pads 140 constitute a second connection pad group (G2).

본 실시예에서, 제2 연장 방향(D2)에서 복수의 제1 연결패드(110) 분포 범위의 크기(즉, 제2 연장 방향(D2)에서의 분포 범위의 길이)는 복수의 제2 연결패드(120) 분포 범위의 크기 보다 크거나 같다. 예를 들어, 복수의 제1 연결패드(110)의 분포 범위 최대 크기(제1 분포 범위로 지칭할 수 있음)는 복수의 제2 연결패드(120)의 분포 범위 최대 크기(제2 분포 범위로 지칭할 수 있음) 보다 크다. 즉, 제1 연결패드 그룹(G1)이 칩(100)의 중심선(102)에서 제2 측면(S2)의 방향으로 분포하는 방식은 나팔 모양과 유사한 분포를 나타낼 수 있다. In this embodiment, the size of the distribution range of the plurality of first connection pads 110 in the second extension direction D2 (ie, the length of the distribution range in the second extension direction D2) is the plurality of second connection pads 110 . (120) Greater than or equal to the size of the distribution range. For example, the maximum size of the distribution range of the plurality of first connection pads 110 (which may be referred to as a first distribution range) is the maximum size of the distribution range of the plurality of second connection pads 120 (referred to as the second distribution range). can refer to) greater than. That is, the method in which the first connection pad group G1 is distributed in the direction from the center line 102 of the chip 100 to the second side surface S2 may represent a distribution similar to a trumpet shape.

본 실시예에서, 제2 연장 방향(D2)에서 복수의 제3 연결패드(130) 분포 범위의 크기(즉, 제2 연장 방향(D2)에서의 분포 범위의 길이)는 복수의 제2 연결패드(120) 분포 범위의 크기 보다 크거나 같다. 예를 들어, 복수의 제3 연결패드(130)의 분포 범위 최대 크기(제1 분포 범위로 지칭할 수 있음)는 복수의 제2 연결패드(120)의 분포 범위 최대 크기(제2 분포 범위로 지칭할 수 있음) 보다 크다. 즉, 제1 연결패드 그룹(G1)이 칩(100)의 중심선(102)에서 제4 측면(S4)의 방향으로 분포하는 방식은 나팔 모양과 유사한 분포를 나타낼 수 있다. In this embodiment, the size of the distribution range of the plurality of third connection pads 130 in the second extension direction D2 (ie, the length of the distribution range in the second extension direction D2) is the plurality of second connection pads 130 . (120) Greater than or equal to the size of the distribution range. For example, the maximum size of the distribution range of the plurality of third connection pads 130 (which may be referred to as a first distribution range) is the maximum size of the distribution range of the plurality of second connection pads 120 (referred to as the second distribution range). can refer to) greater than. That is, the method in which the first connection pad group G1 is distributed in the direction from the center line 102 of the chip 100 to the fourth side surface S4 may exhibit a distribution similar to a trumpet shape.

본 실시예에서, 상기 복수의 제1 연결패드(110) 및/또는 복수의 제3 연결패드(130)의 분포 방식으로 칩(100)에 힘을 가하여 칩(100)의 제1 연결패드 그룹(G1)과 다른 부품(예컨대, 후속 기판(410)의 복수의 팬아웃 라인(470))을 서로 결합할 때, 상기 힘을 비교적 균일하게 하거나 완화시킬 수 있다. 또는 제1 연결패드 그룹과 다른 부품을 서로 결합시킨 후 그 사이에 갖는 접합력을 비교적 균일하게 하거나 완화시킬 수 있다. 이를 통해, 칩(100)과 다른 부품의 상호 접합 수율을 높일 수 있고 접합 실패(failed bonding) 또는 접합 후 박리(peeling after bonding) 가능성을 낮출 수 있다.In this embodiment, the first connection pad group of the chip 100 ( When G1) and other components (eg, the plurality of fan-out lines 470 of the subsequent substrate 410) are coupled to each other, the force may be relatively uniform or alleviated. Alternatively, after the first connection pad group and other components are coupled to each other, bonding force between them may be relatively uniform or alleviated. Through this, the mutual bonding yield of the chip 100 and other components can be increased, and the possibility of failed bonding or peeling after bonding can be reduced.

본 실시예에서, 제2 연장 방향(D2)에서 제2 연결패드(120)의 분포 범위 크기는 기본적으로 일치한다. 예를 들어, 복수의 제2 연결패드(120)를 진열 형태로 배열할 수 있다.In this embodiment, the sizes of the distribution ranges of the second connection pads 120 in the second extension direction D2 are basically the same. For example, a plurality of second connection pads 120 may be arranged in a display form.

본 실시예에서, 제2 연결패드 그룹(G2)은 복수의 제4 연결패드(140)를 포함할 수 있다. 제2 연장 방향(D2)에서, 제2 연결패드 그룹(G2)의 복수의 제4 연결패드(140)의 분포 범위 크기는 기본적으로 일치한다. 본 실시예에서, 복수의 제4 연결패드(140)는 한 줄의 직선 형태로 배열될 수 있지만 본 고안은 여기에 국한되지 않는다. 가능한 일 실시예에서, 복수의 제4 연결패드(140)를 여러 줄의 진열 형태로 배열할 수 있다.In this embodiment, the second connection pad group G2 may include a plurality of fourth connection pads 140 . In the second extension direction D2 , the distribution range sizes of the plurality of fourth connection pads 140 of the second connection pad group G2 are basically the same. In this embodiment, the plurality of fourth connection pads 140 may be arranged in a straight line, but the present invention is not limited thereto. In one possible embodiment, a plurality of fourth connection pads 140 may be arranged in a multi-line display form.

본 실시예에서, 일 단위 분포 범위(R0) 내에서 연결패드 그룹(예컨대, 제1 연결패드 그룹(G1) 또는 제2 연결패드 그룹(G2)) 일부분의 상기 단위 분포 범위(R0)내에서의 분포 밀도는, 대응하는 연결패드의 도전 패턴이 상기 단위 분포 범위(R0)에서 차지하는 비율 범위에 의해 결정될 수 있다.In this embodiment, a portion of the connection pad group (eg, the first connection pad group G1 or the second connection pad group G2) within the unit distribution range R0 within the unit distribution range R0 The distribution density may be determined by a ratio range occupied by the conductive pattern of the corresponding connection pad in the unit distribution range R0.

본 실시예에서, 일 단위 분포 범위(R0) 내에서 복수의 제1 연결패드(110)의 분포 밀도(제1 분포 밀도로 지칭할 수 있음)는 복수의 제2 연결패드(120)의 분포 밀도(제2 분포 밀도로 지칭할 수 있음) 보다 작다. 이와 유사하게 일 단위 분포 범위(R0)내에서, 복수의 제3 연결패드(130)의 분포 밀도(제1 분포 밀도로 지칭할 수 있음)는 복수의 제2 연결패드(120)의 분포 밀도(제2 분포 밀도로 지칭할 수 있음) 보다 작다. 이렇게 하면, 칩(100)과 다른 부품 사이의 상호 접합 수율을 더 높일 수 있고 접합 실패 또는 접합 후 박리 가능성을 더 낮출 수 있다.In this embodiment, the distribution density of the plurality of first connection pads 110 (which may be referred to as a first distribution density) within the distribution range R0 in one unit is the distribution density of the plurality of second connection pads 120. (which may be referred to as the second distribution density). Similarly, within the distribution range R0 of one unit, the distribution density of the plurality of third connection pads 130 (which may be referred to as a first distribution density) is the distribution density of the plurality of second connection pads 120 ( may be referred to as the second distribution density). In this way, the mutual bonding yield between the chip 100 and other components can be further increased, and the possibility of bonding failure or peeling after bonding can be lowered.

본 실시예에서, 제2 연장 방향(D2)에서 복수의 제1 연결패드(110)의 일부는 부분적으로 중첩되지만 완전하게 중첩되지 않는다. 예를 들어, 이 중 한 제1 연결패드(115)와 이 중 또 다른 한 제1 연결패드(116)는 부분적으로 중첩되지만, 상기 이 중 한 제1 연결패드(115)와 상기 이 중 또 다른 한 제1 연결패드(116)는 완전하게 중첩되지는 않는다. 이렇게 하면, 제1 연결패드(110)와 상호 결합된 다른 부품(예컨대, 후속 기판(410)의 복수의 팬아웃 라인(470))에 대한 배치가 비교적 편리하거나 조정이 가능할 수 있다.In this embodiment, some of the plurality of first connection pads 110 partially overlap but do not completely overlap in the second extension direction D2 . For example, one of the first connection pads 115 and another one of the first connection pads 116 partially overlap, but the one of the first connection pads 115 and the other of the two One first connection pad 116 does not completely overlap. In this way, the arrangement of the first connection pad 110 and other components (eg, the plurality of fan-out lines 470 of the subsequent substrate 410) coupled to each other may be relatively convenient or adjustable.

본 실시예에서, 칩(100)의 제1 측면(S1) 또는 제2 측면(S2)에 가장 근접한 연결패드는 더미패드(dummy pad)일 수 있다. 예를 들어, 제1 연결패드(110) 중 제1 측면(S1) 또는 제2 측면(S2)에 가장 근접한 연결패드는 더미패드(119)일 수 있다. In this embodiment, a connection pad closest to the first side surface S1 or the second side surface S2 of the chip 100 may be a dummy pad. For example, among the first connection pads 110 , a connection pad closest to the first side surface S1 or the second side surface S2 may be the dummy pad 119 .

본 실시예에서, 칩(100)의 제1 측면(S1) 또는 제4 측면(S4)에 가장 근접한 연결패드는 더미패드(dummy pad)일 수 있다. 예를 들어, 제3 연결패드(130) 중 제1 측면(S1) 또는 제4 측면(S4)에 가장 근접한 연결패드는 더미패드(139)일 수 있다.In this embodiment, a connection pad closest to the first side surface S1 or the fourth side surface S4 of the chip 100 may be a dummy pad. For example, among the third connection pads 130 , a connection pad closest to the first side surface S1 or the fourth side surface S4 may be the dummy pad 139 .

일 실시예에서, 더미패드(119) 또는 더미패드(139)는 구조 상의 더미일 수 있다. 즉, 더미패드(119) 또는 더미패드(139)는 다른 도체와 연결되지 않고 격리(isolated)된 도체일 수 있다.In one embodiment, dummy pad 119 or dummy pad 139 may be a dummy on a structure. That is, the dummy pad 119 or the dummy pad 139 may be an isolated conductor that is not connected to other conductors.

일 실시예에서, 더미패드(119) 또는 더미패드(139)는 신호 상의 더미일 수 있다. 즉, 더미패드(119) 또는 더미패드(139)는 다른 능동 부품(예컨대, 칩(100) 내의 다른 능동 부품)과 전기적으로 연결되지 않을 수 있다. 예를 들어, 더미패드(119) 또는 더미패드(139)는 응용 시 접지될 수 있다.In one embodiment, dummy pad 119 or dummy pad 139 may be a dummy on a signal. That is, the dummy pad 119 or the dummy pad 139 may not be electrically connected to other active components (eg, other active components in the chip 100). For example, the dummy pad 119 or the dummy pad 139 may be grounded in application.

도 2는 본 고안의 제2 실시예에 따른 칩의 조감도를 개략적으로 나타낸다. 본 실시예의 칩(200)은 제1 실시예의 칩(100)과 유사하며, 유사한 부재는 동일한 부호로 표시되고 유사한 기능, 재질 또는 배치 방식을 가지며 설명은 생략된다.2 schematically shows a bird's eye view of a chip according to a second embodiment of the present invention. The chip 200 of this embodiment is similar to the chip 100 of the first embodiment, and similar members are denoted by the same numerals and have similar functions, materials, or arrangements, and descriptions are omitted.

도 2를 참조하면, 본 실시예에서 제1 연결패드 그룹(G1)은 복수의 제1 연결패드(210), 복수의 제2 연결패드(120) 및 복수의 제3 연결패드(230)를 포함할 수 있다.Referring to FIG. 2 , in this embodiment, the first connection pad group G1 includes a plurality of first connection pads 210, a plurality of second connection pads 120, and a plurality of third connection pads 230. can do.

본 실시예에서, 복수의 제1 연결패드(210)의 배치 방식은 상기 실시예의 복수의 제1 연결패드(110) 배치 방식과 유사하고, 및/또는 복수의 제3 연결패드(230)의 배치 방식은 상기 실시예의 복수의 제3 연결패드(130) 배치 방식과 유사하다. 예를 들어, 복수의 제2 연결패드(120)는 복수의 제1 연결패드(210) 및 복수의 제3 연결패드(230) 사이에 위치한다. 제2 연장 방향(D2)에서, 복수의 제1 연결패드(210)의 분포 범위 크기는 복수의 제2 연결패드(120)의 분포 범위 크기보다 크거나 같을 수 있다. 마찬가지로 제2 연장 방향(D2)에서, 복수의 제3 연결패드(230)의 분포 범위 크기는 복수의 제2 연결패드(120)의 분포 범위 크기보다 크거나 같을 수 있다.In this embodiment, the arrangement of the plurality of first connection pads 210 is similar to the arrangement of the plurality of first connection pads 110 in the above embodiment, and/or the arrangement of the plurality of third connection pads 230. The method is similar to the method of arranging the plurality of third connection pads 130 in the above embodiment. For example, the plurality of second connection pads 120 are positioned between the plurality of first connection pads 210 and the plurality of third connection pads 230 . In the second extension direction D2 , the size of the distribution range of the plurality of first connection pads 210 may be greater than or equal to the size of the distribution range of the plurality of second connection pads 120 . Likewise, in the second extension direction D2 , the size of the distribution range of the plurality of third connection pads 230 may be greater than or equal to the size of the distribution range of the plurality of second connection pads 120 .

본 실시예에서, 각각의 제1 연결패드(210)는 대응하는 연결패드 연장 방향에서 크기가 가장 크고, 이러한 연결패드 연장 방향은 제2 연장 방향(D2)과 다르다. 예를 들어, 제1 연결패드(210)는 직사각형 모양으로 제1 연결패드(210)의 최대 크기는 그 길이가 될 수 있다. 또한 연결패드 연장 방향과 수직이 되는 다른 일 방향에서 제1 연결패드(210)의 크기는 그 너비가 될 수 있다. 다시 예를 들면, 이 중 한 제1 연결패드(211)는 대응하는 연결패드 연장 방향(211d)을 가지고, 이 중 다른 한 제1 연결패드(212)는 대응하는 연결패드 연장 방향(212d)을 가지며, 이 중 또 다른 한 제1 연결패드(213)는 대응하는 연결패드 연장 방향(213d)을 가지고, 이 중 또 다른 한 제1 연결패드(214)는 대응하는 연결패드 연장 방향(214d)을 가지며, 연결패드 연장 방향(211d), 연결패드 연장 방향(212d), 연결패드 연장 방향(213d) 및 연결패드 연장 방향(214d)은 모두 제2 연장 방향(D2)과 평행하지 않는다.In this embodiment, each first connection pad 210 has a largest size in a corresponding connection pad extension direction, and this connection pad extension direction is different from the second extension direction D2. For example, the first connection pad 210 has a rectangular shape, and the maximum size of the first connection pad 210 may be its length. Also, the size of the first connection pad 210 in another direction perpendicular to the direction of extension of the connection pad may be its width. For example, one of the first connection pads 211 has a corresponding connection pad extension direction 211d, and the other first connection pad 212 has a corresponding connection pad extension direction 212d. Among them, another first connection pad 213 has a corresponding connection pad extension direction 213d, and another one of these first connection pads 214 has a corresponding connection pad extension direction 214d. The connection pad extension direction 211d, the connection pad extension direction 212d, the connection pad extension direction 213d, and the connection pad extension direction 214d are all not parallel to the second extension direction D2.

본 실시예에서, 복수의 연결패드 연장 방향과 제2 연장 방향(D2) 사이에 대응하는 연결패드 끼인각을 가지며, 복수의 연결패드 끼인각의 각도는 중심선(102)에서 제2 측면(S2)방향으로 점진적으로 90°에 가까워진다.In this embodiment, there is a corresponding connection pad included angle between the plurality of connection pad extension directions and the second extension direction D2, and the angle of the plurality of connection pad included angles extends from the center line 102 to the second side surface S2. progressively closer to 90°.

예를 들어, 이 중 다른 한 제1 연결패드(212)는 이 중 한 제1 연결패드(211)보다 제2 측면(S2)에 더 근접하고, 연결패드 연장 방향(211d)과 제2 연장 방향(D2) 사이에 대응하는 연결패드 끼인각(A1)을 가진다. 이 중 한 제1 연결패드(213)는 이 중 다른 한 제1 연결패드(212)보다 제2 측면(S2)에 더 근접하고, 연결패드 연장 방향(212d)과 제2 연장 방향(D2) 사이에 대응하는 연결패드 끼인각(A2)을 가진다. 이 중 또 다른 한 제1 연결패드(214)는 다른 한 제1 연결패드(213)보다 제2 측면(S2)에 더 근접하고, 연결패드 연장 방향(213d)과 제2 연장 방향(D2) 사이에 대응하는 연결패드 끼인각(A3)을 가진다. 또한 연결패드 연장 방향(214d)과 제2 연장 방향(D2) 사이에 대응하는 연결패드 끼인각(A4)을 가진다. 연결패드 끼인각(A1)의 각도는 연결패드 끼인각(A2)의 각도보다 작고, 연결패드 끼인각(A2)의 각도는 연결패드 끼인각(A3)의 각도보다 작으며, 연결패드 끼인각(A3)의 각도는 연결패드 끼인각(A4)의 각도보다 작고, 연결패드 끼인각(A4)의 각도는 90°보다 작거나 또는 기본적으로 같다.For example, one of the other first connection pads 212 is closer to the second side surface S2 than one of the first connection pads 211, and the connection pad extension direction 211d and the second extension direction (D2) has a corresponding connection pad included angle (A1). Among them, one first connection pad 213 is closer to the second side surface S2 than the other first connection pad 212, and is between the connection pad extension direction 212d and the second extension direction D2. has a connection pad included angle A2 corresponding to Among them, another first connection pad 214 is closer to the second side surface S2 than the other first connection pad 213, and is between the connection pad extension direction 213d and the second extension direction D2. It has a connection pad included angle (A3) corresponding to In addition, a corresponding connection pad included angle A4 is provided between the connection pad extension direction 214d and the second extension direction D2. The angle of the connection pad included angle A1 is smaller than the angle of the connection pad included angle A2, the angle of the connection pad included angle A2 is smaller than the angle of the connection pad included angle A3, and the angle of the connection pad included angle A3 is It is smaller than the angle of the connection pad included angle A4, and the angle of the connection pad included angle A4 is smaller than 90° or is basically equal.

본 실시예에서, 제1 연결패드(211), 제1 연결패드(212), 제1 연결패드(213) 및 제1 연결패드(214)는 각각 연결패드 연장 방향(211d), 연결패드 연장 방향(212d), 연결패드 연장 방향(213d) 및 연결패드 연장 방향(214d)에 있으며 복수의 제1 연결패드(210)의 일부는 부분적으로 중첩되고 완전하게 중첩되지 않는다. 예를 들어, 이 중 한 제1 연결패드(211)와 다른 한 제1 연결패드(211')는 부분적으로 중첩되고, 상기 한 제1 연결패드(211)와 상기 다른 한 제1 연결패드(211')는 완전하게 중첩되지는 않는다. 이 중 한 제1 연결패드(212)와 이 중 다른 한 제1 연결패드(212')는 부분적으로 중첩되고, 상기 한 제1 연결패드(212)와 상기 다른 한 제1 연결패드(212')는 완전하게 중첩되지는 않는다. 이렇게 하면 제1 연결패드(210)와 상호 결합된 다른 부품(예컨대, 후속 기판(410)의 복수의 팬아웃 라인(470))에 대한 배치가 비교적 편리하거나 조정이 가능할 수 있다In this embodiment, the first connection pad 211, the first connection pad 212, the first connection pad 213, and the first connection pad 214 are respectively connected in the direction of extension of the connection pad 211d and in the direction of extension of the connection pad. 212d, a portion of the plurality of first connection pads 210 partially overlaps and does not completely overlap in the connection pad extension direction 213d and the connection pad extension direction 214d. For example, among them, one first connection pad 211 and another first connection pad 211' partially overlap, and the one first connection pad 211 and the other first connection pad 211 ') are not completely nested. One of the first connection pads 212 and one of the other first connection pads 212' partially overlap, and the one first connection pad 212 and the other first connection pad 212' are not completely nested. In this way, the arrangement of the first connection pad 210 and other components coupled to each other (eg, the plurality of fan-out lines 470 of the subsequent board 410) may be relatively convenient or adjustable.

본 실시예에서, 제3 연결패드(230)의 배치 방식은 제1 연결패드(210)의 배치 방식과 같거나 유사할 수 있다. 예를 들어, 각각의 제3 연결패드(230)의 연결패드 연장 방향과 제2 연장 방향(D2) 사이에 대응하는 연결패드 끼인각을 가지며, 복수의 연결패드 끼인각의 각도는 중심선(102)에서 제4 측면(S4) 방향을 향해 점진적으로 90°에 가까워진다. In this embodiment, the arrangement method of the third connection pad 230 may be the same as or similar to the arrangement method of the first connection pad 210 . For example, each of the third connection pads 230 has a corresponding connection pad included angle between the connection pad extension direction and the second extension direction D2, and the angle of the plurality of connection pad included angles is different from the center line 102. 4 It gradually approaches 90° toward the side (S4) direction.

일 실시예에서, 제3 연결패드(230)의 배치 방식과 제1 연결패드(210)의 배치 방식은 칩(200)의 중심선(102)에 대응하여 미러 대칭(mirror symmetry)과 유사한 배치 방식일 수 있으나 본 고안은 이에 국한되지 않는다.In one embodiment, the arrangement method of the third connection pad 230 and the arrangement method of the first connection pad 210 may correspond to the center line 102 of the chip 200 and may be similar to mirror symmetry. However, the present invention is not limited thereto.

도 3은 본 고안의 제3 실시예에 따른 칩의 조감도를 개략적으로 나타낸다. 본 실시예의 칩(300)은 제1 실시예의 칩(100)과 유사하고, 유사한 부재는 동일한 부호로 표시되고 유사한 기능, 재질 또는 배치 방식을 가지며 설명은 생략된다.3 schematically shows a bird's eye view of a chip according to a third embodiment of the present invention. The chip 300 of this embodiment is similar to the chip 100 of the first embodiment, and similar members are denoted by the same reference numerals and have similar functions, materials, or arrangements, and explanations are omitted.

본 실시예에서, 제1 연결패드(110) 중 제1 측면(S1) 및 제2 측면(S2)에 가장 근접한 연결패드는 더미패드(119)일 수 있다. 즉, 더미패드(119)는 칩(300)의 한 모서리에 가장 근접한 연결패드일 수 있다. 본 실시예에서, 더미패드(119)의 개수는 복수일 수 있다.In this embodiment, among the first connection pads 110 , a connection pad closest to the first side surface S1 and the second side surface S2 may be the dummy pad 119 . That is, the dummy pad 119 may be a connection pad closest to one corner of the chip 300 . In this embodiment, the number of dummy pads 119 may be plural.

본 실시예에서, 제3 연결패드(130) 중 제1 측면(S1) 및 제4 측면(S4)에 가장 근접한 연결패드는 더미패드(139)일 수 있다. 즉, 더미패드(139)는 칩(300)의 한 모서리에 가장 근접한 연결패드일 수 있다. 본 실시예에서, 더미패드(139)의 개수는 복수일 수 있다.In this embodiment, among the third connection pads 130 , a connection pad closest to the first side surface S1 and the fourth side surface S4 may be the dummy pad 139 . That is, the dummy pad 139 may be a connection pad closest to one corner of the chip 300 . In this embodiment, the number of dummy pads 139 may be plural.

도 4A는 본 고안의 일 실시예에 따른 디스플레이 패널의 조감도를 개략적으로 나타낸다. 도 4B는 본 고안의 일 실시예에 따른 디스플레이 패널 일부의 조감도를 개략적으로 나타낸다. 도 4C는 본 고안의 일 실시예에 따른 디스플레이 패널의 일부 회로를 개략적으로 나타낸다. 예를 들어, 도 4B는 도 4A의 영역(R1)에 해당하는 부분을 확대하여 나타낸 것이다.4A schematically shows a bird's eye view of a display panel according to an embodiment of the present invention. 4B schematically shows a bird's eye view of a portion of a display panel according to an embodiment of the present invention. 4C schematically shows some circuits of a display panel according to an embodiment of the present invention. For example, FIG. 4B is an enlarged view of a portion corresponding to region R1 of FIG. 4A.

도 4A 내지 도 4C를 참조하면, 디스플레이 패널(400)은 기판(410), 복수의 디스플레이 유닛(460), 복수의 팬아웃 라인(470) 및 칩(100)을 포함한다. 기판(410)은 디스플레이 영역(416)과 비디스플레이 영역(411)을 구비한다. 디스플레이 유닛(460)은 기판(410)의 디스플레이 영역(416)에 배치된다. 팬아웃 라인(470)은 디스플레이 영역(416)에서 비디스플레이 영역(411)으로 연장된다. 칩(100)은 기판(410)의 비디스플레이 영역(411)에 배치된다. 디스플레이 유닛(460)은 팬아웃 라인(470) 중 적어도 일부를 통해 칩(100)의 제1 연결패드 그룹(G1)의 적어도 일부에 전기적으로 연결된다.Referring to FIGS. 4A to 4C , a display panel 400 includes a substrate 410 , a plurality of display units 460 , a plurality of fan-out lines 470 and a chip 100 . The substrate 410 includes a display area 416 and a non-display area 411 . The display unit 460 is disposed on the display area 416 of the substrate 410 . The fan-out line 470 extends from the display area 416 to the non-display area 411 . The chip 100 is disposed in the non-display area 411 of the substrate 410 . The display unit 460 is electrically connected to at least a portion of the first connection pad group G1 of the chip 100 through at least a portion of the fan-out line 470 .

본 실시예에서, 디스플레이 패널(400)에 포함된 칩은 제1 실시예의 칩(100)을 예로 들었지만 본 고안이 여기에 국한되지 않음을 주의할 필요가 있다. 설명하지 않은 다른 실시예에서 디스플레이 패널(400)에 포함된 칩은 칩(100)과 유사한 칩(예컨대, 제2 실시예의 칩(200) 또는 제3 실시예의 칩(300)과 동일하거나 유사한)일 수 있다.In this embodiment, the chip included in the display panel 400 is the chip 100 of the first embodiment as an example, but it should be noted that the present invention is not limited thereto. In another embodiment not described, the chip included in the display panel 400 may be a chip similar to the chip 100 (eg, the same as or similar to the chip 200 of the second embodiment or the chip 300 of the third embodiment). can

본 실시예에서, 디스플레이 유닛(460)은 디스플레이 패널(400)의 설계의 요구 사항에 따라 조정될 수 있다. 예를 들어, 디스플레이 패널(400)이 발광다이오드 디스플레이 패널일 경우 디스플레이 유닛(460)은 대응하는 발광다이오드 소자 및 상기 발광다이오드 소자를 구동하는 트랜지스터를 포함할 수 있다. 예를 들어, 디스플레이 패널(400)이 액정 디스플레이 패널일 경우 디스플레이 유닛(460)은 액정을 전환시키는 전극과 상기 전극을 구동하는 트랜지스터를 포함할 수 있다.In this embodiment, the display unit 460 can be adjusted according to the design requirements of the display panel 400 . For example, when the display panel 400 is a light emitting diode display panel, the display unit 460 may include a corresponding light emitting diode element and a transistor driving the light emitting diode element. For example, when the display panel 400 is a liquid crystal display panel, the display unit 460 may include an electrode for converting liquid crystal and a transistor for driving the electrode.

본 실시예에서, 디스플레이 유닛(460)은 대응하는 팬아웃 라인(470)과 제1 연결패드 그룹(G1) 중 대응하는 연결패드(예컨대, 대응하는 제1 연결패드(110), 대응하는 제2 연결패드(120) 또는 대응하는 제3 연결패드(130))를 통해 칩(100)의 대응하는 구동 소자(108)에 전기적으로 연결될 수 있다.In this embodiment, the display unit 460 includes a corresponding fan-out line 470 and a corresponding connection pad among the first connection pad group G1 (eg, a corresponding first connection pad 110, a corresponding second connection pad 110). It may be electrically connected to the corresponding driving element 108 of the chip 100 through the connection pad 120 or the corresponding third connection pad 130 .

본 실시예에서, 칩(100)의 복수의 제1 연결패드(110) 및/또는 복수의 제3 연결패드(130)의 분포 방식을 통해 레이아웃 설계에서 디스플레이 패널(400)의 팬아웃 라인(470)을 덜 제한할 수 있다. 즉, 레이아웃 설계에서 팬아웃 라인(470)의 유연성을 높일 수 있다.In this embodiment, the fan-out line 470 of the display panel 400 in the layout design through the distribution method of the plurality of first connection pads 110 and/or the plurality of third connection pads 130 of the chip 100. ) can be less restricted. That is, the flexibility of the fan-out line 470 can be increased in layout design.

본 실시예에서, 칩(100)은 예를 들어 플립 칩 본딩(flip-chip bonding) 방식을 통해 기판(410)의 비디스플레이 영역(411)에 배치될 수 있다.In this embodiment, the chip 100 may be disposed on the non-display area 411 of the substrate 410 through, for example, a flip-chip bonding method.

일 실시예에서, 칩(100)의 연결패드(예컨대, 제1 연결패드(110), 제2 연결패드(120) 또는 제3 연결패드(130)) 및 대응하는 팬아웃 라인(470)은 대응하는 도전성 연결 부재(예컨대, 납볼)를 구비할 수 있다.In one embodiment, the connection pads of the chip 100 (eg, the first connection pad 110, the second connection pad 120, or the third connection pad 130) and the corresponding fan-out lines 470 are It may be provided with a conductive connecting member (eg, a lead ball).

일 실시예에서, 칩(100)은 예를 들어 디스플레이 드라이버 IC(display driver IC, DDIC)를 포함한다.In one embodiment, chip 100 includes, for example, a display driver IC (DDIC).

일 실시예에서, 디스플레이 패널(400)은 터치 디스플레이 패널일 수 있고 칩(100)은 예를 들어 터치 감지 및 디스플레이 통합 IC(sensing touch display integration IC, STDI IC) 또는 터치 디스플레이 드라이버 통합 IC(touch with display driver integration IC, TDDI IC)를 포함한다. 또한 디스플레이 패널(400)의 디스플레이 영역(416) 내의 터치 감지 소자는 대응하는 팬아웃 라인(470)과 제1 연결패드 그룹(G1) 중 대응하는 연결패드(예컨대, 제1 연결패드(110), 제2 연결패드(120) 또는 제3 연결패드(130))를 통해 칩(100)에 전기적으로 연결될 수 있다.In one embodiment, the display panel 400 may be a touch display panel and the chip 100 may be, for example, a touch sensing and display integration IC (STDI IC) or a touch display driver integrated IC (touch with display driver integration IC, TDDI IC). In addition, the touch sensing element in the display area 416 of the display panel 400 corresponds to a corresponding fan-out line 470 and a corresponding connection pad (eg, the first connection pad 110) among the first connection pad group G1. It may be electrically connected to the chip 100 through the second connection pad 120 or the third connection pad 130 .

본 실시예에서, 더미패드(119)는 팬아웃 라인(479)(즉, 팬아웃 라인(470) 중 하나)에 전기적으로 연결될 수 있고, 더미패드(119)는 모든 복수의 디스플레이 유닛(460)과 전기적으로 연결되지 않을 수 있다.In this embodiment, the dummy pad 119 may be electrically connected to a fanout line 479 (ie, one of the fanout lines 470), and the dummy pad 119 may be connected to all of the plurality of display units 460. may not be electrically connected to

본 실시예에서, 더미패드(119)는 접지될 수 있다.In this embodiment, the dummy pad 119 may be grounded.

본 실시예에서, 칩(100)의 제4 연결패드(140)는 다른 적절한 전자 부품(480)(예컨대, 연성 인쇄 회로 기판(flexible printed circuit board, FPC board))에 전기적으로 연결될 수 있으나 본 고안은 여기에 국한되지 않는다.In this embodiment, the fourth connection pad 140 of the chip 100 may be electrically connected to another suitable electronic component 480 (eg, a flexible printed circuit board (FPC board)), but the present invention is not limited here.

따라서 본 고안은 칩의 제1 연결패드 그룹의 분포 방식으로 칩에 힘을 가하여 칩의 제1 연결패드 그룹과 다른 부품을 서로 결합할 때, 상기 힘을 비교적 균일하게 하거나 완화시킬 수 있다. 또는 제1 연결패드 그룹과 다른 부품을 서로 결합한 후 그 사이에 갖는 접합력을 비교적 균일하게 하거나 완화시킬 수 있다. 이를 통해 칩과 다른 부품간 상호 접합 수율을 높일 수 있고 접합 실패(failed bonding) 또는 접합 후 박리(peeling after bonding) 가능성을 낮출 수 있다. 따라서 상기 칩을 구비한 디스플레이 패널은 칩과 팬아웃 라인 사이의 접합 수율 또는 접합 품질이 비교적 우수하다. 또한 칩의 복수의 제1 연결패드 분포 방식을 통해, 레이아웃 설계에서 디스플레이 패널의 팬아웃 라인을 덜 제한할 수 있다. 즉, 레이아웃 설계에서 팬아웃 라인의 유연성을 높일 수 있다.Therefore, according to the present invention, when a force is applied to the chip in a distribution manner of the first connection pad group of the chip to couple the first connection pad group of the chip and other components, the force can be relatively uniform or alleviated. Alternatively, after the first connection pad group and other components are coupled to each other, bonding force between them may be relatively uniform or alleviated. Through this, the mutual bonding yield between the chip and other parts can be increased and the possibility of failed bonding or peeling after bonding can be reduced. Accordingly, the display panel including the chip has a relatively excellent bonding yield or bonding quality between the chip and the fan-out line. In addition, the fan-out line of the display panel can be less restricted in the layout design through the distribution method of the plurality of first connection pads of the chip. That is, the flexibility of fan-out lines can be increased in layout design.

100, 200, 300: 칩
S1: 제1 측면
S2: 제2 측면
S3: 제3 측면
S4: 제4 측면
101: 활성면
102: 중심선
108: 구동 소자
D1: 제1 연장 방향
D2: 제2 연장 방향
G1: 제1 연결패드 그룹
G2: 제2 연결패드 그룹
110, 115, 116, 210, 211, 211', 212, 212', 213, 214: 제1 연결패드
119, 139: 더미패드
211d, 212d, 213d, 214d: 연결패드 연장 방향
A1, A2, A3, A4: 연결패드 끼인각
120: 제2 연결패드
130, 230: 제3 연결패드
140: 제4 연결패드
R0: 단위 분포 범위
R1: 영역
400: 디스플레이 패널
410: 기판
411: 비디스플레이 영역
416: 디스플레이 영역
460: 디스플레이 유닛
470, 479: 팬아웃 라인
480: 전자 부품100, 200, 300: chips
S1: first aspect
S2: Second aspect
S3: Third aspect
S4: Fourth aspect
101: active side
102: center line
108: drive element
D1: first extension direction
D2: second extension direction
G1: first connection pad group
G2: second connection pad group
110, 115, 116, 210, 211, 211', 212, 212', 213, 214: first connection pad
119, 139: dummy pad
211d, 212d, 213d, 214d: connection pad extension direction
A1, A2, A3, A4: Include angle of connection pad
120: second connection pad
130, 230: third connection pad
140: fourth connection pad
R0: unit distribution range
R1: area
400: display panel
410: substrate
411: non-display area
416: display area
460: display unit
470, 479: fanout line
480: electronic components

Claims (10)

제1 측면 및 상기 제1 측면에 연결되는 제2 측면을 구비하는 칩에 있어서,
상기 제1 측면이 제1 연장 방향을 갖고 상기 제2 측면이 제2 연장 방향을 가지며, 상기 제1 연장 방향이 상기 제2 연장 방향과 다르고 상기 칩은,
상기 제1 연장 방향을 따라 분포하는 제1 연결패드 그룹으로서, 상기 제1 연결 패드 그룹은 복수의 제1 연결 패드 및 복수의 제2 연결 패드를 가지고, 상기 복수의 제1 연결 패드는 상기 칩의 중심선과 중첩되지 않는 제1 분포 범위를 가지며, 상기 복수의 제2 연결 패드는 상기 칩의 상기 중심선과 중첩되는 제2 분포 범위를 가지고, 상기 제2 연장 방향에서, 상기 제1 분포 범위의 최대 크기는 상기 제2 분포 범위의 최대 크기보다 큰, 상기 제1 연결패드 그룹; 및
상기 제1 연장 방향을 따라 분포하는 제2 연결패드 그룹으로서, 상기 제2 연결 패드 그룹과 상기 제1 측면 사이의 거리는 상기 제1 연결 패드 그룹과 상기 제1 측면 사이의 거리보다 큰, 상기 제2 연결패드 그룹을 포함하며,
단위 분포 범위 내에서, 상기 제2 복수의 연결 패드는 제2 분포 밀도를 가지고, 상기 제1 복수의 연결 패드는 제1 분포 밀도를 가지며, 상기 제1 분포 밀도는 상기 제2 분포 밀도보다 작고,
상기 제2 연장 방향에서, 상기 복수의 제1 연결 패드 중 2개의 인접한 제1 연결 패드 사이의 거리는 상기 복수의 제2 연결 패드 중 2개의 인접한 제2 연결 패드 사이의 거리보다 큰, 칩.
A chip having a first side and a second side connected to the first side,
wherein the first side surface has a first extension direction and the second side surface has a second extension direction, the first extension direction being different from the second extension direction, and the chip comprising:
A first connection pad group distributed along the first extension direction, wherein the first connection pad group has a plurality of first connection pads and a plurality of second connection pads, the plurality of first connection pads of the chip a first distribution range not overlapping a center line, the plurality of second connection pads having a second distribution range overlapping the center line of the chip, and a maximum size of the first distribution range in the second extension direction; is larger than the maximum size of the second distribution range, the first connection pad group; and
A second connection pad group distributed along the first extension direction, wherein a distance between the second connection pad group and the first side surface is greater than a distance between the first connection pad group and the first side surface. Includes a group of connection pads,
Within the unit distribution range, the second plurality of connection pads have a second distribution density, the first plurality of connection pads have a first distribution density, and the first distribution density is smaller than the second distribution density;
in the second extension direction, a distance between two adjacent first connection pads of the plurality of first connection pads is greater than a distance between two adjacent second connection pads of the plurality of second connection pads.
 청구항 1에 있어서,
상기 제1 연장 방향은 상기 제2 연장 방향과 수직인, 칩.
The method of claim 1,
wherein the first direction of extension is perpendicular to the second direction of extension.
 청구항 1에 있어서,
상기 제2 연장 방향에서의 상기 제2 연결패드 그룹의 분포 범위는 일치하는, 칩.
The method of claim 1,
and distribution ranges of the second connection pad group in the second extension direction coincide.
 삭제delete 청구항 1에 있어서,
상기 제1 연결패드 그룹은 복수의 제1 연결패드를 포함하고 상기 제2 연장 방향에서 일부 상기 복수의 제1 연결패드가 부분적으로 중첩되고 완전하게 중첩되지 않는, 칩.
The method of claim 1,
wherein the first connection pad group includes a plurality of first connection pads, and in the second extending direction, some of the plurality of first connection pads partially overlap and do not completely overlap.
 청구항 1에 있어서,
상기 제1 연결패드 그룹은 복수의 제1 연결패드를 포함하고 각각의 상기 복수의 제1 연결패드가 대응하는 연결패드 연장 방향에서 최대 크기를 가지며, 상기 복수의 제1 연결패드의 상기 복수의 연결패드 연장 방향은 상기 제2 연장 방향과 다른, 칩.
The method of claim 1,
The first connection pad group includes a plurality of first connection pads, each of the plurality of first connection pads has a maximum size in a corresponding connection pad extension direction, and the plurality of connections of the plurality of first connection pads wherein the pad extension direction is different from the second extension direction.
 청구항 6에 있어서,
각각의 상기 복수의 연결패드 연장 방향과 상기 제2 연장 방향 사이에 대응하는 연결패드 끼인각이 있으며, 상기 복수의 연결패드 끼인각의 각도는 상기 중심선에서 상기 제2 측면을 향해 점진적으로 90°에 가까워지는, 칩.
The method of claim 6,
There is a corresponding connection pad included angle between each of the plurality of connection pad extension directions and the second extension direction, and the angle of the plurality of connection pad included angles gradually approaches 90° from the center line toward the second side surface. , chips.
 디스플레이 패널에 있어서,
청구항 1 내지 청구항 3 및 청구항 5 내지 청구항 7 중 어느 한 항에 따른 칩;
디스플레이 영역과 비디스플레이 영역을 구비하는 기판;
상기 기판의 상기 디스플레이 영역에 배치되는 복수의 디스플레이 유닛; 및
상기 디스플레이 영역에서 상기 비디스플레이 영역으로 연장되는 복수의 팬아웃 라인을 포함하며,
상기 칩은 상기 기판의 상기 비디스플레이 영역에 배치되고, 상기 복수의 디스플레이 유닛이 상기 복수의 팬아웃 라인 중 적어도 일부를 통해 상기 칩의 상기 제1 연결패드 그룹의 적어도 일부에 전기적으로 연결되는, 디스플레이 패널.
In the display panel,
The chip according to any one of claims 1 to 3 and claims 5 to 7;
a substrate having a display area and a non-display area;
a plurality of display units disposed in the display area of the substrate; and
a plurality of fan-out lines extending from the display area to the non-display area;
wherein the chip is disposed in the non-display area of the substrate, and the plurality of display units are electrically connected to at least a portion of the first connection pad group of the chip through at least a portion of the plurality of fan-out lines. panel.
 청구항 8에 있어서,
상기 칩의 상기 제1 연결패드 그룹은 적어도 하나의 더미패드를 포함하고, 상기 적어도 하나의 더미패드는 상기 칩의 상기 제1 측면 또는 상기 제2 측면에 가장 가까운 연결패드이며, 상기 적어도 하나의 더미패드는 적어도 하나의 상기 복수의 팬아웃 라인과 전기적으로 연결되고, 상기 적어도 하나의 더미패드는 모든 상기 복수의 디스플레이 유닛과 전기적으로 연결되지 않는, 디스플레이 패널.
The method of claim 8,
The first connection pad group of the chip includes at least one dummy pad, the at least one dummy pad is a connection pad closest to the first or second side of the chip, wherein a pad is electrically connected to at least one of the plurality of fan-out lines, and wherein the at least one dummy pad is not electrically connected to all of the plurality of display units.
 청구항 9에 있어서,
상기 적어도 하나의 더미패드는 접지되는, 디스플레이 패널.The method of claim 9,
Wherein the at least one dummy pad is grounded.
KR2020200004753U 2020-08-31 2020-12-23 Chip and display panel KR200496376Y1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109211346 2020-08-31
TW109211346U TWM605386U (en) 2020-08-31 2020-08-31 Chip and display panel

Publications (2)

Publication Number Publication Date
KR20220000573U KR20220000573U (en) 2022-03-08
KR200496376Y1 true KR200496376Y1 (en) 2023-01-13

Family

ID=74670415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020200004753U KR200496376Y1 (en) 2020-08-31 2020-12-23 Chip and display panel

Country Status (2)

Country Link
KR (1) KR200496376Y1 (en)
TW (1) TWM605386U (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI812326B (en) * 2022-02-14 2023-08-11 瑞鼎科技股份有限公司 Touch and display driver integration ( tddi) integrated circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11344720A (en) * 1998-06-01 1999-12-14 Casio Comput Co Ltd Connecting structure of flexible connector
KR101051013B1 (en) * 2003-12-16 2011-07-21 삼성전자주식회사 Driving chip and display device having same
KR102505862B1 (en) * 2018-05-15 2023-03-07 삼성디스플레이 주식회사 Display panel and display device including the same

Also Published As

Publication number Publication date
KR20220000573U (en) 2022-03-08
TWM605386U (en) 2020-12-11

Similar Documents

Publication Publication Date Title
CN106066558B (en) Connection substrate and display device
US8537091B2 (en) Flat panel display
JPH0992986A (en) Printed wiring board, flat panel display printed wiring board for driving circuit and flat panel display device
US20090032921A1 (en) Printed wiring board structure and electronic apparatus
US20090153790A1 (en) Liquid crystal display device
CN108831299B (en) Display panel, display module and electronic device
US11740668B2 (en) Electronic device
CN112669750B (en) Array substrate, driving chip and display device
KR200496376Y1 (en) Chip and display panel
CN107808863B (en) Array substrate and display panel
CN112867244A (en) Display panel and display device
TW201806109A (en) Semiconductor device, display panel assembly, semiconductor structure
KR20210150649A (en) Display device
CN213092080U (en) Chip and display panel
CN217822793U (en) Electronic device
WO2023019824A1 (en) Substrate and packaging structure thereof
US20220132667A1 (en) Electronic device
CN107871758B (en) Display device
CN111062178B (en) electronic device
US10692815B2 (en) Chip on glass package assembly
CN111913602B (en) Display touch control driving chip
JP4450414B2 (en) Electronic component, display driving driver and display device
US20230269978A1 (en) Display apparatus and method of manufacturing the same
CN113504848B (en) Flexible circuit board, touch display module, driving method of touch display module and display device
CN113260148B (en) Electronic device with a detachable cover

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment