KR200427332Y1 - Chip assembling structure and receiving base - Google Patents

Chip assembling structure and receiving base Download PDF

Info

Publication number
KR200427332Y1
KR200427332Y1 KR2020060021604U KR20060021604U KR200427332Y1 KR 200427332 Y1 KR200427332 Y1 KR 200427332Y1 KR 2020060021604 U KR2020060021604 U KR 2020060021604U KR 20060021604 U KR20060021604 U KR 20060021604U KR 200427332 Y1 KR200427332 Y1 KR 200427332Y1
Authority
KR
South Korea
Prior art keywords
chip
mounting
mounting table
contact
mounting structure
Prior art date
Application number
KR2020060021604U
Other languages
Korean (ko)
Inventor
리엔 제프레이
Original Assignee
옵티멈 케어 인터내셔널 테크 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 옵티멈 케어 인터내셔널 테크 인코포레이티드 filed Critical 옵티멈 케어 인터내셔널 테크 인코포레이티드
Priority to KR2020060021604U priority Critical patent/KR200427332Y1/en
Application granted granted Critical
Publication of KR200427332Y1 publication Critical patent/KR200427332Y1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process

Abstract

본 고안은 칩의 탑재구조 및 탑재대에 관한 것으로, 다수의 접점과 반도체 회로 부품이 설치된 반도체 칩과 임의로 조립 혹은 분리할 수 있는 탑재대로 칩 탑재구조를 구성하는 것이다. 또한 상기 탑재대는 일체 혹은 조립성형되는 절연체로 이 절연체에는 적어도 하나의 탑재면을 가지며, 상기 탑재면에는 다수의 칩 접점에 상응되는 리드프레임이 각 접촉단에 설치되고, 각 리드프레임은 탑재대에까지 연장되어 납땜단(혹은 삽입단)을 형성하며, 이로써 반도체 칩과 임의로 조립 혹은 분리가 가능한 응용상태를 구성하게 된다.The present invention relates to a mounting structure and a mounting table of a chip, and constitutes a chip mounting structure as a mounting table that can be arbitrarily assembled or separated from a semiconductor chip provided with a plurality of contacts and semiconductor circuit components. In addition, the mounting table is an insulator that is integrally formed or assembled, and the insulator has at least one mounting surface. A lead frame corresponding to a plurality of chip contacts is installed at each contact end, and each lead frame is mounted to the mounting table. It extends to form a soldering end (or insertion end), which constitutes an application state that can be arbitrarily assembled or separated from a semiconductor chip.

칩, 탑재(패키징), 탑재대, 리드프레임, 오목홈 Chip, Mounting (Packaging), Mounting Base, Leadframe, Concave Groove

Description

칩 탑재구조 및 탑재대{Chip assembling structure and receiving base}Chip assembling structure and receiving base

도 1은 종래의 칩 패키징 구조를 도시한 단면도1 is a cross-sectional view showing a conventional chip packaging structure

도 2는 본 고안의 제 1실시예를 도시한 구성도2 is a block diagram showing a first embodiment of the present invention

도 3은 도 2의 조립도3 is an assembly view of FIG.

도 4는 본 고안의 제 2실시예를 도시한 구성도4 is a configuration diagram showing a second embodiment of the present invention

도 5는 본 고안의 제 3실시예를 도시한 구성도5 is a configuration diagram showing a third embodiment of the present invention

도 6,7,8은 본 고안의 리드프레임에 납땜단을 실시하는 구성단면도6, 7, 8 is a cross-sectional view of the soldering stage to the lead frame of the subject innovation

도 9는 본 고안의 제 4실시예를 도시한 구성도9 is a configuration diagram showing a fourth embodiment of the present invention

도 10은 본 고안의 제 5실시예를 도시한 구성도10 is a configuration diagram showing a fifth embodiment of the present invention

〈도면의 주요 부분에 대한 부호설명〉<Code Description of Main Parts of Drawing>

1：칩 11：접점1: chip 11: contact

2：탑재대 21：탑재면2: Mounting stand 21: Mounting surface

22：리드프레임 221：접촉단22: lead frame 221: contact end

222：납땜단 23： 주석볼222: soldering edge 23: tin ball

23：오목홈 24：받침대23 ： recessed groove 24 ： support

본 고안은 칩 탑재구조 및 탑재대에 관한 것으로, 특히 DRAM, SRAM, SDRAM, Flish ROM, DDR 혹은 Rambus등 메모리 칩, 마이크로 처리기, 논리성 혹은 RF 칩 등에 광범위하게 사용되는 칩 탑재구조 및 탑재대에 관한 것이다.The present invention relates to a chip mounting structure and a mounting table, and more particularly to a chip mounting structure and mounting table widely used in memory chips such as DRAM, SRAM, SDRAM, Flish ROM, DDR or Rambus, microprocessor, logic or RF chip. will be.

전통적으로 원형 칩을 잘라 완성하는 반도체 칩은 그 선정면에 다수의 납땜점과 반도체회로 부품이 설치되는데, 이 칩을 구체적으로 회로판 등 전도성 설비에 응용하려고 할 때, 반드시 하나의 밀봉포장(패키징) 구조과정을 거쳐야 한다.Traditionally, a semiconductor chip that cuts and completes a circular chip has a plurality of soldering points and semiconductor circuit components installed on the selected surface thereof. When the chip is specifically applied to a conductive facility such as a circuit board, it must be one sealed package (packing). You have to go through a rescue process.

도 1를 참고하면, 단일 칩(10)의 다수 납땜점(101) 면에는 바깥을 향한 전도성의 다수개의 리드프레임(20)이 설치되는데, 상기 리드프레임(20)의 일단과 납땜점(101)간에 금속도선(30)이 연결되어 이로써 수지봉지재(40)가 칩(10)과 리드프레임(20)의 일단을 밀봉포장하게 되며, 각 리드프레임(20)의 타단을 수지봉지재(30)의 외측에 보류하여 회로판 등 기타 전도성 장치에 납땜으로 봉해지는 데 응용된다.Referring to FIG. 1, a plurality of lead frames 20 having a conductive direction facing outwards are installed on the surface of a plurality of soldering points 101 of a single chip 10, one end of the lead frame 20 and the soldering points 101. The metal wire 30 is connected between the resin encapsulation member 40 and thus seals and wraps one end of the chip 10 and the lead frame 20, and the other end of each lead frame 20 is encapsulated. It is applied to hold on the outside of and sealed by soldering to other conductive devices such as circuit boards.

이상으로 종래의 칩이 회로판 등 기타 전도성 장치에 응용되기 전에 반드시복잡한 밀봉포장 과정을 거쳐야 됨을 알 수 있으며, 정밀하고도 값비싼 기계와 모듈설비 등을 동원해 밀봉포장을 진행해야 함을 알 수 있다. It can be seen that the conventional chip must be subjected to a complex sealing and packaging process before the conventional chip is applied to other conductive devices such as a circuit board, and the sealing and packaging must be carried out using precision and expensive machines and module facilities.

때문에 그 제조과정과 사용원가를 효과적으로 감소시킬 수 없으며, 또한 칩의 응용범위가 제한을 받게 된다. 예를 들어 임의로 칩을 교환하는 것으로 확충 혹은 변경하는 효과를 얻지 못하며, 혹은 칩을 임의로 각기 다른 회로 납땜점(예를 들어 회로판의 납땜점)에 대응시킬 수 없고, 심지어 교환이 안 되는 칩 하나 때문 에 반드시 전체 회로판을 폐기해야하는 경우도 있다. 이렇듯 종래의 전통적인 밀봉 포장구조는 비합리적인 것이 사실이다.Therefore, the manufacturing process and the cost of use can not be effectively reduced, and the application range of the chip is limited. For example, it is not possible to expand or change the chips by changing chips arbitrarily, or because the chips cannot be arbitrarily matched to different circuit soldering points (for example, soldering points on a circuit board), and even one chip cannot be replaced. In some cases, the entire circuit board must be discarded. As such, it is true that conventional conventional sealed packaging structures are unreasonable.

본 고안의 주요 목적은 칩 탑재구조 밑 탑재대로서, 특히 탑재대와 칩으로 구성된 탑재구조의 새로운 설계를 통해 밀봉포장 과정과 설비를 생략하고 제조와 사용원가를 낮추며, 동시에 탄성적인 칩 교환으로 탑재대 응용의 범위를 넓히는 데 있다.The main purpose of the present invention is the mounting table under the chip mounting structure. In particular, the new design of the mounting structure consisting of the mounting table and the chip eliminates the sealing packaging process and equipment, lowers the manufacturing and use costs, and simultaneously mounts the elastic chip exchange. To broaden the scope of the application.

상술한 목적에 의해 본 고안은 다수의 접점과 반도체회로 부품이 설치된 반도체 칩과 탑재대로 구성된 칩 탑재구조로써, 상기 탑재대는 일체 혹은 조립성형된 절연체이며, 이 절연체에는 적어도 하나의 완전히 개방 혹은 임의로 개방이 가능한 탑재면을 가지고 있으며, 이 탑재면에는 다수의 칩 접점에 대응되는 리드프레임의 각 접촉단이 설치되고, 동시에 각 리드프레임에는 납땜단(혹은 삽입단)을 형성하며, 이로써 칩과 함께 임의로 조립 혹은 분리가 가능한 탄성적인 응용상태를 가지게 되고 따라서 고원가의 밀봉포장 제작과정에서 벗어날 수 있다.By the above-described object, the present invention is a chip mounting structure consisting of a semiconductor chip and a mounting table provided with a plurality of contacts and semiconductor circuit components, wherein the mounting table is an integral or assembled insulator, and at least one fully open or arbitrarily open to the insulator. This mounting surface has a mounting surface, and each contact end of a lead frame corresponding to a plurality of chip contacts is provided on the mounting surface, and at the same time, a solder end (or insertion end) is formed on each lead frame, thereby arbitrarily with the chip. It has an elastic application state that can be assembled or dismounted, and thus can be avoided in the manufacturing process of highland seal packaging.

도면과 실시예를 통해 본 고안의 구조특징과 기타 작용, 목적을 상세하게 설명하면 다음과 같다.Referring to the structural features and other operations, the purpose of the present invention in detail through the drawings and examples are as follows.

도 2를 참고하면, 본 고안의「칩 탑재구조 및 탑재대」의 구성은 각종 칩에 광범위하게 응용되며, 상기 칩의 탑재구조 및 탑재대의 구조설계는 칩(1)과 탑재대(2)로 구성된다. Referring to Figure 2, the configuration of the "chip mounting structure and mounting table" of the present invention is widely applied to various chips, the structure of the chip mounting structure and the mounting table of the chip (1) and the mounting table (2) It is composed.

상기 칩(1)은 실리콘, 비화갈륨 및 기타 반도체 재료로 분할 성형된 칩이며, 그 면에 다수의 접점(11)과 반도체회로 부품(도면에는 미표시)이 설치되는데, 구체적인 실시에서 DRAM, SRAM, SDRAM, Flish ROM, DDR 혹은 Rambus 등 메모리 칩, 마이크로 처리기, 논리성 혹은 RF 칩 등 제한을 받지 않는다.The chip 1 is a chip partially formed of silicon, gallium arsenide, and other semiconductor materials, and a plurality of contacts 11 and semiconductor circuit components (not shown) are provided on the surface thereof. Memory chips such as SDRAM, Flish ROM, DDR or Rambus, microprocessors, logic or RF chips are not restricted.

탑재대(2)는 일체 혹은 조립성형된 절연체로, 이 절연체의 소정부에 완전히 개방 혹은 임의로 개방이 가능한 탑재면(21)을 설치해 칩(1)을 장착하고, 상기 탑재면(21)에 다수의 칩에 대응되는 접점(11)의 도전성 리드프레임(22)의 각 접촉단(221)을 설치하고, 각 리드프레임(22)에 납땜단(222)(혹은 삽입단)을 형성케하여, 이로써 도 3에서 예시하는 대로 임의로 특정 칩(1)을 선택하여 탑재대(2)의 탑재면(21)에 설치하고, 이 칩(1)의 다수 접점(11)과 탑재면(21)의 각 리드프레임(22)의 접촉단(221)이 서로 도통하게 하면 본 고안이 탄성적으로 응용되며 밀봉포장의 제작과정을 생략할 수 있는 칩 탑재구조가 구성된다.The mounting table 2 is an insulator which is integrally formed or assembled. The mounting surface 21 that can be completely opened or arbitrarily opened at a predetermined portion of the insulator is installed to mount the chip 1, and a plurality of mounting surfaces 21 are mounted on the mounting surface 21. Each contact end 221 of the conductive lead frame 22 of the contact 11 corresponding to the chip of the chip is provided, and a solder end 222 (or an insertion end) is formed in each lead frame 22, whereby As illustrated in FIG. 3, a specific chip 1 is arbitrarily selected and mounted on the mounting surface 21 of the mounting table 2, and each lead of the plurality of contacts 11 and the mounting surface 21 of the chip 1 is mounted. When the contact ends 221 of the frame 22 are connected to each other, the present invention is elastically applied, and a chip mounting structure capable of omitting the manufacturing process of the sealing packaging is configured.

본 고안에서 서술하는 탑재대(2)의 완전 개방 혹은 임의로 개방이 가능한 탑재면(21)의 형태는, 구체적인 제 1실시예에서는 탑재대(2)에 오목홈(23)을 형성하고, 다시 상기 오목홈(23)의 바닥면을 탑재면(21)으로 삼고, 다수의 리드프레임(22)의 접촉단(221)을 병렬로 설치하여, 이로써 칩(1)과 조립구성하며(도 2와 3에서 도시), 또한 제 2실시예에서는 탑재대(2)를 받침대(24)에 설치하고, 탑재대(2)의 표면을 탑재면(21)으로 삼고, 다수의 리드프레임(22)의 접촉단(221)을 배치하여 칩(1)과 조립구성할 수도 있다(도 4에서 도시).The form of the mounting surface 21 which can fully open or arbitrarily open the mounting table 2 described in this invention forms the recessed groove 23 in the mounting table 2 in the specific 1st Example, and again The bottom surface of the concave groove 23 is used as the mounting surface 21, and the contact ends 221 of the plurality of lead frames 22 are installed in parallel, thereby assembling with the chip 1 (FIGS. 2 and 3). In the second embodiment, the mounting table 2 is mounted on the pedestal 24, the surface of the mounting table 2 is used as the mounting surface 21, and the contact ends of the plurality of lead frames 22 are shown. 221 may be arranged and assembled with the chip 1 (shown in FIG. 4).

또한 제 3실시예에서는 직접 탑재대(2)의 상면을 평면으로 형성하여 이를 탑 재면(21)으로 삼고, 나아가 다수의 리드프레임(22)의 접촉단(221)을 배열하여 칩(1)과 조립상태를 구성할 수도 있다(도 5에서 도시).In addition, in the third embodiment, the upper surface of the mounting table 2 is formed in a flat surface, which is used as the top surface 21, and further, the contact ends 221 of the plurality of lead frames 22 are arranged so that the chip 1 and It is also possible to configure the assembled state (shown in Figure 5).

이러한 방법은 모두 본 고안에서 기술한 탑재면(21)의 형성에 의한 단일 형태로만 제한되는 것은 아니다.All of these methods are not limited to a single form by the formation of the mounting surface 21 described in the present invention.

다음으로, 상술한 본 고안의 탑재대(2)의 다수의 리드프레임(22)은 금속재료로 구성된 구조물로 탑재대(2)의 임의의 소정부에 고정시키고, 탑재면(21)의 접촉단(221)에까지 연장되게 실시하는데, 고정식 접촉단 혹은 탄성적 접촉단 혹은 기타 어떤 방식이든지 칩(1)의 다수 접점(11)과 접촉하는 구조이면 된다(도2에서 5에 도시).Next, the plurality of lead frames 22 of the mounting table 2 of the present invention described above is fixed to an arbitrary predetermined portion of the mounting table 2 by a structure made of a metal material, and the contact end of the mounting surface 21. It extends to 221, and it is good if it is a structure which contacts the multiple contact 11 of the chip 1, either a fixed contact point, an elastic contact point, or any other method (shown in FIG. 2 to 5).

그 외 다수의 리드프레임(22)이 탑재면(21) 바깥에 노출된 납땜단(222)까지 연장되는 과정은, 실시예에서 탑재대(2)의 주위 혹은 아래면에 돌출연장된 리드선 형태이거나(도 2에서 5에 도시), 혹은 적어도 하나의 평면으로 탑재대(2)의 주위 혹은 아래면에 노출된 형태이거나(도 6에서 7에 도시), 혹은 기타 바깥으로 노출되어 접촉에 응용되는 형태 등이다. In addition, the process of extending the lead frame 22 to the soldering end 222 exposed to the outside of the mounting surface 21 may be in the form of a lead wire that protrudes around or under the mounting table 2 in the embodiment. (Shown in FIG. 2 to 5), or at least one plane exposed to the periphery or underside of the mounting table 2 (shown in FIG. 6 to 7), or otherwise exposed to the outside and applied to the contact. And so on.

예를 들어 도 8에서와 같이 납땜단(222)은 탑재대(2)내에 줄어든 형태로 납땜단(222)에 주석(tin)볼(223)이 끼어 외부로 드러난 상태이다.For example, as shown in FIG. 8, the soldering stage 222 is in a state in which the tin ball 223 is inserted into the soldering stage 222 in a reduced form in the mounting table 2, and is exposed to the outside.

이렇게 다수의 리드프레임(22)의 접촉단(221)과 칩(1)의 접점(11)이 완전히 대응되거나 혹은 선택적으로 대응하여 접촉되는 구조성 형태를 형성하며, 납땜단(222)과 기타 설비가 연결되어 응용되는 구조성 형태로 본 고안 기술 범위 중에서 모두 실시 가능하다.In this way, the contact end 221 of the plurality of lead frames 22 and the contact 11 of the chip 1 form a structural form in which the corresponding contacts are completely or selectively correspond to each other. It is possible to implement all of the technical scope of the present invention in the form of the structural connection is applied.

본 고안의 기술수단 운용은, 특정 기능을 가진 칩에 대응되는 탑재대(2)를 먼저 제작하고, 이로써 접촉단(221)과 접점(11)이 완전히 대응되어 조립 사용되거나, 혹은 먼저 각기 다른 칩에 통용되는 칩의 탑재면(2)을 제작하고, 선택적으로 접촉단(221)과 접점(11)이 국부적으로 대응되어 조립사용할 수도 있다.In the technical means of the present invention, the mounting table 2 corresponding to the chip having a specific function is first manufactured, whereby the contact end 221 and the contact 11 are completely used to be assembled and used, or first, different chips. The mounting surface 2 of the chip commonly used in the present invention can be fabricated, and the contact end 221 and the contact 11 can be locally assembled to be selectively used.

이로써 본 고안이 종래 칩의 밀봉포장의 복잡한 과정(예를 들어 선을 박는 과정 등)을 제거시키고 정밀하고 값비싼 밀봉포장 기계설비의 사용도 생략하여 제조와 사용원가를 효과적으로 감소시켰음을 알 수 있다.  As a result, it can be seen that the present invention effectively eliminates the complicated process of sealing packaging of the conventional chip (for example, the process of threading) and also eliminates the use of precise and expensive sealing packaging equipment, thereby effectively reducing the manufacturing and the use cost. .

또한 탑재대(2)의 완전 개방 혹은 임의로 개방되는 탑재면(21)과 탑재면(21)의 다수 접촉단(221)의 구조형태는 동일한 탑재대(2)가 각기 다른 칩(1)에 대해, 혹은 동일한 칩(1)이 각기 다른 탑재대(2)를 변환하는 등 탄성적으로 응용이 가능한 효과를 가지게 된다. In addition, the structure of the mounting surface 21 which is fully open or arbitrarily opened of the mounting table 2, and the multiple contact end 221 of the mounting surface 21 is the same with respect to the chip 1 with which the same mounting table 2 differs, respectively. Alternatively, the same chip 1 converts different mounts 2 to have an elastically applicable effect.

예를 들어 회로판 혹은 기타 설비의 도통점 숫자가 변경되면 이에 대응되는 탑재대도 변경되어야 한다고 볼 때, 혹은 탑재대(2)가 테스트 수단으로 응용되거나 혹은 탑재대(2)가 밀봉포장이 완성된 칩 조립에 사용되어 각기 다른 응용 수요에 적응되기 때문에 종래용 칩의 고정적인 밀봉포장 기술보다 실용성이 매우 뛰어나다 하겠다.For example, if the number of conduction points of a circuit board or other equipment is changed, the corresponding mount must be changed, or a chip in which the mount 2 is applied as a test means or the mount 2 is sealed-packed. Since it is used for assembly and adapted to different application demands, it is much more practical than conventional sealed packaging technology of conventional chips.

여기서 밝혀 둘 것은 상술한 탑재대(2)는 하나의 칩(1) 조립만 제공하는 것이 아니라 상술한 오목홈(23)의 구조형태에서와 같이 진일보하여 제 4실시예에 나타낸 바와같이, 계단식 오목홈(23)(도 9에서 도시)으로 실시되며, 이때 각 계단면을 탑재면(21)으로 삼아 다수의 리드프레임(22)의 구조성 접촉단(221)을 설치해 이 로써 계단모양의 오목홈(23)에 다수의 칩(1)을 중첩적으로 배치,조립할 수 있다.It will be clear that the above-described mounting table 2 does not only provide assembling of one chip 1, but also steps as shown in the fourth embodiment, as shown in the fourth embodiment, as in the structure of the recess 23 described above. It is implemented as a groove 23 (shown in FIG. 9), wherein the stepped concave grooves are formed by installing the structural contact ends 221 of the plurality of lead frames 22 using each step surface as the mounting surface 21. A plurality of chips 1 can be superimposed and assembled on 23.

또한 나아가 제 5실시예에서 처럼, 탑재대(2)의 소정부에 다수의 오목홈(23)을 형성하고(도 10에서 도시) 그 홈 아래면 혹은 홈의 측면을 선정하여 탑재면(21)으로 삼고, 다수의 리드프레임(22)의 구조성 접촉단(221)을 설치하여 다수의 칩(1)을 임의로 심어 응용할 수 있어 상술한 효과 외 더욱 공간과 원가의 절약효과를 얻을 수 있다.Further, as in the fifth embodiment, a plurality of concave grooves 23 are formed in a predetermined portion of the mounting table 2 (shown in FIG. 10), and the bottom surface or the side surface of the groove is selected to mount the mounting surface 21. In this case, the structural contact ends 221 of the plurality of lead frames 22 can be installed to apply a plurality of chips 1 arbitrarily, and thus, space and cost saving effects can be obtained in addition to the above-described effects.

이상 기술한 바와 같이 본 고안인 「칩의 탑재구조 및 탑재대」는 이미 실용성과 창조성을 갖춘 것으로 평가되고 기술수단의 운용에서도 신규성이 뛰어나 특허 신청을 제출하는 바이다.As described above, the "chip mounting structure and mounting table" of the present invention has already been evaluated as having practicality and creativity, and also has excellent novelty in the operation of technical means, and therefore, a patent application is submitted.

이상 기술한 바와 같이, 본 고안은 칩과 탑재대가 다르더라도 탄성적으로 응용이 가능하고, 탑재대가 테스트 수단으로 응용되거나 밀봉포장이 완성된 칩 조립에 사용되어 각기 다른 응용 수요에 적응됨으로써 종래보다 실용성이 매우 뛰어나며, 또한 상술한 효과 외 더욱 공간과 원가의 절약효과를 얻을 수 있다.As described above, the present invention can be applied elastically even if the chip and the mounting table are different, and the mounting table is applied as a test means or used for assembling a chip that has a sealed packaging and is adapted to different application demands. This is very excellent, and in addition to the above-described effect, the effect of saving space and cost can be obtained.

Claims (9)

다수의 접점이 설치된 칩과; 상기 칩의 장착에 사용되는 개방식의 탑재면이 몸체에 형성되고, 상기 탑재면에는 상기 몸체에 설치되어 상기 칩의 다수 접점에 대응되는 다수의 리드프레임의 각 접촉단이 설치되는 탑재대로 구성한 것을 특징으로 하는 칩의 탑재구조.A chip provided with a plurality of contacts; An open mounting surface used for mounting the chip is formed on the body, and the mounting surface is configured to be mounted on the body so that each contact end of the plurality of lead frames corresponding to the plurality of contacts of the chip is installed. Chip mounting structure. 칩이 장착되는 개방식의 탑재면이 몸체에 형성되고, 상기 탑재면에는 다수의 리드프레임의 각 접촉단이 설치되며, 상기 몸체에 설치된 각 리드프레임에는 몸체에서 연장되어 외부로 노출되는 납땜단이 형성된 것을 특징으로 하는 칩의 탑재대.An open mounting surface on which a chip is mounted is formed on the body, and each contact end of a plurality of lead frames is installed on the mounting surface, and each lead frame installed on the body has a soldering end extending from the body and exposed to the outside. The mounting table of the chip, characterized in that. 제 1항에 있어서, 상기 탑재대에 적어도 하나의 오목홈을 설치하여 이 오목홈의 어떤 한 면을 탑재면으로 구성한 것을 특징으로 하는 칩의 탑재구조.The chip mounting structure according to claim 1, wherein at least one concave groove is provided in the mounting table so that any one surface of the concave groove is configured as a mounting surface. 제 1항에 있어서, 상기 탑재대에 적어도 하나의 받침대를 설치하여 이 받침대의 어떤 한 면을 탑재면으로 구성한 것을 특징으로 하는 칩의 탑재구조.The chip mounting structure according to claim 1, wherein at least one pedestal is provided on the pedestal so that any one surface of the pedestal is configured as a pedestal surface. 제 1항에 있어서, 상기 탑재대의 상면을 평면형으로 형성시켜 그 평면을 탑재면으로 구성한 것을 특징으로 하는 칩의 탑재구조.The chip mounting structure according to claim 1, wherein the upper surface of the mounting table is formed in a planar shape, and the flat surface is configured as a mounting surface. 제 1항에 있어서, 상기 리드프레임의 접촉단은 고정식 접촉 혹은 탄성적 접촉으로 칩의 다수 접점과 접촉하는 것을 특징으로 하는 칩의 탑재구조.The chip mounting structure according to claim 1, wherein the contact end of the lead frame is in contact with a plurality of contacts of the chip by a fixed contact or an elastic contact. 제 1항에 있어서, 상기 리드프레임은 탑재대 외부에 노출된 리드선 형태인 것을 특징으로 하는 칩의 탑재구조.The chip mounting structure according to claim 1, wherein the lead frame is in the form of a lead wire exposed to the outside of the mounting table. 제 1항에 있어서, 상기 리드프레임의 접촉단에 외부로 노출되는 볼이 설치된 것을 특징으로 하는 칩의 탑재구조.The chip mounting structure according to claim 1, wherein a ball exposed to the outside is installed at a contact end of the lead frame. 제 1항에 있어서, 상기 각 리드프레임에는 몸체에서 연장되어 외부로 노출되는 납땜단이 형성된 것을 특징으로 하는 칩의 탑재구조.The chip mounting structure according to claim 1, wherein each of the lead frames has a solder end extending from the body and exposed to the outside.
KR2020060021604U 2006-08-11 2006-08-11 Chip assembling structure and receiving base KR200427332Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020060021604U KR200427332Y1 (en) 2006-08-11 2006-08-11 Chip assembling structure and receiving base

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020060021604U KR200427332Y1 (en) 2006-08-11 2006-08-11 Chip assembling structure and receiving base

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020040060724A Division KR20060011736A (en) 2004-07-31 2004-07-31 Chip assembling structure and receiving base

Publications (1)

Publication Number Publication Date
KR200427332Y1 true KR200427332Y1 (en) 2006-09-25

Family

ID=41775892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020060021604U KR200427332Y1 (en) 2006-08-11 2006-08-11 Chip assembling structure and receiving base

Country Status (1)

Country Link
KR (1) KR200427332Y1 (en)

Similar Documents

Publication Publication Date Title
US8395251B2 (en) Integrated circuit package to package stacking system
KR970067801A (en) Semiconductor device and manufacturing method thereof
FR2893764B1 (en) STACKABLE SEMICONDUCTOR HOUSING AND METHOD FOR MANUFACTURING THE SAME
KR100825784B1 (en) Semiconductor package suppressing a warpage and wire open defects and manufacturing method thereof
KR200427332Y1 (en) Chip assembling structure and receiving base
CN101399261A (en) Semiconductor package and method of fabricating the same
KR20060011736A (en) Chip assembling structure and receiving base
CN211578741U (en) Lead frame and integrated circuit package comprising same
US9318423B2 (en) Leadless package type power semiconductor module
KR20000052097A (en) Multi-chip chip scale integrated circuit package
KR100387451B1 (en) Semiconductor device and method of manufacturing the same
US20030162319A1 (en) Micro grid array semiconductor die package
JP3466354B2 (en) Semiconductor device
US7183631B2 (en) Package structure module of bump posited type lead frame
CN109326572A (en) A kind of novel TO-220 type semiconductor package
KR200159861Y1 (en) Semiconductor package
KR100285663B1 (en) Packaged ic and manufacturing method thereof
JP2005150693A (en) Chip package structure
KR20050008056A (en) TSOP stack package
US20050115062A1 (en) Chip assembling structure and socket
KR20060068971A (en) Stack package
JPS61150356A (en) Plane mounting form of resin sealed type semiconductor device
JPH098171A (en) Semiconductor package
KR20060133802A (en) Semiconductor package
EP1691594A1 (en) Chip assembling structure and socket

Legal Events

Date Code Title Description
U107 Dual application of utility model
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20070810

Year of fee payment: 3

LAPS Lapse due to unpaid annual fee