KR200403626Y1 - 통신 시스템의 이중화 제어장치 - Google Patents

통신 시스템의 이중화 제어장치 Download PDF

Info

Publication number
KR200403626Y1
KR200403626Y1 KR20-2005-0025635U KR20050025635U KR200403626Y1 KR 200403626 Y1 KR200403626 Y1 KR 200403626Y1 KR 20050025635 U KR20050025635 U KR 20050025635U KR 200403626 Y1 KR200403626 Y1 KR 200403626Y1
Authority
KR
South Korea
Prior art keywords
signal
control signal
control
unit
signals
Prior art date
Application number
KR20-2005-0025635U
Other languages
English (en)
Inventor
한진호
고봉규
차재규
Original Assignee
초포전자기기(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 초포전자기기(주) filed Critical 초포전자기기(주)
Priority to KR20-2005-0025635U priority Critical patent/KR200403626Y1/ko
Application granted granted Critical
Publication of KR200403626Y1 publication Critical patent/KR200403626Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 고안은 N개의 전용통신망(E1) 접속신호와 M개의 E1 종속신호를 가지는 통신장비의 절체제어장치에 있어서, 상기 절체제어장치와 연결된 시스템들의 운용상태를 파악하고 또 이를 제어하기 위한 기능을 별도의 회로(하드웨어)로 구현함으로써, 종래 상기 시스템들의 제어 기능을 절체제어장치의 마이크로 프로세서에 내장하여 소프트웨어적으로 제어할 때 발생 되던 문제점을 해소하여 제품의 신뢰도를 높인 통신 시스템의 이중화 제어장치에 관한 것이다.

Description

통신 시스템의 이중화 제어장치{Duplex control device of communication system}
본 고안은 통신 시스템의 운용시 예비 시스템을 이용한 시스템의 이중화 제어장치에 관한 것으로, 더욱 상세하게는 N개의 전용통신망(E1) 접속신호와 M개의 E1 종속신호를 가지는 통신장비의 절체제어장치에 있어서, 상기 절체제어장치와 연결된 시스템들의 운용상태를 파악하고 또 이를 제어하기 위한 기능을 별도의 회로(하드웨어)로 구현함으로써, 종래 상기 시스템들의 제어 기능을 절체제어장치의 마이크로 프로세서에 내장하여 소프트웨어적으로 제어할 때 발생 되던 문제점을 해소하여 제품의 신뢰도를 높인 통신 시스템의 이중화 제어장치에 관한 것이다.
첨부된 도면, 도 1에는 종래의 일반적인 통신 시스템의 주요부분이 도시되어 있다.
도시된 바와 같이, 이중화 제어기능을 구비하는 통신 시스템의 주요부분은 절체제어장치(10), 시스템A(20) 및 시스템(30)으로 구성된다.
상기 통신 시스템은 N개의 전용통신망(E1) 접속신호와 M개의 E1 종속신호를 가지는 통신장치로서, 절체제어장치(10)에는 N개의 전용통신망(E1) 접속신호와 M개의 E1 종속신호가 연결되도록 구성되고, 시스템A(20)와는 N개의 전용통신망(E1) 접속신호(A_N), M개의 E1망 종속신호(A_M) 및 이중화 제어신호(A_C)와 연결되도록 구성되며, 시스템B(30)와는 N개의 전용통신망(E1) 접속신호(A_N), M개의 E1망 종속신호(A_M) 및 이중화 제어신호(A_C)와 연결되도록 구성된다.
그러나, 이와 같이 구성되는 종래의 절체제어장치(10)는 시스템A(20) 및 시스템(30)의 시스템 운용상태를 파악하고, 시스템A(20) 및 시스템B(30)의 운용상태를 제어하기 위하여 절체제어장치(10)에 중앙처리장치(CPU) 및 관련회로들이 구성되어 시스템A(20) 및 시스템(30)과 각각 프로세서 간 통신을 통하여 시스템의 상태파악 및 제어를 수행하여 왔다.
따라서 절체제어장치(10)의 중앙처리장치(CPU)를 포함하는 프로세서에 대단한 부담을 주었으며, 통신제어환경의 특성상 프로그램(소프트웨어)의 에러 시 자칫 제어기능이 일부 마비되는 문제점이 발생되었다.
본 고안은 상기한 문제점을 해결하고자 안출 된 것으로, 본 고안의 목적은 N개의 전용통신망(E1) 접속신호와 M개의 E1 종속신호를 가지는 통신장비의 절체제어장치에 있어서, 상기 절체제어장치와 연결된 시스템들의 운용상태를 파악하고 또 이를 제어하기 위한 기능을 별도의 회로(하드웨어)로 구현함으로써, 종래 상기 시스템들의 제어 기능을 절체제어장치의 마이크로 프로세서에 내장하여 소프트웨어적으로 제어할 때 발생 되던 문제점을 해소하여 제품의 신뢰도를 높인 통신 시스템의 이중화 제어장치를 제공하는 것에 있다.
이와 같은 목적을 달성하기 위한 본 고안은 N개의 전용통신망(E1) 접속신호와 M개의 E1 종속신호를 가지는 통신장치로서, 절체제어장치에는 N개의 전용통신망(E1) 접속신호와 M개의 E1 종속신호가 연결되도록 구성되고, 시스템A와는 N개의 전용통신망(E1) 접속신호(A_N), M개의 E1망 종속신호(A_M) 및 이중화 제어신호(A_C)와 연결되도록 구성되며, 시스템B와는 N개의 전용통신망(E1) 접속신호(A_N), M개의 E1망 종속신호(A_M) 및 이중화 제어신호(A_C)와 연결되도록 구성되는 이중화 제어 통신 시스템에 있어서, 상기 절체제어장치는, 시스템A 및 시스템B에 접속되어 신호를 송수신하는 제어신호접속부; 상기 제어신호접속부로부터 공급되는 전원A 및 전원B를 인가받아 회로 각부에 동작 전원을 공급하는 전원공급부; 각 회로부와 시스템A 및 시스템B에 소정 클럭신호를 인가하여 데이터를 동기화하여 송수신하는 클럭공급부; 상기 제어신호접속부로부터 인가되는 시스템A 및 시스템B의 제어신호A 및 제어신호B를 수신하는 제어신호수신부; 상기 제어신호수신부를 통해 입력되는 제어신호A 또는 제어신호B의 내용을 판단하여 일정시간(1/Z kbps sec) 내에 소정횟수(3회) 이상 연속적으로 동일한 신호가 수신되면 이때의 제어신호를 출력하는 제어신호판별부; 상기 제어신호판별부를 통해 입력된 소정 제어신호를 래치하는 제어신호래치부; 상기 제어신호래치부를 통해 입력된 제어신호를 판독하여 최종 제어신호를 출력하는 제어신호발생부; 및 상기 제어신호발생부의 구동출력에 따라 릴레이를 선택적으로 절체 출력하는 릴레이구동부를 포함하여 된 특징을 가진다.
이하, 첨부된 도면을 참조하여 본 고안의 바람직한 실시 예를 보다 상세히 설명한다.
도 2는 본 고안의 일실시 예에 따른 통신 시스템의 이중화 제어장치의 세부 구성을 나타내는 회로 블록도이다.
본 고안에 따르자면, 상기 이중화 제어장치(100)는 종래의 절체제어장치(10)에 해당되는 회로이다.
도시된 바와 같이, 본 고안 이중화 제어장치(100)는 제어신호접속부(110), 전원공급부(120), 클럭공급부(130), 제어신호수신부(140), 제어신호판별부(150), 제어신호래치부(160), 제어신호발생부(170), 릴레이구동부(180) 및 릴레이(190)를 포함한다.
상기 제어신호접속부(110)는 시스템A(20) 및 시스템B(30)에 접속되어 신호를 송수신하는 인터페이스이다.
상기 전원공급부(120)는 상기 제어신호접속부(110)로부터 공급되는 전원A 및 전원B를 인가받아 회로 각부에 동작 전원을 공급한다.
상기 클럭공급부(130)는 각 회로부와 시스템A(20) 및 시스템B(30)에 소정 클럭신호를 인가하여 데이터를 동기화하여 송수신하는 회로이다.
상기 제어신호수신부(140)는 상기 제어신호접속부(110)로부터 인가되는 시스템A(20) 및 시스템B(30)의 제어신호A 및 제어신호B를 수신한다.
상기 제어신호판별부(150)는 상기 제어신호수신부(140)를 통해 입력되는 제어신호A 또는 제어신호B의 내용을 판단하여 일정시간(1/Z kbps sec) 내에 소정횟수(3회) 이상 연속적으로 동일한 신호가 수신되면 이때의 제어신호를 출력한다.
상기 제어신호래치부(160)는 상기 제어신호판별부(150)를 통해 입력된 소정 제어신호를 래치한다.
상기 제어신호발생부(170)는 상기 제어신호래치부(160)를 통해 입력된 제어신호를 최종 판독하여 제어신호를 출력한다.
상기 릴레이구동부(180)는 상기 제어신호발생부(170)의 구동출력에 따라 릴레이(190)를 선택적으로 절체 출력한다.
여기서, 상기 제어신호는 도 3에 기재된 바와 같이, 2바이트의 데이터와 가이드타임(Guard time)으로 구성되며, COMMAND의 종류는, CHECK는 시스템이 정상일 경우 시스템이 송신하는 데이터이고 CHECK신호 수신시에는 현재의 상태를 유지하는 명령이며, FAIL은 시스템 장애 시 송신하는 데이터이고, Lock Out은 현재의 제어상태를 유지하는 신호이고, Manual은 현재의 제어상태를 변경하며, 이 상태에서는 시스템에 Fail상태가 수신 시 제어상태를 변경하는 명령이다.
또한, FORCE는 현재의 제어상태를 강제적으로 변경하는 명령이고, Reset은 수신 시 설정된 lockout, Force상태를 해제하는 명령이다.
또한, START신호는 제어신호의 시작을 표시하는 신호이고, STOP신호는 제어신호의 끝을 표시하는 신호이다.
FAULT LEVEL신호는 시스템A와 시스템B로부터 동시에 FAIL신호를 수신하였을 경우 현 위치에 수신된 장애수준 정보를 비교하여 장애의 정도가 덜 한 시스템이 운용될 수 있도록 절체제어신호를 발생하는 신호다.
또한 본 고안 제어신호는 수신된 COMMAND의 내용이 정의되지 않은 데이터가 3회이상 연속 수신될 경우 해당 시스템을 장애상태(장애레벨 최상위)로 판단한다.
도 4는 상기 도 2의 제어신호 판별부(150)를 나타내는 상세 회로 블록도이다.
여기에서는 시스템A(20)로부터 입력되는 제어신호A의 경우에 한하여 회로구성을 하였으나, 실제로는 시스템B(30)로부터 입력되는 제어신호B에 대한 동일한 2개의 회로구성을 갖게 된다.
상기 본 고안 제어신호 판별부(150)는 시프트 레지스터(151), 제1래치 내지 제3래치(152~154), START/STOP부(155), 제1 및 제2 비교기(156)(157), 앤드게이트(158)을 포함한다.
상기 시프트 레지스터(151)는 시스템A(20)로부터 입력되는 제어신호A 및 클럭신호를 입력받아 START/STOP부(155)로 제어신호의 START신호 또는 STOP신호를 출력하고, COMMAND신호를 래치부로 출력하며, 장애 시 장애레벨(Fault level)을 출력한다.
상기 제1래치 내지 제3래치(152~154)는 상기 시프트 레지스터(151)의 COMMAND신호를 입력받아 동일한 신호가 3회 이상 들어오는 것을 래치하여 출력한다.
상기 START/STOP부(155)는 상기 시프트 레지스터(151)로부터 제어신호의 START신호 또는 STOP신호를 입력받아 이를 상기 제1래치 내지 제3래치(152~154)로 출력하여 준다.
상기 제1비교기(156)는 상기 제1래치(152)와 제2래치(153)의 출력신호를 입력받아 이를 비교하여 출력한다.
상기 제2비교기(157)는 상기 제2래치(153)와 제3래치(154)의 출력신호를 입력받아 이를 비교하여 출력한다.
상기 앤드게이트(158)는 상기 제1 및 제2비교기(156)(157)의 출력을 입력받아 앤드 논리 조합하여 출력한다.
따라서, 제어신호래치부(160)는 상기 앤드게이트(158)의 출력신호를 래치하여 제어신호 디코더(161)를 통해 제어명령(신호)A을 형성한 후 제어신호 발생부로 출력하여 준다.
도 5는 상기 도 2의 제어신호 발생부를 나타내는 상세 블록도이다.
상기 제어신호 발생부(170)는 도시된 바와 같이, 시스템A(20)로부터 입력된 제어신호A, 즉 CHECK신호, FAIL신호, RESET신호, FORCE신호, MANUAL신호, LOCKOUT신호, FAULT LEVEL신호 및 OTHERS신호와, 시스템B(30)로부터 입력된 제어신호B, 즉 CHECK신호, FAIL신호, RESET신호, FORCE신호, MANUAL신호, LOCKOUT신호, FAULT LEVEL신호 및 OTHERS신호를 입력받아 이를 판별하고, 이에 대한 제어출력신호를 제어신호 출력부(171)를 통해 릴레이구동부(180)로 출력하여 이중화 절체제어가 가능하도록 하여준다.
이와 같이 구성된 본 고안의 동작을 이하 설명한다.
먼저, 클럭공급부(130)에서 발생되는 클럭신호가 제어신호접속부(110)를 통해 시스템A(20) 및 시스템B(30)으로 공급된다. 상기 시스템A(20) 및 시스템B(30)은 상기 클럭신호에 동기하여 각각의 제어신호A 및 제어신호B를 제어신호접속부(110)로 송신한다.
상기 시스템A(20) 및 시스템B(30)의 각 제어신호A,B는 제어신호접속부(110)를 통해 제어신호 수신부(140)에 인가되고, 상기 제어신호수신부(140)를 통해 수신된 제어신호A,B는 제어신호 판별부(150)에 인가된다.
상기 제어신호판별부(150)는 상기 제어신호수신부(140)를 통해 입력되는 제어신호A,B의 내용을 판단하여 일정시간(1/Z kbps sec) 내에 소정횟수(3회) 이상 연속적으로 동일한 신호가 수신되면 이때의 제어신호를 출력한다.
이를 보다 상세히 살펴보면,
상기 제어신호수신부(140)를 통해 수신된 제어신호A,B는 제어신호 판별부(150)의 시프트 레지스터(151)에 공급된다.
상기 시프트 레지스터(151)는 시스템A,B(20)(30)로부터 입력되는 제어신호A,B와 클럭공급부(130)로부터 공급되는 클럭신호를 입력받아 START/STOP부(155)로 제어신호A,B의 START신호 또는/및 STOP신호를 출력하고, COMMAND신호를 래치부로 출력한다.
상기 시프트레지스터(151)를 통해 출력된 신호는 제1래치 내지 제3래치(152~154)에 입력되어, 각 래치(152~154)는 상기 시프트 레지스터(151)의 COMMAND신호를 입력받아 동일한 신호가 3회 이상 들어오는 것을 래치하여 출력한다.
상기 제1래치(152) 및 제2래치(153)의 출력신호는 제1비교기(156)에 입력되고, 상기 제2래치(153) 및 제3래치(154)의 출력신호는 상기 제2비교기(157)에 입력된다. 상기 제1 및 제2비교기(156)(157)의 출력을 앤드게이트(158)를 통해 앤드 논리 조합되어 출력된다.
상기 앤드게이트(158)의 출력신호는 제어신호래치부(160) 및 제어신호 디코더(161)를 통해 제어명령(신호)을 형성한 후 제어신호 발생부(170)로 출력된다.
따라서 상기 제어신호발생부(170)는 상기 제어신호 디코더(161)를 통해 입력된 제어신호를 최종 판독하여 릴레이 제어신호를 릴레이구동부(180)로 출력하고, 이에 따라 릴레이구동부(180)는 릴레이(190)를 선택적으로 절체 구동시키는 것이다.
이상에서와 같이 본 고안은 N개의 전용통신망(E1) 접속신호와 M개의 E1 종속신호를 가지는 통신장비의 절체제어장치에 있어서, 상기 절체제어장치와 연결된 시스템들의 운용상태를 파악하고 또 이를 제어하기 위한 기능을 별도의 회로(하드웨어)로 구현함으로써, 종래 상기 시스템들의 제어 기능을 절체제어장치의 마이크로 프로세서에 내장하여 소프트웨어적으로 제어할 때 발생 되던 문제점을 해소하여 제품의 신뢰도를 높인 유용한 장점을 가진다.
도 1은 일반적인 통신 시스템의 구성을 나타내는 회로 블록도,
도 2는 본 고안의 일실시 예에 따른 통신 시스템의 이중화 제어장치의 세부 구성을 나타내는 회로 블록도,
도 3은 본 고안에 따른 이중화 제어신호의 형태를 나타내는 도면,
도 4는 상기 도 2의 제어신호 판별부를 나타내는 상세 회로 블록도,
도 5는 상기 도 2의 제어신호 발생부를 나타내는 상세 블록도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 절체제어장치 110: 제어신호접속부
120: 전원공급부 130: 클럭공급부
140: 제어신호수신부 150: 제어신호판별부
160: 제어신호래치부 170: 제어신호발생부
180: 릴레이구동부 190: 릴레이

Claims (3)

  1. N개의 전용통신망(E1) 접속신호와 M개의 E1 종속신호를 가지는 통신장치로서, 절체제어장치에는 N개의 전용통신망(E1) 접속신호와 M개의 E1 종속신호가 연결되도록 구성되고, 시스템A와는 N개의 전용통신망(E1) 접속신호(A_N), M개의 E1망 종속신호(A_M) 및 이중화 제어신호(A_C)와 연결되도록 구성되며, 시스템B와는 N개의 전용통신망(E1) 접속신호(A_N), M개의 E1망 종속신호(A_M) 및 이중화 제어신호(A_C)와 연결되도록 구성되는 이중화 제어 통신 시스템에 있어서,
    상기 절체제어장치는,
    시스템A 및 시스템B에 접속되어 신호를 송수신하는 제어신호접속부;
    상기 제어신호접속부로부터 공급되는 전원A 및 전원B를 인가받아 회로 각부에 동작 전원을 공급하는 전원공급부;
    각 회로부와 시스템A 및 시스템B에 소정 클럭신호를 인가하여 데이터를 동기화하여 송수신하는 클럭공급부;
    상기 제어신호접속부로부터 인가되는 시스템A 및 시스템B의 제어신호A 및 제어신호B를 수신하는 제어신호수신부;
    상기 제어신호수신부를 통해 입력되는 제어신호A 또는 제어신호B의 내용을 판단하여 일정시간(1/Z kbps sec) 내에 소정횟수(3회) 이상 연속적으로 동일한 신호가 수신되면 이때의 제어신호를 출력하는 제어신호판별부;
    상기 제어신호판별부를 통해 입력된 소정 제어신호를 래치하는 제어신호래치부;
    상기 제어신호래치부를 통해 입력된 제어신호를 판독하여 최종 제어신호를 출력하는 제어신호발생부; 및
    상기 제어신호발생부의 구동출력에 따라 릴레이를 선택적으로 절체 출력하는 릴레이구동부를 포함하여 된 것을 특징으로 하는 통신 시스템의 이중화 제어장치.
  2. 제 1 항에 있어서,
    상기 제어신호는 2바이트의 데이터와 가이드타임(Guard time)으로 구성되며, COMMAND의 종류는, CHECK는 시스템이 정상일 경우 시스템이 송신하는 데이터이고 CHECK신호 수신시에는 현재의 상태를 유지하는 명령이며, FAIL은 시스템 장애 시 송신하는 데이터이고, Lock Out은 현재의 제어상태를 유지하는 신호이고, Manual은 현재의 제어상태를 변경하며, 이 상태에서는 시스템에 Fail상태가 수신 시 제어상태를 변경하는 명령이고, FORCE는 현재의 제어상태를 강제적으로 변경하는 명령이고, Reset은 수신 시 설정된 lockout, Force상태를 해제하는 명령이며, FAULT LEVEL신호는 시스템A와 시스템B로부터 동시에 FAIL신호를 수신하였을 경우 현 위치에 수신된 장애수준 정보를 비교하여 장애의 정도가 덜 한 시스템이 운용될 수 있도록 절체제어신호를 발생하는 신호인 것을 특징으로 하는 통신 시스템의 이중화 제어장치.
  3. 제 1 항에 있어서,
    상기 제어신호 판별부는,
    시스템A로부터 입력되는 제어신호A 및 클럭신호를 입력받아 START/STOP부로 제어신호의 START신호 또는 STOP신호를 출력하고, COMMAND신호를 래치부로 출력하며, 장애 시 장애레벨(Fault level)을 출력하는 시프트 레지스터;
    상기 시프트 레지스터의 COMMAND신호를 입력받아 동일한 신호가 중복해서 들어오는 것을 래치하여 출력하는 제1래치 내지 제3래치;
    상기 시프트 레지스터로부터 제어신호의 START신호 또는 STOP신호를 입력받아 이를 상기 제1래치 내지 제3래치로 출력하는 START/STOP부;
    상기 제1래치와 제2래치의 출력신호를 입력받아 이를 비교하여 출력하는 제1비교기;
    상기 제2래치와 제3래치의 출력신호를 입력받아 이를 비교하여 출력하는 제2비교기; 및
    상기 제1 및 제2비교기의 출력을 입력받아 앤드 논리 조합하여 출력하는 앤드게이트(158)를 포함하여 된 것을 특징으로 하는 통신 시스템의 이중화 제어장치.
KR20-2005-0025635U 2005-09-06 2005-09-06 통신 시스템의 이중화 제어장치 KR200403626Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20-2005-0025635U KR200403626Y1 (ko) 2005-09-06 2005-09-06 통신 시스템의 이중화 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20-2005-0025635U KR200403626Y1 (ko) 2005-09-06 2005-09-06 통신 시스템의 이중화 제어장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020050082538 Division 2005-09-06

Publications (1)

Publication Number Publication Date
KR200403626Y1 true KR200403626Y1 (ko) 2005-12-12

Family

ID=43704570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20-2005-0025635U KR200403626Y1 (ko) 2005-09-06 2005-09-06 통신 시스템의 이중화 제어장치

Country Status (1)

Country Link
KR (1) KR200403626Y1 (ko)

Similar Documents

Publication Publication Date Title
US9934111B2 (en) Control and data transmission system, process device, and method for redundant process control with decentralized redundancy
US8755917B2 (en) Safety control device
CN107957692B (zh) 控制器冗余方法、装置及系统
JP2006323831A (ja) 安全ユニットの入力装置
US4270715A (en) Railway control signal interlocking systems
JP2002358106A (ja) 安全コントローラ
JP4533270B2 (ja) 自動車用制御装置およびそれの異常監視方法
CN117785614A (zh) 双余度计算机的故障监控及切换方法
JP2003333675A (ja) 通信系制御装置およびそれの異常監視方法
CN110239575B (zh) 基于二乘二取二的逻辑控制设备及系统
KR200403626Y1 (ko) 통신 시스템의 이중화 제어장치
US7480821B2 (en) Method for encoding/decoding a binary signal state in a fault tolerant environment
US20200172119A1 (en) Device and method for controlling a signal connection of a vehicle
JP2008146236A (ja) 二重化制御装置、及びその制御権設定信号の冗長化方法
JP2009111911A (ja) 通信装置及び通信システム並びに通信方法
KR101846222B1 (ko) 이중화 시스템 및 그의 제어 방법
JP2020071491A (ja) 系切替制御システム
CN111141966A (zh) 经由单通信线路来检测硬件故障的方法及硬件模组
JP4100382B2 (ja) 受信側装置、送信側装置、フェールセーフシステム、受信側方法、送信側方法、および、プログラム
JP7211173B2 (ja) 通信制御装置、電子機器装置、通信制御方法、及び通信制御プログラム
CN109154928A (zh) 管理状态帧的丢失的多路复用网络
WO2022190539A1 (ja) スイッチシステム及びスイッチ
CN108605060B (zh) 控制系统及控制单元
JP2007271533A (ja) ディジタル処理装置の検査システム
JP2024005993A (ja) デジタル出力制御システム

Legal Events

Date Code Title Description
U107 Dual application of utility model
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20101206

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee