KR20040108131A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20040108131A
KR20040108131A KR1020030038878A KR20030038878A KR20040108131A KR 20040108131 A KR20040108131 A KR 20040108131A KR 1020030038878 A KR1020030038878 A KR 1020030038878A KR 20030038878 A KR20030038878 A KR 20030038878A KR 20040108131 A KR20040108131 A KR 20040108131A
Authority
KR
South Korea
Prior art keywords
lines
gate
black matrix
liquid crystal
crystal display
Prior art date
Application number
KR1020030038878A
Other languages
English (en)
Inventor
장종웅
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030038878A priority Critical patent/KR20040108131A/ko
Publication of KR20040108131A publication Critical patent/KR20040108131A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

각 신호선으로 입력되는 RC 딜레이 시간을 동일하게 맞추기 위한 액정표시장치에 관한 것으로, TFT 기판의 팬 아웃 영역에 형성되어 빛샘을 방지하는 블랙매트릭스와 팬 아웃부의 연결선들의 오버랩 길이를 조절하여 각 연결선들의 저항과 반비례하는 캐패시터를 형성한다. 그러면, 각 연결선들이 모두 동일한 RC 딜레이를 가지기 때문에 각 연결선들의 저항차에 의한 RC 딜레이 편차를 캐패시터가 보상해줌으로써, 신호선들로 입력되는 RC 딜레이 시간이 동일하게 맞춰진다. 따라서, 신호 지연의 편차로 인한 발생되는 표시 화면의 화질 불 균일을 개선할 수 있다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치에 관한 것으로, 특히, 구동 신호가 인가되는 패드와신호선들을 연결시키는 각 연결선들의 RC 딜레이 값을 동일하게 구현하여 표시 화면의 화질 불균형을 개선한 액정표시장치에 관한 것이다.
일반적으로, 액정표시장치(Liquid Crystal Display device, LCD)는 액정(Liquid Crystal)의 전기, 광학적인 성질을 이용하여 정보를 표시한다. 액정표시장치는 TFT 기판(Thin Film Transistor substrate), 컬러필터 기판(color filter substrate) 및 TFT 기판과 컬러필터 기판 사이에 주입되는 액정층으로 구성된다.
TFT 기판은 화면이 표시되는 활성 영역(active area) 및 구동 소자들이 본딩 되는 팬 아웃 영역(fan-out area)으로 구분된다.
활성 영역에는 게이트선(gate wire)과 데이터선(data wire)으로 구성된 신호선(signal line)들이 수직 교차되도록 형성되고, 신호선들은 팬 아웃 영역에서 서로 소정간격 이격된 복수개의 채널(channel)들을 형성한다. 채널은 신호선들을 테이프 캐리어 패키지 등과 본딩하기 위해서 형성되며, 1 개의 채널은 약 256개의 신호선들을 1 개의 그룹으로 군집하여 형성된다. 신호선들 중 팬 아웃 영역에 배치된 부분을 "연결부"라 정의되고, 신호선들 중 연결부의 단부에는 구동소자들과 본딩 되는 "패드부"가 형성된다.
1 개의 채널에 속한 연결선들의 간격은 패드부가 형성된 부분에서는 매우 조밀하고, 활성 영역 부분에서는 패드부가 형성된 부분보다 상대적으로 넓기 때문에 1 개의 채널에 속한 연결선들의 길이는 모두 다르다. 반면, 연결선들의 두께와 폭은 서로 동일하다.
이로 인해 연결선들의 길이에 따라 1 개의 채널에 속한 모든 연결선들의 저항은 모두 다르다. 즉, 1 개의 채널에 속한 연결선들이 1 개의 채널의 중앙을 기준으로 좌우 대칭으로 배치된 경우, 1 개의 채널의 중앙에 위치한 연결선으로부터 1 개의 채널의 첫 번째와 마지막에 위치한 연결선으로 갈수록 저항은 점점 커지게 된다.
그리고, 1 개의 채널에 속한 연결선들이 좌우 비대칭으로 배치된 경우 연결선의 길이에 비례하여 저항은 점점 커지게 된다.
이와 같은 연결선들 간의 저항차는 결국 신호선들로 입력되는 신호의 딜레이를 발생시키게 되어 표시화면의 화질 불균형을 유발시키게 된다.
특히, 1 개의 채널의 중앙을 기준으로 연결선들이 비대칭으로 배치된 경우에는 저항이 가장 작은 연결선과 이에 인접한 채널에서 저항이 가장 큰 연결선이 인접해 있기 때문에 저항차가 급격히 발생되어 채널들 사이에 띠 형상의 블록이 인식될 정도로 심각한 화질 불균형이 유발된다.
최근에는 화질의 불균형을 유발시키는 연결선들의 저항차를 동일하게 만들기 위해서 최근에는 연결선들의 길이 및 폭을 변경하고 있다. 1 개의 채널에 속한 연결선들 중 길이가 가장 긴 연결선(설명의 편의상 이하 제 1 연결선이라 한다.)의 저항을 기준으로 모든 연결선들의 저항이 제 1 연결선의 저항과 동일해지도록 연결선에 요철을 형성하여 길이를 증가시키거나, 1 개의 채널에 속한 연결선들의 폭을 조절한다.
그러나, 연결선들 사이의 간격은 수 ㎛에 불과하기 때문에 연결선에 요철을 형성하여 연결선들의 길이를 변화시키거나 연결선들의 폭을 넓히는데 한계가 있고,폭이 상대적으로 작은 부분에서는 연결선이 충격에 의해 쉽게 단선 될 수 있어 제품의 신뢰성이 저하되는 문제점을 갖는다.
또한, 폭을 변화시켜 연결선들의 저항을 모두 동일하게 만들 경우 폭의 설계 값과 공정을 진행한 후에 각 채널에 속한 연결선들의 폭이 다르게 나타나기 때문에 연결선들의 저항을 모두 동일하게 만드는데 어렵다.
따라서, 본 발명은 이와 같은 종래 문제점을 감안한 것으로써, 본 발명의 목적은 각 연결선들의 RC 딜레이 값을 모두 동일하게 형성하여 각 연결선들의 저항차로 인해 발생되는 RC 딜레이의 편차를 캐패시터 값으로 보상하여 표시 품질을 향상시킨 액정표시장치를 제공한다.
도 1은 본 발명에 의한 액정표시장치의 단면도이다.
도 2는 도 1의 TFT 기판의 평면도이다.
도 3은 도 2의 A부분을 확대한 도면이다.
도 4는 본 발명에 의한 팬 아웃부에 형성된 게이트 연결선들의 저항값과 캐패시터 값을 나타낸 그래프이다.
도 5는 본 발명에 의한 팬 아웃부에 형성된 게이트 연결선들의 RC에 의한 신호 지연을 나타낸 그래프이다.
도 6은 도 2의 B부분을 확대한 도면이다.
도 7은 본 발명에 의한 팬 아웃부에 형성된 데이터 연결선들의 저항값과 캐패시터 값을 나타낸 그래프이다.
도 8은 본 발명에 의한 팬 아웃부에 형성된 데이터 연결선들의 RC에 의한 신호 지연을 나타낸 그래프이다.
이와 같은 본 발명의 목적을 구현하기 위하여 본 발명은 화상이 표시되는 활성영역과, 활성영역의 외측에 위치하며 화상이 표시되지 않는 팬 아웃 영역으로 구분된 제 1 기판, 활성영역의 제 1 방향과 제 2 방향을 따라 평행하게 형성된 신호선들, 팬 아웃 영역의 가장자리에 패드들로 이루어진 패드부 및 신호선들로부터 연장되어 신호선들과 패드들을 연결하는 연결선들을 갖는 채널들 및 신호선들의 하부에 신호선들과 절연되도록 배치되고, 활성영역의 가장자리를 따라 팬 아웃 영역 폐루프 형상으로 형성되고, 연결선들의 RC 딜레이 값이 동일하도록 각각의 연결선들과 오버랩 되는 길이가 다르게 형성된 블랙 매트릭스를 포함하는 액정표시장치를 제공한다.
본 발명에서는 TFT 기판의 팬 아웃 영역에 형성되어 빛샘을 방지하는 블랙매트릭스와 팬 아웃부의 연결선들이 오버랩 되는 길이를 조절하여 각 연결선들의 저항과 반비례하는 캐패시터를 형성한다. 그러면, 각 연결선들이 모두 동일한 RC를 가지기 때문에 신호선들로 입력되는 신호의 지연 시간이 동일함으로써, 표시 화면의 화질을 균일하게 개선할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 1은 본 발명의 일실시예에 의한 액정표시장치의 단면도이다.
도 1을 참조하면, 액정표시장치(1)는 TFT 기판(100), TFT 기판(100)과 마주보는 컬러필터기판(400) 및 TFT 기판(100)과 컬러필터기판(400) 사이에 개재되는 액정층(500)으로 이루어진다.
도 2는 도 1에 도시된 TFT 기판의 평면도이다.
도 1 및 도 2를 참조하면, TFT 기판(100)은 활성영역(200) 및 팬 아웃 영역(300)으로 구분된다.
활성영역(200)은 화면이 표시되는 부분으로 TFT 기판(100)의 중앙에 위치한다. 활성영역(200)에는 제 1 블랙 매트릭스(210), 복수개의 신호선들(220), 복수개의 TFT(230) 및 복수개의 화소 전극(240)들이 매트릭스 형태로 배열된다.
제 1 블랙 매트릭스(210)는 활성영역(200)에서 화소 전극(240)이 형성될 부분을 제외한 나머지 부분에 형성된다. 제 1 블랙 매트릭스(210)는 크롬(Cr) 또는산화 크롬(CrO2)과 같은 금속 재질로 형성된다.
신호선(220)은 절연막(342)으로 덮여진 제 1 블랙매트릭스(210)의 상부에 형성된다. 신호선(220)은 게이트선들(222) 및 데이터선들(224)로 구성된다. 게이트선들(222)은 서로 소정간격 이격 되며, 활성영역(200)의 제 1 방향과 평행하게 형성된다. 데이터선들(224)은 서로 소정간격 이격 되며, 게이트선들(222)과 직교하는 활성영역(200)의 제 2 방향과 평행하게 형성된다.
TFT(230)는 게이트선(222)과 데이터선(224) 및 화소 전극(240)과 전기적으로 연결되어 화소(240)에 화상을 표시하는데 필요한 신호를 인가한다. TFT(230)는 게이트 전극(G), 소오스 전극(S), 드레인 전극(D) 및 채널층(C)을 포함한다.
도 2에 도시된 팬 아웃 영역(300)은 화면이 표시되지 않는 영역으로 TFT 기판(100)의 테두리(101) 및 테두리(101)와 활성영역(200)의 경계 사이에 형성된다. 팬 아웃 영역(300)에는 복수개의 채널들(310) 및 제 2 블랙 매트릭스(340)가 형성된다.
채널(310)은 구동 소자(도시 안됨)와 신호선들(220)을 전기적으로 연결시키기 위해서 신호선들(220)에서 연장된 배선들이 특정한 부분으로 군집된 부분이다. 이러한 채널(310)은 패드부(320)와 팬 아웃부(330)로 구성된다.
패드부(320)는 TFT 기판(100)의 팬 아웃 영역을 따라 형성되는 것으로, 구동소자들과 본딩 되는 패드들(322)이 군집된다. 팬 아웃부(330)는 패드부(320)와 활성영역(200)에 형성된 신호선(220)들을 상호 연결하고, 팬 아웃부(330)는신호선(220) 및 패드부(320)를 상호 연결하는 연결선(332)을 포함한다. 이때, 패드(322)들간의 사이 간격은 신호선(220)들 간의 사이 간격보다 좁다. 게이트선(222)으로부터 연장된 연결선(332a)들은 게이트선(222)들과 동일한 층에 형성되고, 데이터선(224)으로부터 연장된 연결선(332b)들은 데이터선(224)들과 동일한 층에 형성된다.
이하, 설명의 편의상 게이트선(222)들로부터 연장된 연결선(332a)들을 게이트 연결선이라 하고, 데이터선(224)들로부터 연장된 연결선(332b)들을 데이터 연결선이라 한다.
게이트 연결선(332a)들은 팬 아웃부(330)의 중앙을 기준으로 좌우 비대칭으로 형성된다. 즉, 팬 아웃부(330)에서 첫 번째에 배치된 게이트 연결선(GL1이하, 제 1 게이트 연결선이라 한다.)의 길이는 가장 길어 게이트선(222)에 대하여 기울기를 갖고, 팬 아웃부(330)에서 마지막에 배치되는 게이트 연결선(GLn이하, 제 2 게이트 연결선이라 한다.)은 길이가 가장 짧아 게이트선(222)과 평행하게 형성된다. 그리고, 제 1 게이트 연결선(GL1)과 제 2 게이트 연결선(GLn) 사이에 배치되는 나머지 게이트 연결선(332a)들은 제 2 게이트 연결선(GLn)으로 갈수록 길이가 짧아진다. 따라서, 제 1 게이트 연결선(GL1)에서 제 2 게이트 연결선(GLn)으로 갈수록 게이트 연결선(332a)의 저항은 증가된다.
또한, 게이트 연결선들(332a)을 팬 아웃부(332)의 중앙을 기준으로 좌우 대칭이 되도록 형성할 수도 있다. 또한, 데이터 연결선들(332b)은 각 팬 아웃부(330)의 중앙을 기준으로 좌우 대칭이 되도록 형성된다.
즉, 팬 아웃부(330)에서 첫 번째에 배치된 데이터 연결선(DL1이하, 제 1 데이터 연결선이라 한다.) 및 마지막에 배치되는 데이터 연결선(DLn이하, 제 2 데이터 연결선이라 한다.)의 길이는 가장 길고, 데이터선(224)에 대하여 기울기를 갖는다. 이때, 제 1 및 제 2 데이터 연결선(DL1,DLn)의 기울기는 동일하다. 팬 아웃부(330)의 중앙에 배치되는 데이터 연결선(DLn/2이하, 제 3 데이터 연결선이라 한다.)은 데이터선(224)에 대해 평행하게 형성된다. 그리고, 제 1 데이터 연결선(DL1)과 제 3 데이터 연결선(DLn/2) 및 제 2 데이터 연결선(DLn) 사이에 배치되는 나머지 데이터 연결선들(332b)은 제 3 데이터 연결선(DLn/2)으로 갈수록 기울기가 작아진다.
따라서, 제 1 및 제 2 데이터 연결선(DL1,DLn)에서 제 3 데이터 연결선(DLn/2)으로 갈수록 데이터 연결선들(332b)의 길이는 길어지고, 저항도 커진다.
제 2 블랙 매트릭스(340)는 박막 형태로 형성되며, 패드부(320)와 활성영역(200) 사이에 폐루프 형상으로 형성된다. 그리고, 제 2 블랙 매트릭스(340)는 제 1 블랙 매트릭스(210)와 동일한 층에 형성되며, 제 1 블랙 매트릭스(210)와 동일하게 크롬 또는 산호 크롬으로 형성된다.
도 3은 도 2의 A부분을 확대한 도면이다. 도 4는 팬 아웃부에 형성된 게이트 연결선들의 저항값과 캐패시터 값을 나타낸 그래프이다. 도 5는 팬 아웃부에 형성된 게이트 연결선들의 RC에 의한 신호 지연을 나타낸 그래프이다.
도 3을 참조하면, 제 2 블랙 매트릭스(340) 중 게이트 연결선들(332a)이 형성된 각 팬 아웃부(330)와 대응되는 부분에서는 제 2 블랙 매트릭스(340)의 폭이 제 1 게이트 연결선(GL1)에서 제 2 게이트 연결선(GLn)으로 갈수록 서서히 증가하여 직각 삼각형상을 갖는다. 이는 각 게이트 연결선들(332a)의 길이에 따라 다르게 나타나는 저항값의 편차를 캐패시터 값으로 보상하여 신호의 지연 시간을 동일하게 맞추기 위해서이다. 여기서, 캐패시터는 제 2 블랙 매트릭스(340)와 게이트 연결선(332a) 및 제 2 블랙 매트릭스(340) 및 게이트 연결선(332a) 사이에 형성된 절연막에 의해 발생된다.
저항값을 보상하는 캐패시터 값은 제 2 블랙 매트릭스(340)와 게이트 연결선(332a)이 오버랩 되는 길이에 의해 결정되고, 오버랩 길이는 제 1 게이트 연결선(GL1)의 저항값에 의해 결정된다.
즉, 저항값이 가장 큰 제 1 게이트 연결선(GL1)에서는 제 2 블랙 매트릭스(340)와 오버랩 되는 길이가 가장 짧도록 제 2 블랙 매트릭스(340)의 폭을 조절함으로써, 제 1 게이트 연결선(GL1)과 제 2 블랙 매트릭스(340)에 팬 아웃부(330)에서 가장 작은 값을 갖는 캐패시터를 형성한다.
그리고, 저항값이 가장 작은 제 2 게이트 연결선(GLn)에서는 제 2 블랙매트릭스(340)와 오버랩 되는 길이가 가장 길어지도록 제 2 블랙 매트릭스(340)의 폭을 조절함으로써, 제 2 게이트 연결선(GLn)과 제 2 블랙 매트릭스(340)에 팬 아웃부(330)에서 가장 큰 값을 갖는 캐패시터를 형성한다.
제 1 게이트 연결선(GL1)과 제 2 게이트 연결선(GLn) 사이에 형성된 다른 게이트 연결선들(332a)에서는 제 2 블랙 매트릭스(340)와 오버랩 되는 길이를 제 2 게이트 연결선(GLn)으로 갈수록 점차적으로 길어지도록 제 2 블랙 매트릭스(340)를 조절한다. 그러면, 도 4에 도시된 바와 같이 각각의 게이트 연결선들(332a)과 제 2 블랙 매트릭스(340)에 저항과 반비례하는 캐패시터가 형성된다.
이와 같이 각 게이트 연결선들(332a)의 저항값의 편차를 캐패시터로 보상하기 때문에 각 게이트 연결선들(332a)의 RC 딜레이 값은 모두 동일하다. 따라서, 도 5에 도시된 바와 같이 게이트선(222)으로 인가되는 신호의 지연시간도 모든 게이트 연결선(332a)에서 동일하다.
도 6은 도 2의 B부분을 확대한 도면이다. 도 7은 팬 아웃부에 형성된 데이터 연결선들의 저항값과 캐패시터 값을 나타낸 그래프이다. 도 8은 팬 아웃부에 형성된 데이터 연결선들의 RC에 의한 신호 지연을 나타낸 그래프이다.
도 6을 참조하면, 제 2 블랙 매트릭스(340) 중 데이터 연결선들(332b)이 형성된 각 팬 아웃부(330)와 대응되는 부분에서는 제 2 블랙 매트릭스(340)의 폭이제 1 데이터 연결선(DL1)에서 제 3 데이터 연결선(DLn/2)으로 갈수록 서서히 증가하고, 제 3 데이터 연결선(DLn/2)에서 제 2 데이터 연결선(DLn)으로 갈수록 서서히 감소하여 이등변 삼각형상을 갖는다.
이는 각 데이터 연결선들(332b)의 길이에 따라 다르게 나타나는 저항값의 편차를 캐패시터 값으로 보상하여 신호의 지연 시간을 동일하게 맞추기 위해서이다. 여기서, 캐패시터는 제 2 블랙 매트릭스(340)와 데이터 연결선(332b) 및 제 2 블랙 매트릭스(340) 및 데이터 연결선(332b) 사이에 형성된 절연막에 의해 발생된다.
저항값을 보상하는 캐패시터 값은 제 2 블랙 매트릭스(340)와 데이터 연결선(332b)이 오버랩 되는 길이에 의해 결정되고, 오버랩 길이는 제 1 및 제 2 데이터 연결선(DL1,DLn)의 저항값에 의해 결정된다.
즉, 저항값이 가장 큰 제 1 및 제 2 데이터 연결선(DL1,DLn)에서는 제 2 블랙 매트릭스(340)와 오버랩 되는 길이가 가장 짧아지도록 제 2 블랙 매트릭스(340)의 폭을 조절함으로써, 제 1 및 제 2 데이터 연결선(DL1,DLn)과 제 2 블랙 매트릭스(340) 사이에 팬 아웃부(330)에서 가장 작은 값을 갖는 캐패시터를 형성한다.
그리고, 저항값이 가장 작은 제 3 데이터 연결선(DLn/2)에서는 제 2 블랙매트릭스(340)와 오버랩 되는 길이가 가장 길어지도록 제 2 블랙 매트릭스(340)의 폭을 조절함으로써, 제 3 데이터 연결선(DLn/2)과 제 2 블랙 매트릭스(340) 사이에 팬 아웃부(330)에서 가장 큰 값을 갖는 캐패시터를 형성한다.
제 1 및 제 2 데이터 연결선(DL1,DLn)과 제 3 데이터 연결선(DLn/2) 사이에 형성된 다른 데이터 연결선들(332b)에서는 제 2 블랙 매트릭스(340)와 오버랩 되는 길이를 제 3 데이터 연결선(DLn/2)으로 갈수록 점차적으로 길어지도록 제 2 블랙 매트릭스(DLn)를 조절한다. 그러면 도 7에 도시된 바와 같이 각각의 데이터 연결선들(332b)과 제 2 블랙 매트릭스(340) 사이에는 저항과 반비례하는 캐패시터가 형성된다.
이와 같이 각 데이터 연결선들(332b)의 저항값의 편차를 캐패시터로 보상하기 때문에 각 데이터 연결선들(332b)의 RC 딜레이 값은 모두 동일하다. 따라서, 도 8에 도시된 바와 같이 데이터선(224)으로 인가되는 신호의 지연시간도 모든 데이터 연결선(332b)에서 동일하다.
이상에서 상세하게 설명한 바와 같이, 채널에 형성된 각 연결선들과 블랙 매트릭스의 오버랩 길이를 조절하여 모든 연결선들이 동일한 RC값을 갖도록 하면 신호선들로 입력되는 신호의 지연 시간이 모든 연결선에서 같기 때문에 표시 화면의 화질을 균일하게 개선할 수 있는 효과가 있다.
또한, 연결선의 폭 또는 길이를 변경시키기 않기 때문에 연결선의 단선을 방지할 수 있어 제품의 신뢰성을 향상시킬 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. 화상이 표시되는 활성영역과, 상기 활성영역의 외측에 위치하며 화상이 표시되지 않는 팬 아웃 영역으로 구분된 제 1 기판;
    상기 활성영역의 제 1 방향과 제 2 방향을 따라 평행하게 형성된 신호선들;
    상기 팬 아웃 영역의 가장자리에 패드들로 이루어진 패드부 및 상기 신호선들로부터 연장되어 상기 신호선들과 상기 패드들을 연결하는 연결선들을 갖는 채널들; 및
    상기 신호선들의 하부에 상기 신호선들과 절연되도록 배치되고, 상기 활성영역의 가장자리를 따라 상기 팬 아웃 영역 폐루프 형상으로 형성되고, 상기 연결선들의 RC 딜레이 값이 동일하도록 각각의 상기 연결선들과 오버랩 되는 길이가 다르게 형성된 블랙 매트릭스를 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 연결선들과 상기 블랙매트릭스의 오버랩 길이는 상기 팬 아웃부에서 길이가 가장 긴 연결선의 저항값에 대응하여 형성된 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서, 각각의 상기 연결부에 저항값과 반비례하는 캐패시터를 형성하기 위해서 상기 팬 아웃부에서 길이가 가장 긴 상기 연결선으로부터 길이가 가장 짧은 연결선으로 갈수록 상기 연결선들과 상기 블랙 매트릭스의 오버랩 길이는 증가되는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서, 상기 채널은 상기 채널의 중앙에 기준으로 비대칭 형상을 갖는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서, 상기 채널은 상기 채널의 중앙을 기준으로 양쪽이 대칭된 형상을 갖는 것을 특징으로 하는 액정표시장치.
KR1020030038878A 2003-06-16 2003-06-16 액정표시장치 KR20040108131A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030038878A KR20040108131A (ko) 2003-06-16 2003-06-16 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030038878A KR20040108131A (ko) 2003-06-16 2003-06-16 액정표시장치

Publications (1)

Publication Number Publication Date
KR20040108131A true KR20040108131A (ko) 2004-12-23

Family

ID=37382114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030038878A KR20040108131A (ko) 2003-06-16 2003-06-16 액정표시장치

Country Status (1)

Country Link
KR (1) KR20040108131A (ko)

Similar Documents

Publication Publication Date Title
US8183601B2 (en) Thin film transistor array panel for a liquid crystal display
KR100840330B1 (ko) 액정 표시 장치 및 이에 사용하는 구동 집적 회로
KR100280874B1 (ko) 액정패널
KR100488377B1 (ko) 액정 표시 장치
JP3907804B2 (ja) 液晶表示装置
KR100806808B1 (ko) 등저항 배선을 위한 액정표시장치
KR101309552B1 (ko) 어레이 기판 및 이를 갖는 표시패널
JPH09211479A (ja) 液晶表示装置
JP6745732B2 (ja) 液晶表示パネルおよび液晶表示装置
KR0144061B1 (ko) 실드된 픽셀 구조를 갖는 액정 디스플레이 장치
US6829029B2 (en) Liquid crystal display panel of line on glass type and method of fabricating the same
KR100350598B1 (ko) 액티브 매트릭스형 액정 표시 장치
JP3716964B2 (ja) 液晶表示装置
KR20080035369A (ko) 액정표시장치
KR20080044503A (ko) 표시장치
KR100942515B1 (ko) 액정표시장치
JPH11352512A (ja) 広視野角液晶表示装置
KR20040108131A (ko) 액정표시장치
KR100928492B1 (ko) 액정 표시 장치
JP2004258245A (ja) 電気光学装置および電子機器
KR100642857B1 (ko) 액정 표시 패널
KR100361333B1 (ko) 액정표시소자
KR100288803B1 (ko) 정전기방지용액정표시장치
KR20040059038A (ko) 액정표시장치의 배선간 저항차를 줄이기 위한 라우팅라인및 그 라인형성방법
KR19990066408A (ko) 평면 구동 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application