KR20040093258A - Method of manufacture for multi-layered printed circuit board - Google Patents

Method of manufacture for multi-layered printed circuit board Download PDF

Info

Publication number
KR20040093258A
KR20040093258A KR1020030025541A KR20030025541A KR20040093258A KR 20040093258 A KR20040093258 A KR 20040093258A KR 1020030025541 A KR1020030025541 A KR 1020030025541A KR 20030025541 A KR20030025541 A KR 20030025541A KR 20040093258 A KR20040093258 A KR 20040093258A
Authority
KR
South Korea
Prior art keywords
layer
conductive paste
copper
printed circuit
circuit board
Prior art date
Application number
KR1020030025541A
Other languages
Korean (ko)
Other versions
KR100509201B1 (en
Inventor
이성헌
Original Assignee
주식회사 디에이피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디에이피 filed Critical 주식회사 디에이피
Priority to KR10-2003-0025541A priority Critical patent/KR100509201B1/en
Publication of KR20040093258A publication Critical patent/KR20040093258A/en
Application granted granted Critical
Publication of KR100509201B1 publication Critical patent/KR100509201B1/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns

Abstract

PURPOSE: A method is provided to increase the contact area of a laser via hole, and achieve improved electrical contact and bonding characteristics with the electronic component mounted on a multi-layer printed circuit board. CONSTITUTION: A method comprises a step of forming a multi-layer substrate by stacking a plurality of metal layers and insulation resin layers on a double-sided substrate(101); a step of forming a plurality of laser via holes on the multi-layer substrate; a step of forming a first metal layer(103a) on the resultant structure; a step of filling the laser via holes with a conductive paste ink having a copper content of 30 to 40%, and flattening the resultant structure in such a manner that the first metal layer is exposed; a step of forming a second metal layer(107a) on the resultant structure; and a step of exposing the top insulation resin layer of the multi-layer substrate by patterning certain parts of the first and second metal layers between the laser via holes and the top metal layer of the multi-layer substrate, and forming a solder resist layer(116) on the resultant structure.

Description

다층 인쇄회로기판의 제조방법{METHOD OF MANUFACTURE FOR MULTI-LAYERED PRINTED CIRCUIT BOARD}METHODS OF MANUFACTURE FOR MULTI-LAYERED PRINTED CIRCUIT BOARD

본 발명은 다층 인쇄회로기판(PCB)의 제조방법에 관한 것으로서, 특히 다층 인쇄회로기판에 형성된 레이저 비아홀에 충진재를 충진하여 평탄화한 후 그 위에 제 2 도전체층을 형성함으로써, 상기 레이저 비아홀의 접촉면적을 넓히고, 상기 다층 인쇄회로기판에 실장되는 부품과의 전기적 접촉성 및 본딩 특성을 향상시키며, 비아패드의 보강 특성 및 솔더링 특성을 향상시킨 다층 인쇄회로기판의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a multilayer printed circuit board (PCB), and in particular, fills and planarizes a filler in a laser via hole formed in a multilayer printed circuit board, and then forms a second conductor layer thereon, thereby contacting the laser via hole. The present invention relates to a method for manufacturing a multilayer printed circuit board having broadened, improved electrical contact and bonding characteristics with components mounted on the multilayer printed circuit board, and improved reinforcement and soldering characteristics of the via pads.

일반적으로, 인쇄회로기판은 에폭시계의 절연기판상에 동박을 입힌 것으로, 단면 인쇄회로기판, 양면 인쇄회로기판 및 다층 인쇄회로기판 등으로 그 종류를 구분할 수 있다.In general, a printed circuit board is coated with copper foil on an epoxy-based insulated substrate, and may be classified into a single-sided printed circuit board, a double-sided printed circuit board, a multilayer printed circuit board, and the like.

상기 단면 인쇄회로기판은 절연기판의 한쪽면에만 배선패턴의 동박이 입혀진 구조로 되어 있고, 상기 양면 인쇄회로기판은 절연기판의 양쪽면에 배선패턴의 동박이 입혀진 구조로 되어 있으며, 상기 다층 인쇄회로기판은 상기 단면 인쇄회로기판 또는 양면 인쇄회로기판이 다수개 적층된 구조로 되어 있다.The single-sided printed circuit board has a structure in which copper foil of a wiring pattern is coated on only one side of the insulated substrate, and the double-sided printed circuit board has a structure in which copper foil of a wiring pattern is coated on both sides of the insulated substrate. The substrate has a structure in which a plurality of single-sided printed circuit boards or double-sided printed circuit boards are stacked.

상기 다층 인쇄회로기판은 최근에 경박단소화되면서 핸드폰, PCS, IMT 2000, 노트북, 팜탑, 캠코더 등과 볼 그리드 어레이(ball grid array: BGA), 칩 스케일 패키징(chip scale packaging: CSP), 멀티 칩 모듈(multi chip module: MCM) 등과 같은 반금속용 패키지 기판에 많이 적용되고 있다.As the multilayer printed circuit board has recently been reduced in size and thinness, a ball grid array (BGA), chip scale packaging (CSP), and a multi-chip module such as a mobile phone, a PCS, an IMT 2000, a notebook, a palmtop, a camcorder, etc. It is widely applied to semi-metal package substrates such as multi chip module (MCM).

그러면, 첨부도면을 참조하여 종래의 인쇄회로기판의 제조공정에 대해 설명하기로 한다.Next, a manufacturing process of a conventional printed circuit board will be described with reference to the accompanying drawings.

도 1a 내지 도 1w는 종래 기술에 따른 다층 인쇄회로기판의 제조공정 단면도이다.1A to 1W are cross-sectional views illustrating a manufacturing process of a multilayer printed circuit board according to the prior art.

상기 다층 인쇄회로기판의 제조공정은 먼저, 도 1a에 도시된 바와 같이, 절연판(1a)의 상부 및 하부에 상부 동박(1b)과 하부 동박(1c)이 형성된 양면기판(1)에 기계드릴을 사용하여 상기 베리드 비아홀(Buried Via Hole)(2)을 형성한다.In the manufacturing process of the multilayer printed circuit board, first, as shown in FIG. 1A, a mechanical drill is applied to a double-sided board 1 on which upper and lower copper foils 1b and lower copper foils 1c are formed on and under the insulating plate 1a. To form the buried via hole (2).

그 다음, 도 1b에 도시된 바와 같이, 상기 베리드 비아홀(2)이 형성된 상기 양면 기판(1)에 도금을 실시하여(적어도 1회 이상) 상기 베리드 비아홀(2)의 내주면과 상기 양면 기판(1)의 상부 및 하부에 제 1 금속층(3)을 형성한다. 이 때, 상기 제 1 금속층(3)은 구리(Copper)를 주로 사용한다.Then, as illustrated in FIG. 1B, the double-sided substrate 1 on which the buried via hole 2 is formed is plated (at least one or more times) to form an inner circumferential surface of the buried via hole 2 and the double-sided substrate. The first metal layer 3 is formed above and below (1). At this time, the first metal layer 3 mainly uses copper.

그 다음, 도 1c에 도시된 바와 같이, 지그(JIG)(30)를 사용하여 상기 제 1 금속층(3)이 형성된 상기 베리드 비아홀(2)에 충진재(4)를 사용하여 충진(plugging)한다. 이 때, 충진재(4)는 레진(Resin)성의 전도성 물질을 사용한다.Then, as shown in FIG. 1C, the buried via hole 2 in which the first metal layer 3 is formed is filled with a filler 4 using a jig 30. . At this time, the filler 4 uses a resin (Resin) conductive material.

그 다음, 도 1d에 도시된 바와 같이, 일정 온도(예를 들어, 150℃)와 일정 시간(예를 들어, 50분)으로 상기 충진재(4)를 경화시킨다.Then, as shown in FIG. 1D, the filler 4 is cured at a constant temperature (eg, 150 ° C.) and for a predetermined time (eg, 50 minutes).

그 다음, 도 1e에 도시된 바와 같이, 상기 양면기판(1)의 상부 및 하부에 돌출된 상기 충진재(4)를 상기 제 1 금속층(3)이 노출되도록 화학적기계적연마(CMP; chemical mechanical polishing)를 이용하여 평탄화(4a)한다.Next, as shown in FIG. 1E, the chemical mechanical polishing (CMP) is performed such that the first metal layer 3 is exposed to the filler 4 protruding from the upper and lower portions of the double-sided substrate 1. Planarization 4a using.

그 다음, 도 1f에 도시된 바와 같이, 상기 제 1 금속층(3) 및 상기 충진재(4a)가 노출된 상기 양면기판(1)의 상부 및 하부에 제 1 포토레지스트(photoresist)층(5)을 형성한다.Next, as shown in FIG. 1F, a first photoresist layer 5 is disposed on and under the double-sided substrate 1 on which the first metal layer 3 and the filler 4a are exposed. Form.

그 다음, 도 1g에 도시된 바와 같이, 상기 제 1 금속층(3)을 패터닝하기 위해 상기 제 1 포토레지스트층(5)을 패터닝(5a)한다. 이 때, 상기 제 1 포토레지스트층(5)은 네거티브 레지스트층(5a)이다.Next, as shown in FIG. 1G, the first photoresist layer 5 is patterned 5a to pattern the first metal layer 3. At this time, the first photoresist layer 5 is a negative resist layer 5a.

그 다음, 도 1h에 도시된 바와 같이, 패터닝된 상기 제 1 포토레지스트층(5a) 위에 빛을 조사하여 상기 상부 동박(1b) 및 상기 하부 동박(1c)이 노출되도록 상기 제 1 금속층(3)을 식각한다.Then, as shown in FIG. 1H, the first metal layer 3 is exposed to light on the patterned first photoresist layer 5a to expose the upper copper foil 1b and the lower copper foil 1c. Etch

그 다음, 도 1i에 도시된 바와 같이, 상기 제 1 포토레지스트층(5a)을 제거함으로써, 상기 양면기판(1) 위에 제 1 금속 패턴층(3a)을 형성한다.Next, as illustrated in FIG. 1I, the first metal pattern layer 3a is formed on the double-sided substrate 1 by removing the first photoresist layer 5a.

이와 같이, 상기 도 1a 내지 도 1i에 도시된 공정을 반복적으로 수행하는 것에 의해, 다층의 금속패턴을 가진 다층 기판을 형성할 수 있다.As described above, by repeatedly performing the processes illustrated in FIGS. 1A to 1I, a multilayer substrate having a multilayer metal pattern may be formed.

그 다음, 도 1j에 도시된 바와 같이, 상기 제 1 금속 패턴층(3a)이 형성된 상기 양면기판(1)의 상부 및 하부에 제 1 절연수지층(6)을 형성하고, 상기 제 1 절연수지층(6) 위에 제 2 금속층(7)을 고온 고압에 의해 형성한다. 이 때, 상기 제 2 금속층(7)은 구리를 사용하며, 상기 제 1 절연수지층(6) 및 상기 제 2 금속층(7)을 제 1 RCC(resin coated copper foil)층이라 한다.Next, as shown in FIG. 1J, first insulating resin layers 6 are formed on upper and lower portions of the double-sided substrate 1 on which the first metal pattern layer 3a is formed, and the first insulating resin is formed. The second metal layer 7 is formed on the ground layer 6 by high temperature and high pressure. In this case, the second metal layer 7 uses copper, and the first insulating resin layer 6 and the second metal layer 7 are referred to as a first resin coated copper foil (RCC) layer.

그 다음, 도 1k에 도시된 바와 같이, 상기 제 2 금속층(7)이 형성된 상기 양면기판(1)의 상부 및 하부에 제 2 포토레지스트(photoresist)층(8)을 형성한다.Next, as shown in FIG. 1K, a second photoresist layer 8 is formed on and under the double-sided substrate 1 on which the second metal layer 7 is formed.

그 다음, 도 1l에 도시된 바와 같이, 상기 제 2 금속층(7)을 패터닝하기 위해 상기 제 2 포토레지스트층(8)을 패터닝(8a)한다. 이 때, 상기 제 2 포토레지스트층(8)은 네거티브 레지스트층(8a)이다.Next, as shown in FIG. 1L, the second photoresist layer 8 is patterned 8a to pattern the second metal layer 7. At this time, the second photoresist layer 8 is a negative resist layer 8a.

그 다음, 도 1m에 도시된 바와 같이, 상기 제 2 포토레지스트막(8a) 위에 빛을 조사하여 상기 제 1 절연수지층(6)이 노출되도록 상기 제 2 금속층(7)을 식각하여 제 2 금속 패턴층(7a)을 형성한다. 그 다음, 도면에는 도시되지 않았지만, 상기 제 2 포토레지스트층(8a)을 제거한다.Next, as shown in FIG. 1M, the second metal layer 7 is etched so that the first insulating resin layer 6 is exposed by irradiating light onto the second photoresist film 8a so as to expose the second metal layer 7. The pattern layer 7a is formed. Next, although not shown in the figure, the second photoresist layer 8a is removed.

그 다음, 도 1n에 도시된 바와 같이, 상기 제 2 금속 패턴층(7a)이 형성된 상기 양면기판(1)의 상부 및 하부에 제 2 절연수지층(9)을 형성하고, 상기 제 2 절연수지층(9) 위에 제 3 금속층(10)을 고온 고압에 의해 형성한다. 이 때, 상기 제 3 금속층(10)은 구리를 이용한 금속층이며, 상기 제 2 절연수지층(9) 및 상기 제 3금속층(10)을 제 2 RCC(resin coated copper foil)층이라 한다.Next, as shown in FIG. 1N, second insulating resin layers 9 are formed on upper and lower portions of the double-sided substrate 1 on which the second metal pattern layer 7a is formed, and the second insulating resin is formed. The third metal layer 10 is formed on the ground layer 9 by high temperature and high pressure. In this case, the third metal layer 10 is a metal layer using copper, and the second insulating resin layer 9 and the third metal layer 10 are referred to as a second resin coated copper foil (RCC) layer.

그 다음, 도 1o에 도시된 바와 같이, 상기 제 3 금속층(10)이 형성된 상기 양면기판(1)의 상부 및 하부에 제 3 포토레지스트층(11)을 형성한다.Next, as shown in FIG. 1O, the third photoresist layer 11 is formed on and under the double-sided substrate 1 on which the third metal layer 10 is formed.

그 다음, 도 1p에 도시된 바와 같이, 상기 제 3 금속층(10)을 패터닝하기 위해 상기 제 3 포토레지스트층(11)을 패터닝(11a)한다. 이 때, 상기 제 3 포토레지스트층(11a)은 네거티브 레지스트층(11a)이다.Next, as shown in FIG. 1P, the third photoresist layer 11 is patterned 11a to pattern the third metal layer 10. At this time, the third photoresist layer 11a is a negative resist layer 11a.

그 다음, 도 1q에 도시된 바와 같이, 패터닝된 상기 제 3 포토레지스트막(11a) 위에 빛을 조사하여 상기 제 2 절연수지층(9)이 노출되도록 상기 제 3 금속층(10)을 식각하여 제 3 금속 패턴층(10a)을 형성한다. 그 다음, 도면에는 도시되지 않았지만, 상기 제 3 포토레지스트층(11a)을 제거한다. 상기 제 3 금속 패턴층(10a)에 의해 노출된 상기 제 2 절연수지층(9)은 다음 공정에서 형성되는 레이저 비아홀(Laser Via Holl)을 형성하기 위한 레이저 포인트이다.Next, as illustrated in FIG. 1Q, the third metal layer 10 is etched by irradiating light onto the patterned third photoresist film 11a to expose the second insulating resin layer 9. 3 metal pattern layer 10a is formed. Next, although not shown in the figure, the third photoresist layer 11a is removed. The second insulating resin layer 9 exposed by the third metal pattern layer 10a is a laser point for forming a laser via hole formed in a subsequent process.

그 다음, 도 1r에 도시된 바와 같이, 상기 제 3 금속 패턴층(10a)에 의해 노출된 상기 제 2 절연수지층(9)과 상기 제 2 금속 패턴층(7a)에 의해 노출된 상기 제 1 절연수지층(6)을 상기 제 1 금속 패턴층(3a)의 소정 부분이 노출되도록 레이저 드릴(Laser Drill)로 제거하여 제 1 레이저 비아홀(13a)을 형성한다. 또한, 상기 제 3 금속 패턴층(10a)에 의해 노출된 상기 제 2 절연수지층(9)을 상기 제 2 금속 패턴층(7a)의 소정 부분이 노출되도록 레이저 드릴로 제거하여 제 2 레이저 비아홀(13b)을 형성한다. 이 때, 상기 레이저 드릴은 고압의 이산화탄소(Co2) 가스를이용한 레이저 빔을 조사하여 절연층을 제거하는 식각 장비이다.Next, as shown in FIG. 1R, the first insulation exposed by the second insulating resin layer 9 and the second metal pattern layer 7a exposed by the third metal pattern layer 10a. The insulating resin layer 6 is removed with a laser drill to expose a predetermined portion of the first metal pattern layer 3a to form a first laser via hole 13a. In addition, the second insulating resin layer 9 exposed by the third metal pattern layer 10a is removed by a laser drill so that a predetermined portion of the second metal pattern layer 7a is exposed. 13b). At this time, the laser drill is an etching equipment for removing the insulating layer by irradiating a laser beam using a high-pressure carbon dioxide (Co 2 ) gas.

이와 같이, 상기 도 1j 내지 도 1r에 도시된 공정에 의해 상기 도 1a 내지 도 1i의 공정에 의해 형성된 다층 기판의 층간 전기적 접속을 위한 레이저 비아홀을 형성한다.As described above, a laser via hole for interlayer electrical connection of the multilayer substrate formed by the process of FIGS. 1A to 1I is formed by the process illustrated in FIGS. 1J to 1R.

그 다음, 도 1s에 도시된 바와 같이, 상기 제 1 및 제 2 레이저 비아홀(13a)(13b)이 형성된 상기 양면기판(1)의 상부 및 하부에 패널 도금을 실시하여 제 4 금속층(14)을 형성한다.Next, as shown in FIG. 1S, the fourth metal layer 14 is formed by performing panel plating on the upper and lower portions of the double-sided substrate 1 on which the first and second laser via holes 13a and 13b are formed. Form.

그 다음, 도 1t에 도시된 바와 같이, 상기 제 4 금속층(14)이 형성된 상기 구조물 위에 제 4 포토레지스트층(15)을 형성한다.Next, as shown in FIG. 1T, a fourth photoresist layer 15 is formed on the structure on which the fourth metal layer 14 is formed.

그 다음, 도 1u에 도시된 바와 같이, 상기 제 4 금속층(14)을 패터닝하기 위해 상기 제 4 포토레지스트층(15)을 패터닝(15a)한다. 이 때, 상기 제 4 포토레지스트층(15a)은 네거티브 레지스트층(15a)이다.Next, as shown in FIG. 1U, the fourth photoresist layer 15 is patterned 15a to pattern the fourth metal layer 14. At this time, the fourth photoresist layer 15a is a negative resist layer 15a.

그 다음, 도 1v에 도시된 바와 같이, 패터닝된 상기 제 4 포토레지스트막(15a) 위에 빛을 조사하여 상기 제 3 금속 패턴층(10a)이 노출되도록 상기 제 4 금속층(14)을 식각하여 제 4 금속 패턴층(14a)을 형성한다.Next, as shown in FIG. 1V, the fourth metal layer 14 is etched by irradiating light onto the patterned fourth photoresist film 15a to expose the third metal pattern layer 10a. 4 Metal pattern layer 14a is formed.

그 다음, 도 1w에 도시된 바와 같이, 상기 제 2 절연수지층(9)이 노출되도록 상기 제 3 금속 패턴층(10a)을 식각한 다음 상기 제 4 포토레지스트층(15a)을 제거한다. 그 다음, 노출된 상기 제 2 절연수지층(9) 위에 스크린 인쇄하여 솔더 레지스트층(16)를 형성한다.Next, as shown in FIG. 1W, the third metal pattern layer 10a is etched to expose the second insulating resin layer 9, and then the fourth photoresist layer 15a is removed. Next, screen printing is performed on the exposed second insulating resin layer 9 to form a solder resist layer 16.

이와 같이, 상기 도 1s 내지 도 1w에 도시된 공정에 의해 상기 도 1j 내지도 1r의 공정에 의해 형성된 레이저 비아홀을 도금하여 배전을 위한 외부 패턴을 형성한다.As described above, the laser via hole formed by the process of FIGS. 1J to 1R is plated by the process illustrated in FIGS. 1S to 1W to form an external pattern for power distribution.

도 2a 및 도 2b는 종래의 제조공정에 의해 완성된 인쇄회로기판의 레이저 비아홀 촬영사진 및 그 사진의 일부영역(A)을 확대하여 나타낸 도면이다.2A and 2B are enlarged views of a laser via hole photograph of a printed circuit board completed by a conventional manufacturing process and a partial region A of the photograph.

그리고, 도 3은 종래의 제조공정에 의해 완성된 인쇄회로기판의 레이저 비아홀 단면도이다.3 is a cross-sectional view of a laser via hole of a printed circuit board completed by a conventional manufacturing process.

도 2a 및 도 2b와 도 3을 참고로 하여 종래의 기술에 의해 완성된 인쇄회로기판의 기술적인 문제를 살펴보면, 상기 종래의 레이저 비아홀은 각종 미세 전자부품과의 접촉면적이 적어 전자 부품과 레이저 비아홀과의 본딩(bonding) 특성을 저하시키는 구조를 가지고 있기 때문에, 전자부품이 레이저 비아홀에 정확하게 실장 및 본딩되지 못하여 다층 인쇄회로기판의 신뢰성을 저하시키는 문제점이 있었으며, 또한 IC 및 BGA 등의 실장시 하단에 솔더 볼 형성으로 인해 부품과 솔더 볼 간의 쇼트(short)가 발생하는 등의 문제점이 있었다.Referring to FIGS. 2A, 2B, and 3, a technical problem of a printed circuit board completed by the prior art is described. The conventional laser via hole has a small contact area with various microelectronic components, and thus, the electronic component and the laser via hole are smaller. Due to the structure that reduces the bonding properties of the electronic component, the electronic component may not be correctly mounted and bonded to the laser via hole, thereby reducing the reliability of the multilayer printed circuit board. Due to the formation of solder balls, there was a problem such as a short between the parts and the solder balls.

또한, 비아 패드로의 솔더링시 인접 레이저 비아홀로 인한 크림 솔더시 흐름성 발생으로 본딩(Bonding)력이 저하되고, 스크린 인쇄시의 잉크(Ink)의 튐이 발생한다. 이로 인해, SMD 패드의 금(Gold) 도금시 도금 불량이 발생하고 솔더링(Soldering) 불량이 발생하는 문제점이 있었다.In addition, the bonding strength decreases due to the flow of cream during solder solder due to the adjacent laser via hole when soldering to the via pad, and the ink Ink during screen printing is generated. For this reason, there is a problem in that plating defects occur and soldering defects occur during gold plating of the SMD pads.

본 발명의 목적은 상기 문제점을 해결하기 위해 이루어진 것으로, 다층 인쇄회로기판에 형성된 레이저 비아홀에 충진재를 충진하여 평탄화한 후 그 위에 제 2도전체층을 형성함으로써, 상기 레이저 비아홀의 접촉면적을 넓히고, 상기 다층 인쇄회로기판에 실장되는 부품과의 전기적 접촉성 및 본딩 특성을 향상시키며, 비아패드의 보강 특성 및 솔더링 특성을 향상시킨 다층 인쇄회로기판의 제조방법을 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve the above problems, by filling and flattening a filler in a laser via hole formed in a multilayer printed circuit board and forming a second conductive layer thereon, thereby widening the contact area of the laser via hole. The present invention provides a method of manufacturing a multilayer printed circuit board having improved electrical contact and bonding characteristics with components mounted on the multilayer printed circuit board, and improved reinforcement and soldering characteristics of the via pads.

또한, 본 발명의 다른 목적은 다층 인쇄회로기판의 레이저 비아홀에 충진하는 충진재와 그 위에 형성하는 도전체층의 재질을 동일한 재질을 사용함으로써, 고온에서 상기 충진재와 상기 도전체층이 분리되는 현상을 방지한 다층 인쇄회로기판의 제조방법을 제공하는데 있다.In addition, another object of the present invention is to prevent the separation of the filler and the conductor layer at a high temperature by using the same material for the filler filled in the laser via hole of the multilayer printed circuit board and the conductor layer formed thereon. The present invention provides a method for manufacturing a multilayer printed circuit board.

또한, 본 발명의 또 다른 목적은 다층 인쇄회로기판의 레이저 비아홀에 충진하는 충진재를 구리(Copper) 패이스트(Paste)의 구리 함유량이 30∼40% 인 잉크(Ink)를 사용함으로써, 고온에도 변형이 없고 전도성이 우수하며, 내구성에 강하고 제품의 경박 단소화 할 수 있는 다층 인쇄회로기판의 제조방법을 제공하는데 있다.In addition, another object of the present invention is to deform even at high temperature by using the ink (Ink) of 30-40% copper content of the copper paste in the filler filled in the laser via hole of the multilayer printed circuit board The present invention provides a method of manufacturing a multilayer printed circuit board having excellent conductivity, excellent conductivity, strong durability, and thin and short product.

도 1a 내지 도 1w는 종래 기술에 따른 다층 인쇄회로기판의 제조공정 단면도1A to 1W are cross-sectional views of a manufacturing process of a multilayer printed circuit board according to the related art.

도 2a 및 도 2b는 종래의 제조공정에 의해 완성된 다층 인쇄회로기판의 레이저 비아홀 사진도 및 그 사진의 일부영역(A)을 확대한 확대 사진도2A and 2B are photographs showing a laser via hole of a multilayered printed circuit board completed by a conventional manufacturing process, and an enlarged photograph showing a portion A of the photograph.

도 3은 종래의 제조공정에 의해 완성된 다층 인쇄회로기판의 레이저 비아홀의 단면도3 is a cross-sectional view of a laser via hole of a multilayer printed circuit board completed by a conventional manufacturing process.

도 4a 내지 도 4z는 본 발명에 의한 다층 인쇄회로기판의 제조공정 단면도Figure 4a to 4z is a cross-sectional view of the manufacturing process of the multilayer printed circuit board according to the present invention

도 5a 및 도 5b는 본 발명의 제조공정에 의해 완성된 다층 인쇄회로기판의 레이저 비아홀 사진도 및 그 사진의 일부영역(B)을 확대한 확대 사진도5A and 5B are photographs showing a laser via hole of a multilayered printed circuit board completed by the manufacturing process of the present invention, and an enlarged photograph showing a portion B of the photograph.

도 6은 본 발명의 제조공정에 의해 완성된 다층 인쇄회로기판의 레이저 비아홀의 단면도6 is a cross-sectional view of the laser via hole of the multilayer printed circuit board completed by the manufacturing process of the present invention.

도 7a 및 도 7b는 구리의 함유량이 0∼29%인 전도성 페이스트 잉크를 SBL 및 MBL 레이저 비아홀에 플러깅 인쇄한 확대 사진 단면도7A and 7B are enlarged cross-sectional views of a conductive paste ink having a copper content of 0 to 29% by plugging printing into SBL and MBL laser via holes.

도 7c 내지 도 7h는 구리의 함유량이 0∼29%인 전도성 페이스트 잉크를 사용한 SBL 및 MBL 레이저 비아의 문제점을 설명하기 위한 확대 사진 및 단면도7C to 7H are enlarged photographs and cross-sectional views for explaining the problems of SBL and MBL laser vias using conductive paste inks having a copper content of 0 to 29%.

도 8a 및 도 8b는 구리의 함유량이 30∼40%인 전도성 페이스트 잉크를 SBL및 MBL 레이저 비아홀에 플러깅 인쇄한 확대 사진 단면도8A and 8B are enlarged cross-sectional views of a conductive paste ink having a copper content of 30 to 40% by plugging printing into SBL and MBL laser via holes.

도 8c 내지 도 8h는 구리의 함유량이 30∼40%인 전도성 페이스트 잉크를 사용한 SBL 및 MBL 레이저 비아의 상태를 설명하기 위한 확대 사진 및 단면도8C to 8H are enlarged photographs and cross-sectional views for explaining the state of SBL and MBL laser vias using conductive paste inks having a copper content of 30 to 40%.

도 9a 및 도 9b는 구리의 함유량이 41∼100%인 전도성 페이스트 잉크를 SBL 및 MBL 레이저 비아홀에 플러깅 인쇄한 확대 사진 단면도9A and 9B are enlarged cross-sectional views of a conductive paste ink having a copper content of 41 to 100% by plugging printing to SBL and MBL laser via holes.

도 9c 내지 도 9h는 구리의 함유량이 41∼100%인 전도성 페이스트 잉크를 사용한 SBL 및 MBL 레이저 비아의 문제점을 설명하기 위한 확대 사진 및 단면도9C to 9H are enlarged photographs and cross-sectional views for explaining problems of SBL and MBL laser vias using conductive paste inks containing 41 to 100% copper.

도 10a는 전도성 페이스트 잉크의 구리 입자 크기가 20㎛ 이하(≤20㎛)인 경우의 표면 사진도10A is a photograph of the surface when the copper particle size of the conductive paste ink is 20 μm or less (≦ 20 μm)

도 10b 및 도 10c는 전도성 페이스트 잉크의 구리 입자 크기가 20㎛ 이하(≤20㎛)인 경우의 SBL 및 MBL 레이저 비아의 확대 사진 단면도10B and 10C are enlarged cross-sectional views of SBL and MBL laser vias when the copper particle size of the conductive paste ink is 20 μm or less (≦ 20 μm).

도 10d는 전도성 페이스트 잉크의 구리 입자 크기가 21㎛ 이상 50㎛ 이하(21㎛ ≤입자 크기 ≤50㎛)인 경우의 표면 사진도10D is a photograph of the surface when the copper particle size of the conductive paste ink is 21 μm or more and 50 μm or less (21 μm ≦ particle size ≦ 50 μm)

도 10e 및 도 10f는 전도성 페이스트 잉크의 구리 입자 크기가 21㎛ 이상 50㎛ 이하(21㎛ ≤입자 크기 ≤50㎛)인 SBL 및 MBL 레이저 비아의 확대 사진 단면도10E and 10F are enlarged cross-sectional views of SBL and MBL laser vias with a copper particle size of 21 μm or more and 50 μm or less (21 μm ≦ particle size ≦ 50 μm) of the conductive paste ink.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

101 : 양면 기판 101a : 절연판101: double-sided substrate 101a: insulating plate

101b : 상부 동박 101c : 하부 동박101b: upper copper foil 101c: lower copper foil

102 : 베리드 비아홀 103, 103a : 제 1 금속층102: buried via hole 103, 103a: first metal layer

104 : 충진재104: filling material

105, 105a : 제 1 포토레지스트층 106 : 제 1 절연수지층105, 105a: first photoresist layer 106: first insulating resin layer

107, 107a : 제 2 금속층107, 107a: second metal layer

108, 108a : 제 2 포토레지스트층108, 108a: second photoresist layer

109, 109a : 제 2 절연수지층 110, 110a : 제 3 금속층109, 109a: second insulating resin layer 110, 110a: third metal layer

111, 111a : 제 3 포토레지스트층111, 111a: third photoresist layer

113a : 제 1 레이저 비아홀 113b : 제 2 레이저 비아홀113a: first laser via hole 113b: second laser via hole

114 : 제 4 금속층114: fourth metal layer

115, 115a : 제 4 포토레지스트층 116 : 솔더 레지스트층115, 115a: fourth photoresist layer 116: solder resist layer

120, 120a : 충진재 121, 121a : 제 5 금속층120, 120a: Filler 121, 121a: Fifth metal layer

상기 목적을 달성하기 위한 본 발명에 의한 다층 인쇄회로기판의 제조방법은,Method of manufacturing a multilayer printed circuit board according to the present invention for achieving the above object,

베리드 비아홀이 형성된 양면기판 위에 다수 개의 금속층 및 절연수지층을 적층하여 다층기판을 형성하는 단계;Stacking a plurality of metal layers and insulating resin layers on a double-sided substrate on which buried via holes are formed to form a multi-layer substrate;

상기 다층기판에 다수 개의 레이저 비아홀을 형성하는 단계;Forming a plurality of laser via holes in the multilayer substrate;

상기 구조물 위에 제 1 금속층을 형성하는 단계;Forming a first metal layer over the structure;

상기 제 1 금속층이 형성된 상기 다수 개의 레이저 비아홀에 구리 함유량이 30∼40%를 갖는 전도성 페이스트 잉크를 충진한 후 상기 제 1 금속층이 노출되도록 평탄화하는 단계;Filling the plurality of laser via holes in which the first metal layer is formed with conductive paste ink having a copper content of 30 to 40% and then planarizing the first metal layer to be exposed;

상기 구조물 위에 제 2 금속층을 형성하는 단계; 및Forming a second metal layer over the structure; And

상기 레이저 비아홀과 레이저 비아홀 사이의 상기 제 1 및 제 2 금속층과 상기 다층기판의 최상위 금속층을 일정 부분 패터닝하여 상기 다층기판의 최상위 절연수지층을 노출시킨 다음 솔더 레지스트층을 형성하는 단계를 포함하는 것을 특징으로 한다.And partially patterning the first and second metal layers between the laser via hole and the laser via hole and the uppermost metal layer of the multilayer substrate to expose the uppermost insulating resin layer of the multilayer substrate, and then forming a solder resist layer. It features.

상기 제 1 금속층은 금, 은, 구리, 알루미늄, 전도체, 전도성 수지, 구리가 함유된 전도성 페이스트 잉크, 구리가 함유된 수지 중 어느 하나를 포함하는 것을 특징으로 한다.The first metal layer may include any one of gold, silver, copper, aluminum, a conductor, a conductive resin, a conductive paste ink containing copper, and a resin containing copper.

상기 전도성 페이스트 잉크는 구리 함유량이 30∼40%를 갖는 전도성 페이스트 잉크인 것을 특징으로 한다.The conductive paste ink is a conductive paste ink having a copper content of 30 to 40%.

상기 전도성 페이스트 잉크에 함유된 구리의 입자 크기는 20㎛ 이하를 갖는 것을 특징으로 한다.The particle size of copper contained in the conductive paste ink is characterized in that it has a 20㎛ or less.

상기 전도성 페이스트 잉크의 도막 높이는 60㎛이고, 상기 전도성 페이스트 잉크의 도막 폭은 480∼500㎛인 것을 특징으로 한다.The coating film height of the conductive paste ink is 60 μm, and the coating film width of the conductive paste ink is 480 to 500 μm.

상기 레이저 비아홀에 상기 전도성 페이스트 잉크를 충진한 후 평탄화하기 전에 일정 온도와 일정 시간으로 경화시키는 단계를 더 포함하는 것을 특징으로 한다.And filling the laser via hole with the conductive paste ink and then curing the laser via hole at a predetermined temperature and for a predetermined time before planarization.

상기 경화 공정은 150℃의 온도에서 20분 동안 경화시키는 것을 특징으로 한다.The curing process is characterized in that the curing for 20 minutes at a temperature of 150 ℃.

상기 경화 공정은 제 1 내지 제 6 챔버를 구비한 컨베이어 건조기를 사용하여 건조하며, 상기 제 1 챔버는 150℃, 상기 제 2 챔버는 165℃, 상기 제 3 내지 제 6 챔버는 175℃로 단계별로 경화하는 것을 특징으로 한다.The curing process is dried using a conveyor dryer having first to sixth chambers, wherein the first chamber is 150 ° C, the second chamber is 165 ° C, and the third to sixth chambers are stepwise at 175 ° C. It is characterized by curing.

상기 전도성 페이스트 잉크의 평탄화시 세라믹 브러쉬를 사용하는 것을 특징으로 한다.In the planarization of the conductive paste ink, a ceramic brush is used.

상기 제 2 금속층은 금, 은, 구리, 알루미늄, 전도성 도체, 전도성 수지, 구리가 함유된 전도성 페이스트 잉크, 구리가 함유된 수지 중 어느 하나를 포함하는 것을 특징으로 한다.The second metal layer is characterized in that it comprises any one of gold, silver, copper, aluminum, conductive conductor, conductive resin, conductive paste ink containing copper, copper containing resin.

상기 전도성 페이스트 잉크는 구리 함유량이 30∼40%를 갖는 전도성 페이스트 잉크인 것을 특징으로 한다.The conductive paste ink is a conductive paste ink having a copper content of 30 to 40%.

상기 전도성 페이스트 잉크에 함유된 구리의 입자 크기는 20㎛ 이하를 갖는 것을 특징으로 한다.The particle size of copper contained in the conductive paste ink is characterized in that it has a 20㎛ or less.

상기 다층 인쇄회로기판의 제조방법은 상기 제 2 금속층 위에 포토레지스트층을 형성하는 단계; 상기 포토레지스트층을 상기 솔더 레지스트층을 형성하기 위한 마스크 패턴을 이용하여 포토레지스트 패턴층을 형성하는 단계; 및 상기 포토레지스트 패턴층을 베리어막으로하여 상기 다층기판의 최상위 절연수지층이 노출되도록 상기 제 1 및 제 2 금속층과 상기 다층기판의 최상위 금속층을 식각하는 단계를 더 포함하는 것을 특징으로 한다.The manufacturing method of the multilayer printed circuit board may include forming a photoresist layer on the second metal layer; Forming a photoresist pattern layer using the photoresist layer using a mask pattern for forming the solder resist layer; And etching the first and second metal layers and the top metal layer of the multi-layer substrate using the photoresist pattern layer as a barrier layer to expose the top insulating resin layer of the multi-layer substrate.

상기 솔더 레지스트층은 스크린 인쇄 공정에 의해 형성하는 것을 특징으로 한다.The solder resist layer is formed by a screen printing process.

이하, 본 발명에 의한 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4a 내지 도 4z는 본 발명에 의한 다층 인쇄회로기판의 제조공정 단면도이다.4A to 4Z are cross-sectional views illustrating a manufacturing process of a multilayer printed circuit board according to the present invention.

상기 다층 인쇄회로기판의 제조공정은 먼저, 도 4a에 도시된 바와 같이, 절연판(101a)의 상부 및 하부에 상부 동박(101b)과 하부 동박(101c)이 형성된 양면기판(101)에 기계드릴을 사용하여 상기 베리드 비아홀(Buried Via Hole)(102)을 형성한다.In the manufacturing process of the multilayer printed circuit board, first, as shown in FIG. To form the buried via hole 102.

그 다음, 도 4b에 도시된 바와 같이, 상기 베리드 비아홀(102)이 형성된 상기 양면 기판(101)에 도금을 실시하여(적어도 1회 이상) 상기 베리드 비아홀(102)의 내주면과 상기 양면 기판(101)의 상부 및 하부에 제 1 금속층(103)을 형성한다. 이 때, 상기 제 1 금속층(103)은 금, 은, 구리(Copper), 전도성 수지, 구리가 도금된 금속 또는 수지를 포함하며, 주로 구리를 사용한다.Next, as shown in FIG. 4B, the double-sided substrate 101 on which the buried via hole 102 is formed is plated (at least one or more times) to form an inner circumferential surface of the buried via hole 102 and the double-sided substrate. The first metal layer 103 is formed on the upper portion and the lower portion of the 101. In this case, the first metal layer 103 includes gold, silver, copper, a conductive resin, a metal or resin plated with copper, and mainly copper.

그 다음, 도 4c에 도시된 바와 같이, 지그(JIG)(130)를 사용하여 상기 제 1 금속층(103)이 형성된 상기 베리드 비아홀(102)에 충진재(104)를 사용하여 충진(plugging)한다. 이 때, 충진재(104)는 은 페이스트, 구리 페이스트, 전도성 수지 중 하나를 사용한다.Next, as shown in FIG. 4C, the buried via hole 102 in which the first metal layer 103 is formed is filled using a filler 104 using a jig 130. . At this time, the filler 104 uses one of silver paste, copper paste, and conductive resin.

그 다음, 도 4d에 도시된 바와 같이, 일정 온도(예를 들어, 150℃)와 일정시간(예를 들어, 50분)으로 상기 충진재(104)를 경화시킨다.Next, as shown in FIG. 4D, the filler 104 is cured at a constant temperature (eg, 150 ° C.) and a predetermined time (eg, 50 minutes).

그 다음, 도 4e에 도시된 바와 같이, 상기 양면기판(101)의 상부 및 하부에 돌출된 상기 충진재(104)를 상기 제 1 금속층(103)이 노출되도록 화학적기계적연마(CMP; chemical mechanical polishing) 공정으로 평탄화(104a)한다.Next, as shown in FIG. 4E, chemical mechanical polishing (CMP) is performed to expose the first metal layer 103 to the filler 104 protruding from the upper and lower portions of the double-sided substrate 101. The process is planarized 104a.

그 다음, 도 4f에 도시된 바와 같이, 상기 제 1 금속층(103) 및 상기 충진재(104a)가 노출된 상기 양면기판(101)의 상부 및 하부에 제 1 포토레지스트(photoresist)층(105)을 형성한다.Next, as shown in FIG. 4F, a first photoresist layer 105 is disposed on the upper and lower portions of the double-sided substrate 101 on which the first metal layer 103 and the filler 104a are exposed. Form.

그 다음, 도 4g에 도시된 바와 같이, 상기 제 1 금속층(103)을 패터닝하기 위해 상기 제 1 포토레지스트층(105)을 패터닝(105a)한다. 이 때, 상기 제 1 포토레지스트층(105)은 네거티브 레지스트층이다.Next, as shown in FIG. 4G, the first photoresist layer 105 is patterned 105a to pattern the first metal layer 103. In this case, the first photoresist layer 105 is a negative resist layer.

그 다음, 도 4h에 도시된 바와 같이, 패터닝된 상기 제 1 포토레지스트층(105a) 위에 빛을 조사하여 상기 상부 동박(101b) 및 상기 하부 동박(101c)이 노출되도록 상기 제 1 금속층(103)을 식각하여 제 1 금속 패턴층(103a)을 형성한다.Next, as shown in FIG. 4H, the first metal layer 103 is irradiated with light on the patterned first photoresist layer 105a to expose the upper copper foil 101b and the lower copper foil 101c. Etch to form the first metal pattern layer 103a.

그 다음, 도 4i에 도시된 바와 같이, 상기 제 1 포토레지스트층(105a)을 제거함으로써, 상기 양면기판(101) 위에 제 1 금속 패턴층(103a)을 형성한다.Next, as shown in FIG. 4I, the first metal pattern layer 103a is formed on the double-sided substrate 101 by removing the first photoresist layer 105a.

그 다음, 도 4j에 도시된 바와 같이, 상기 제 1 금속 패턴층(103a)이 형성된 상기 양면기판(101)의 상부 및 하부에 제 1 절연수지층(106)을 형성하고, 상기 제 1 절연수지층(106) 위에 제 2 금속층(107)을 고온 고압에 의해 형성한다. 이 때,상기 제 2 금속층(107)은 금, 은, 구리(Copper), 전도성 수지, 구리가 도금된 금속 또는 수지를 포함하며, 주로 구리를 사용한다. 상기 제 1 절연수지층(106) 및 상기 제 2 금속층(107)을 제 1 RCC(resin coated copper foil)층이라 한다.Next, as shown in FIG. 4J, first insulating resin layers 106 are formed on upper and lower portions of the double-sided substrate 101 on which the first metal pattern layer 103a is formed, and the first insulating resin is formed. The second metal layer 107 is formed on the ground layer 106 by high temperature and high pressure. In this case, the second metal layer 107 includes gold, silver, copper, a conductive resin, a metal plated with copper or a resin, and mainly copper. The first insulating resin layer 106 and the second metal layer 107 are referred to as a first resin coated copper foil (RCC) layer.

그 다음, 도 4k에 도시된 바와 같이, 상기 제 2 금속층(107)이 형성된 상기 양면기판(101)의 상부 및 하부에 제 2 포토레지스트(photoresist)층(108)을 형성한다.Next, as shown in FIG. 4K, a second photoresist layer 108 is formed on and under the double-sided substrate 101 on which the second metal layer 107 is formed.

그 다음, 도 4l에 도시된 바와 같이, 상기 제 2 금속층(107)을 패터닝하기 위해 상기 제 2 포토레지스트층(108)을 패터닝(108a)한다. 이 때, 상기 제 2 포토레지스트층(108)은 네거티브 레지스트층이다.Next, as shown in FIG. 4L, the second photoresist layer 108 is patterned 108a to pattern the second metal layer 107. In this case, the second photoresist layer 108 is a negative resist layer.

그 다음, 도 4m에 도시된 바와 같이, 상기 제 2 포토레지스트막(108a) 위에 빛을 조사하여 상기 제 1 절연수지층(106)이 노출되도록 상기 제 2 금속층(107)을 식각하여 제 2 금속 패턴층(107a)을 형성한 다음 상기 제 2 포토레지스트층(108a)을 제거한다.Next, as shown in FIG. 4M, the second metal layer 107 is etched so that the first insulating resin layer 106 is exposed by irradiating light on the second photoresist film 108a to expose the second metal layer 107. After the pattern layer 107a is formed, the second photoresist layer 108a is removed.

그 다음, 도 4n에 도시된 바와 같이, 상기 제 2 금속 패턴층(107a)이 형성된 상기 양면기판(1)의 상부 및 하부에 제 2 절연수지층(109)을 형성하고, 상기 제 2 절연수지층(109) 위에 제 3 금속층(110)을 고온 고압에 의해 형성한다. 이 때, 상기 제 3 금속층(110)은 금, 은, 구리(Copper), 전도성 수지, 구리가 도금된 금속 또는 수지를 포함하며, 주로 구리를 사용한다. 상기 제 2 절연수지층(109) 및 상기 제 3 금속층(110)을 제 2 RCC(resin coated copper foil)층이라 한다.Next, as shown in FIG. 4N, second insulating resin layers 109 are formed on upper and lower portions of the double-sided substrate 1 on which the second metal pattern layer 107a is formed, and the second insulating resin is formed. The third metal layer 110 is formed on the ground layer 109 by high temperature and high pressure. In this case, the third metal layer 110 includes gold, silver, copper, a conductive resin, a metal or a copper plated metal, and mainly copper. The second insulating resin layer 109 and the third metal layer 110 are referred to as a second resin coated copper foil (RCC) layer.

그 다음, 도 4o에 도시된 바와 같이, 상기 제 3 금속층(110)이 형성된 상기양면기판(101)의 상부 및 하부에 제 3 포토레지스트층(111)을 형성한다.Next, as shown in FIG. 4O, the third photoresist layer 111 is formed on the upper and lower portions of the double-sided substrate 101 on which the third metal layer 110 is formed.

그 다음, 도 4p에 도시된 바와 같이, 상기 제 3 금속층(110)을 패터닝하기 위해 상기 제 3 포토레지스트층(111)을 패터닝(111a)한다. 이 때, 상기 제 3 포토레지스트층(111)은 네거티브 레지스트층이다.Next, as shown in FIG. 4P, the third photoresist layer 111 is patterned 111a to pattern the third metal layer 110. In this case, the third photoresist layer 111 is a negative resist layer.

그 다음, 도 4q에 도시된 바와 같이, 패터닝된 상기 제 3 포토레지스트막(111a) 위에 빛을 조사하여 상기 제 2 절연수지층(109)이 노출되도록 상기 제 3 금속층(110)을 식각하여 제 3 금속 패턴층(110a)을 형성한다. 그 다음, 도면에는 도시되지 않았지만, 상기 제 3 포토레지스트층(111a)을 제거한다. 상기 제 3 금속 패턴층(110a)에 의해 노출된 상기 제 2 절연수지층(109)은 다음 공정에서 형성되는 레이저 비아홀(Laser Via Holl)을 형성하기 위한 레이저 포인트이다.Next, as illustrated in FIG. 4Q, the third metal layer 110 is etched by irradiating light onto the patterned third photoresist layer 111a to expose the second insulating resin layer 109. Three metal pattern layers 110a are formed. Next, although not shown, the third photoresist layer 111a is removed. The second insulating resin layer 109 exposed by the third metal pattern layer 110a is a laser point for forming a laser via hole formed in a next process.

그 다음, 도 4r에 도시된 바와 같이, 상기 제 3 금속 패턴층(110a)에 의해 노출된 상기 제 2 절연수지층(109)과 상기 제 2 금속 패턴층(107a)에 의해 노출된 상기 제 1 절연수지층(106)을 상기 제 1 금속 패턴층(103a)의 소정 부분이 노출되도록 레이저 드릴(Laser Drill)로 제거하여 싱글 빌드-업 레이저(Single Build-up Laser: SBL) 비아홀(Via Holl)(이하, '제 1 레이저 비아홀'이라 함)(113a)을 형성한다. 또한, 상기 제 3 금속 패턴층(110a)에 의해 노출된 상기 제 2 절연수지층(109)을 상기 제 2 금속 패턴층(107a)의 소정 부분이 노출되도록 레이저 드릴로 제거하여 멀티 빌드-업 레이저(Multi Build-up Laser: MBL) 비아홀(이하, '제 2 레이저 비아홀'이라 함)(113b)을 형성한다. 이 때, 상기 레이저 드릴은 고압의 이산화탄소(Co2) 가스를 이용한 레이저 빔을 조사하여 절연층을 제거하는 식각 장비이다.Next, as shown in FIG. 4R, the first insulation exposed by the second insulating resin layer 109 and the second metal pattern layer 107a exposed by the third metal pattern layer 110a. A single build-up laser (SBL) via hole is removed by removing the insulating resin layer 106 with a laser drill to expose a predetermined portion of the first metal pattern layer 103a. (Hereinafter, referred to as 'first laser via hole') 113a is formed. In addition, the second insulating resin layer 109 exposed by the third metal pattern layer 110a is removed by a laser drill so that a predetermined portion of the second metal pattern layer 107a is exposed. (Multi Build-up Laser: MBL) Via holes (hereinafter referred to as 'second laser via holes') 113b are formed. In this case, the laser drill is an etching apparatus for removing the insulating layer by irradiating a laser beam using a high-pressure carbon dioxide (Co 2 ) gas.

그 다음, 도 4s에 도시된 바와 같이, 상기 제 1 및 제 2 레이저 비아홀(113a)(113b)이 형성된 상기 양면기판(101)의 상부 및 하부에 패널 도금을 실시하여 제 4 금속층(114)을 일정 두께로 형성한다.Next, as shown in FIG. 4S, the fourth metal layer 114 is formed by performing panel plating on the upper and lower portions of the double-sided substrate 101 on which the first and second laser via holes 113a and 113b are formed. Form to a certain thickness.

그 다음, 도 4t에 도시된 바와 같이, 상기 제 4 금속층(114)이 형성된 상기 제 1 및 제 2 레이저 비아홀(113a)(113b) 내부가 완전 매립되도록 충진재(120)로 충진시킨다. 이 때, 충진재(120)는 금, 은, 구리(Copper), 전도성 수지, 구리가 도금된 금속 또는 수지, 구리가 함유된 전도성 페이스트(Paste) 잉크 중 어느 하나를 사용할 수 있으며, 여기서는 구리(Cu)가 함량된 전도성 페이스트(Paste) 잉크를 사용한다.Next, as shown in FIG. 4T, the filler 120 is filled to completely fill the first and second laser via holes 113a and 113b in which the fourth metal layer 114 is formed. In this case, the filler 120 may use any one of gold, silver, copper, a conductive resin, a metal plated with copper, a resin, or a conductive paste ink containing copper, and in this case, copper (Cu) ) Conductive paste ink is used.

상기 전도성 페이스트(Paste) 잉크에 금속 성분중 구리 성분을 함유하는 이유는 다음과 같다.The reason for containing the copper component in the metal component in the conductive paste ink is as follows.

첫째, 구리가 전기 및 열의 양도체이고,First, copper is a good conductor of electricity and heat,

둘째, 유연하고 전연성(展延性)이 좋으며 가공이 용이하고,Secondly, it is flexible, good malleability, easy processing,

세째, 화학적 저항력이 커서 부식되기 어려운 성분이기 때문이다.Third, because the chemical resistance is large and difficult to corrode.

따라서, 상기 구리(Cu)가 함량(30-40%)된 전도성 페이스트(Paste) 잉크는 열에 강하며(288℃에서도 변형이 없음), 레이저 비아에 충진시 전도성이 강하며, 레이저 비아의 평탄도로 인해 BGA나 IC 칩들의 높은 본딩(Bonding)성을 유지하고, 제품의 높은 전도성으로 신뢰성을 유지하며, 제품의 경박 단소화를 가능하게 한다. 이에 반해, 기존에 레진(Resin)이 함량된 전도성 페이스트 잉크는 열에 약하며(288℃에서도 변형이 일으남), 전도성이 약하고, 내구성(내충격)에 약하며, 진행성 불량을 초래(열에 약하므로 부품실장시 발생)한다.Therefore, the conductive paste ink containing copper (Cu) (30-40%) is heat resistant (no deformation even at 288 ° C.), has a high conductivity when filling the laser via, and has a flatness of the laser via. This enables high bonding of BGAs or IC chips, high reliability of the product, and light and small shortening of the product. On the other hand, conventional conductive paste inks containing resin are weak in heat (deformation occurs at 288 ° C), weak in conductivity, weak in durability (impact resistance), and cause poor progression (weak in heat). Occurs.

상기 구리(Cu) 성분은 전도성 페이스트 잉크 성분과 구리(Cu) 비중(8.96)으로 인해 플러깅(plugging) 충진력을 향상시키는 역할을 한다.The copper (Cu) component serves to improve plugging filling force due to the conductive paste ink component and copper (Cu) specific gravity (8.96).

상기 전도성 페이스트(Paste) 잉크에서 중요한 역할을 하는 미세 구리(Cu) 성분의 함유량은 아래표와 같다.The content of the fine copper (Cu) component that plays an important role in the conductive paste ink is shown in the following table.

성 분ingredient 페놀 노블락 폴리사이딜 에터르(Phenol Novolac Polycidyl ether)Phenolic Novolac Polycidyl ether 파이-테르트 부틸 페닐 에테르(p-tert butyl phenyl ether)P-tert butyl phenyl ether 에폭시 수지의 경화제(Hardener of epoxy resin)Hardener of epoxy resin 소포제(defoamer)Defoamer 구리(Cu)성분Copper (Cu) component 조성비(wt%)Composition ratio (wt%) 25∼3025-30 10∼1510 to 15 1∼51 to 5 0.5∼10.5 to 1 30∼4030-40

그러면, 상기 전도성 페이스트 잉크 내에 함량된 구리(Cu) 함유량의 변화에 따른 실험 결과를 도 7 내지 도 9을 참조하여 설명하기로 한다.Then, the experimental results according to the change in the copper (Cu) content contained in the conductive paste ink will be described with reference to FIGS.

먼저, 실험은 상기 전도성 페이스트 잉크 내에 함량된 구리(Cu)의 함유량이 0∼29%인 경우(제 1 실시예), 30∼40%인 경우(제 2 실시예), 41∼100%인 경우(제 3 실시예)로 나누어서 실시하였으며, 상기 구리가 함량된 전도성 페이스트 잉크를 인쇄하는 인쇄 조건과 경화하는 경화 조건은 동일하게 실시하였다.First, when the content of copper (Cu) contained in the conductive paste ink is 0 to 29% (first embodiment), 30 to 40% (second embodiment), and 41 to 100% It was carried out by dividing into (Example 3), and the printing conditions for printing the copper-containing conductive paste ink and the curing conditions for curing were carried out in the same manner.

이 때, 상기 구리가 함량된 전도성 페이스트 잉크의 인쇄 조건은 반자동 인쇄기로 130mm/sec의 속도로 작업을 하고, 건조 조건은 6개의 챔버를 구비한 컨베이어(Conveyor) 건조기를 사용하여 동일하게 경화를 하였다. 이 때, 상기 컨베이어 건조의 1번 챔버는 150℃, 2번 챔버는 165℃, 3번에서 6번 챔버는 175℃로 단계별로 경화하였다.At this time, the printing conditions of the copper-containing conductive paste ink was a semi-automatic printing machine working at a speed of 130mm / sec, and the drying conditions were the same curing using a conveyor dryer having six chambers . At this time, the first chamber of the conveyor drying, 150 ℃, the second chamber 165 ℃, the third to 6 chambers were cured step by step at 175 ℃.

제 1 실시예(구리의 함유량이 0∼29%인 전도성 페이스트 잉크)First Embodiment (Conductive Paste Ink with a Copper Content of 0 to 29%)

도 7a 및 도 7b는 구리의 함유량이 0∼29%인 전도성 페이스트 잉크를 SBL 및 MBL 레이저 비아홀에 플러깅 인쇄한 확대 사진 단면도이다. 상기 도 7a는 구리의 함유량이 0∼29%인 전도성 페이스트 잉크를 사용하여 SBL 레이저 비아홀에 충진한 상태를 나타내고, 상기 도 7b는 구리의 함유량이 0∼29%인 전도성 페이스트 잉크를 사용하여 MBL 레이저 비아홀에 충진한 상태를 나타낸다.7A and 7B are enlarged photographic cross-sectional views of a conductive paste ink having a copper content of 0 to 29% plugged into SBL and MBL laser via holes. FIG. 7A shows a state filled with an SBL laser via hole using a conductive paste ink having a copper content of 0 to 29%, and FIG. 7B shows a MBL laser using a conductive paste ink having a copper content of 0 to 29%. The via hole is filled.

도 7c 내지 도 7h는 구리의 함유량이 0∼29%인 전도성 페이스트 잉크를 사용한 SBL 및 MBL 레이저 비아의 문제점을 설명하기 위한 확대 사진 및 단면도이다.7C to 7H are enlarged photographs and cross-sectional views for explaining the problems of SBL and MBL laser vias using a conductive paste ink having a copper content of 0 to 29%.

먼저, 도 7c 및 도 7d에 도시된 바와 같이, 열충격(Thermal stress)시(예를 들어, 288℃ 온도에서 10초동안 3번 실시) 플러깅(Plugging) 부위에서 층간 분리 현상이 발생되었다.First, as illustrated in FIGS. 7C and 7D, an interlayer separation occurred at a plugging site during thermal stress (for example, three times for 10 seconds at a temperature of 288 ° C.).

그리고, 도 7e 및 도 7f에 도시된 바와 같이, 열충격 이후 레이저 비아홀의 내부 측벽에 미세 크랙(Crack)이 발생하였다.7E and 7F, after the thermal shock, fine cracks were generated on the inner sidewall of the laser via hole.

또한, 도 7g 및 도 7h에 도시된 바와 같이, 전도성 페이스트 잉크의 구리 성분의 부족으로 레이저 비아홀의 충진성이 결여되고 표면 함몰 현상이 다수 발생되었다.In addition, as shown in FIGS. 7G and 7H, the lack of the copper component of the conductive paste ink lacks the fillability of the laser via hole and caused many surface depressions.

제 2 실시예(구리의 함유량이 30∼40%인 전도성 페이스트 잉크)Second Embodiment (Conductive Paste Ink with a Copper Content of 30 to 40%)

도 8a 및 도 8b는 구리의 함유량이 30∼40%인 전도성 페이스트 잉크를 SBL 및 MBL 레이저 비아홀에 플러깅 인쇄한 확대 사진 단면도이다. 상기 도 8a는 구리의 함유량이 30∼40%인 전도성 페이스트 잉크를 사용하여 SBL 레이저 비아홀에 충진한 상태를 나타내고, 상기 도 8b는 구리의 함유량이 30∼40%인 전도성 페이스트 잉크를 사용하여 MBL 레이저 비아홀에 충진한 상태를 나타낸다.8A and 8B are enlarged cross-sectional views of a conductive paste ink having a copper content of 30 to 40% by plugging printing into SBL and MBL laser via holes. FIG. 8A shows a state filled with an SBL laser via hole using a conductive paste ink having a copper content of 30 to 40%, and FIG. 8B shows a MBL laser using a conductive paste ink having a copper content of 30 to 40%. The via hole is filled.

도 8c 내지 도 8h는 구리의 함유량이 30∼40%인 전도성 페이스트 잉크를 사용한 SBL 및 MBL 레이저 비아의 상태를 설명하기 위한 확대 사진 및 단면도이다.8C to 8H are enlarged photographs and cross-sectional views for explaining the states of SBL and MBL laser vias using conductive paste inks having a copper content of 30 to 40%.

먼저, 도 8c 및 도 8d에 도시된 바와 같이, 열충격시(예를 들어, 288℃ 온도에서 10초동안 3번 실시) 플러깅(Plugging) 부위에서 층간 분리 현상이 발생되지 않았다. 그리고, 구리도금 상부에 들뜸 현상도 없었다.First, as illustrated in FIGS. 8C and 8D, no delamination occurred at the plugging site during thermal shock (for example, three times for 10 seconds at a temperature of 288 ° C.). And there was no lifting phenomenon in the upper part of copper plating.

그리고, 도 8e 및 도 8f에 도시된 바와 같이, 열충격 이후 레이저 비아홀의 내부 측벽에 미세 크랙(Crack)이 발생되지 않았다. 그리고, 전도성 페이스트 잉크의 구리 성분의 부족으로 발생되는 레이저 비아홀의 충진성 결여 및 함몰 현상도 발생되지 않았다.8E and 8F, fine cracks did not occur on the inner sidewall of the laser via hole after the thermal shock. In addition, the lack of fillability and depression of the laser via hole caused by the lack of the copper component of the conductive paste ink did not occur.

또한, 도 8g 및 도 8h에 도시된 바와 같이, 레이저 비아홀의 플러깅 충진성도 양호하고, 구리 성분의 적정 함유로 벨트 샌딩(Belt Sanding)시 연마성도 양호하며, 평탄도 및 구리도금성도 양호하다.In addition, as shown in Figure 8g and Figure 8h, the plugging filling properties of the laser via hole is also good, the abrasiveness at the time of belt sanding (Belt Sanding) due to the proper content of the copper component, and the flatness and copper plating properties are also good.

제 3 실시예(구리의 함유량이 41∼100%인 전도성 페이스트 잉크)Third Embodiment (Conductive Paste Ink with a Copper Content of 41 to 100%)

도 9a 및 도 9b는 구리의 함유량이 41∼100%인 전도성 페이스트 잉크를 SBL 및 MBL 레이저 비아홀에 플러깅 인쇄한 확대 사진 단면도이다. 상기 도 9a는 구리의 함유량이 41∼100%인 전도성 페이스트 잉크를 사용하여 SBL 레이저 비아홀에 충진한 상태를 나타내고, 상기 도 9b는 구리의 함유량이 41∼100%인 전도성 페이스트 잉크를 사용하여 MBL 레이저 비아홀에 충진한 상태를 나타낸다.9A and 9B are enlarged photographic cross-sectional views of a conductive paste ink having a copper content of 41 to 100% plugged into SBL and MBL laser via holes. FIG. 9A shows a state filled with an SBL laser via hole using a conductive paste ink having a copper content of 41 to 100%, and FIG. 9B shows a MBL laser using a conductive paste ink having a copper content of 41 to 100%. The via hole is filled.

도 9c 내지 도 9h는 구리의 함유량이 41∼100%인 전도성 페이스트 잉크를 사용한 SBL 및 MBL 레이저 비아의 문제점을 설명하기 위한 확대 사진 및 단면도이다.9C to 9H are enlarged photographs and cross-sectional views for explaining the problems of SBL and MBL laser vias using a conductive paste ink having a copper content of 41 to 100%.

먼저, 도 9c 및 도 9d에 도시된 바와 같이, 열충격(Thermal stress)시(예를 들어, 288℃ 온도에서 10초동안 3번 실시) 구리 성분의 과다 함유로 인해 전도성 페이스트 잉크 내부 조성과 열팽창계수의 상이함으로 레이저 비아홀 표면에 백화 현상이 발생되었다. 그리고, 레이저 비아홀 표면의 금도금성 저하 현상이 발생되었다.First, as shown in Figs. 9C and 9D, the internal composition and the coefficient of thermal expansion of the conductive paste ink due to the excessive content of the copper component during thermal stress (for example, three times for 10 seconds at a temperature of 288 ° C) Due to the difference in whitening, the whitening phenomenon occurred on the surface of the laser via hole. Then, the gold plating property deterioration phenomenon of the surface of the laser via hole occurred.

또한, 도 9e 및 도 9f에 도시된 바와 같이, 구리 성분의 과다 함유로 벨트 샌딩(Belt Sanding)시 연마성 저하가 발생되어 평탄도 및 구리도금성이 저하되었다. 상기 도 9e는 샌딩 연마성 미비를 나타낸 사진도이고, 상기 도 9f는 연마성 미비로 인한 전도성 페이스트 잉크가 잔존해 있는 모습을 나타낸 사진도이다.In addition, as shown in FIGS. 9E and 9F, the excessive content of the copper component caused a decrease in abrasiveness during belt sanding, thereby degrading flatness and copper plating property. FIG. 9E is a photograph showing sanding abrasive defects, and FIG. 9F is a photograph showing a state in which conductive paste ink remains due to abrasive polishing defects.

또한, 도 9g 및 도 9h에 도시된 바와 같이, 전도성 페이스트 잉크의 구리 성분의 과다 함유로 레이저 비아홀의 충진성이 결여되고 표면 함몰 현상이 다수 발생되었다.In addition, as shown in Figs. 9G and 9H, the excessive content of the copper component of the conductive paste ink lacks the fillability of the laser via hole and caused many surface depressions.

다음으로, 상기 전도성 페이스트(Paste) 잉크의 점도 및 입자 크기(Particle Size)는 아래표와 같다.Next, the viscosity and particle size of the conductive paste ink are shown in the table below.

점도(Pa.s/25℃)Viscosity (Pa.s / 25 ℃) 입자 크기(㎛)Particle Size (μm) 연필 강도Pencil strength 내열성Heat resistance 경화 조건Curing conditions 구리가 함량된 전도성 페이스트 잉크(NC-735)Copper Conductive Paste Ink (NC-735) 3939 17.517.5 8 H8 H 기포, 균열 현상 없음No bubbles, cracks 150℃×60min150 ℃ × 60min

여기서, 상기 전도성 페이스트(Paste) 잉크의 구리 입자 크기는 20㎛ 이하(≤20㎛)인 것이 바람직하다.Herein, the copper particle size of the conductive paste ink is preferably 20 μm or less (≦ 20 μm).

그러면, 상기 전도성 페이스트 잉크 내 점도 변화에 따른 실험 결과를 도 10을 참조하여 설명하기로 한다.Then, the experimental results according to the viscosity change in the conductive paste ink will be described with reference to FIG. 10.

먼저, 실험은 상기 전도성 페이스트 잉크의 구리 입자 크기가 20㎛ 이하(≤20㎛)인 경우(제 1 실시예)와 21㎛ 이상 50㎛ 이하(21㎛ ≤입자 크기 ≤50㎛)인 경우(제 2 실시예)로 나누어서 실시하였다.First, experiments were conducted when the copper particle size of the conductive paste ink was 20 μm or less (≦ 20 μm) (first embodiment) and when 21 μm or more and 50 μm or less (21 μm ≤ particle size ≤ 50 μm) It divided into 2 Examples) and implemented.

제 1 실시예(전도성 페이스트 잉크의 구리 입자 크기 ≤20㎛인 경우)Embodiment 1 (when copper particle size ≤ 20 µm of conductive paste ink)

도 10a는 전도성 페이스트 잉크의 구리 입자 크기가 20㎛ 이하(≤20㎛)인 경우의 표면 사진도이다. 도시된 바와 같이, 상단부 플러깅 인쇄시 퍼짐성이 양호하고, 상단부 캡 오픈(Cap open) 현상이 향상되고, 플러깅 부위 인쇄 상태 관찰이 양호하였다.FIG. 10A is a surface photograph when the copper particle size of the conductive paste ink is 20 μm or less (≦ 20 μm). FIG. As shown, the spreadability is good at the top plugging printing, the top cap open phenomenon is improved, and the plugging site printing state observation is good.

도 10b 및 도 10c는 전도성 페이스트 잉크의 구리 입자 크기가 20㎛ 이하(≤20㎛)인 경우의 SBL 및 MBL 레이저 비아의 확대 사진 단면도이다.10B and 10C are enlarged cross-sectional views of SBL and MBL laser vias when the copper particle size of the conductive paste ink is 20 μm or less (≦ 20 μm).

여기서, 상기 전도성 페이스트 잉크의 도막 높이가 60㎛이고, 잉크의 도막 폭이 480∼500㎛이고, 잉크내 구리 입자의 크기가 20㎛인 경우, SBL 레이저 비아(도 10b)와 MBL 레이저 비아(도 10c)의 잉크 충진성 및 퍼짐성이 모두 양호하였다. 그리고, 에어 포켓(Air pocket) 현상이 발생되지 않았다.Here, when the coating film height of the conductive paste ink is 60 μm, the coating film width of the ink is 480 to 500 μm, and the size of the copper particles in the ink is 20 μm, the SBL laser via (Fig. 10B) and the MBL laser via (Fig. Both ink filling and spreading properties of 10c) were good. And, no air pocket phenomenon occurred.

제 2 실시예;Second embodiment;

(전도성 페이스트 잉크의 구리 입자 크기가 21㎛ 이상 50㎛ 이하인 경우)(When copper particle size of conductive paste ink is 21 micrometers or more and 50 micrometers or less)

도 10d는 전도성 페이스트 잉크의 입자 크기가 21㎛ 이상 50㎛ 이하(21㎛ ≤입자 크기 ≤50㎛)인 경우의 표면 사진도이다. 도시된 바와 같이, 상단부 플러깅 인쇄시 퍼짐성이 미약하고, 플러깅 인쇄 이후 상단부 에어 포켓(Air pocket)으로 인한 캡 오픈(Cap open) 현상이 자주 발생되었고, 플러깅 부위의 인쇄 상태가 불량하였다.FIG. 10D is a surface photograph when the particle size of the conductive paste ink is 21 µm or more and 50 µm or less (21 µm ≤ particle size ≤ 50 µm). As shown, the spreadability is weak during the upper end plugging printing, the cap open phenomenon due to the upper air pocket after the plugging printing frequently occurred, and the printing state of the plugging site was poor.

도 10e 및 도 10f는 전도성 페이스트 잉크의 입자 크기가 21㎛ 이상 50㎛ 이하(21㎛ ≤입자 크기 ≤50㎛)인 SBL 및 MBL 레이저 비아의 확대 사진 단면도이다.10E and 10F are enlarged cross-sectional views of SBL and MBL laser vias in which the conductive paste ink has a particle size of 21 μm or more and 50 μm or less (21 μm ≦ particle size ≦ 50 μm).

여기서, 상기 전도성 페이스트 잉크의 도막 높이가 80㎛이고, 잉크의 도막 폭이 400∼430㎛이고, 잉크내 구리 입자의 크기가 50㎛이상인 경우, SBL 레이저 비아(도 10e)는 양호한 상태이지만 MBL 레이저 비아(도 10f)의 잉크 충진성이 현저히부족하였다. 그리고, 에어 포켓(Air pocket) 현상이 많이 발생되었다.Here, when the coating film height of the conductive paste ink is 80 μm, the coating film width of the ink is 400 to 430 μm, and the size of the copper particles in the ink is 50 μm or more, the SBL laser via (FIG. 10E) is in a good state, but the MBL laser is good. Ink fillability of the vias (FIG. 10F) was markedly lacking. In addition, many air pockets have occurred.

그 다음, 상기 도 4t에 도시된 바와 같이, 상기 제 1 및 제 2 레이저 비아홀(113a)(113b) 내부가 완전 매립되도록 충진재(120)로 충진시킨 다음, 일정 온도(예를 들어, 150℃)와 일정 시간(예를 들어, 20분 또는 30∼40분)으로 상기 충진재(120)를 경화시킨다.Next, as shown in FIG. 4T, the filler 120 is filled with the inside of the first and second laser via holes 113a and 113b so as to be completely filled, and then a predetermined temperature (for example, 150 ° C.) is obtained. And the filler 120 is cured for a predetermined time (for example, 20 minutes or 30-40 minutes).

그 다음, 도 4u에 도시된 바와 같이, 상기 양면기판(101)의 상부 및 하부에 돌출된 상기 충진재(120)를 상기 제 4 금속층(114)이 노출되도록 세라믹 브러쉬로 센딩(sending)하여 평탄화한다(2회 연마 실시). 이 때, 상기 제 1 및 제 2 레이저 비아홀(113a)(113b) 내부에 충진된 상기 충진재(120a)를 레이저비아라고도 한다.Next, as shown in FIG. 4U, the filler 120 protruding from the upper and lower portions of the double-sided substrate 101 is flattened by bending with a ceramic brush to expose the fourth metal layer 114. (Polishing twice). In this case, the filler 120a filled in the first and second laser via holes 113a and 113b is also referred to as a laser via.

그 다음, 도 4v에 도시된 바와 같이, 상기 제 4 금속층(114) 및 상기 충진재(120a)가 노출된 상기 양면기판(101)의 상부 및 하부에 제 5 금속층(121)을 일정 두께(예를 들어, 10∼15㎛)로 형성한다. 이 때, 상기 제 5 금속층(121)은 금, 은, 구리(Copper), 전도성 수지, 구리가 도금된 금속 또는 수지, 구리 함유량이 30∼40%인 구리 패이스트(Paste) 중 어느 하나를 사용한다.Next, as illustrated in FIG. 4V, the fifth metal layer 121 is formed on the upper and lower portions of the double-sided substrate 101 on which the fourth metal layer 114 and the filler 120a are exposed to a predetermined thickness (eg, For example, 10 to 15 mu m). In this case, the fifth metal layer 121 may be formed of any one of gold, silver, copper, a conductive resin, a metal or resin plated with copper, and a copper paste having a copper content of 30 to 40%. do.

그 다음, 도 4w에 도시된 바와 같이, 상기 제 5 금속층(121) 위에 제 4 포토레지스트층(115)을 형성한다.Next, as shown in FIG. 4W, a fourth photoresist layer 115 is formed on the fifth metal layer 121.

그 다음, 도 4x에 도시된 바와 같이, 상기 제 4 포토레지스트층(115)을 패터닝(115a)한다. 상기 제 4 포토레지스트층(115)은 이후 공정에서 형성할 솔더 레지스트층(116)를 형성하기 위해 마스크(도시되지 않음)에 의해 패터닝된다. 이 때,상기 제 4 포토레지스트층(115)은 네거티브 레지스트층이다.Next, as shown in FIG. 4x, the fourth photoresist layer 115 is patterned 115a. The fourth photoresist layer 115 is patterned by a mask (not shown) to form the solder resist layer 116 to be formed in a later process. In this case, the fourth photoresist layer 115 is a negative resist layer.

그 다음, 도 4y에 도시된 바와 같이, 상기 제 4 포토레지스트층(115a) 위에 빛을 조사하여 상기 제 2 절연수지층(109)이 노출되도록 상기 제 5 금속층(115), 상기 제 4 금속층(114), 상기 제 3 금속 패턴층(110a)을 차례로 식각한다.Next, as illustrated in FIG. 4Y, the fifth metal layer 115 and the fourth metal layer (eg, the fourth insulating layer 115a) are irradiated with light to expose the second insulating resin layer 109. 114, the third metal pattern layer 110a is sequentially etched.

그 다음, 도 4z에 도시된 바와 같이, 상기 제 4 포토레지스트층(115a)을 제거한 다음, 노출된 상기 제 2 절연수지층(109) 위에 스크린 인쇄에 의해 솔더 레지스트층(116)를 형성한다.Next, as shown in FIG. 4z, the fourth photoresist layer 115a is removed, and then a solder resist layer 116 is formed on the exposed second insulating resin layer 109 by screen printing.

도 5a 및 도 5b는 본 발명의 제조공정에 의해 완성된 다층 인쇄회로기판의 레이저 비아홀 사진도 및 그 사진의 일부영역(B)을 확대한 확대 사진도이다.5A and 5B are enlarged photographs showing a laser via hole photograph of a multilayered printed circuit board completed by the manufacturing process of the present invention and a partial region B of the photograph.

그리고, 도 6은 본 발명의 제조공정에 의해 완성된 다층 인쇄회로기판의 레이저 비아홀의 단면도이다.6 is a cross-sectional view of the laser via hole of the multilayer printed circuit board completed by the manufacturing process of the present invention.

상기 도 5a 및 도 5b의 사진과 상기 도 6에 도시된 레이저 비아홀의 단면도에서도 볼 수 있듯이, 집적회로(IC) 및 볼 그리드 어레이(BGA) 탑재시 즉 부품 실장시 이들 부품들과 전기적으로 접촉하는 인쇄회로기판의 레이저 비아홀의 접촉면적이 상기 레이저 비아홀의 상부에 형성된 상기 제 5 금속층(121)으로 인해 기존(도 3)에 비해 상당히 넓어짐을 알 수 있다. 따라서 인쇄회로기판에 전자부품 실장시의 접촉성 및 본딩특성을 향상시킬 수 있음은 물론이고, 배전을 위해 형성되는 외부 금속패턴의 전도성 및 균일성을 높여, 전체 비아패드의 보강 및 비아패드의 솔더링 특성을 향상시키는 등의 이점을 얻을 수 있다.As shown in the photographs of FIGS. 5A and 5B and the cross-sectional view of the laser via hole shown in FIG. 6, the ICs and the ball grid arrays (BGAs) are in electrical contact with these components when mounted. It can be seen that the contact area of the laser via hole of the printed circuit board is considerably wider than the conventional (FIG. 3) due to the fifth metal layer 121 formed on the laser via hole. Therefore, it is possible not only to improve contact and bonding characteristics when mounting electronic components on a printed circuit board, but also to increase conductivity and uniformity of an external metal pattern formed for power distribution, to reinforce entire via pads and to solder via pads. Advantages, such as improving a characteristic, can be obtained.

또한, 상기 제 4 금속층(114)이 형성된 제 1 레이저 비아홀(113a)에충진재(120)로 충진(plugging)을 실시하여 레이저 비아를 형성하는 공정을 수행하고, 이어서 상기 레이저 비아(120a)를 연마하여 상하면을 균일하게 하는 공정을 수행하는 것만으로도, 상기 제 1 레이저 비아홀(113a)과 기판에 실장되는 전자부품과의 접촉면적을 넓힐 수 있고, 배전을 위해 형성되는 외부 금속패턴의 균일성을 높일 수 있다. 따라서, 인쇄회로기판에 전자부품 실장시의 접촉성 및 본딩 특성 향상은 물론, 비아패드의 솔더링 특성을 향상시킬 수 있다. 또한, 크림솔더의 흐름성 방지 및 스크린 인쇄시 잉크가 튀는 것을 방지할 수 있다.In addition, a process of forming a laser via by filling the first laser via hole 113a on which the fourth metal layer 114 is formed with the filler 120 is performed, followed by polishing the laser via 120a. Only by performing the process of making the upper and lower surfaces uniform, the contact area between the first laser via hole 113a and the electronic component mounted on the substrate can be increased, and the uniformity of the external metal pattern formed for power distribution can be achieved. It can increase. As a result, the solderability of the via pads can be improved, as well as the contact and bonding properties of the printed circuit board. In addition, it is possible to prevent the flow of the cream solder and to prevent the ink splashing during screen printing.

이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.The present invention is not limited to the embodiments described above, and various modifications and changes can be made by those skilled in the art, which are included in the spirit and scope of the present invention as defined in the appended claims.

이상에서 설명한 바와 같이, 본 발명에 의한 다층 인쇄회로기판의 제조방법은 제 1 도전체층이 형성된 다층 인쇄회로기판의 레이저 비아홀에 도전체 또는 수지 종류의 충진재로 충진한 후 그 위에 제 2 도전체층을 형성함으로써, 상기 레이저 비아홀의 접촉 면적을 넓힐 수 있고, 상기 다층 인쇄회로기판에 실장되는 전자부품과의 전기적 접촉성 및 본딩 특성을 향상시킬 수 있으며, 비아패드의 보강 특성 및 솔더링 특성을 향상시킬 수 있다.As described above, in the method of manufacturing a multilayer printed circuit board according to the present invention, a laser via hole of a multilayer printed circuit board having a first conductor layer is filled with a filler of a conductor or resin type, and then a second conductor layer is formed thereon. By forming, it is possible to increase the contact area of the laser via hole, to improve the electrical contact and bonding characteristics with the electronic components mounted on the multilayer printed circuit board, and to improve the reinforcement characteristics and the soldering characteristics of the via pads. have.

또한, 제 1 도전체층이 형성된 다층 인쇄회로기판의 레이저 비아홀에 충진하는 충진재와 그 위에 형성하는 제 2 도전체층의 재질을 동일한 재질을 사용함으로써, 고온에서 상기 충진재와 상기 제 2 도전체층이 분리되는 현상을 방지할 수 있다.In addition, the filler and the second conductor layer are separated at a high temperature by using the same material as that of the filler filled in the laser via hole of the multilayer printed circuit board on which the first conductor layer is formed and the second conductor layer formed thereon. The phenomenon can be prevented.

또한, 제 1 도전체층이 형성된 다층 인쇄회로기판의 레이저 비아홀에 충진하는 충진재를 구리(Copper) 패이스트(Paste)의 구리 함유량이 30∼40% 인 잉크(Ink)를 사용함으로써, 고온에도 변형이 없고 전도성이 우수하며, 내구성에 강하고 제품의 경박 단소화할 수 있다.In addition, the ink filling in the laser via hole of the multilayer printed circuit board on which the first conductor layer is formed uses ink in which copper content of copper paste is 30 to 40%, thereby preventing deformation even at high temperature. It has no conductivity and is excellent in durability, and it is possible to reduce the thickness of the product.

또한, 비아 패드로의 솔더링시 인접 레이저 비아홀로 인한 크림 솔더의 흐름성방지 및 스크린 인쇄시의 잉크가 튀는 것을 방지할 수 있기 때문에, 부품 실장시 및 부품의 제 기능을 정상적으로 발휘할 수 있도록 부품 탑재가 가능하며, 따라서 접촉 불량률을 감소시킬 수 있는 이점이 있을 뿐만 아니라, 그 위에 구리도금을 하여 각종 전자부품을 실장하는 과정에서 생기는 문제를 해결하고 실장된 전자부품이 정확하게 제기능을 발휘할 수 있게 한다.In addition, it prevents the flow of cream solder due to the adjacent laser via hole and prevents ink splashing during screen printing when soldering to the via pad. It is possible not only to reduce the contact failure rate, but also to solve the problems caused in the process of mounting various electronic components by copper plating thereon, and to make the mounted electronic components function properly.

또한, 집적회로(IC) 및 볼 그리드 어레이(BGA)의 탑재 하단에 솔더 볼(Solder Ball) 형성으로 인한 부품 탑재시 쇼트(Short) 문제를 해결할 수 있으며, 집적회로(IC) 및 볼 그리드 어레이(BGA)의 본딩 면적 확대에 의한 인쇄회로기판의 신뢰성을 향상시킬 수 있다.In addition, it is possible to solve a short problem when mounting a component due to the formation of a solder ball at the bottom of the integrated circuit (IC) and the ball grid array (BGA), and the integrated circuit (IC) and the ball grid array (BGA) The reliability of the printed circuit board can be improved by expanding the bonding area of the BGA.

또한, 인쇄회로기판을 경박 단소화 시킬 수 있으며, 설계기법의 다양성을 추구할 수 있다.In addition, the printed circuit board can be made light and thin, and the variety of design techniques can be pursued.

이로써, 본 발명의 각 실시예에 의한 레이저 비아홀 제조기법은 급격히 변화하는 전자기술발달에 따른 인쇄회로기판 제조기술을 향상시키는 것은 물론이며, 전자부품의 볼 그리드 어레이(BGA) 및 각종 미세 전자부품이 정확하게 실장 및 본딩이 가능하기 때문에 미세한 오차까지도 줄이는데 기여할 수 있는 이점이 있다.As a result, the laser via hole manufacturing method according to each embodiment of the present invention not only improves the manufacturing technology of a printed circuit board according to the rapidly changing electronic technology development, but also the ball grid array (BGA) and various fine electronic parts of the electronic parts. Since it can be accurately mounted and bonded, there is an advantage that can contribute to reducing even a small error.

Claims (14)

다층 인쇄회로기판의 제조방법에 있어서,In the method of manufacturing a multilayer printed circuit board, 베리드 비아홀이 형성된 양면기판 위에 다수 개의 금속층 및 절연수지층을 적층하여 다층기판을 형성하는 단계;Stacking a plurality of metal layers and insulating resin layers on a double-sided substrate on which buried via holes are formed to form a multi-layer substrate; 상기 다층기판에 다수 개의 레이저 비아홀을 형성하는 단계;Forming a plurality of laser via holes in the multilayer substrate; 상기 구조물 위에 제 1 금속층을 형성하는 단계;Forming a first metal layer over the structure; 상기 제 1 금속층이 형성된 상기 다수 개의 레이저 비아홀에 구리 함유량이 30∼40%를 갖는 전도성 페이스트 잉크를 충진한 후 상기 제 1 금속층이 노출되도록 평탄화하는 단계;Filling the plurality of laser via holes in which the first metal layer is formed with conductive paste ink having a copper content of 30 to 40% and then planarizing the first metal layer to be exposed; 상기 구조물 위에 제 2 금속층을 형성하는 단계; 및Forming a second metal layer over the structure; And 상기 레이저 비아홀과 레이저 비아홀 사이의 상기 제 1 및 제 2 금속층과 상기 다층기판의 최상위 금속층을 일정 부분 패터닝하여 상기 다층기판의 최상위 절연수지층을 노출시킨 다음 솔더 레지스트층을 형성하는 단계를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.And partially patterning the first and second metal layers between the laser via hole and the laser via hole and the uppermost metal layer of the multilayer substrate to expose the uppermost insulating resin layer of the multilayer substrate, and then forming a solder resist layer. A method of manufacturing a multilayer printed circuit board characterized in that. 제 1 항에 있어서,The method of claim 1, 상기 제 1 금속층은 금, 은, 구리, 알루미늄, 전도체, 전도성 수지, 구리가 함유된 전도성 페이스트 잉크, 구리가 함유된 수지 중 어느 하나를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.Wherein the first metal layer comprises any one of gold, silver, copper, aluminum, a conductor, a conductive resin, a conductive paste ink containing copper, and a resin containing copper. 제 2 항에 있어서,The method of claim 2, 상기 전도성 페이스트 잉크는 구리 함유량이 30∼40%를 갖는 전도성 페이스트 잉크인 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.The conductive paste ink is a conductive paste ink having a copper content of 30 to 40%. 제 1 항 또는 제 3 항에 있어서,The method according to claim 1 or 3, 상기 전도성 페이스트 잉크에 함유된 구리의 입자 크기는 20㎛ 이하를 갖는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.The particle size of the copper contained in the conductive paste ink is 20㎛ or less manufacturing method of the printed circuit board. 제 4 항에 있어서,The method of claim 4, wherein 상기 전도성 페이스트 잉크의 도막 높이는 60㎛이고,The coating film height of the said conductive paste ink is 60 micrometers, 상기 전도성 페이스트 잉크의 도막 폭은 480∼500㎛인 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.The coating film width of the conductive paste ink is a manufacturing method of a multilayer printed circuit board, characterized in that 480 ~ 500㎛. 제 1 항에 있어서,The method of claim 1, 상기 레이저 비아홀에 상기 전도성 페이스트 잉크를 충진한 후 평탄화하기 전에 일정 온도와 일정 시간으로 경화시키는 단계를 더 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.And filling the laser via hole with the conductive paste ink and then curing the conductive via ink at a predetermined temperature and for a predetermined time before planarization. 제 6 항에 있어서,The method of claim 6, 상기 경화 공정은 150℃의 온도에서 20분 동안 경화시키는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.The curing process is a method of manufacturing a multilayer printed circuit board, characterized in that for 20 minutes at a temperature of 150 ℃. 제 6 항에 있어서,The method of claim 6, 상기 경화 공정은 제 1 내지 제 6 챔버를 구비한 컨베이어 건조기를 사용하여 건조하며, 상기 제 1 챔버는 150℃, 상기 제 2 챔버는 165℃, 상기 제 3 내지 제 6 챔버는 175℃로 단계별로 경화하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.The curing process is dried using a conveyor dryer having first to sixth chambers, wherein the first chamber is 150 ° C, the second chamber is 165 ° C, and the third to sixth chambers are stepwise at 175 ° C. A method for manufacturing a multilayer printed circuit board, characterized in that hardening. 제 1 항에 있어서,The method of claim 1, 상기 전도성 페이스트 잉크의 평탄화시 세라믹 브러쉬를 사용하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.And a ceramic brush is used to planarize the conductive paste ink. 제 1 항에 있어서,The method of claim 1, 상기 제 2 금속층은 금, 은, 구리, 알루미늄, 전도성 도체, 전도성 수지, 구리가 함유된 전도성 페이스트 잉크, 구리가 함유된 수지 중 어느 하나를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.Wherein the second metal layer comprises any one of gold, silver, copper, aluminum, a conductive conductor, a conductive resin, a conductive paste ink containing copper, and a resin containing copper. 제 10 항에 있어서,The method of claim 10, 상기 전도성 페이스트 잉크는 구리 함유량이 30∼40%를 갖는 전도성 페이스트 잉크인 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.The conductive paste ink is a conductive paste ink having a copper content of 30 to 40%. 제 11 항에 있어서,The method of claim 11, 상기 전도성 페이스트 잉크에 함유된 구리의 입자 크기는 20㎛ 이하를 갖는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.The particle size of the copper contained in the conductive paste ink is 20㎛ or less manufacturing method of the printed circuit board. 제 1 항에 있어서, 상기 다층 인쇄회로기판의 제조방법은,The method of claim 1, wherein the multilayer printed circuit board is manufactured by: 상기 제 2 금속층 위에 포토레지스트층을 형성하는 단계;Forming a photoresist layer on the second metal layer; 상기 포토레지스트층을 상기 솔더 레지스트층을 형성하기 위한 마스크 패턴을 이용하여 포토레지스트 패턴층을 형성하는 단계; 및Forming a photoresist pattern layer using the photoresist layer using a mask pattern for forming the solder resist layer; And 상기 포토레지스트 패턴층을 베리어막으로하여 상기 다층기판의 최상위 절연수지층이 노출되도록 상기 제 1 및 제 2 금속층과 상기 다층기판의 최상위 금속층을 식각하는 단계를 더 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.And etching the first and second metal layers and the top metal layer of the multi-layer substrate using the photoresist pattern layer as a barrier layer to expose the top insulating resin layer of the multi-layer substrate. Method of manufacturing a substrate. 제 1 항에 있어서,The method of claim 1, 상기 솔더 레지스트층은 스크린 인쇄 공정에 의해 형성하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.The soldering resist layer is a manufacturing method of a multilayer printed circuit board, characterized in that formed by a screen printing process.
KR10-2003-0025541A 2003-04-22 2003-04-22 Method of manufacture for multi-layered printed circuit board KR100509201B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0025541A KR100509201B1 (en) 2003-04-22 2003-04-22 Method of manufacture for multi-layered printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0025541A KR100509201B1 (en) 2003-04-22 2003-04-22 Method of manufacture for multi-layered printed circuit board

Publications (2)

Publication Number Publication Date
KR20040093258A true KR20040093258A (en) 2004-11-05
KR100509201B1 KR100509201B1 (en) 2005-08-18

Family

ID=37373366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0025541A KR100509201B1 (en) 2003-04-22 2003-04-22 Method of manufacture for multi-layered printed circuit board

Country Status (1)

Country Link
KR (1) KR100509201B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722637B1 (en) * 2005-09-20 2007-05-28 삼성전기주식회사 PCB using a conductive dry film and manufacturing method therefor
CN101765341B (en) * 2008-12-26 2012-01-04 南亚电路板股份有限公司 Molding structure and method for laser-assisting base plate line
RU2780372C1 (en) * 2021-01-18 2022-09-22 Инно Сиркуитс Лимитед Printed circuit board with a transition hole and the method for its manufacture
CN117637246A (en) * 2023-11-27 2024-03-01 广东工业大学 Laser-induced forward transfer method for forming high-conductivity metal structure

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043480B1 (en) * 2008-05-13 2011-06-23 삼성전기주식회사 Printed circuit board and the manufacturing method thereof
KR101067038B1 (en) * 2008-11-27 2011-09-22 삼성전기주식회사 Printed circuit board having side contact hole pad and fabricating method of the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279679A (en) * 1995-04-04 1996-10-22 Matsushita Electric Works Ltd Manufacture of multilayered printed wiring board
JP3142465B2 (en) * 1995-09-22 2001-03-07 住友ベークライト株式会社 Conductive copper paste composition
KR100370314B1 (en) * 2000-06-02 2003-01-30 주식회사 비아텍 Method of manufacturing build-up multi-layered printed circuit board
KR100372688B1 (en) * 2000-08-29 2003-02-19 삼성전기주식회사 A method for manufactory of board
KR20030011433A (en) * 2001-08-02 2003-02-11 주식회사 디에이피 Manufacturing method for hidden laser via hole of multi-layered printed circuit board

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722637B1 (en) * 2005-09-20 2007-05-28 삼성전기주식회사 PCB using a conductive dry film and manufacturing method therefor
CN101765341B (en) * 2008-12-26 2012-01-04 南亚电路板股份有限公司 Molding structure and method for laser-assisting base plate line
RU2780372C1 (en) * 2021-01-18 2022-09-22 Инно Сиркуитс Лимитед Printed circuit board with a transition hole and the method for its manufacture
CN117637246A (en) * 2023-11-27 2024-03-01 广东工业大学 Laser-induced forward transfer method for forming high-conductivity metal structure
CN117637246B (en) * 2023-11-27 2024-05-07 广东工业大学 Laser-induced forward transfer method for forming high-conductivity metal structure

Also Published As

Publication number Publication date
KR100509201B1 (en) 2005-08-18

Similar Documents

Publication Publication Date Title
US7485569B2 (en) Printed circuit board including embedded chips and method of fabricating the same
US7704548B2 (en) Method for manufacturing wiring board
KR100467825B1 (en) A build-up printed circuit board with via-holes of stack type and a manufacturing method thereof
US6876091B2 (en) Wiring board
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
US20060145345A1 (en) BGA package substrate and method of fabricating same
CN1914966A (en) Multilayer printed wiring board
KR101516072B1 (en) Semiconductor Package and Method of Manufacturing The Same
TWI433626B (en) Wiring substrate manufacturing method and printing mask
US20120011716A1 (en) Method of manufacturing printed circuit board including outmost fine circuit pattern
US6759318B1 (en) Translation pad flip chip (TPFC) method for improving micro bump pitch IC substrate structure and manufacturing process
JP4337358B2 (en) Intermediate wiring member for stacking, wiring board, and manufacturing method thereof
JP4497548B2 (en) Wiring board
US8022513B2 (en) Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same
JP2010226075A (en) Wiring board and method for manufacturing the same
KR100509201B1 (en) Method of manufacture for multi-layered printed circuit board
US20090077799A1 (en) Circuit board structure with capacitor embedded therein and method for fabricating the same
US20060237389A1 (en) Method for fabricating interlayer conducting structure of circuit board
KR100994099B1 (en) Manufacturing method for flip-chip printed circuit board
US20120103671A1 (en) Printed circuit board and method for manufacturing the same
KR100803960B1 (en) Package on package substrate and the manufacturing method thereof
KR100771319B1 (en) Embedded chip printed circuit board and fabricating method of the same
JP4693258B2 (en) Manufacturing method of multilayer wiring board
KR20200002267A (en) Embedded circuit board manufacturing method
JP7430494B2 (en) Connection hole forming method for multilayer wiring board and method for manufacturing multilayer wiring board using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130410

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140513

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150513

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160502

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180508

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190215

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20200108

Year of fee payment: 16