KR20040092827A - Cmos image sensor with test pattern and the method for test - Google Patents
Cmos image sensor with test pattern and the method for test Download PDFInfo
- Publication number
- KR20040092827A KR20040092827A KR1020030027145A KR20030027145A KR20040092827A KR 20040092827 A KR20040092827 A KR 20040092827A KR 1020030027145 A KR1020030027145 A KR 1020030027145A KR 20030027145 A KR20030027145 A KR 20030027145A KR 20040092827 A KR20040092827 A KR 20040092827A
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- photodiode
- implantation region
- type
- conductivity type
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 230000004888 barrier function Effects 0.000 claims abstract description 33
- 238000002955 isolation Methods 0.000 claims abstract description 11
- 238000010998 test method Methods 0.000 claims abstract description 7
- 238000005468 ion implantation Methods 0.000 claims description 86
- 238000002513 implantation Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000012544 monitoring process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000012812 general test Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
본 발명은 테스트 패턴을 구비한 시모스 이미지센서(CMOS Image Sensor : 이하, CIS 라 한다)에 관한 것으로 특히, 포토다이오드의 각종 파라미터들을 좀더 정확히 모니터링할 수 있는 테스트 패턴을 구비한 시모스 이미지센서에 관한 것이다.The present invention relates to a CMOS image sensor having a test pattern (hereinafter referred to as a CIS), and more particularly to a CMOS image sensor having a test pattern capable of more accurately monitoring various parameters of a photodiode. .
일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 이미지센서로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, 시모스(Complementary MOS) 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is an image sensor that converts an optical image into an electrical signal. Among them, a charge coupled device (CCD) includes individual metal-oxide-silicon (MOS) capacitors. A device in which charge carriers are stored and transported in a capacitor while being in close proximity to each other. Complementary MOS image sensors use CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. A device employing a switching scheme that creates MOS transistors as many as pixels and sequentially detects outputs using the MOS transistors.
도1a는 통상의 시모스 이미지센서에서 1개의 포토다이오드(PD)와 4개의 MOS트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(100)와, 포토다이오드(100)에서 모아진 광전하를 플로팅확산영역(102)으로 운송하기 위한 트랜스퍼 트랜지스터(101)와, 원하는 값으로 플로팅확산영역의 전위를 세팅하고 전하를 배출하여 플로팅확산영역(102)를 리셋시키기 위한 리셋 트랜지스터(103)와, 플로팅확산영역의 전압이 게이트로 인가되어 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(104)와, 스위칭(Switching) 역할로 어드레싱(Addressing) 역할을 수행하는 셀렉트 트랜지스터(105)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(106)가 형성되어 있다.FIG. 1A is a circuit diagram showing a unit pixel composed of one photodiode (PD) and four MOS transistors in a conventional CMOS image sensor, and includes a photodiode 100 for generating photocharges by receiving light. The transfer transistor 101 for transporting the photocharges collected from the photodiode 100 to the floating diffusion region 102 and resets the floating diffusion region 102 by setting the potential of the floating diffusion region to a desired value and discharging electric charges. A reset transistor 103 for supplying voltage, a drive transistor 104 serving as a source follower buffer amplifier by applying a voltage of a floating diffusion region to a gate, and an addressing role as a switching role. It consists of a select transistor 105 that performs the following. Outside the unit pixel, a load transistor 106 is formed to read an output signal.
도1b는 도1a에 도시된 단위화소에서 포토다이오드(100)와 트랜스퍼 트랜지스터(101)를 중심으로 그 단면구조를 도시한 도면으로, 포토다이오드를 p/n/p형 포토다이오드로 구성한 경우를 도시한 도면이다.FIG. 1B is a diagram showing the cross-sectional structure of the photodiode 100 and the transfer transistor 101 in the unit pixel shown in FIG. 1A. FIG. 1B illustrates a case in which the photodiode is formed of a p / n / p type photodiode. One drawing.
도1b를 참조하면 단위화소는 p형 기판(10)에 에피택셜 성장된 p형 에피층(11)과 필드산화막(12)을 구비하고 있으며, 에피층의 표면에는 트랜스퍼 트랜지스터의 게이트 전극(13)이 형성되어 있다. 또한, 상기 p형 에피층(11) 내부에는 포토다이오드용 n형 이온주입영역(14)이 형성되고, 포토다이오드용 n형 이온주입영역(14)의 상부와 p형 에피층(11) 표면 하부에 포토다이오드용 p형 이온주입영역(16)이 형성되어 구성된다.Referring to FIG. 1B, a unit pixel includes a p-type epitaxial layer 11 and a field oxide film 12 epitaxially grown on a p-type substrate 10, and a gate electrode 13 of a transfer transistor on the surface of the epitaxial layer. Is formed. In addition, an n-type ion implantation region 14 for a photodiode is formed inside the p-type epi layer 11, and an upper portion of the n-type ion implantation region 14 for a photodiode and a lower surface of the p-type epilayer 11 are formed. The p-type ion implantation region 16 for photodiodes is formed in this structure.
그리고 트랜스퍼 트랜지스터의 게이트(13)는 그 측벽에 스페이서(15)를 구비하고 있으며, 상기 게이트(13)의 일측면에는 플로팅확산영역(Floating Diffusion :FD)(17)이 형성된다. 도1b에는 리셋 트랜지스터, 드라이브 트랜지스터 및 셀렉트 트랜지스터는 도시되어 있지 않는데, 통상적으로 트랜스퍼 트랜지스터와 리셋 트랜지스터는 p형 에피층 상에 형성되며, 드라이브 트랜지스터와 셀렉트 트랜지스터는 p형 웰 상에 형성된다.In addition, the gate 13 of the transfer transistor includes a spacer 15 on a sidewall thereof, and a floating diffusion region (FD) 17 is formed on one side of the gate 13. In Fig. 1B, a reset transistor, a drive transistor, and a select transistor are not shown. Typically, the transfer transistor and the reset transistor are formed on the p-type epi layer, and the drive transistor and the select transistor are formed on the p-type well.
상기한 구조의 단위화소에서 포토다이오드용 n형 이온주입영역(14)과 p영역[포토다이오드용 p형 이온주입영역(16), p형 에피층(11)] 간에 역바이어스가 걸리면, 포토다이오드용 n형 이온주입영역(14)과 포토다이오드용 p형 이온주입영역(16)의 이온주입 농도가 적절히 배합되었을 때 포토다이오드용 n형 이온주입영역(14)이 완전공핍(Fully Depletion) 되면서 p형 에피층(11)과 포토다이오드용 p형 이온주입영역(16)으로 공핍영역이 확장되는 바, 도펀트농도가 상대적으로 낮은 p형 에피층(11)으로 보다 많은 공핍층 확장이 일어난다. 이와같은 공핍영역은 입사하는 빛에 의해 생성된 광전하를 축적, 저장할 수 있어 이를 이용하여 이미지 재현에 사용하게 된다.If a reverse bias is applied between the n-type ion implantation region 14 for photodiodes and the p region (the p-type ion implantation region 16 and p-type epilayer 11 for photodiodes) in the unit pixel of the above structure, the photodiode When the ion implantation concentration of the n-type ion implantation region 14 for photodiode and the p-type ion implantation region 16 for photodiode is properly blended, the p-type n-type ion implantation region 14 for photodiode becomes fully depletion As the depletion region extends into the type epi layer 11 and the p-type ion implantation region 16 for the photodiode, more depletion layer expansion occurs into the p-type epi layer 11 having a relatively low dopant concentration. Such a depletion region can accumulate and store photocharges generated by incident light and use the same to reproduce an image.
이와같은 구조를 갖는 시모스 이미지센서에서 포토다이오드는 CIS를 구성하는 핵심요소 중의 하나로, 포토다이오드에 대한 특성평가는 시모스 이미지센서의 광 특성 및 칩 품질에 직결되는 중요한 작업이다.In the CMOS image sensor having such a structure, the photodiode is one of the core elements of the CIS, and the characteristic evaluation of the photodiode is an important task directly related to the optical characteristics and chip quality of the CMOS image sensor.
도2는 이온주입영역의 저항을 측정하기 위한 일반적인 테스트 패턴을 도시한 도면으로, 저항을 측정하고자 하는 n형 도핑영역과, 상기 n형 도핑영역과 반대되는 타입으로 도핑되어 포텐셜 배리어(potential barrier)를 형성하고 있는 p형 웰과, 기판 및 소자분리막이 도시되어 있으며, 또한, 전류를 측정하기 위한 콘택과 금속배선이 도시되어 있다.FIG. 2 is a diagram illustrating a general test pattern for measuring the resistance of an ion implantation region, in which an n-type doped region to measure resistance and a type opposite to the n-type doped region are doped with potential barriers. A p-type well, a substrate, and an isolation layer are shown, and contacts and metal wiring for measuring current are shown.
도2에 도시된 테스트 패턴에서 금속배선 사이에 전압을 인가하고, n형 이온주입영역을 통하여 흐르는 전류를 측정하면 n형 이온주입영역의 저항특성을 측정할 수 있다.In the test pattern shown in FIG. 2, when a voltage is applied between the metal wires and the current flowing through the n-type ion implantation region is measured, the resistance characteristics of the n-type ion implantation region can be measured.
이와같은 종래의 테스트 패턴을 포토다이오드의 성능평가에 적용하고자 할 경우에는, 포토다이오드를 구성하는 각각의 층(p형 에피층, 포토다이오드용 n형 이온주입영역, 포토다이오드용 p형 이온주입영역)에 대해 따로따로 테스트 패턴을 제작하여야 하는 어려움이 있었다.In order to apply such a conventional test pattern to the performance evaluation of a photodiode, each layer constituting the photodiode (p-type epi layer, n-type ion implantation region for photodiodes, p-type ion implantation region for photodiodes) ), It was difficult to produce test patterns separately.
또한, 각각의 층에 대해 따로따로 테스트 패턴을 제작하였다 하여도, 도1b에 도시된 바와같이 포토다이오드는, 서로 다른 타입의 도판트(dopant)로 도핑된 이온주입영역이 여러층 적층되어 형성되어 있기 때문에, 인접한 층 간의 상호작용에 대한 테스트는 불가능 하였다. 즉, 인접한 층간의 상호확산이나, 이온주입영역의 중첩, 또는 누설전류 등에 특성평가는 불가능하였다.In addition, even if a test pattern is separately produced for each layer, as shown in FIG. 1B, a photodiode is formed by stacking a plurality of ion implantation regions doped with different types of dopants. As such, testing for interactions between adjacent layers was not possible. That is, it was impossible to evaluate the characteristics of mutual diffusion between adjacent layers, superposition of ion implantation regions, leakage current, and the like.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 포토다이오드에 대한 각종 파라미터를 보다 정확히 모니터링할 수 있는 테스트 패턴을 구비한 시모스 이미지센서 및 테스트 방법을 제공함을 그 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object thereof is to provide a CMOS image sensor and a test method having a test pattern capable of more accurately monitoring various parameters of a photodiode.
도1a는 통상적인 시모스 이미지센서의 단위화소의 구성을 도시한 회로도,1A is a circuit diagram showing the configuration of a unit pixel of a conventional CMOS image sensor;
도1b는 통상적인 시모스 이미지센서의 단위화소의 단면을 포토다이오드를 중심으로 도시한 단면도,FIG. 1B is a cross-sectional view of a unit pixel of a conventional CMOS image sensor centered on a photodiode; FIG.
도2는 이온주입영역의 특성을 평가하기 위한 통상적인 테스트 패턴의 단면을 도시한 단면도,2 is a cross-sectional view showing a cross section of a typical test pattern for evaluating the characteristics of the ion implantation region;
도3a는 본 발명의 일실시예에 따른 테스트 패턴의 단면도,3A is a cross-sectional view of a test pattern according to an embodiment of the present invention;
도3b는 본 발명의 일실시예에 따른 테스트 패턴의 평면도,Figure 3b is a plan view of a test pattern according to an embodiment of the present invention,
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
20 : p형 기판 21 : p형 에피층20: p-type substrate 21: p-type epi layer
22 : n형 배리어 23 : 소자분리막22: n-type barrier 23: device isolation film
24 : 포토다이오드용 n형 이온주입영역24: n-type ion implantation area for photodiode
25 : 포토다이오드용 p형 이온주입영역25: p-type ion implantation region for photodiode
26 : p형 이온주입영역26: p-type ion implantation region
27 : n형 이온주입영역27: n-type ion implantation region
31 : 제 1 패드 32 : 제 2 패드31: first pad 32: second pad
33 : 제 3 패드 34 : 제 4 패드33: third pad 34: fourth pad
35 : 제 5 패드 36 : 제 7 패드35: fifth pad 36: seventh pad
상기한 목적을 달성하기 위한 본 발명은, 테스트 패턴을 구비한 이미지센서에 있어서, 상기 테스트 패턴은 제 1 도전형의 기판; 상기 기판 상에 형성되되, 상기 기판보다 저농도이며 그 표면의 일정영역에 소자분리막이 형성된 제 1 도전형의 에피층; 상기 소자분리막의 하부 및 상기 기판 상에 형성되어 상기 기판과 상기 에피층을 전기적으로 격리시키기 위한 제 2 도전형의 배리어; 상기 배리어에 의해 상기 기판과 전기적으로 격리된 에피층 내부에 형성된 포토다이오드용 제 2 도전형의 이온주입영역; 상기 포토다이오드용 제 2 도전형의 이온주입영역의 표면으로부터 일정거리 확장되어 형성되되, 상기 포토다이오드용 제 2 도전형의 이온주입영역 내부에 형성된 포토다이오드용 제 1 도전형의 이온주입영역; 상기 기판과 전기적으로 격리된 상기 에피층과 접속하는 제 1 및 제 6 패드; 상기 포토다이오드용 제 2 도전형의 이온주입영역과 접속하는 제 2 및 제 5 패드; 상기 포토다이오드용 제 1 도전형의 이온주입영역과 접속하는 제 3 및 제 3 패드; 및 상기 배리어와 접속하는 제 7 패드를 포함하여 이루어진다.The present invention for achieving the above object, the image sensor having a test pattern, the test pattern is a first conductivity type substrate; An epitaxial layer of a first conductivity type formed on the substrate, wherein the epitaxial layer has a lower concentration than that of the substrate and has an isolation layer formed in a predetermined region of the surface; A barrier of a second conductivity type formed under the device isolation layer and on the substrate to electrically isolate the substrate from the epi layer; A second conductivity type ion implantation region for a photodiode formed in the epi layer electrically isolated from the substrate by the barrier; A first implantation type ion implantation region for photodiodes formed within the ion implantation region of the second conductivity type for the photodiode and extending from a surface of the ion implantation region of the second conductivity type for photodiode; First and sixth pads contacting the epi layer electrically isolated from the substrate; Second and fifth pads connected with the ion implantation region of the second conductivity type for the photodiode; Third and third pads connected with the ion implantation region of the first conductivity type for the photodiode; And a seventh pad connected to the barrier.
본 발명은 테스트 패턴의 수직구조를 실제의 포토다이오드와 유사하게 형성하여, 포토다이오드를 구성하는 p형 에피층, 포토다이오드용 n형 이온주입영역 및 포토다이오드용 p형 이온주입영역의 저항특성, 누설전류, 인접한 층간의 상호확산 등 포토다이오드와 관련된 주요한 파라미터(parameter)를 추출하기 위한 테스트 패턴을 구비한 시모스 이미지센서에 관한 것이다.According to the present invention, the vertical structure of the test pattern is formed similarly to the actual photodiode, so that the resistance characteristics of the p-type epilayer, the n-type ion implantation region for photodiodes and the p-type ion implantation region for photodiodes, The present invention relates to a CMOS image sensor having a test pattern for extracting main parameters related to photodiodes such as leakage current and interdiffusion between adjacent layers.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention.
도3a는 본 발명의 일실시예에 따라 형성된 테스트 패턴의 단면구조를 도시한 단면도로서 도3a를 참조하면, 테스트 패턴은 고농도의 p형 기판(20)과, 상기 기판(20)상에 형성된 저농도의 p형 에피층(21)과, 상기 p형 기판(20)과 상기 p형 에피층(21)을 전기적으로 격리시키기 위한 n형 배리어(22)와, 활성영역과 필드영역을 정의하기 위한 소자분리막(23)과, p형 에피층 내에 형성된 포토다이오드용 n형 이온주입영역(24)과, 상기 포토다이오드용 n형 이온주입영역(24)의 표면으로부터 일정깊이에 형성된 포토다이오드용 p형 이온주입영역(25)과, 콘택저항을 낮추기 위해 p형 에피층(21) 및 포토다이오드용 p형 이온주입영역(25)에 형성된 p형 이온주입영역(26), 콘택저항을 낮추기 위해 포토다이오드용 n형 이온주입영역(224)에 형성된 n형 이온주입영역(27), 및 제 1 내지 제 7 패드로 구성되어 있다. 도3a에는 제 1 내지 제 6 패드(31∼36)만 도시되어 있으며, 제 7 패드는 도시되어 있지 않다.3A is a cross-sectional view illustrating a cross-sectional structure of a test pattern formed according to an embodiment of the present invention. Referring to FIG. 3A, a test pattern includes a high concentration p-type substrate 20 and a low concentration formed on the substrate 20. A p-type epitaxial layer 21, an n-type barrier 22 for electrically isolating the p-type substrate 20 and the p-type epitaxial layer 21, and an element for defining an active region and a field region. Photodiode p-type ions formed at a predetermined depth from the surface of the separator 23, the n-type ion implantation region 24 for photodiodes formed in the p-type epitaxial layer, and the n-type ion implantation region 24 for the photodiode P-type ion implantation region 26 formed in the p-type epitaxial layer 21 and p-type ion implantation region 25 for photodiode to lower the contact resistance, and photoresist for lowering contact resistance. n-type ion implantation region 27 formed in n-type ion implantation region 224, and first to seventh It is the draw configuration. Only the first to sixth pads 31 to 36 are shown in Fig. 3A, and the seventh pad is not shown.
도1b와 도3a를 비교해 보면, 본 발명의 일실시예에 따른 테스트 패턴은, 실제 포토다이오드의 구조와 유사하게 구성되어 있으며, 각각의 층에는 픽업 패드(pick-up pad)가 연결되어 있다.1B and 3A, the test pattern according to the exemplary embodiment of the present invention has a structure similar to that of an actual photodiode, and a pick-up pad is connected to each layer.
즉, 제 1 패드(31) 및 제 6 패드(36)는 p형 에피층(21)에 연결된 패드이며,제 2 패드(32) 및 제 5 패드(35)는 포토다이오드용 n형 이온주입영역(24)에 연결된 패드이며, 제 3 패드(33) 및 제 4 패드(34)는 포토다이오드용 p형 이온주입영역(25)에 연결된 패드이며, 제 7 패드는 n형 배리어(22)에 연결된 패드이다.That is, the first pad 31 and the sixth pad 36 are pads connected to the p-type epitaxial layer 21, and the second pad 32 and the fifth pad 35 are n-type ion implantation regions for photodiodes. And a third pad 33 and a fourth pad 34 are pads connected to the p-type ion implantation region 25 for photodiodes, and a seventh pad is connected to the n-type barrier 22. It is a pad.
이와같은 구조를 갖는 테스트 패턴은 복수개가 형성될 수 있으며, n형 배리어(22)에 의해 단위 테스트 패턴은 전기적으로 격리되어 있다. 또한, n형 배리어(22)는 고농도의 p형 기판(20)과 저농도의 p형 에피층(21)을 전기적으로 격리시키는 역할도 수행하는데, 이는 고농도의 p형 기판(20)에 의한 영향을 배제한 채로 p형 에피층(21)의 특성을 측정하기 위해서이다.A plurality of test patterns having such a structure may be formed, and the unit test patterns are electrically isolated by the n-type barrier 22. In addition, the n-type barrier 22 also serves to electrically isolate the high concentration of the p-type substrate 20 and the low concentration of the p-type epitaxial layer 21, which is influenced by the high concentration of the p-type substrate 20. It is for measuring the characteristic of the p-type epi layer 21 with exclusion.
p형 에피층(21)은 암전류(dark current) 특성에 민감한 영향을 미치는 영역으로, 본 발명의 일실시예에 따른 테스트 패턴을 이용하면, 기판(20)의 영향을 배제한 채로 에피층(21)의 저항, 누설전류 등의 특성을 모니터링할 수 있다.The p-type epitaxial layer 21 is a region having a sensitive influence on dark current characteristics. When the test pattern according to the exemplary embodiment of the present invention is used, the epitaxial layer 21 is excluded from the influence of the substrate 20. The characteristics of resistance, leakage current, etc. can be monitored.
또한, 본 발명의 일실시예에 따른 테스트 패턴에서, p형 에피층(21) 대신에 p형 웰(well)이 형성될 수도 있는데 이에 대해서는 후술한다.In addition, in the test pattern according to the exemplary embodiment of the present invention, a p-type well may be formed instead of the p-type epitaxial layer 21, which will be described later.
도3a에 도시된 구조에서 n형 배리어(22)는 다음과 같은 방법으로 형성될 수 있다. 먼저, p형 기판(20) 상에 p형 에피층(21)을 형성하고 난 후, 트렌치가 형성될 영역을 제외하고 이온주입공정을 진행하여 n형 배리어를 기판 깊숙히 형성한다. 이때는, 도3a에 도시된 n형 배리어 구조 중에서 가로 방향으로 기판 하부에 형성된 n형 이온주입영역이 형성된다.In the structure shown in Fig. 3A, the n-type barrier 22 can be formed in the following manner. First, after the p-type epitaxial layer 21 is formed on the p-type substrate 20, an ion implantation process is performed except for the region where the trench is to be formed to form an n-type barrier deep in the substrate. At this time, an n-type ion implantation region formed below the substrate in the horizontal direction is formed among the n-type barrier structures shown in FIG. 3A.
다음으로 트렌치 소자분리막을 형성하기 위한, 트렌치 식각공정을 수행한다.이어서, 식각된 트렌치의 저면에만 선택적으로 n형 이온주입공정을 진행하면, 세로방향으로 n형 이온주입영역이 형성되므로, 도3a에 도시된 n형 배리어를 완성할 수 있다.Next, a trench etching process is performed to form a trench isolation layer. Next, when the n-type ion implantation process is selectively performed only on the bottom surface of the etched trench, an n-type ion implantation region is formed in the longitudinal direction, and thus, FIG. 3A. It is possible to complete the n-type barrier shown in.
도3b는 본 발명의 일실시예에 따른 테스트 패턴에 대한 평면도로서, 가장 큰 면적을 갖고 있는 n형 배리어(22)와, n형 배리어 내부에 형성된 활성영역(21)과, 활성영역 내부에 형성된 포토다이오드용 n형 이온주입영역(24)과, 포토다이오드용 n형 이온주입영역 내부에 형성된 포토다이오드용 p형 이온주입영역(25)과, 제 1 내지 제 6 패드(31 ∼ 36)가 도시되어 있다. 그리고 도3b에는 n형 배리어의 너비(W)와 길이(L)가 표시되어 있는데, 너비와 길이의 비는 테스트 종류에 따라 조절될 수 있으며 이에 대해서는 후술한다.3B is a plan view of a test pattern according to an exemplary embodiment of the present invention, wherein the n-type barrier 22 having the largest area, the active region 21 formed inside the n-type barrier, and the inside of the active region are formed. The n-type ion implantation region 24 for photodiodes, the p-type ion implantation region 25 for photodiodes formed inside the n-type ion implantation region for photodiodes, and the first to sixth pads 31 to 36 are shown. It is. In addition, the width W and the length L of the n-type barrier are shown in FIG. 3B, and the ratio of the width and the length may be adjusted according to the test type, which will be described later.
도3b에는 콘택저항을 낮추기 위한 이온주입영역과 소자분리막 및 제 7 패드는 도시되어 있지 않으나, 제 7 패드는 n형 배리어(22)와 연결된 패드임은 전술한 바와같다.Although the ion implantation region, the device isolation layer, and the seventh pad are not shown in FIG. 3B to reduce the contact resistance, the seventh pad is the pad connected to the n-type barrier 22 as described above.
이하, 도3a 내지 도3b를 참조하여 본 발명의 일실시예에 따른 테스트 패턴의 기능을 살펴본다.Hereinafter, the function of the test pattern according to an embodiment of the present invention will be described with reference to FIGS. 3A to 3B.
먼저, 제 3 패드(33)와 제 4 패드(34) 사이에 일정전압을 인가하고 흐르는 전류를 측정하면, 포토다이오드용 p형 이온주입영역(25)의 저항특성(예를 들면 면저항, sheet resistance : Rs)을 측정할 수 있다.First, when a constant voltage is applied between the third pad 33 and the fourth pad 34 and a current is measured, resistance characteristics (for example, sheet resistance and sheet resistance) of the p-type ion implantation region 25 for photodiode are measured. : Rs) can be measured.
마찬가지로, 제 2 패드(32)와 제 5 패드(35)를 이용하면 포토다이오드용 n형 이온주입영역(24)의 저항특성을 측정할 수 있으며, 제 1 패드(31)와 제 6 패드(36)를 이용하면 p형 에피층(21)의 저항특성을 측정할 수 있으며, 이와같은 저항특성에 대한 측정을 통해, 이온주입 공정조건 변화에 따른 침투깊이(Projected Range : Rp)의 변화를 모니터링할 수 있다.Similarly, when the second pad 32 and the fifth pad 35 are used, the resistance characteristics of the n-type ion implantation region 24 for photodiode can be measured, and the first pad 31 and the sixth pad 36 are measured. ), The resistance characteristics of the p-type epitaxial layer 21 can be measured. Through the measurement of the resistance characteristics, the change in the penetration depth (Projected Range: Rp) according to the change of the ion implantation process conditions can be monitored. Can be.
다음으로 포토다이오드용 p형 이온주입영역(25)에 연결된 패드(33 또는 34)와 포토다이오드용 n형 이온주입영역(24)에 연결된 패드(32 또는 35)를 이용하면, 포토다이오드의 용량(capacity)에 대한 특성평가가 가능하다.Next, when the pad 33 or 34 connected to the p-type ion implantation region 25 for photodiode and the pad 32 or 35 connected to the n-type ion implantation region 24 for photodiode are used, the capacity of the photodiode ( Capacity evaluation is possible.
즉, 포토다이오드용 n형 이온주입영역(24)을 형성하기 위한 이온주입공정과 포토다이오드용 p형 이온주입영역(25)을 형성하기 위한 이온주입공정의 공정변수에 따라 포토다이오드의 용량에 대한 모니터링이 가능하며, 이를 이용하면 공정조건을 셋업(set-up)하거나 또는 새로운 포토다이오드를 설계하는 경우에 유용하게 이용할 수 있다.That is, according to the process parameters of the ion implantation process for forming the n-type ion implantation region 24 for photodiode and the ion implantation process for forming the p-type ion implantation region 25 for photodiode, Monitoring is available, which can be useful when setting up process conditions or designing new photodiodes.
다음으로, 포토다이오드용 p형 이온주입영역(25)에 연결된 패드(33 또는 34)와 p형 에피층(21)에 연결된 패드(31 또는 36)를 이용하면, 두 영역간의 누설전류 특성을 측정할 수 있으며, 또한, 포토다이오드용 n형 이온주입영역(24)에 연결된 패드(32 또는 35)와 n형 배리어(22)에 연결된 제 7 패드를 이용하면, 두 영역간의 누설전류 특성을 측정할 수 있다.Next, using the pad 33 or 34 connected to the p-type ion implantation region 25 for the photodiode and the pad 31 or 36 connected to the p-type epilayer 21, leakage current characteristics between the two regions are measured. In addition, by using the pad 32 or 35 connected to the n-type ion implantation region 24 for the photodiode and the seventh pad connected to the n-type barrier 22, leakage current characteristics between the two regions can be measured. Can be.
전술한 바와같은 인접한 영역간의 누설전류 측정은, 암전류 특성을 저하시키는 잡음특성에 대한 모니터링이 가능케하며, 시모스 이미지센서의 암전류 특성향상에 이용될 수 있다.Leakage current measurement between adjacent areas as described above enables monitoring of noise characteristics that degrade the dark current characteristics, and can be used to improve the dark current characteristics of the CMOS image sensor.
다음으로 도3a에 도시된 테스트 패턴에서, p형 에피층(21) 대신에 p형 웰을이용하여 테스트 패턴을 형성하는 경우에 대해 살펴본다.Next, in the test pattern illustrated in FIG. 3A, a case in which a test pattern is formed by using a p-type well instead of the p-type epi layer 21 will be described.
이는, p형 에피층을 사용하는 경우의 전기적 특성과 p형 웰을 사용하는 경우의 전기적 특성에 대한 차이점을 모니터링하기 위한 것이다.This is to monitor the difference between the electrical characteristics when using the p-type epi layer and the electrical characteristics when using the p-type well.
종래기술에서 설명한 바와같이, 트랜스퍼 트랜지스터와 리셋 트랜지스터는 p형 에피층 상에 형성되는 반면에, 드라이브 트랜지스터와 셀렉트 트랜지스터는 p형 웰 상에 형성되므로, p형 에피층의 전기적 특성과 p형 웰의 전기적 특성에 대한 정확한 측정이 필요한데, 본 발명을 이용하면, 전기적 특성에 대한 차이점을 측정할 수 있어 이를 공정조건 셋업시에 피드백 할 수 있다.As described in the prior art, the transfer transistor and the reset transistor are formed on the p-type epi layer, while the drive transistor and the select transistor are formed on the p-type well, so that the electrical characteristics of the p-type epi layer and the p-type well Accurate measurement of electrical properties is required, and the present invention enables the measurement of differences in electrical properties to be fed back during process condition set-up.
그리고 적절한 전압이 인가되면, 포토다이오드용 n형 이온주입영역은 공핍(depletion)되어 광전하를 저장하는 역할을 수행하는데, p형 에피층 내부에 포토다이오드용 n형 이온주입영역이 형성된 경우의 공핍영역의 크기과, p형 웰 내부에 포토다이오드용 n형 이온주입영역이 형성된 경우의 공핍영역의 크기를 각각 모니터링할 수 있다.When an appropriate voltage is applied, the n-type ion implantation region for the photodiode is depleted to store photocharges. When the n-type ion implantation region for the photodiode is formed inside the p-type epilayer, The size of the region and the size of the depletion region when the n-type ion implantation region for the photodiode is formed in the p-type well can be monitored.
또한, p형 에피층 대신 p형 웰을 사용하는 경우에는, p형 웰 형성과 연관된 공정인 체인 이온주입공정(chain implantation)의 정상적인 진행여부에 대한 측정이 가능하다.In addition, in the case of using a p-type well instead of a p-type epi layer, it is possible to measure whether the chain implantation process, which is a process associated with p-type well formation, proceeds normally.
다음으로 도3b에 도시된 도면에서 n형 배리어(22)의 너비(W)와 길이(L)를 변화시키는 경우에 대해 살펴본다. 만일, n형 배리어(22)의 너비와 길이를 증가시키게 되면, 그 내부에 형성된 포토다이오드용 n형 이온주입영역(24) 및 포토다이오드용 p형 이온주입영역(25)의 너비와 길이도 이에 상응하여 증가하게 된다.Next, a case in which the width W and the length L of the n-type barrier 22 are changed in the drawing shown in FIG. 3B will be described. If the width and length of the n-type barrier 22 are increased, the width and length of the n-type ion implantation region 24 for photodiode and the p-type ion implantation region 25 for photodiode formed therein may also be increased. Correspondingly increase.
그리고, n형 배리어(22)의 너비와 길이를 감소시키게 되면, 그 내부에 형성된 포토다이오드용 n형 이온주입영역(24) 및 포토다이오드용 p형 이온주입영역(25)의 너비와 길이도 이에 상응하여 감소한다.In addition, when the width and length of the n-type barrier 22 are reduced, the width and length of the n-type ion implantation region 24 for photodiode and the p-type ion implantation region 25 for photodiode formed therein are also reduced. Correspondingly decreases.
즉, n형 배리어(22)의 너비와 길이를 변화시킨다 것은, n형 배리어(22) 내부에 형성된 포토다이오드용 n형 이온주입영역(24) 및 포토다이오드용 p형 이온주입영역(25)의 너비와 길이도 이에 상응하여 변화시킴을 의미한다.That is, the width and length of the n-type barrier 22 are changed by changing the n-type ion implantation region 24 for the photodiode and the p-type ion implantation region 25 for the photodiode formed in the n-type barrier 22. This means that the width and length change accordingly.
먼저, n형 배리어의 너비와 길이가 별 차이가 없는 경우(W ≒ L)에는, 포토다이오드는 정방형의 형태를 갖게 되며 이때는, 정방형의 형태를 갖는 포토다이오드의 용량에 대한 특성을 측정할 수 있다.(Area-type 포토다이오드의 특성 측정)First, when there is no difference in the width and length of the n-type barrier (W ≒ L), the photodiode has a square shape, and in this case, characteristics of the capacity of the photodiode having a square shape can be measured. (Measurement of Area-type Photodiodes)
다음으로, n형 배리어의 너비 또는 길이 중 어느 한쪽이 매우 큰 경우(W ≪ L 또는 W ≫ L)에는, 포토다이오드는 기다란 변 형태를 갖게 되며 이때는, 변 형태를 갖는 포토다이오드의 용량에 대한 특성을 측정할 수 있다.(perimeter-type 포토다이오드의 특성 측정)Next, when either of the width or length of the n-type barrier is very large (W < L or W > L), the photodiode has an elongated side shape, in which case the characteristics of the capacity of the photodiode having the side shape (Measurement of properties of perimeter-type photodiodes)
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in the art.
본 발명을 적용하게 되면, 시모스 이미지센서의 광 특성과 직결되는 포토다이오드의 전기적 특성에 대한 모니터링이 보다 정확해지며, 결과적으로 시모스 이미지센서의 개발기간 및 개발비용을 단축시킬 수 있으며 효율성을 증가시킬 수 있는 효과가 있다.When the present invention is applied, the monitoring of the electrical characteristics of the photodiode directly connected to the optical characteristics of the CMOS image sensor becomes more accurate. As a result, the development period and the development cost of the CMOS image sensor can be shortened and the efficiency can be increased. It can be effective.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030027145A KR20040092827A (en) | 2003-04-29 | 2003-04-29 | Cmos image sensor with test pattern and the method for test |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030027145A KR20040092827A (en) | 2003-04-29 | 2003-04-29 | Cmos image sensor with test pattern and the method for test |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040092827A true KR20040092827A (en) | 2004-11-04 |
Family
ID=37373157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030027145A KR20040092827A (en) | 2003-04-29 | 2003-04-29 | Cmos image sensor with test pattern and the method for test |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040092827A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113497069A (en) * | 2020-04-01 | 2021-10-12 | 爱思开海力士有限公司 | Image sensor device |
-
2003
- 2003-04-29 KR KR1020030027145A patent/KR20040092827A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113497069A (en) * | 2020-04-01 | 2021-10-12 | 爱思开海力士有限公司 | Image sensor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1298389C (en) | High dynamic range charge-coupled device | |
| JP2007531254A (en) | Method and apparatus for improving the sensitivity of a vertical color CMOS image sensor | |
| US11264418B2 (en) | Gate-controlled charge modulated device for CMOS image sensors | |
| JP2022529637A (en) | Photodetector sensor array | |
| US20200251658A1 (en) | Image sensor and methods of fabricating and measuring image sensor | |
| CN101471361A (en) | Image sensor and method for manufacturing the sensor | |
| JP2022529184A (en) | UTBB Photodetector Pixel Units, Arrays and Methods | |
| KR100790585B1 (en) | CMOS image sensor pixel and method for sensing signal thereof | |
| KR20050038034A (en) | Image sensor, camera system comprising the image sensor and method of manufacturing such a device | |
| KR20040093279A (en) | Cmos image sensor with test pattern and test method | |
| KR20040092827A (en) | Cmos image sensor with test pattern and the method for test | |
| US20050194655A1 (en) | Solid-state imaging device | |
| KR100766497B1 (en) | Image Sensor | |
| KR100803502B1 (en) | Test pattern of image sensor for measuring the sheet resistance and fabricating method of the same | |
| KR20060020399A (en) | Test pattern of image sensor for measuring the sheet resistance in epi-layer | |
| US9704910B2 (en) | Semiconductor switching device separated by device isolation | |
| KR100429568B1 (en) | Image sensor for measuring the sheet resistance and fabricating method of the same | |
| US9281334B2 (en) | Pickup device structure within a device isolation region | |
| KR100705215B1 (en) | Image sensor with Test pattern and the method for Test | |
| US20080048221A1 (en) | Image sensor and manufacturing method thereof | |
| KR100399938B1 (en) | Image sensor for measuring the dark signal | |
| KR20110070075A (en) | Image sensor and method for manufacturing thereof | |
| KR20060020411A (en) | Image sensor capable of measuring capacitance and leakage current and measuring method of the same | |
| KR20070025791A (en) | Test pattern of cmos image sensor | |
| KR100736524B1 (en) | Image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |