KR20040085422A - 플래시 메모리 액세스 장치 및 방법 - Google Patents

플래시 메모리 액세스 장치 및 방법 Download PDF

Info

Publication number
KR20040085422A
KR20040085422A KR1020030020103A KR20030020103A KR20040085422A KR 20040085422 A KR20040085422 A KR 20040085422A KR 1020030020103 A KR1020030020103 A KR 1020030020103A KR 20030020103 A KR20030020103 A KR 20030020103A KR 20040085422 A KR20040085422 A KR 20040085422A
Authority
KR
South Korea
Prior art keywords
flash memory
block
logical block
data
recorded
Prior art date
Application number
KR1020030020103A
Other languages
English (en)
Other versions
KR100526178B1 (ko
Inventor
김범수
권용석
정태선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0020103A priority Critical patent/KR100526178B1/ko
Priority to CNA2004100396274A priority patent/CN1538456A/zh
Priority to US10/802,010 priority patent/US7664906B2/en
Priority to JP2004085679A priority patent/JP2004303238A/ja
Publication of KR20040085422A publication Critical patent/KR20040085422A/ko
Application granted granted Critical
Publication of KR100526178B1 publication Critical patent/KR100526178B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

본 발명은 플래시 메모리 액세스 장치 및 방법에 관한 것으로, 최소화된 기록 연산과정과 이를 고려한 복구 연산 과정을 통해 반복적인 기록 연산으로 인한 플래시 메모리의 성능 저하를 최소화하며 오류가 발생하더라도 안정적으로 복구 가능하도록 하여 플래시 메모리 시스템의 전체 성능을 높이는 것을 주 목적으로 한다.
이를 위해 본 발명에 따른 플래시 메모리 액세스 장치는 소정의 블록으로 이루어지는 유닛을 단위로 영역이 구분된 플래시 메모리, 플래시 메모리의 특정 논리 블록 번호에 대해 요청되는 기록 연산에서 상기 논리 블록에 대한 이전의 기록 연산이 없을 경우 상기 논리 블록에 대응하는 물리 블록에 데이터와 메타 정보를 기록하고, 이전의 기록 연산이 있을 경우 상기 논리 블록에 상응하는 이전의 물리 블록에 기록된 플래시 메모리 상태 정보를 변경하지 않고 새로운 물리 블록에 상기 논리 블록으로 지정된 데이터와 메타 정보를 기록하는 기록 연산을 수행하는 플래시 메모리 컨트롤러를 포함하여 구성된다.

Description

플래시 메모리 액세스 장치 및 방법{ACCESS APPARATUS AND METHOD USING FLASH MEMORY}
본 발명은 플래시 메모리 액세스 장치 및 방법에 관한 것으로, 특히 프로세서로부터 요구되는 기록 연산에 따라 플래시 메모리를 액세스하는 기록 연산 과정을 최소화하며 이에 따른 복구 연산 과정을 통해 오류 발생을 방지함으로써 시스템 오류 발생 시 복구 가능하도록 하면서 플래시 메모리의 성능 저하를 최소화하는 것이 가능한 플래시 메모리 액세스 장치 및 방법에 관한 것이다.
일반적으로, 플래시 메모리는 비휘발성을 가지면서도 프로그램 가능한 메모리로서 빠른 접근 속도를 가지며 전력을 적게 소비하기 때문에, 이동 단말기, PDA등의 이동 디바이스(mobile device)를 비롯한 내장형 시스템(embedded system)에서 널리 사용되고 있다.
이러한 플래시 메모리는 기존의 RAM이나 비휘발성 저장 장치, 마그네틱 등과 마찬가지로 특정 위치에 저장된 데이터를 임의로 접근할 수 있지만, 데이터를 수정하거나 삭제하는 방법에 있어서는 기존의 저장장치와 다르게 블록(block)을 기본단위로 하여 액세스가 이루어진다.
즉, 플래시 메모리에서는 판독/기록 연산 시에 플래시 메모리로부터 한번에 기록된 데이터를 읽어 오거나 데이터를 기록할 수 있는 블록(block)과, 다수의 블록들로 이루어지며 한번의 삭제 연산으로 지울 수 있는 유닛(unit)로 액세스가 이루어지는데, 이 같은 플래시 메모리의 액세스 특성에 따라 데이터를 효율적으로 관리하기 위한 방법으로 블록(또는 섹터) 재사상(re-mapping)기법이 일반적으로 이용되고 있다.
블록(또는 섹터) 재사상 기법은 매핑 테이블을 통해 플래시 메모리에 기록되는 특정 데이터에 대한 물리 블록 번호(Physical Block Number:이하, PBN이라 칭함)와 논리 블록 번호(Logical Block Number:이하, LBN이라 칭함)간의 사상 정보를 이용하여 해당 데이터의 수정 또는 삭제로 PBN이 변경되어도 동일한 LBN으로 데이터에 접근할 수 있도록 하는 것이다.
이와 같은 기존의 블록 재사상 기법은 프로세서로부터 요구되는 기록/삭제/수정 연산 수행 시 마다 매핑 테이블에 기록된 플래시 메모리의 상태 정보를 수정하여야 하는데, 이로 인한 반복적인 기록 연산에 의해 플래시 메모리의 성능이 저하되는 문제점이 있었다.
이러한 문제점을 해결하기 위해 플래시 메모리 제어 방법이 제시되고 있는데, 도 1은 이 같은 플래시 메모리 제어 방법에 따른 연산 과정을 나타내기 위한 플래시 메모리 블록이다.
먼저, 앞서 출원된 국내특허 출원 제 1999-0041835호(발명의 명칭 : 플래시 메모리와 그 제어 방법)에 따른 것으로, 도 1의 아래 부분은 물리 유닛의 구조를 나타낸 것이다.
각 유닛은 헤더(EUH:Erase Unit Header)와 블록 할당 맵(Block Allocation Map:이하, BAM라 칭함)을 가지며 실제 데이터가 저장되는 것으로, 헤더에는 유닛에 대한 여러 메타 정보가 저장되고, BAM에는 특정 유닛에 속한 블록들에 대한 정보(논리 블록 번호, 상태 등)가 기록된다.
이러한 플래시 메모리의 특정 LBN(3)에 대한 기록 연산이 요청되면 먼저 LBN-to-LUN 테이블을 이용하여 주어진 LBN(3)에 대한 논리 유닛 번호(Logical Unit Number:이하, LUN라 칭함)(2)를 탐색하고, LUN(2)이 결정되면 LUN-to-PUN 테이블을 이용해 물리 유닛 번호(Physical Unit Number:이하, PUN라 칭함)를 검색한다.
이에 따라 PUN(1)이 결정되면, PUN1에 상응하는 BAM을 통해 현재 쓰기 가능한 PBN을 검색한 후 검색된 PBN(1)에 기록 연산이 요구되는 데이터를 기록하고, PBN(1)에 상응하는 BAM의 첫 번째 필드에 LBN(3) 및 상태 정보(유효;valid)를 기록한다.
이와 같이, 기록된 LBN(3)에 대한 데이터를 갱신하기 위한 연산이 요구되면,새로운 PBN를 할당받아 갱신되는 LBN(3)의 데이터를 기록하기 위해 할당된 PBN(4)에 데이터를 기록하고, PBN(4)에 상응하는 BAM의 네 번째 필드에 LBN(3) 및 상태 정보(유효;valid)를 기록한다.
그리고, 갱신된 LBN(3)이 기록되었던 이전의 PBN(1)에 기록된 데이터 및 PBN(1)에 상응하는 BAM의 첫 번째 필드에 기록된 LBN(3)를 삭제하고, 상태 정보(삭제:delete)를 기록한다.
이러한 기록 및 갱신 연산 과정을 통해 PUN 1에 여유 블록이 존재하지 않는 경우, 플래시 메모리를 보다 효율적으로 사용하기 위하여 PUN 1에 기록된 유효한 데이터만을 새로운 PUN 2에 복사한다.
또한, 이러한 문제점을 해결하기 위해 앞서 제안된 것으로 국내특허 출원 제 2000-0059731호(발명의 명칭: 플래시 메모리를 위한 재사상 제어방법 및 그에 따른 플래시 메모리의 구조)는 도 2의 a에 도시한 바와 같이 오류 발생 시 복구를 위하여 블록의 상태 정보를 순환계수(wrap-count)를 사용해 표시(1111:미정상태, 1110(S0), 1100(S1), 1000(S2):유효한 상태, 0000:삭제)하도록 하여, 순환 계수의 변화 순서를 이용해 이전의 데이터와 새 데이터를 구분해 오류 발생 시 최소의 부분 쓰기 연산으로 시스템을 복구할 수 있도록 하는 것이다.
도 2의 b는 이러한 플래시 메모리 재사상 제어방법에 따른 플래시 메모리 구조를 나타낸 것으로, 실질적인 데이터가 기록되는 데이터(data), 논리적인 섹터(블록) 번호(logical sector number; lsn), 순환계수(wrap count; cnt), lsn과 cnt의 에러 정정 코드(ecc_lsn), 데이터에 대한 에러 정정 코드(ecc_data)로 구성된다.
도 2의 C는 상태 정보를 각 블록에 기록하고 오류 발생 시 이후 데이터로 복구하는 과정을 나타낸 것이다.
예를 들어, 다섯 번째 플래시 메모리 블록 이후에 오류가 발생하면, 유효 데이터가 두 가지 존재하고 각각 랩 카운트가 1110과 1100인데, 1110이 1100에 순서적으로 우선하므로 최신 데이터로 복구하는 정책을 쓴다면 왼쪽 데이터가 삭제된다.
이와 같이, 종래의 플래시 메모리 제어 방법의 경우에도 반복적인 기록 연산에 의한 플래시 메모리의 시스템 성능을 저하를 방지하기 위한 방법으로는 역부족이었다.
따라서, 이러한 쓰기 연산의 횟수를 줄임으로써 플래시 메모리 시스템의 성능을 향상 시킬 수 있는 플래시 메모리 액세스 방법이 요구되고 있다.
본 발명은 상기한 문제점들을 해결하기 위해 안출된 것으로, 프로세서로부터 요구되는 갱신 연산 과정에서 이전의 PBN에 변경되는 플래시 메모리 상태 정보를 기록하는 기록 연산과정을 생략함으로써 기록 연산 과정을 최소화하는 것을 목적으로 한다.
또한, 본 발명의 다른 목적은 최소화된 기록 연산 과정에 따라 플래시 메모리의 초기화 과정에서 특정 LBN의 데이터가 하나 이상 존재하더라도 우선 순위를 통해 최신 데이터를 판별하여 처리하는 복구 연산 과정을 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 최소화된 기록 연산과정과 이를 고려한 복구 연산 과정을 통해 반복적인 기록 연산으로 인한 플래시 메모리의 성능 저하를 최소화하며 오류가 발생하더라도 안정적으로 복구 가능하도록 하여 플래시 메모리 시스템의 전체 성능을 높이는 것이다.
도 1은 종래의 플래시 메모리 제어 방법에 따른 연산 과정을 나타내기 위한 플래시 메모리 블록도이다.
도 2의 a는 종래의 플래시 메모리 재사상 제어 방법에 따른 랩 카운트 개념도이다.
도 2의 b는 종래의 플래시 메모리 재사상 제어 방법에 따른 플래시 메모리 블록 구조를 나타낸 구조도이다.
도 2의 C는 상태 정보를 각 블록에 기록하고 오류 발생 시 이후 데이터로 복구하는 과정을 나타낸 플래시 메모리 블록도이다.
도 3은 본 발명의 일 실시 예에 따른 플래시 메모리 액세스 장치를 나타낸 것이다.
도 4는 본 발명의 일 실시 예에 따른 NAND 타입 플래시 메모리의 블록 구조를 나타낸 것이다.
도 5는 본 발명의 일 실시 예에 따른 플래시 메모리의 기록 연산 과정을 나타낸 동작 흐름도이다.
도 6은 본 발명의 일 실시 예에 따른 플래시 메모리의 초기화 과정을 나타낸동작 흐름도이다.
도 7은 본 발명의 일 실시 예에 따른 플래시 메모리의 재생 과정을 나타낸 동작 흐름도이다.
도 8의 a 내지 c는 본 발명의 일 실시 예에 따른 플래시 메모리 액세스 과정을 나타낸 것이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 플래시 메모리
110 : 주 영역 130 : 보조 영역
300 : 플래시 메모리 컨트롤러 500 : 프로세서
700 : 램(RAM)
본 발명은 복구 연산 과정을 고려한 기록 연산에 따라 프로세서로부터 요구되는 갱신 연산 과정에서 이전의 PBN에 변경되는 플래시 메모리 상태 정보를 기록하는 기록 연산과정을 생략하고, 플래시 메모리의 초기화 과정에서 특정 LBN의 데이터가 하나 이상 존재하더라도 복구 연산 과정을 통해 최신 데이터를 판별하여 처리한다.
복구 연산 과정을 통해 최신 데이터를 판별이 가능하도록 하기 위하여 초기화 과정에서는 플래시 메모리의 하위 블록에 우선순위를 부여하고, 이를 기준으로 각 블록을 스캐닝하면서 각 블록의 LBN에 대한 데이터 기록 여부를 블록 할당 테이블의 상응하는 LBN에 기록한다.
또한, 플래시 메모리의 소정 유닛에 존재하는 유휴 데이터를 새로운 유닛으로 이동시키는 메모리 재생 과정을 통해서도 복구 연산 과정을 수행하여 최신 데이터를 판별하고, 이전의 데이터를 삭제 처리한다.
이하, 본 발명에 따른 플래시 메모리 액세스 장치 및 방법을 첨부된 도면을 참조하여 상세히 설명한다.
본 발명에 따른 플래시 메모리 액세스 장치는 소정의 블록으로 이루어지는 유닛을 단위로 영역이 구분된 플래시 메모리, 플래시 메모리의 특정 논리 블록 번호에 대해 요청되는 기록 연산에서 상기 논리 블록에 대한 이전의 기록 연산이 없을 경우 상기 논리 블록에 대응하는 물리 블록에 데이터와 메타 정보를 기록하고, 이전의 기록 연산이 있을 경우 상기 논리 블록에 상응하는 이전의 물리 블록에 기록된 플래시 메모리 상태 정보를 변경하지 않고 새로운 물리 블록에 상기 논리 블록으로 지정된 데이터와 메타 정보를 기록하는 기록 연산을 수행하는 플래시 메모리 컨트롤러를 포함하는 것을 특징으로 한다.
본 발명에 따른 플래시 메모리 액세스 방법은 프로세서로부터 특정 논리 블록 번호에 대한 기록 연산이 요구되면 플래시 메모리에 접근하여 기록 연산을 위해 현재 쓰기 가능한 물리 블록을 검색하는 단계; 및 논리 블록 번호에 대한 이전의 기록 연산이 없을 경우 상기 논리 블록에 대응하는 물리 블록에 데이터와 메타 정보를 기록하고, 이전의 기록 연산이 있을 경우 상기 논리 블록에 상응하는 이전의 물리 블록에 기록된 플래시 메모리 상태 정보를 변경하지 않고 상기 논리 블록에 대응하는 새로운 물리 블록에 데이터와 메타 정보를 기록하는 단계를 포함하는 것을 특징으로 한다.
우선, 본 발명에 따른 플래시 메모리의 구조 및 그에 따른 플래시 메모리 액세스 장치의 구성과 동작을 첨부된 도면을 참조하여 일 실시 예로 상세히 설명한다.
도 3은 본 발명의 일 실시 예에 따른 플래시 메모리 액세스 장치를 나타낸 것이다.
도 3에 도시된 바와 같이, 본 발명에 따른 플래시 메모리 액세스 장치는 플래시 메모리(100), 플래시 메모리(100)에 접근하여 지정되는 논리 블록의 데이터 및 메타 정보를 쓰기 가능한 물리 블록에 기록하는 기록 및 갱신 연산(이하, 기록 연산으로 총칭함)에 상응하는 동작 제어를 수행하는 플래시 메모리 컨트롤러(300)로 구성되며, 플래시 메모리 컨트롤러(300)를 통해 플래시 메모리(100)에 기록된 데이터를 판독하거나 데이터를 기록하기 위한 제어 명령어를 발생시키는 시스템의 프로세서(500), 시스템 성능을 높이기 위하여 플래시 메모리(100)에 저장되어 있는 각종 정보(일 예로, 논리-물리 유닛간의 매핑 정보, 각 논리 블록에 대한 액세스 정보, 각 유닛의 논리-물리 블록간의 매핑 정보)를 캐쉬(cache)하는 램(700)을 더 포함한다.
또한, 플래시 메모리 컨트롤러(300)는 초기화 과정이나 유효 데이터를 새로운 유닛으로 이동시키는 메모리 재생 과정에서 특정 LBN의 데이터가 하나 이상 존재하면 스캐닝 과정에서 주어지는 우선 순위를 통해 최근 데이터를 판별하여 이외의 데이터에 대한 플래시 메모리 상태 정보를 삭제(D) 처리하는 복구 연산 과정을 수행한다.
초기화 및 메모리 재생 과정은 플래시 메모리(100)의 하위 블록을 기준으로 각 블록에 기록된 LBN을 스캐닝하는 과정과, 스캐닝 과정에서 얻어지는 각 LBN에 데이터가 존재하는지 여부에 대한 조사 결과 값을 표시하는 '0' 또는 '1'을 블록 할당 테이블(Block Allocation Table:이하, BAT라 칭함)에 기록하는 과정을 포함한다.
BAT는 플래시 메모리(100)의 효율적인 액세스를 위하여 램에 저장되는 것으로, 복구 연산 과정에서 특정 LBN의 데이터 가운데 최근 데이터를 판별할 수 있도록 하기 위해 스캐닝 과정에서 얻어지는 각 LBN의 데이터 기록 여부를 표시하기 위한 테이블이다.
일 예로, 플래시 메모리(100)의 물리 블록을 스캐닝하고 스캐닝되는 물리 블록(100)의 데이터 존재 여부를 BAT의 해당 LBN에 기록하는 플래시 메모리 초기화 과정에서, 선택된 블록의 LBN에 상응하는 BAT의 상응하는 LBN 필드에 '1'이 기록되어 있으면 검색된 물리 블록에 기록된 데이터의 LBN이 이전의 스캐닝 과정에서 검색된 LBN 값이고, 검색된 물리 블록의 데이터는 이전의 물리 블록에 기록된 데이터보다 우선 순위가 낮기 때문에 검색된 물리 블록의 플래시 메모리 상태 정보를 삭제(D)로 변경한다.
플래시 메모리(100)는 삭제 단위인 여러 개의 유닛으로 구성되고, 각 유닛은 여러 개의 블록으로 분할되며 플래시 메모리(100)에 대한 읽기나 쓰기 연산은 블록 단위로 이루어 진다.
도 4는 본 발명의 일 실시 예에 따른 NAND 타입의 플래시 메모리 블록 구조를 나타낸 것이다.
도 4에 도시된 바와 같이, NAND 타입의 플래시 메모리(100)는 주 영역(main area;110)과 보조 영역(spare area;130)로 나누어 지는데, 주 영역(110)에는 데이터가 저장되고, 보조 영역(130)에는 해당 블록에 대한 메타 정보가 저장된다.
일 예로, 메타 정보는 논리 블록 번호(LBN), 플래시 메모리 상태 정보(유효(valid), 삭제(delete), 무효(invalid))가 기록되는 각 분할 영역으로 이루어지며, 에러 검출 코드(Error Correction Code;ECC)가 기록되는 영역을 더 포함한다.
NOR 타입의 플래시 메모리(100)인 경우에는 블록에 대한 상태 정보가 각 유닛 앞 부분의 하나 혹은 그 이상의 블록에 저장될 수 있다.
참고로, 전술한 본 발명의 일 실시 예에 따른 플래시 메모리 액세스 장치는 각 모듈이 모두 하드웨어로 구성되거나, 일부 모듈이 소프트웨어로 구성되거나, 또는 전체 모듈이 소프트웨어로 구성될 수 있다.
따라서, 본 발명의 일 실시 예에 따른 플래시 메모리 액세스 장치가 하드웨어 또는 소프트웨어로 구성되는 것은 본 발명의 사상을 벗어나지 않으며, 본 발명의 사상에서 벗어나지 않으면서 소프트웨어 및/또는 하드웨어로 구성됨에 따른 수정과 변경이 부가될 수 있음은 자명하다.
이와 같은 본 발명에 따른 플래시 메모리 및 플래시 메모리 액세스 장치를 이용하여 플래시 메모리를 액세스하는 방법을 첨부된 도면을 참조하여 일 실시 예로 상세히 설명한다.
본 발명에 따른 플래시 메모리(100)의 액세스 과정을 설명함에 있어서, 판독 연산 과정은 기존의 처리 과정과 동일하므로 이에 따른 설명은 생략한다.
따라서, 먼저 본 발명에 따른 복구 연산 과정을 고려한 기록 연산 과정을 설명하고, 초기화 과정에서 오류 복구를 위한 기록 연산을 수행하는 오류 복구 연산 과정을 설명한다.
또한, 플래시 메모리(100)에 기록된 데이터 가운데 유효한 데이터 만을 새로운 유닛으로 이동시키는 과정에서 오류 복구를 위한 기록 연산을 수행하는 메모리 재생(reclaim) 과정을 설명한다.
1. 기록 연산 과정
기록 연산 과정은 프로세서(500)로부터 요구되는 기록 연산에 따라 지정된 논리 블록에 대한 데이터를 플래시 메모리(100)의 특정 물리 블록에 기록하기 위하여 사용 가능한 물리 블록을 검색하고, 데이터 및 이에 따른 메타 정보를 물리 블록에 기록하는 것이다.
도 5는 본 발명의 일 실시 예에 따른 플래시 메모리의 기록 연산 과정을 나타낸 동작 흐름도이다.
도 5에 도시된 바와 같이, 먼저, 플래시 메모리 컨트롤러(300)에서는 기록 커맨드(write command)와 함께 논리 블록 주소가 입력되면 데이터가 기록될 물리 블록을 결정하기 위해, LBN-LUN 테이블을 통해 지정된 LBN로 LUN을 검색하고(S1), 검색된 LUN를 이용해 논리-물리 유닛간의 매핑 테이블(LUN-PUN 테이블)에서 PUN를 검색한다(S2).
그 다음, 검색된 물리 유닛 번호의 물리 블록 가운데 현재 쓰기 가능한 물리 블록이 존재하는지 여부를 검색하기 위하여 BAM을 조사하고(S3), 검색된 물리 유닛 번호를 구성하는 물리 블록 중 자유블록이 존재하는지 여부를 판별한다(S4).
판별결과 자유 블록이 존재하지 않으면 해당 물리 유닛에 기록된 데이터들 가운데 특정 논리 블록의 유효 데이터만을 새로운 유닛으로 이동시키는 메모리 재생(reclaim)을 수행한 후 LUN-PUN 테이블을 통해 PUN을 검색하는 루틴으로 리턴하고(S5), 판별결과 자유 블록이 존재하면 검색된 자유 블록에 데이터 및 메타 정보를 기록한다(S6).
데이터 및 메타 정보는 해당 데이터가 안정적으로 기록되었음을 보장하기 위해, 데이터를 블록의 주 영역에 기록하고, 메타 정보인 지정된 논리 블록 번호를 블록의 보조 영역에 기록한다.
이러한 과정을 통해 데이터 및 논리 블록 번호에 대한 기록 연산이 완료되면, 기록 연산에 따른 플래시 메모리(100)의 상태 정보(유효)를 블록의 보조 영역에 기록한다.
만일, 블록 단위의 기록 연산에 대한 원자성(atomicity)이 보장된다면, 데이터 및 메타 정보는 동시에 기록될 수 있다.
2. 초기화 과정
초기화 과정은 프로세서(500)로부터 요구되는 연산동작에 따라 플래시 메모리(100)를 효율적으로 액세스하기 위하여 플래시 메모리 컨트롤러(300)에서 플래시 메모리(100)에 기록된 사상 정보를 로딩하는 것이다.
이하, 본 발명에 따라 일 실시 예로 설명하는 초기화 과정은 갑작스런 전원 중단으로 인해 이루어지는 초기화 과정으로 정의되는 것으로, 초기화 과정에서 일어나는 갑작스런 전원 중단으로 인한 오류를 복구하는 오류 복구과정을 나타낸 것이다.
그러나, 본 발명은 갑작스런 전원 중단에 의한 초기화 과정에 한정되지 않고 모든 플래시 메모리(100) 초기화 과정에 적용 가능하다.
도 6은 본 발명의 일 실시 예에 따른 플래시 메모리의 초기화 과정을 나타낸 동작 흐름도이다.
도 6에 도시된 바와 같이, 먼저, 플래시 메모리 컨트롤러(300)에서는 플래시 메모리(100)의 헤더에 기록되는 플래시 메모리 전체 정보를 로딩한 후, 플래시 메모리(100)를 스캐닝하기 위해 가장 최근 액세스된 유닛의 가장 하위 물리 블록을 선택하고(S11), 선택된 물리 블록을 우선 순위로 하여 플래시 메모리(100)를 구성하는 물리 블록의 스캐닝을 시작한다.
이에 따라, 선택된 물리 블록에서 LBN을 독출하고(S12), 독출된 LBN을 이용해 BAT에서 상응하는 LBN 필드를 검색한다(S13).
그 다음, 검색된 LBN 필드에 기록된 상태 값이 '1'인지 여부를 판별하여(S14), 판별결과 상태 값이 '1'이면 BAT의 LBN 상태 값에 '1'을 기록하고(S15), 선택된 물리 블록이 해당 유닛의 첫 번째 블록인지 여부를 판별한다(S16).
판별 결과 첫 번째 블록이 아니면 한 단계 상위 블록으로 이동하여 선택하고, 선택된 블록에서 LBN 상태 값을 독출하는 루틴으로 리턴한다.
초기 첫 번째 블록에 대한 스캐닝 과정이 수행된 후, BAT에서 검색된 LBN 상태 값이 '1'인지 여부에 대한 판별 결과 LBN 상태 값이 '1'이면 해당 블록의 플래시 메모리 상태 정보에 삭제(delete) 표시한다(S18).
이러한 과정을 통해 스캐닝 과정에서 BAT에 기록된 상응하는 LBN의 상태 값이 '1'로 검색되는 물리 블록이 검색되면, 검색된 물리 블록에 기록된 LBN의 데이터는 이전에 검색된 블록의 LBN 데이터보다 우선순위가 낮으므로 상태 정보를 삭제 표시하여 동일한 LBN을 갖는 유효 데이터로 인한 오류를 방지하는 것이다.
3. 재생(reclaim) 과정
재생 과정은 프로세서로부터 기록 연산이 요구되는 데이터를 기록하기 위한 현재 쓰기 가능한 자유 블록이 플래시 메모리의 소정 유닛에 존재하지 않는 경우 해당 유닛에 기록된 유휴 데이터만을 새로운 유닛에 복사하는 것이다.
도 7은 본 발명의 일 실시 예에 따른 플래시 메모리의 재생 과정을 나타낸 동작 흐름도이다.
도 7에 도시된 바와 같이, 먼저 플래시 메모리 컨트롤러(300)에서는 기록된 유휴 데이터의 이동이 요구되는 소스 유닛과 유휴 데이터를 이동하고자 하는 새로운 유닛인 이동 유닛을 결정한다(S21).
그 다음, 소스 유닛의 가장 하위 블록을 선택하고(S22), 선택된 블록의 LBN을 독출한다(S23).
그 다음, 독출된 LBN을 이용해 BAT에서 상응하는 LBN을 검색하여 검색된 LBN의 상태 값이 '1'인지 여부를 판별한다(S24).
판별결과 LBN의 상태 값이 '1'이 아니면 BAT의 LBN 상태 값을 '1'로 설정하고(S25), LBN의 데이터를 이동 유닛에 복사한다(S26).
판별결과 이전에 상응하는 LBN의 데이터가 검색되어 LBN의 상태 값이 '1'로 판별되거나, LBN의 데이터를 이동 유닛에 복사하면, 현재 선택된 블록이 소스 유닛의 첫 번째 블록인지 여부를 판별한다(S27).
판별결과 소스 유닛의 첫 번째 블록이 아니면 한 단계 상위 블록으로 이동하여(S28) 해당 블록을 선택하고 선택된 블록의 LBN을 독출하는 루틴으로 리턴한다.
판별결과 소스 유닛의 첫 번째 블록이면 소스 유닛의 모든 블록을 삭제하고(S29), 이에 따라 LUN-PUN 사상 정보를 변경한다(S30).
이러한 소스 유닛에 기록된 유휴 데이터를 이동 유닛으로 복사하는 과정을 통해 소스 유닛에 존재하는 특정 논리 블록에 대한 다수의 유휴 데이터 가운데 하위 블록에 존재하는 데이터만을 유휴 데이터로 이동 유닛에 복사함으로써, 본 발명에 따른 오류 복구 과정을 수행한다.
이와 같이 이루어지는 본 발명에 따른 플래시 메모리 액세스 방법을 첨부된 도면을 참조하여 일 실시 예로 상세히 설명한다.
도 8의 a 내지 c는 본 발명의 일 실시 예에 따른 플래시 메모리 액세스 과정을 나타낸 것이다.
도 8의 a에 도시된 바와 같이, 플래시 메모리 컨트롤러(300)에서는 프로세서(500)로부터 특정 LBN(3)에 대한 기록 연산이 요구되면 데이터 기록이 가능한 플래시 메모리(100)의 물리 블록에 접근하기 위해, 우선 LBN-LUN 매핑 테이블을 참조하여 기록 연산이 요구되는 LBN(3)이 속하는 LUN을 탐색한다.
LBN-LUN 매핑 테이블을 통해 LUN이 결정되면, LUN-PUN 매핑 테이블을 참조하여 LUN에 대한 PUN을 결정하고, 결정된 PUN의 BAM에서 프로세서(500)에 의해 지정되는 LBN(3) 데이터의 기록이 가능한 물리 블록의 위치를 탐색한다.
이 과정을 통해 현재 쓰기 가능한 PBN이 검색되면, 플래시 메모리컨트롤러(300)에서는 검색된 PBN(1)의 주 영역에는 데이터를 기록하고, 보조 영역에는 프로세서에 의해 지정되는 LBN(3)를 기록한다(①).
이러한 데이터 및 LBN(3) 기록 과정이 완료되면, 프로세서(500)로부터 요구되는 기록 연산이 안정적으로 완료되었으며 이에 따라 해당 블록에 데이터가 기록된 상태임을 표시하도록, 보조 영역의 플래시 메모리(100) 상태 정보를 유효(V)로 기록한다(②).
이러한 기록 연산이 수행되는 과정에서 프로세서(500)로부터 플래시 메모리의 PBN(1)에 기록된 LBN(3) 데이터의 갱신을 위한 기록 연산이 요구되면, 도 8의 b에 도시된 바와 같이, 플래시 메모리 컨트롤러(300)에서는 갱신되는 데이터를 기록하기 위해 현재 쓰기 가능한 PBN을 검색한다.
검색 결과 특정 PBN(4)이 자유블록으로 검색되면, 검색된 PBN(4)의 주 영역에는 갱신되는 데이터를 기록하고, 보조 영역에는 할당된 LBN(3)를 기록한다(①).
그 다음, 데이터 및 LBN(3)에 대한 기록 연산이 완료되면, 프로세서(500)로부터 요구되는 기록 연산이 안정적으로 완료되었으며 이에 따라 PBN(4)에 데이터가 기록된 상태임을 표시하도록 보조영역의 플래시 메모리(100) 상태 정보를 유효(V)로 기록한다(②).
이러한 기록 연산이 수행되는 플래시 메모리(100)에서 갑작스런 전원 중단으로 인해 시스템 작동이 중단되고 이후 전원이 인가되면, 플래시 메모리 컨트롤러(300)에서는 플래시 메모리 초기화를 위한 액세스 과정을 수행한다.
먼저, 플래시 메모리 컨트롤러(300)에서는 플래시 메모리(100)에서 가장 최근에 액세스된 블록에 접근하기 위해 해당 블록을 포함하는 유닛의 가장 하위 블록인 PBN(4)을 선택한다.
그 다음, 선택된 PBN(4)의 보조 영역에 기록된 LBN(3)을 독출하고, 독출된 LBN(3)을 이용해 BAT에서 상응하는 LBN(3) 필드에 기록된 상태 값을 조사한다.
조사 결과에 따라 BAT에 기록된 LBN(3)에 대한 상태 값이 '1'이 아니면 BAT의 상응하는 LBN(3) 필드에 상태 값을 '1'로 표시한 후 선택된 PBN(4)이 유닛의 첫 번째 블록인지 여부를 판별하여 한 단위 상위 블록으로 이동하면서 유닛의 각 블록에 대한 상태를 검사하는 스캐닝 동작을 수행한다.
이러한 스캐닝 동작 과정에서 BAT에 기록된 LBN에 대한 상태 값이 '1'이면, 이전의 스캐닝 과정에서 유휴 데이터를 갖는 동일한 LBN이 검색된 것으로 스캐닝 우선 순위에 따라 현재 선택된 해당 블록의 보조 영역에 기록된 플래시 메모리(100) 상태 정보에 삭제(D) 표시한다.
즉, 도 8의 c에 도시한 바와 같이, 특정 LBN(3)에 대한 갱신 데이터가 기록된 PBN(4)이 가장 최근 액세스 되었다면, 플래시 메모리 스캐닝 과정에서 4번째 블록을 유닛의 하위 블록으로 선택하여 LBN(3)을 독출한다(①).
독출되는 LBN(3)을 이용해 BAT에서 상응하는 LBN(3)에 기록된 상태 값을 조사하는데, LBN(3)이 가장 최근에 액세스된 하위 블록이므로, 상태 값이 기록되지 않아 '0'이므로 BAT의 상응하는 LBN(3) 필드에 상태 값을 '1'로 기록한다(②).
그 다음, 선택된 블록이 유닛의 첫 번째 블록인지 여부를 판별하는데, 선택된 블록은 유닛의 하위 블록이므로 한 단계 상위 블록을 선택한다.
이에 따라 PBN(3)이 선택되고(③), 선택된 PBN(3)을 검색하여 얻어지는 LBN(5)를 이용해 BAT의 상응하는 LBN(5) 필드에 기록된 상태 값을 조사한다.
조사 결과에 따라, 선택된 PBN(3)에 기록된 데이터의 LBN(5)에 상응하는 BAT의 LBN(5) 필드에는 상태 값이 '1'로 기록되고(④), 현재 선택된 PBN(3)이 첫 번째 블록이 아니므로 한 단계 상위 블록인 PBN(2)가 선택된다.
그 다음, 선택된 PBN(2)에 기록된 LBN(4)을 독출하고(⑤), 독출된 LBN(4)에 상응하는 BAT의 LBN(4) 필드에 기록된 상태 값을 검사한 후 상태 값을 '1'로 기록한다(⑥).
이러한 스캐닝 과정을 통해, 다음으로 PBN(1)이 선택되면(⑦), 선택된 PBN(1)에 기록된 LBN(3)를 독출하여 BAT의 상응하는 LBN(3) 필드에 기록된 상태 값을 조사한다(⑧).
이 과정에서 BAT의 상응하는 LBN(3) 필드에 이전의 스캐닝 과정에서 기록된 정보로 인해 상태 값이 '1'로 기록되어 있으므로, 스캐닝 우선 순위에 따라 이전의 LBN(3)을 포함하는 PBN(4)은 유효한 데이터가 기록된 블록으로 결정되고, PBN(1)은 무효 블록으로 결정된다.
이에 따라 PBN(1)의 보조 영역에 기록된 플래시 메모리 상태 정보는 삭제(D)로 변경된다(⑨).
이와 같은 스캐닝 과정을 통해 본 발명의 오류 복구 과정을 고려한 최소화된 기록 횟수를 갖는 기록 연산에 의해 특정 논리 블록에 대해 존재하는 유효 데이터들 가운데 최신 데이터를 가려내고, 오류 복구할 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 따르면, 플래시 메모리의 특정 논리 블록에 대한 데이터의 갱신 시에 요구되는 기록 연산의 횟수가 최소화되어 플래시 메모리 시스템의 성능이 최대화될 수 있다.
또한, 플래시 메모리의 초기화 과정에서 특정 논리 주소의 데이터에 대한 우선 순위를 통해 유효 데이터를 결정함으로써 갑작스런 전원 중단으로 인해 오류가 발생하더라도 안전한 복구가 가능한 효과를 제공한다.

Claims (17)

  1. 소정의 블록으로 이루어지는 유닛을 단위로 영역이 구분된 플래시 메모리,
    상기 플래시 메모리의 특정 논리 블록 번호에 대해 요청되는 기록 연산에서 상기 논리 블록에 대한 이전의 기록 연산이 없을 경우 상기 논리 블록에 대응하는 물리 블록에 데이터와 메타 정보를 기록하고, 이전의 기록 연산이 있을 경우 상기 논리 블록에 상응하는 이전의 물리 블록에 기록된 플래시 메모리 상태 정보를 변경하지 않고 새로운 물리 블록에 상기 논리 블록으로 지정된 데이터와 메타 정보를 기록하는 기록 연산을 수행하는 플래시 메모리 컨트롤러를 포함하는 것을 특징으로 하는 플래시 메모리 액세스 장치.
  2. 제 1항에 있어서,
    상기 논리 블록의 데이터를 먼저 기록한 후 상기 메타 정보를 기록하는 것을 특징으로 하는 플래시 메모리 액세스 장치.
  3. 제 1항에 있어서,
    상기 논리 블록의 데이터와 메타 정보를 동시에 기록하는 것을 특징으로 하는 플래시 메모리 액세스 장치.
  4. 제 1항에 있어서,
    상기 메타 정보는
    상기 논리 블록 번호와, 상기 물리 블록에 대한 상태를 유효, 삭제 또는 무효로 표시하는 플래시 메모리 상태 정보를 포함하는 것을 특징으로 하는 플래시 메모리 액세스 장치.
  5. 제 1항에 있어서,
    상기 플래시 메모리 컨트롤러는
    상기 기록 연산에 따라 존재하게 되는 상기 논리 블록 번호에 대한 하나 이상의 물리 블록들을 스캐닝 과정에서 감지하고, 감지된 물리 블록들 가운데 상기 논리 블록에 대한 유효 블록을 판별하여 오류를 복구하는 복구 연산을 수행하는 것을 특징으로 하는 플래시 메모리 액세스 장치.
  6. 제 5항에 있어서,
    상기 스캐닝 과정은
    상기 플래시 메모리를 가장 최근 액세스된 하위 블록을 기준으로 조사하여 각 물리 블록의 논리 블록 번호를 독출하고, 상기 독출된 논리 블록 번호에 상응하는 블록 할당 테이블의 논리 블록 번호 필드를 검사하는 과정으로 이루어지는 것을 특징으로 하는 플래시 메모리 액세스 장치.
  7. 제 6항에 있어서,
    상기 블록 할당 테이블의 논리 블록 번호 필드를 검사하는 과정은
    상기 논리 블록 번호 필드에 기록된 상태 값이 '0'이면 '1'로 기록하고, 상기 상태 값이 '1'이면 상기 스캐닝에서 이전의 물리 블록을 통해 상기 논리 블록 번호가 검색된 것으로 감지하는 것을 특징으로 하는 플래시 메모리 액세스 장치.
  8. 제 5항에 있어서,
    상기 유효 블록을 판별하여 오류를 복구하는 것은
    상기 감지된 물리 블록들 가운데 스캐닝 과정에서 설정되는 우선 순위에 따라 상기 논리 블록 번호에 대해 가장 최근 액세스된 물리 블록을 유효 블록으로 결정하고, 이외의 물리 블록에 기록된 플래시 메모리 상태 정보를 삭제로 기록하는 과정으로 이루어지는 것을 특징으로 하는 플래시 메모리 액세스 장치.
  9. 제 5항에 있어서,
    상기 복구 연산 과정은
    상기 플래시 메모리를 초기화하는 과정에서 이루어지는 것을 특징으로 하는 플래시 메모리 액세스 장치.
  10. 제 5항에 있어서,
    상기 복구 연산 과정은
    상기 플래시 메모리의 소정 유닛에 기록된 데이터를 새로운 유닛으로 이동하는 플래시 메모리 재생 과정에서 이루어지는 것을 특징으로 하는 플래시 메모리 액세스 장치.
  11. 프로세서로부터 특정 논리 블록 번호에 대한 기록 연산이 요구되면 플래시 메모리에 접근하여 기록 연산을 위해 현재 쓰기 가능한 물리 블록을 검색하는 단계; 및
    상기 논리 블록 번호에 대한 이전의 기록 연산이 없을 경우 상기 논리 블록에 대응하는 물리 블록에 데이터와 메타 정보를 기록하고, 이전의 기록 연산이 있을 경우 상기 논리 블록에 상응하는 이전의 물리 블록에 기록된 플래시 메모리 상태 정보를 변경하지 않고 상기 논리 블록에 대응하는 새로운 물리 블록에 데이터와 메타 정보를 기록하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 액세스 방법.
  12. 제 11항에 있어서,
    상기 데이터를 먼저 기록한 후 상기 메타 정보를 기록하는 것을 특징으로 하는 플래시 메모리 액세스 방법.
  13. 제 11항에 있어서,
    상기 데이터와 메타 정보를 동시에 기록하는 것을 특징으로 하는 플래시 메모리 액세스 방법.
  14. 제 11항에 있어서,
    상기 메타 정보는
    상기 논리 블록 번호와, 상기 물리 블록에 대한 상태를 유효, 삭제 또는 무효로 표시하는 플래시 메모리 상태 정보를 포함하는 것을 특징으로 하는 플래시 메모리 액세스 방법.
  15. 제 11항에 있어서,
    상기 기록 연산에 따라 존재하게 되는 상기 논리 블록 번호에 대한 하나 이상의 물리 블록들을 스캐닝 과정에서 감지하고, 감지된 물리 블록들 가운데 상기 논리 블록에 대한 유효 블록을 판별하여 오류를 복구하는 복구 연산 단계를 더 포함하는 것을 특징으로 하는 플래시 메모리 액세스 방법.
  16. 제 15항에 있어서,
    상기 스캐닝 과정은
    상기 플래시 메모리를 가장 최근 액세스된 하위 블록을 기준으로 조사하여 각 물리 블록의 논리 블록 번호를 독출하고, 상기 독출된 논리 블록 번호에 상응하는 블록 할당 테이블의 논리 블록 번호 필드를 검사하는 단계; 및
    상기 논리 블록 번호 필드에 기록된 상태 값이 '0'이면 '1'로 기록하고, 상기 상태 값이 '1'이면 상기 스캐닝에서 이전의 물리 블록을 통해 상기 논리 블록번호가 검색된 것으로 감지하는 단계로 이루어지는 것을 특징으로 하는 플래시 메모리 액세스 방법.
  17. 제 15항에 있어서,
    상기 복구 연산 단계는
    상기 플래시 메모리의 소정 유닛에 기록된 데이터를 새로운 유닛으로 이동하는 플래시 메모리 재생 과정에서 감지되는 특정 논리 블록 번호에 대한 데이터들 가운데 최신 데이터를 판별하여 오류를 복구하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 액세스 방법.
KR10-2003-0020103A 2003-03-31 2003-03-31 플래시 메모리 액세스 장치 및 방법 KR100526178B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2003-0020103A KR100526178B1 (ko) 2003-03-31 2003-03-31 플래시 메모리 액세스 장치 및 방법
CNA2004100396274A CN1538456A (zh) 2003-03-31 2004-03-12 闪存存取装置及方法
US10/802,010 US7664906B2 (en) 2003-03-31 2004-03-17 Flash memory access apparatus and method
JP2004085679A JP2004303238A (ja) 2003-03-31 2004-03-23 フラッシュメモリアクセス装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0020103A KR100526178B1 (ko) 2003-03-31 2003-03-31 플래시 메모리 액세스 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20040085422A true KR20040085422A (ko) 2004-10-08
KR100526178B1 KR100526178B1 (ko) 2005-11-03

Family

ID=32985918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0020103A KR100526178B1 (ko) 2003-03-31 2003-03-31 플래시 메모리 액세스 장치 및 방법

Country Status (4)

Country Link
US (1) US7664906B2 (ko)
JP (1) JP2004303238A (ko)
KR (1) KR100526178B1 (ko)
CN (1) CN1538456A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791324B1 (ko) * 2006-11-08 2008-01-03 삼성전자주식회사 플래시 메모리의 메타데이터 기록 장치 및 검색 방법
KR100932096B1 (ko) * 2009-07-15 2009-12-16 주식회사 셀픽 낸드 플래시 메모리의 데이터 저장방법
KR101127686B1 (ko) * 2009-03-11 2012-03-22 가부시끼가이샤 도시바 반도체 기억 장치
KR20190027279A (ko) * 2017-09-06 2019-03-14 에스케이텔레콤 주식회사 플래시 저장 장치에서의 선택적 소거 코딩을 이용한 데이터 손실 복원 방법 및 장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4586469B2 (ja) * 2004-09-15 2010-11-24 ソニー株式会社 メモリ制御装置、メモリ制御方法、プログラム
US20060184719A1 (en) * 2005-02-16 2006-08-17 Sinclair Alan W Direct data file storage implementation techniques in flash memories
US8935302B2 (en) 2006-12-06 2015-01-13 Intelligent Intellectual Property Holdings 2 Llc Apparatus, system, and method for data block usage information synchronization for a non-volatile storage volume
KR20090102789A (ko) 2006-12-06 2009-09-30 퓨전 멀티시스템즈, 인크.(디비에이 퓨전-아이오) 프로그레시브 ｒａｉｄ를 이용한 데이터 저장 장치, 시스템 및 방법
CN101281492B (zh) * 2007-04-04 2011-02-02 扬智科技股份有限公司 恢复闪存的对照表的方法
CN101459679A (zh) * 2007-12-12 2009-06-17 华为技术有限公司 网络存储设备及数据读写控制方法
US20090172248A1 (en) * 2007-12-27 2009-07-02 Guangqing You Management of a flash memory device
WO2009086693A1 (zh) * 2008-01-07 2009-07-16 Fortune Spring Technology (Shenzhen) Corporation 逻辑与物理地址索引转换管理方法
US8732388B2 (en) 2008-09-16 2014-05-20 Micron Technology, Inc. Embedded mapping information for memory devices
KR101571693B1 (ko) 2009-04-15 2015-11-26 삼성전자주식회사 동작 수행 중 다른 요청을 우선 처리할 수 있는 비휘발성 메모리 컨트롤러, 이를 포함하는 시스템 및 그 관리 방법
TWI440044B (zh) * 2010-03-01 2014-06-01 Phison Electronics Corp 記憶體管理與寫入方法、記憶體控制器與記憶體儲存系統
US9104546B2 (en) * 2010-05-24 2015-08-11 Silicon Motion Inc. Method for performing block management using dynamic threshold, and associated memory device and controller thereof
WO2012083308A2 (en) 2010-12-17 2012-06-21 Fusion-Io, Inc. Apparatus, system, and method for persistent data management on a non-volatile storage media
US10268400B2 (en) * 2015-09-03 2019-04-23 Sandisk Technologies Llc System and method for file detection and usage during compaction
KR102314137B1 (ko) * 2015-11-04 2021-10-18 삼성전자 주식회사 리커버리 동작을 선택적으로 수행하는 불휘발성 메모리 장치 및 그 동작방법
US10915267B2 (en) * 2017-12-06 2021-02-09 Intel Corporation Atomic cross-media writes on a storage device
CN112599172B (zh) * 2020-12-24 2024-05-17 潍柴动力股份有限公司 电子控制单元的数据写入方法、装置及存储介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750558B2 (ja) 1992-09-22 1995-05-31 インターナショナル・ビジネス・マシーンズ・コーポレイション 一括消去型不揮発性メモリ
JPH0997206A (ja) 1995-09-28 1997-04-08 Canon Inc フラッシュｒｏｍ管理方法及び装置及びコンピュータ制御装置
JP3552490B2 (ja) 1997-09-17 2004-08-11 日本ビクター株式会社 フラッシュ型メモリを備えた記憶装置，フラッシュ型メモリの管理方法
JP4250250B2 (ja) 1999-03-31 2009-04-08 株式会社東芝 メモリ管理装置
KR100577380B1 (ko) 1999-09-29 2006-05-09 삼성전자주식회사 플래시 메모리와 그 제어 방법
JP3942807B2 (ja) 2000-06-06 2007-07-11 株式会社ルネサステクノロジ ブロックアラインメント機能付き半導体記憶装置
KR100644602B1 (ko) 2000-10-11 2006-11-10 삼성전자주식회사 플래시메모리를 위한 재사상 제어방법 및 그에 따른플래시 메모리의 구조
US6763424B2 (en) 2001-01-19 2004-07-13 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791324B1 (ko) * 2006-11-08 2008-01-03 삼성전자주식회사 플래시 메모리의 메타데이터 기록 장치 및 검색 방법
KR101127686B1 (ko) * 2009-03-11 2012-03-22 가부시끼가이샤 도시바 반도체 기억 장치
KR100932096B1 (ko) * 2009-07-15 2009-12-16 주식회사 셀픽 낸드 플래시 메모리의 데이터 저장방법
KR20190027279A (ko) * 2017-09-06 2019-03-14 에스케이텔레콤 주식회사 플래시 저장 장치에서의 선택적 소거 코딩을 이용한 데이터 손실 복원 방법 및 장치

Also Published As

Publication number Publication date
KR100526178B1 (ko) 2005-11-03
US7664906B2 (en) 2010-02-16
CN1538456A (zh) 2004-10-20
US20040193781A1 (en) 2004-09-30
JP2004303238A (ja) 2004-10-28

Similar Documents

Publication Publication Date Title
KR100526178B1 (ko) 플래시 메모리 액세스 장치 및 방법
KR100843543B1 (ko) 플래시 메모리 장치를 포함하는 시스템 및 그것의 데이터복구 방법
US7191306B2 (en) Flash memory, and flash memory access method and apparatus
US8898371B2 (en) Accessing logical-to-physical address translation data for solid state disks
USRE45222E1 (en) Method of writing of writing to a flash memory including data blocks and log blocks, using a logical address having a block address portion and page identifying portion, a block address table and a page table
US8312326B2 (en) Delta checkpoints for a non-volatile memory indirection table
US6381176B1 (en) Method of driving remapping in flash memory and flash memory architecture suitable therefor
US8843691B2 (en) Prioritized erasure of data blocks in a flash storage device
KR100562906B1 (ko) 시리얼 플래시 메모리에서의 ｘｉｐ를 위한 우선순위기반의 플래시 메모리 제어 장치 및 이를 이용한 메모리관리 방법, 이에 따른 플래시 메모리 칩
US20050015557A1 (en) Nonvolatile memory unit with specific cache
KR101678868B1 (ko) 플래시 주소 변환 장치 및 그 방법
JPH06274409A (ja) 一括消去型不揮発性メモリ
US7058784B2 (en) Method for managing access operation on nonvolatile memory and block structure thereof
JP2009037317A (ja) メモリーコントローラ、及びこれを用いた不揮発性記憶装置並びに不揮発性記憶システム
EP2264602A1 (en) Memory device for managing the recovery of a non volatile memory
KR102321346B1 (ko) 대용량 ssd 장치를 위한 데이터 저널링 방법
JP2008181203A (ja) 記憶装置およびコンピュータシステム、並びに記憶装置の管理方法
JP3808842B2 (ja) 書き換え可能な不揮発性メモリを備えた記憶装置及び記憶装置用不揮発性メモリの制御方法
CN103389943A (zh) 控制装置、存储装置及存储控制方法
JP3303011B2 (ja) 半導体メモリ装置
CN117251101A (zh) 应用于存储器的映射关系的写入方法以及存储器
CN118349184A (zh) 数据迁移方法、装置、固态硬盘和计算机可读存储介质
JP2000057049A (ja) フラッシュメモリ・ファイルシステム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee