KR20040083865A

KR20040083865A - 에이엠엘에이 보드

Info

Publication number: KR20040083865A
Application number: KR1020030018550A
Authority: KR
Inventors: 나윤철
Original assignee: 유티스타콤코리아 유한회사
Priority date: 2003-03-25
Filing date: 2003-03-25
Publication date: 2004-10-06
Also published as: WO2004086674A1

Abstract

본 발명은 CDMA 제어국 내에서 기지국으로 CDMA 데이터를 주고받을 때 사업자가 요구하는 전송 방식에 따라 다양한 라인 인터페이스 방식을 수용할 수 있도록 설계 가능한 AMLA(Inverse Multiplexing for ATM) 보드에 관한 것으로서, 이러한 본 발명은 유토피아 레벨 2를 구현하는 디바이스(Device)를 전체적으로 사용하여 여러 가지 형태의 라인 인터페이스 블럭을 별도의 로직 추가 없이, 스위칭 칩을 사용하여 제어국 상위 블럭으로의 데이터 전송을 가능하도록 하고, 또한 이를 AMLA PCB 한종으로 다양한 라인 인터페이스를 수용하도록 함으로써, 여러 PCB를 제작 할 필요가 없도록 한 AMLA 보드 설계에 관한 것이다.

Description

에이엠엘에이 보드{AMLA board}

본 발명은 CDMA 제어국 내에서 기지국으로 CDMA 데이터를 주고받을 때 사업자가 요구하는 전송 방식에 따라 다양한 라인 인터페이스 방식을 수용할 수 있도록 설계 가능한 AMLA(Inverse Multiplexing for ATM) 보드에 관한 것으로, 특히 유토피아 레벨 2를 구현하는 디바이스(Device)를 전체적으로 사용하여 여러 가지 형태의 라인 인터페이스 블럭을 별도의 로직 추가 없이, 스위칭 칩을 사용하여 제어국 상위 블럭으로의 데이터 전송을 가능하도록 하고, 또한 이를 AMLA PCB 한종으로 다양한 라인 인터페이스를 수용하도록 함으로써, 여러 PCB를 제작 할 필요가 없도록 한 AMLA 보드 설계에 관한 것이다.

일반적으로, CDMA 시스템에서 기지국과 제어국은 구조적으로 원거리에서 서로 연결된다. 이를 연결하는 물리적인(Physical) 전송 라인이나 전송 데이터 포맷이 서비스 사업자의 요구에 따라 갈수록 다양화하는 추세이다.

종래 기술에 따른 PCB는 백보드에 연결되는 스위칭 칩의 인터페이스의 구조적 한계 때문에 다양한 라인 인터페이스를 수용 할 수 없었다. 또한, 기존 칩으로 다양한 라인 인터페이스를 수용하려면 인터페이스 중간에 복잡한 PLD(Programming Logic Device)를 사용하여 왔다.

여기서, PLD 구현방법은 데이터 포맷은 건드릴 수가 없고 앞뒤로 붙는 칩들의 인터페이스 형태만 변형을 하여주게 되는데, 이런 과정에서 미묘한 타이밍(Timing) 문제가 발생하면, 문제해결에 상당한 시간이 소비되며 구현 자체가 제한적 일 수 밖에 없었다.

그러나, 상기한 방법도 데이터 자체를 변환하는 것은 불가능하므로 각 서비스에 맞는 새로운 PCB 구현으로 그 동안 대체를 해왔다. 따라서, 이런 추가 구현 PLD도 PCB에 종속적이므로 새로운 PCB 구현 때마다 다시 구현 로직을 재설계 하여야 하므로 기지국/제어국 정합에 대한 구조적인 고민을 할 수밖에 없었다.

즉, 종래 기술에서는 CDMA 구현에 있어서, 기지국과 제어국 사이의 원거리 데이터 전송 방법이 여러 가지가 존재할 수 있다. 따라서, 각 서비스 사업자의 요구에 다양하게 대처하기 위해 각각의 데이터 전송 방식을 적용한 다수의 라인 인터페이스(Line Interface) PCB를 제작하여야 하였다.

따라서, 다양한 PCB를 제작함으로 인해 소비되는 시간과 인력의 낭비가 발생하였으며, 이는 빠른 시간 안에 저비용으로 시장을 선점해야 하는 현실에서 시장 경쟁력 저하를 가져오는 문제점이 있었다.

이에 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위해서 제안된 것으로서,

본 발명의 목적은 유토피아 레벨 2를 구현하는 디바이스(Device)를 전체적으로 사용하여 여러 가지 형태의 라인 인터페이스 블럭을 별도의 로직 추가 없이, 스위칭 칩을 사용하여 제어국 상위 블럭으로의 데이터 전송을 가능하도록 하고, 또한 이를 AMLA PCB 한종으로 다양한 라인 인터페이스를 수용하도록 함으로써, CDMA 제어국 내에서 기지국으로 CDMA 데이터를 주고받을 때 사업자가 요구하는 전송 방식에 따라 다양한 라인 인터페이스 방식을 수용할 수 있도록 설계 가능한 AMLA(Inverse Multiplexing for ATM) 보드를 제공하는 데 있다.

상기와 같은 목적을 달성하기 위한 본 발명은,

최초에 제어국에서 필요한 정보와 AMLA(Inverse Multiplexing for ATM)에서 필요한 정보를 상위 블럭으로부터 로딩(Loading)받아 AMLA 초기화 및 각종 디바이스의 이상 유무를 체크하여 각종 인터럽트를 처리하며, AMLA 이상 발견시 알람 경로를 통하여 상위에 있는 다른 PCB로 실패 알람을 발생하는 프로세서부와,

상기 프로세서부와 다른 디바이스들이 유연한 연결을 가질 수 있도록 하며, 백보드(Back Board)로부터 올라오는 각종 제어국 정보와 셀프(Shelf) 정보를 상기 프로세서부로의 보고 및 AMLA의 상태를 디스플레이하는 LED 제어기능, AMLA의 PCB 버전 정보를 프로세서부에 보고하는 EPLD(Electric Programming Logic Device)부와,

디바이스 마스터로 설정되어, 다수의 UTOPIA 슬레이브들을 거느리는 구조로형성되며, UTOPIA 통신을 하기 위해서 필요한 각종 인에이블(Enable) 신호, 클럭 신호, 다수의 슬레이브 중에 하나를 선택하는 어드레스를 공급하는 스위치 인터페이스부와,

하이 레이트(High Rate)로 기지국/제어국의 정합 기능을 수행하는 Phy 인터페이스부로 구성됨을 그 장치적 구성상의 특징으로 한다.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 프로세서부는,

프로세서부가 필요로 하는 전원은 AMLA가 커넥터를 통하여 공급하며 두 개의 메모리 블럭(RAM, ROM)과, LAN 정합을 수행하는 LAN 포트와, 디버깅(Debugging), 모니터링(Monitoring)을 수행하는 모니터링 포트(RS-232C 포트)를 포함하여 구성되고, 최초에 제어국에서 필요한 정보와 AMLA에서 필요한 정보를 상위 블럭으로부터 로딩(Loading)받아 AMLA를 초기화하고, 시스템 초기화 로딩 하위에 있는 기지국까지 기지국 초기화 정보 데이터를 전송하는 것을 특징으로 한다.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 Phy 인터페이스부는,

PM4359를 사용하여 155Mbps 전송라인을 2개 구현할 수 있으며, 하이 레이트(High Rate)로 기지국/제어국을 정합하는 2포트 옵틱(2 Port Optic) 인터페이스부와, 라인 디바이스로는 4트렁크 칩 4개를 사용하여 기지국/제어국을 16트렁크(E1/T1)로 정합하는 16트렁크(Trunk) 인터페이스부와, 기지국/제어국 간의 데이터 전송을 보다 효율적으로 전송하기 위한 AAL2/5 변환모듈 및 IMA 기능블럭으로 구성됨을 그 장치적 구성상의 특징으로 한다.

도 1은 본 발명에 의한 AMLA의 구성도를 개략적으로 나타낸 도면이고,

도 2는 본 발명에 의한 AMLA 보드내 프로세서부의 동작을 설명하기 위한 도면이고,

도 3은 본 발명에 의한 스위치 인터페이스부(큐빗-622)의 동작 구성을 설명하기 위한 도면이고,

도 4는 본 발명에 의한 AMLA에서 타 보드와 백보드를 통한 데이터 전송 방식을 나타낸 도면이고,

도 5는 본 발명에 의한 16트렁크 인터페이스부의 동작 구성을 설명하기 위한 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

100 ..... 프로세서부

200 ..... EPLD부

300 ..... 스위치 인터페이스부

400 ..... Phy 인터페이스부

410 ..... 2 포트 옵틱 인터페이스부

420 ..... 16트렁크 인터페이스부

430 ..... AAL2/5 변환모듈

440 ..... IMA 기능 블럭

이하, 상기와 같은 기술적 사상에 따른 본 발명의 「AMLA 보드」의 바람직한 실시 예를 첨부된 도면에 의거 상세히 설명하면 다음과 같다.

먼저, 본 발명에 따른 AMLA(ATM Multi-phy Line interface Assembly)는 CDMA 제어국 내에서 기지국으로 다양한 방법으로 데이터를 전송하는 기능을 수행한다.

또한, 상기 AMLA는 CDMA 제어국에 증설의 개념으로 총 4매까지 실장가능하며, 16E1/T1 트렁크 정합, 2.048/1.544Mbps의 16 HDLC PCM 데이터 정합, AAL2/5 ATM 데이터 포맷(Data Format) 변환, 2개의 155Mbps의 옵틱 데이터(Optic Data) 정합 기능 등을 구현하고, 추가로 AMLA PCB 컨트롤을 위한 EPLD 블럭과, AMLA PCB를 운용하기 위해 OS가 탑재된 프로세서 블럭이 존재한다.

이를 첨부한 도면을 참조하여 설명하면 다음과 같다.

도 1은 본 발명에 의한 AMLA의 구성도를 개략적으로 나타낸 도면이다.

이에 도시된 바와 같이, 최초에 제어국에서 필요한 정보와 AMLA에서 필요한 정보를 상위 블럭으로부터 로딩(Loading)받아 AMLA를 초기화 및 각종 디바이스의 이상 유무를 체크하여 각종 인터럽트를 처리하며, AMLA 이상 발견시 알람 경로를 통하여 상위에 있는 다른 PCB로 실패 알람을 발생하는 프로세서부(100)와, 상기 프로세서부(100)와 다른 디바이스들이 유연한 연결을 가질 수 있도록 하며,백보드(Back Board)로부터 올라오는 각종 제어국 정보와 셀프(Shelf) 정보를 상기 프로세서부(100)로 보고하며 AMLA의 상태를 디스플레이하는 LED 제어기능, AMLA의 PCB 버전 정보를 프로세서부(100)에 보고하는 기능을 수행하는 EPLD(Electric Programming Logic Device)부(200)와, 디바이스 마스터로 설정되어, 다수의 UTOPIA 슬레이브들을 거느리는 구조로 형성되며, UTOPIA 통신을 하기 위해서 필요한 각종 인에이블(Enable) 신호, 클럭 신호, 다수의 슬레이브 중에 하나를 선택하는 어드레스를 공급하는 스위치 인터페이스부(300)와, 하이 레이트(High Rate)로 기지국/제어국의 정합 기능을 수행하는 Phy 인터페이스부(400)로 이루어진다.

상기 프로세서부(100)는, AMLA에 실장되는 여러 디바이스에 대한 초기화와 운용을 위해서 OS(Operating System)를 동작시킬 프로세서가 필요하며, AMLA에서는 프로세서부에 모토롤라의 XPC8260 프로세서를 사용하여 개발한 프로세서 모듈이 Daughter Board 형식으로 프로세서부를 구성한다.

여기서, 상기 프로세서부(100)를 첨부한 도면 도 2를 참조하여 좀 더 상세하게 설명하면 다음과 같다.

도 2는 본 발명에 의한 AMLA 보드내 프로세서부의 동작을 설명하기 위한 도면이다.

이에 도시된 바와 같이, 본 발명에 따른 프로세서부(100)는 모듈 형태로 구성되며, 이는 100핀 커넥터(100Pin Connector) 4개를 구성하여 AMLA와 연결된다.

이때, 프로세서가 필요로 하는 전원은 AMLA가 커넥터를 통하여 공급하며 두 개의 메모리 블럭(RAM, ROM)을 가지고 있다. 또한 LAN 포트를 통해 LAN 정합을 수행 할 수 있으며, 모니터링 포트(RS-232C 포트)를 이용하여 디버깅(Debugging), 모니터링(Monitoring)을 수행할 수 있도록 구현하여 개발에 편의성을 제공할 수 있도록 한다.

한편, 프로세서부를 모듈형식으로 사용하면 개발 기간을 단축시킬 수 있음은 물론이고, 장기간 다른 시스템에서 사용하였으므로 그 안정성도 보장받을 수 있다.

만약, AMLA가 더 높은 성능의 프로세서 기능을 원한다면 기존의 프로세서부의 모듈을 더 높은 성능을 가지고 있는 프로세서 모듈로 교환하면 되기 때문에 AMLA의 PCB 수정이 필요 없이 시스템 업그레이드가 가능하다.

또한, 프로세서부는 최초에 제어국에서 필요한 정보와 AMLA에서 필요한 정보를 상위 블럭으로 부터 로딩(Loading)받아 AMLA를 초기화하고, 시스템 초기화 로딩 하위에 있는 기지국까지 기지국 초기화 정보 데이터를 전송한다.

또한, 프로세서는 각종 디바이스의 이상 유무를 체크하여 각종 인터럽트(Interrupt)를 처리하며, AMLA에 이상 발견시에 알람(Alarm) 경로를 통하여 상위에 있는 다른 PCB로 실패 알람(Fail Alarm)을 발생시킨다.

여기서, 상기 프로세서부에서 정합 가능한 인터페이스 형태는 다음과 같다.

- UTOPIA 레벨2 정합

- 주변 장치 버스(Peripheral Device BUS) 정합

- LAN, RS-232C 정합

다음으로, 첨부한 도면 도 1에 따른 상기 EPLD(Electric Programming LogicDevice)부(신호 제어부)(200)는, 프로세서부와 다른 디바이스들이 유연한 연결을 가질 수 있도록 하며, 백보드(Back Board)로부터 올라오는 각종 제어국 정보와 셀프(Shelf) 정보를 프로세서로 보고하며, AMLA의 상태를 디스플레이하는 LED 제어기능, AMLA의 PCB 버전(Version) 정보 등을 프로세서에 보고하는 기능 등을 수행한다.

또한, 상기 EPLD는 수천번 이상 재 프로그래밍(Programming) 할 수 있으므로, 원거리에서 AMLA에 수정 사항을 반영하고 싶은 경우에 AMLA LAN 인터페이스를 통하여 재 프로그래밍 할 수 있다.

다음으로, 상기 스위치 인터페이스부(300)는, UTOPIA와 큐빗-622로 나누어서 설명할 수 있는데, 이는 다음과 같다.

먼저, UTOPIA(Universal Test & Operations PHY Interface for ATM(Async Transfer Mode) - 라인 인터페이스 디바이스(Line Interface Device)를 통하여 데이터를 전송할 때 ATM 전송 방식을 따르는 시스템에서, 라인 상위단으로 데이터를 전송하려 하거나, 또는 라인 하위단으로 ATM 데이터를 내려보낼 때 상위칩과 라인 인터페이스 칩이 붙는 방식을 정의한 규격) 방식에 따르면, 기존 PCB에서는 UTOPIA 정합 형식을 레벨1(Unique VS Unique)로 구현하였으나, 본 발명에 따른 AMLA에서는 레벨2(Unique VS Multi)로 구현하여 구조적으로 간단해진다.

또한, UTOPIA는 마스터(Master)와 슬레이브(Slave)가 존재하며, 스위치 인터페이스 디바이스는 마스터로 설정되며, 라인 인터페이스 디바이스는 다수의 슬레이브로 설정된다.

한편, 상기 AMLA에서 인터페이스 타입은 프로세서(25Mbps), 155Mbps. 16Trunk(2.048Mbps) 또는 16HDLC 등이며 유토피아 마스터(UTOPIA Master)인 Cubit-622의 버스트 레이트(Burst Rate)가 622Mbps이기 때문에 추가로 Phy를 더 붙일 수 있다.

이를 첨부한 도면 도 3을 참조하여 살펴보면 다음과 같다.

도 3은 본 발명에 의한 스위치 인터페이스부내 큐빗-622의 동작 구성을 설명하기 위한 도면이다.

도 3에 도시된 바와 같이, 큐빗(Cubit)-622는 UTOPIA 마스터로써 다수의 UTOPIA 슬레이브들을 거느리는 구조로 되어 있다.

상기 큐빗-622는 UTOPIA 통신을 하기 위해서 필요한 각종 인에이블(Enable) 신호, 클럭 신호, 다수의 슬레이브 중에 하나를 선택하는 어드레스 등을 모두 큐빗-622가 공급한다.

또한, 큐빗-622에는 AMLA 구조보다 더 높은 데이터 레이트(Data Rate)로 데이터를 주고받을 수 있기 때문에 더 많은 수의 Phy를 수용할 수 있으며, UTOPIA 통신을 하기 위해서 추가의 로직이 필요 없으므로 PCB의 공간 절약적인 면에서나 노이즈 특성 면에서도 우수하다.

한편, 현재 제어국은 1셀프(Shelf) 형식으로 구성되어 있다. 총 10장 이상의 PCB가 실장이 될 수 있는데 이 모든 PCB는 백보드를 통하여 32 패러럴 데이터(Parallel Data) 통신(Cell type Bused Interface)을 하고 있다. AMLA에서 셀버스(Cell BUS) 정합 디바이스로 큐빗-622가 쓰이고 있으며, 제어국의 다른 PCB는 현재 UTOPIA 레벨1 셀버스 정합칩(Cubit-pro)을 쓰고 있으며, AMLA만 UTOPIA 레벨2 셀버스 정합칩(Cubit-622)을 쓰고 있다.

셀버스를 통하여 백보드로 제어국 각 PCB가 정합되는 모습은 도 4를 참조하여 설명하면 다음과 같다.

도 4는 본 발명에 의한 AMLA에서 타 보드와 백보드를 통한 데이터 전송 방식을 나타낸 도면이다.

첨부한 도면 도 4는 AMLA가 셀 버스(Cell BUS) 방식으로 타 보드와 백보드(Back Board)를 통하여 데이터가 전송되는 모습을 나타낸 것으로서, 먼저, 셀 버스 방식으로 데이터를 전송하려면 모든 PCB에 큐빗 디바이스(Cubit Device)가 구현되어 있어야 한다.

여기서, 큐빗-프로(Cubit-pro)와 큐빗-622는 보드내에서 UTOPIA로 Phy와 정합하는 형태만 다를 뿐, 셀 버스 방식으로 서로가 정합 될 때는 동일한 인터페이스 방식을 취하고 있다. 어느 한 보드에서 마스터가 되면 나머지 블럭은 셀 버스 슬레이브가 되어서 마스터의 허락을 받고 데이터를 전송하면 된다.

다음으로, 첨부한 도면 도 1에 따른 상기 Phy 인터페이스부(400)는 2포트 옵틱(2 Port Optic) 인터페이스부(410)와 16트렁크(Trunk) 인터페이스부(420)와, AAL2/5 변환모듈(430)과, IMA 기능블럭(440)으로 구성된다.

상기 2포트 옵틱 인터페이스부(410)는 PM4359를 사용하여 155Mbps 전송라인을 2개 구현할 수 있으며, 하이 레이트(High Rate)로 기지국/제어국을 정할 시킬 때 사용한다.

상기 16트렁크 인터페이스부(420)는 기지국/제어국을 16트렁크(E1/T1)로 정합시킬 때 사용하는데 실제로 가장 많이 쓰이는 정합 방법이다. 라인 디바이스로는 4트렁크 칩 4개를 사용하였고 다음 2가지 서비스 방법이 있다.

즉, PM4354는 전송 데이터를 전혀 건드리지 않고 단지 E1(2.048Mbps)일 때 또는 T1(1.544Mbps)일 때만을 선택적으로 사용하는 블럭이다.

첨부한 도면 도 5를 참조하여 설명하면 다음과 같다.

1번 경로와 2번 경로가 존재하는데 뒤에 라인 인터페이스를 하기 위해서는 PM4354 블럭을 거쳐야만 하는 것이다. 여기서, 상기 1번 경로와 2번 경로는 PM4354 앞단에서 버퍼 디바이스를 사용하여 다중화/역다중화(Muxing/Demuxing) 시켜야만 한다.

그리고 프로세서로 구현된 다기능 통신모듈이 존재하는 데 이에 관련된 상세 사항은 아래에서 다시 설명한다. 즉, 서비스 사업자의 요구에 따라 1번, 혹은 2번을 선택하여 필요에 맞게 세팅하여 사용하면 된다.

한편, 첨부한 도면 도 5의 구성을 다시 살펴보면, 1번 경로와 2번 경로를 통하여 데이터는 상위 블럭으로 전송되거나 기지국으로 전송된다. 이때 서로의 데이터 포맷(Data Format)은 상이하며 전송 레이트(Rate)는 같다. 이는 PM4354를 이용하기 때문에 당연한 결과라 할 수 있다.

또한, 어떤 서비스 형태로 기지국과 제어국이 데이터를 전송할 지가 결정되면, PM4354 블럭으로 데이터가 전송되기 직전에 구현되어 있는 버퍼를 컨트롤하여 1번/2번 경로를 선택한다. 이에 따라 다기능 프로세서 모듈의 기능도 결정하여 1번/2번 기능에 맞는 소스를 타겟팅(Targetting)하게 되는 것이다.

상기 AAL2/5를 변환하기 위한 IMA 기능 구현은 도 5의 1번 경로로된 부분이다.

여기서, AAL2/5(ATM Adaption Layer2/Layer5) 변환 기능 구현은 ATM CDMA 통신 방법에서 기지국/제어국 간의 데이터 전송을 보다 효율적으로 전송하기 위해 구현하여야 한다. 그리고 IMA(Inverse Multiplexing for ATM) 기능도 이런 맥락에서 해설 될 수 있다. 여기서는 AAL2/5 변환 기능블럭(430)과 IMA 기능구현블럭(440)은 본 발명의 구조적인 부분과는 무관한 ATM CDMA에 관한 지식이 필요한 부분이므로 상세한 설명은 생략하기로 한다.

한편, 상기 두 가지의 기능은 기지국/제어국간 데이터를 전송할 때, 제한된 하드웨어 링크(Hardware Link) 환경을 압축 알고리즘이나 전송 알고리즘을 잘 구현하여 충분한 데이터 전송폭을 확보하는데 있다. 이런 추가적인 기능 구현은 사업자의 까다로운 요구에 부응한 것이라 할 수 있으며, 이를 구현함에 있어 프로세서 모듈을 사용하였다.

그리고, 보드의 운용을 담당하고 있는 프로세서 모듈과는 기능이 상이하며, PM4354를 통하여 AAL2/5 변환기능 구현과 IMA 기능구현을 거친 ATM 데이터들은 UTOPIA 정합을 통하여 시스템 상위블럭으로 데이터가 전송된다.

또한, 상기 기능을 구현하는 것 외에 HDLC(High-level Data Link Control)기능을 구현하는 부분도 이 모듈에서 추가로 구현되어 있는데, 이를 살펴보면 다음과 같다.

즉, HDLC 기능구현은 첨부한 도면 도 5의 1번 경로로된 부분으로서, HDLC 데이터 포맷으로 데이터를 기지국/제어국간 주고받는다. 다만 전송 레이트(rate)를 트렁크 레이트로 구현한 것이다. 이는 다소 오래된 전송방식이지만 HDLC로 CDMA 통신을 해야될 상황이 발생 되었을 때 꼭 구현해야 하는 블럭이다.

또한 상기 AAL2/5를 변환하기 위한 IMA 기능 구현 블럭에서 구현된 프로세서 모듈이 이 기능도 구현할 수 있으므로 다른 커넥터 핀(Connector Pin)을 이용하여 HDLC 경로 즉, 2번 경로를 구현한다.

상술한 바와 같은 본 발명을 간략하게 정리하면 다음과 같다.

즉, 본 발명에 의한 AMLA 보드는 16트렁크 링크를 수용할 수 있고, 2개의 155Mbps 링크를 수용할 수 있으며, 16트렁크를 수용하면서 여러 가지 서비스 옵션 사항을 수용할 수 있고, 또한 기지국/제어국간 링크 효율적인 트렁크 전이를 사용하여 간편한 데이터 정합 기능을 구현한다.

또한, UTOPIA 마스터 칩인 Cubit-622는 Phy 레이어 디바이스 블럭(AAL2/5 변환블럭, 옵틱(Optic) 블럭, 프로세서 블럭)들과 ATM 인터페이스를 통하여 기지국으로 데이터를 전송하고, 기지국으로부터 전송된 데이터를 제어국 상위 블럭으로 전송한다.

이상에서 상술한 바와 같이 본 발명의 상세한 설명에서는 AMLA 보드에 대한 구체적인 실시 예에 대하여 설명하도록 하지만, 본 발명은 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며, 후술되는 특허청구범위뿐 아니라 이 특허 청구의 범위와 균등한 것들에 의해 정해져야 한다.

이상에서 상술한 본 발명 "AMLA 보드"에 따르면, 유토피아 레벨 2를 구현하는 디바이스(Device)를 전체적으로 사용하여 여러 가지 형태의 라인 인터페이스 블럭을 별도의 로직 추가 없이, 스위칭 칩을 사용하여 제어국 상위 블럭으로의 데이터 전송을 가능하도록 하고, 또한 이를 AMLA PCB 한종으로 다양한 라인 인터페이스를 수용하도록 함으로써, CDMA 제어국 내에서 기지국으로 CDMA 데이터를 주고받을 때 사업자가 요구하는 전송 방식에 따라 다양한 라인 인터페이스 방식을 수용할 수 있는 이점을 가진다.

또한, 상기와 같은 본 발명은 구조적으로 스위칭 칩이, 추가 PLD 없이 UTOPIA 레벨2 인터페이스를 수용하도록 구조를 잡아서 31개까지의 Phy 레이어 인터페이스를 구현함으로써, 개발기간의 단축은 물론이고 비용절감, 그리고 추가 PLD 구현에서 문제시되었던 타이밍 딜레이(Timing Delay) 문제를 해결할 수 있는 이점을 가진다.

Claims

CDMA 시스템에서 기지국과 제어국간 인터페이스 장치에 있어서,

최초에 제어국에서 필요한 정보와 AMLA(Inverse Multiplexing for ATM)에서 필요한 정보를 상위 블럭으로부터 로딩(Loading)받아 AMLA 초기화 및 각종 디바이스의 이상 유무를 체크하여 각종 인터럽트를 처리하며, AMLA 이상 발견시 알람 경로를 통하여 상위에 있는 다른 PCB로 실패 알람을 발생하는 프로세서부와;

상기 프로세서부와 다른 디바이스들이 유연한 연결을 가질 수 있도록 하며, 백보드(Back Board)로부터 올라오는 각종 제어국 정보와 셀프(Shelf) 정보를 상기 프로세서부로의 보고 및 AMLA의 상태를 디스플레이하는 LED 제어기능, AMLA의 PCB 버전 정보를 프로세서부에 보고하는 EPLD(Electric Programming Logic Device)부와;

디바이스 마스터로 설정되어, 다수의 UTOPIA 슬레이브들을 거느리는 구조로 형성되며, UTOPIA 통신을 하기 위해서 필요한 각종 인에이블(Enable) 신호, 클럭 신호, 다수의 슬레이브 중에 하나를 선택하는 어드레스를 공급하는 스위치 인터페이스부와;

하이 레이트(High Rate)로 기지국/제어국의 정합 기능을 수행하는 Phy 인터페이스부를 포함하여 이루어진 것을 특징으로 하는 AMLA 보드.
제 1 항에 있어서, 상기 프로세서부는,

프로세서부가 필요로 하는 전원은 AMLA가 커넥터를 통하여 공급하며 두 개의 메모리 블럭(RAM, ROM)과, LAN 정합을 수행하는 LAN 포트와, 디버깅(Debugging), 모니터링(Monitoring)을 수행하는 모니터링 포트(RS-232C 포트)를 포함하여 구성되고, 최초에 제어국에서 필요한 정보와 AMLA에서 필요한 정보를 상위 블럭으로부터 로딩(Loading)받아 AMLA를 초기화하고, 시스템 초기화 로딩 하위에 있는 기지국까지 기지국 초기화 정보 데이터를 전송하는 것을 특징으로 하는 AMLA 보드.
제 1 항에 있어서, 상기 Phy 인터페이스부는,

PM4359를 사용하여 155Mbps 전송라인을 2개 구현할 수 있으며, 하이 레이트(High Rate)로 기지국/제어국을 정합하는 2포트 옵틱(2 Port Optic) 인터페이스부와, 라인 디바이스로는 4트렁크 칩 4개를 사용하여 기지국/제어국을 16트렁크(E1/T1)로 정합하는 16트렁크(Trunk) 인터페이스부와, 기지국/제어국 간의 데이터 전송을 보다 효율적으로 전송하기 위한 AAL2/5 변환모듈 및 IMA 기능블럭으로 구성되는 것을 특징으로 하는 AMLA 보드.
제 1 항에 있어서, 상기 AMLA 보드는,

HDLC 데이터 포맷으로 데이터를 기지국/제어국간 주고받으며, 전송레이트(rate)를 트렁크 레이트로 구현한 HDLC(High-level Data Link Control) 기능 구현 장치를 더 포함하여 이루어진 것을 특징으로 하는 AMLA 보드.