KR20040077304A - 인페이스 신호와 쿼드러쳐 신호 간의 위상차를 가변시킬수 있는 쿼드러쳐 전압제어 발진기 - Google Patents

인페이스 신호와 쿼드러쳐 신호 간의 위상차를 가변시킬수 있는 쿼드러쳐 전압제어 발진기 Download PDF

Info

Publication number
KR20040077304A
KR20040077304A KR1020030012814A KR20030012814A KR20040077304A KR 20040077304 A KR20040077304 A KR 20040077304A KR 1020030012814 A KR1020030012814 A KR 1020030012814A KR 20030012814 A KR20030012814 A KR 20030012814A KR 20040077304 A KR20040077304 A KR 20040077304A
Authority
KR
South Korea
Prior art keywords
output
current
nmos transistor
signal
quadrature
Prior art date
Application number
KR1020030012814A
Other languages
English (en)
Other versions
KR100498490B1 (ko
Inventor
조제광
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0012814A priority Critical patent/KR100498490B1/ko
Priority to US10/756,676 priority patent/US6995619B2/en
Publication of KR20040077304A publication Critical patent/KR20040077304A/ko
Application granted granted Critical
Publication of KR100498490B1 publication Critical patent/KR100498490B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1221—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising multiple amplification stages connected in cascade
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0078—Functional aspects of oscillators generating or using signals in quadrature

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

인페이스 신호와 쿼드러쳐 신호 간의 위상차를 가변시킬 수 있는 쿼드러쳐 전압제어 발진기가 개시된다. 상기 쿼드러쳐 전압제어 발진기는 제1전압제어 발진기, 제2전압제어 발진기, 제1증폭기, 제2증폭기, 제3증폭기, 및 제4증폭기를 구비한다. 상기 제1전압제어 발진기는 제1출력 및 제2출력을 발생하고 상기 제2전압제어 발진기는 제3출력 및 제4출력을 발생한다. 상기 제1출력은 포지티브 인페이스(In-phase) 신호이고 상기 제2출력은 네거티브 인페이스 신호이다. 상기 제3출력은 포지티브 쿼드러쳐(Quadrature) 신호이고 상기 제4출력은 네거티브 쿼드러쳐 신호이다. 상기 제1증폭기는 제1전류에 의해 제어되고, 상기 제3출력 및 상기 제4출력에 응답하여 상기 제1출력 및 상기 제2출력을 구동한다. 상기 제2증폭기는 제2전류에 의해 제어되고, 상기 제3출력 및 상기 제4출력에 응답하여 상기 제1출력 및 상기 제2출력을 구동한다. 상기 제3증폭기는 제3전류에 의해 제어되고, 상기 제1출력 및 상기 제2출력에 응답하여 상기 제3출력 및 상기 제4출력을 구동한다. 상기 제4증폭기는 제4전류에 의해 제어되고, 상기 제1출력 및 상기 제2출력에 응답하여 상기 제3출력 및 상기 제4출력을 구동한다. 따라서 상기 쿼드러쳐 전압제어 발진기에서는 상기 제1전류 내지 상기 제4전류를 가변시킴으로써 상기 인페이스 신호들과 상기 쿼드러쳐 신호들 간의 위상차가 0°에서 180°까지 가변될 수 있다.

Description

인페이스 신호와 쿼드러쳐 신호 간의 위상차를 가변시킬 수 있는 쿼드러쳐 전압제어 발진기{Quadrature Voltage Controlled Oscillator capable of varying phase difference between in-phase output signal and quadrature output signal}
본 발명은 쿼드러쳐(Quadrature) 전압제어 발진기(Voltage Controlled Oscillator, VCO)에 관한 것으로, 특히 인페이스(In-phase) 출력신호와 쿼드러쳐(Quadrature) 출력신호 간의 위상차를 가변시킬 수 있는 쿼드러쳐 전압제어 발진기에 관한 것이다.
최근의 이동통신 시스템의 구조는 헤테로다인(Heterodyne) 방식에서 낮은 중간주파수(Low-Intermediate Frequency, Low-IF) 방식 또는 직접 변환(Direct-Conversion) 방식으로 바뀌고 있다. 이에 따라 이통통신 시스템에 사용되는 전압제어 발진기(VCO)는 인페이스 출력신호(이하 I 출력신호라 함)와 쿼드러쳐 출력신호(이하 Q 출력신호라 함)를 함께 발생하여야 한다.
이러한 I/Q 출력신호들을 생성하는 방법으로는 도 1에 도시된 바와 같이 폴리 페이스 필터(poly-phase-filter)를 이용하는 방법이나 도 2에 도시된 바와 같이 분주기(divider)를 이용하는 방법, 도 3에 도시된 바와 같이 두 개의 전압제어 발진기(VCO)를 이용하는 방법이 있다.
폴리 페이스 필터를 이용하는 방법은 신호가 통과하는 패쓰(Path)에 필터가존재하기 때문에 신호 손실(loss)이 발생하며 정확한 I/Q 신호들을 구현하기 어렵고 또한 동작 주파수와 레이아웃에 영향을 많이 받는 단점이 있다. 분주기를 이용하는 방법은 매우 정확한 I/Q 신호들을 얻을 수 있는 반면에 원하는 주파수의 2배의 주파수에서 발진하는 VCO를 필요로 한다는 단점이 있다. 한편 두 개의 전압제어 발진기(VCO)를 이용하는 방법은 동일한 구조의 VCO를 2개 사용하여 서로 피드백시킴으로써 저절로 I/Q 신호들이 발생되게 하는 방법으로서 이와 관련된 기술이 미국 특허 번호 US6,462,626에 상세히 개시되어 있다.
그런데 상술한 3가지 방법의 공통적인 문제점은 I/Q 신호들 간의 위상차이가 이상적으로 90°혹은 실제적으로 90°±offset으로 고정되어 있다는 점이다. 즉 직접 변환(Direct-conversion) 방식에서 전압제어 발진기(VCO)의 I/Q 출력신호들을 다운 믹서(Down-Mixer)에 인가할 경우 다운 변환(Down-conversion)된 신호들은 이상적으로 90°차이를 가져야 하지만 실제적으로는 그렇지 못하며, 이는 트랜시버(Transceiver)의 BER(Bit Error Rate) 특성을 열화시키는 원인이 된다.
한편 Low-IF 방식에서는 RF 신호의 이미지 리젝션(image-rejection) 특성이 좋아야 하는데 상술한 3가지 방법들을 이용할 경우에는 좋은 이미지 리젝션 특성을 기대하기 힘들다.
따라서 본 발명이 이루고자하는 기술적 과제는, 트랜시버의 특성을 개선시키고 이미지 리젝션 특성을 향상시키기 위해, I 신호와 Q 신호 간의 위상차를 가변시킬 수 있는 쿼드러쳐 전압제어 발진기를 제공하는 데 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 폴리 페이스 필터를 이용하여 인페이스 출력신호/쿼드러쳐 출력신호를 발생하는 종래의 방법을 나타내는 도면이다.
도 2는 분주기를 이용하여 인페이스 출력신호/쿼드러쳐 출력신호를 발생하는 종래의 방법을 나타내는 도면이다.
도 3은 두 개의 전압제어 발진기(VCO)를 이용하여 인페이스 출력신호/쿼드러쳐 출력신호를 발생하는 종래의 방법을 나타내는 도면이다.
도 4는 본 발명의 일실시예에 따른 쿼드러쳐 전압제어 발진기를 나타내는 도면이다.
도 5는 도 4에 도시된 제1전류 제어회로의 상세 회로도이다.
도 6은 도 4의 본 발명에 따른 쿼드러쳐 전압제어 발진기에서 전류 제어회로들을 포함시키지 않은 상태에서 전류 변화에 따른 인페이스 신호들과 쿼드러쳐 신호들 간의 위상차를 시뮬레이션한 결과이다.
도 7은 도 4의 본 발명에 따른 쿼드러쳐 전압제어 발진기에서 전류 제어회로들을 포함시킨 상태에서 입력전압의 변화에 따른 인페이스 신호들과 쿼드러쳐 신호들 간의 위상차를 시뮬레이션한 결과이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 쿼드러쳐 전압제어 발진기는, 제1전압제어 발진기, 제2전압제어 발진기, 제1증폭기, 제2증폭기, 제3증폭기, 제4증폭기, 제어신호 발생회로, 제1전류 제어회로, 및 제2전류 제어회로를 구비하는 것을 특징으로 한다.
상기 제1전압제어 발진기는 제1출력 및 제2출력을 발생하고 상기 제2전압제어 발진기는 제3출력 및 제4출력을 발생한다. 상기 제1출력은 포지티브 인페이스(In-phase) 신호이고 상기 제2출력은 네거티브 인페이스 신호이다. 상기 제3출력은 포지티브 쿼드러쳐(Quadrature) 신호이고 상기 제4출력은 네거티브 쿼드러쳐 신호이다.
상기 제1증폭기는 제1전류에 의해 제어되고, 상기 제2전압제어 발진기의 상기 제3출력 및 상기 제4출력에 응답하여 상기 제1전압제어 발진기의 상기 제1출력 및 상기 제2출력을 구동한다. 상기 제2증폭기는 제2전류에 의해 제어되고, 상기 제2전압제어 발진기의 상기 제3출력 및 상기 제4출력에 응답하여 상기 제1전압제어 발진기의 상기 제1출력 및 상기 제2출력을 구동한다.
상기 제3증폭기는 제3전류에 의해 제어되고, 상기 제1전압제어 발진기의 상기 제1출력 및 상기 제2출력에 응답하여 상기 제2전압제어 발진기의 상기 제3출력 및 상기 제4출력을 구동한다. 상기 제4증폭기는 제4전류에 의해 제어되고, 상기 제1전압제어 발진기의 상기 제1출력 및 상기 제2출력에 응답하여 상기 제2전압제어 발진기의 상기 제3출력 및 상기 제4출력을 구동한다.
상기 제2전류는 소정의 기준전류로부터 상기 제1전류를 뺀 값이고 상기 제4전류는 상기 소정의 기준전류로부터 상기 제3전류를 뺀 값이다.
상기 제어신호 발생회로는 외부에서 인가되는 입력전압이 소정의 기준전압보다 클 때에는 제1제어신호를 활성화시키고 상기 입력전압이 상기 기준전압보다 작을 때에는 제2제어신호를 활성화시킨다. 상기 제1전류 제어회로는 상기 제1제어신호가 활성화된 동안 상기 입력전압과 상기 기준전압 간의 전압차에 따라 상기 제1전류 및 상기 제2전류를 가변시킨다. 상기 제2전류 제어회로는 상기 제2제어신호가 활성화된 동안 상기 입력전압과 상기 기준전압 간의 전압차에 따라 상기 제3전류 및 상기 제4전류를 가변시킨다.
따라서 본 발명에 따른 쿼드러쳐 전압제어 발진기에서는, 상기 입력전압의 레벨에 따라 상기 제1전류 내지 상기 제4전류가 가변됨으로써 상기 인페이스 출력신호들과 상기 쿼드러쳐 출력신호들 간의 위상차가 가변된다.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 일실시예에 따른 쿼드러쳐 전압제어 발진기를 나타내는 도면이다.
도 4를 참조하면, 본 발명의 일실시예에 따른 쿼드러쳐 전압제어 발진기는, 제1전압제어 발진기(41), 제2전압제어 발진기(42), 제1증폭기(43), 제2증폭기(44), 제3증폭기(45), 제4증폭기(46), 제어신호 발생회로(47), 제1전류 제어회로(48), 및 제2전류 제어회로(49)를 구비한다.
제1전압제어 발진기(41)는 제1출력(Ip) 및 제2출력(In)을 발생하고 제2전압제어 발진기(42)는 제3출력(Qp) 및 제4출력(Qn)을 발생한다. 제1출력(Ip)은 포지티브 인페이스(In-phase) 신호이고 제2출력(In)은 네거티브 인페이스 신호이다. 제3출력(Qp)은 포지티브 쿼드러쳐(Quadrature) 신호이고 제4출력(Qn)은 네거티브 쿼드러쳐 신호이다.
제1전압제어 발진기(41)와 제2전압제어 발진기(42)는 통상적인 것들로서 동일한 구조를 갖는다. 제1전압제어 발진기(41)는 피모스 트랜지스터들(P11,P12), 인덕터(L1), 커패시터(C1), 엔모스 트랜지스터들(N11,N12), 및 전류원(N13)을 포함한다. 제2전압제어 발진기(42)는 피모스 트랜지스터들(P21,P22), 인덕터(L2), 커패시터(C2), 엔모스 트랜지스터들(N21,N22), 및 전류원(N23)을 포함한다.
제1증폭기(43)는 제1전류(Ib1)에 의해 제어되고, 제2전압제어 발진기(42)의 제3출력(Qp) 및 제4출력(Qn)에 응답하여 제1전압제어 발진기(41)의 제1출력(Ip) 및 제2출력(In)을 구동한다. 제2증폭기(44)는 제2전류(Ir-Ib1)에 의해 제어되고, 제2전압제어 발진기(42)의 제3출력(Qp) 및 제4출력(Qn)에 응답하여 제1전압제어 발진기(41)의 제1출력(Ip) 및 제2출력(In)을 구동한다.
제3증폭기(45)는 제3전류(Ib2)에 의해 제어되고, 제1전압제어 발진기(41)의제1출력(Ip) 및 제2출력(In)에 응답하여 제2전압제어 발진기(42)의 제3출력(Qp) 및 제4출력(Qn)을 구동한다. 제4증폭기(46)는 제4전류(Ir-Ib2)에 의해 제어되고, 제1전압제어 발진기(41)의 제1출력(Ip) 및 제2출력(In)에 응답하여 제2전압제어 발진기(42)의 제3출력(Qp) 및 제4출력(Qn)을 구동한다.
여기에서 제2전류(Ir-Ib1)는 소정의 기준전류(Ir)로부터 제1전류(Ib1)를 뺀 값이고 제4전류(Ir-Ib2)는 기준전류(Ir)로부터 제3전류(Ib2)를 뺀 값이다.
제1증폭기(43)는, 드레인에 제1출력(Ip)이 인가되고 게이트에 제4출력(Qn)이 인가되는 엔모스 트랜지스터(N31), 드레인에 제2출력(In)이 인가되고 게이트에 제3출력(Qp)이 인가되는 엔모스 트랜지스터(N32), 및 엔모스 트랜지스터(N31)의 소오스와 엔모스 트랜지스터(N32)의 소오스에 공통 연결되고 게이트 신호에 응답하여 제1전류(Ib1)를 흘리는 엔모스 트랜지스터(N33)를 구비한다.
제2증폭기(44)는, 드레인에 제1출력(Ip)이 인가되고 게이트에 제3출력(Qp)이 인가되는 엔모스 트랜지스터(N41), 드레인에 제2출력(In)이 인가되고 게이트에 제4출력(Qn)이 인가되는 엔모스 트랜지스터(N42), 및 엔모스 트랜지스터(N41)의 소오스 와 엔모스 트랜지스터(N42)의 소오스에 공통 연결되고 게이트 신호에 응답하여 제2전류(Ir-Ib1)를 흘리는 엔모스 트랜지스터(N43)를 구비한다.
제3증폭기(45)는, 드레인에 제4출력(Qn)이 인가되고 게이트에 제2출력(In)이 인가되는 엔모스 트랜지스터(N51), 드레인에 제3출력(Qp)이 인가되고 게이트에 제1출력(Ip)이 인가되는 엔모스 트랜지스터(N52), 및 엔모스 트랜지스터(N51)의 소오스와 엔모스 트랜지스터(N52)의 소오스에 공통 연결되고 게이트 신호에 응답하여제3전류(Ib2)를 흘리는 엔모스 트랜지스터(N53)를 구비한다.
제4증폭기(46)는, 드레인에 제4출력(Qn)이 인가되고 게이트에 제1출력(Ip)이 인가되는 엔모스 트랜지스터(N61), 드레인에 제3출력(Qp)이 인가되고 게이트에 제2출력(In)이 인가되는 엔모스 트랜지스터(N62), 및 엔모스 트랜지스터(N61)의 소오스와 엔모스 트랜지스터(N62)의 소오스에 공통 연결되고 게이트 신호에 응답하여 제4전류(Ir-Ib2)를 흘리는 엔모스 트랜지스터(N63)를 구비한다.
제어신호 발생회로(47)는 외부에서 인가되는 입력전압(VIN)이 소정의 기준전압(VREF)보다 클 때에는 제1제어신호(PD1)를 활성화시키고 제2제어신호(PD2)를 비활성화시키며 입력전압(VIN)이 기준전압(VREF)보다 작을 때에는 제1제어신호(PD1)를 비활성화시키고 제2제어신호(PD2)를 활성화시킨다.
제1제어신호(PD1)가 활성화되고 제2제어신호(PD2)가 비활성화될 때는 제1전류 제어회로(48)가 인에이블되고 제2전류 제어회로(49)는 디스에이블된다. 이에 따라 제1제어신호(PD1)가 활성화된 동안에 제1전류 제어회로(48)는 입력전압(VIN)과 기준전압(VREF) 간의 전압차에 따라 제1전류(Ib1) 및 제2전류(Ir-Ib1)를 가변시킨다. 제2전류 제어회로(49)는 디스에이블되므로 제3전류(Ib2)는 0이 된다. 따라서 이 때에는 인페이스 신호들(Ip, In)과 쿼드러쳐 신호들(Qp, Qn) 간의 위상차가 90°에서 180°까지 가변될 수 있다.
제1제어신호(PD1)가 비활성화되고 제2제어신호(PD2)가 활성화될 때는 제1전류 제어회로(48)가 디스에이블되고 제2전류 제어회로(49)는 인에이블된다. 이에 따라 제2제어신호(PD2)가 활성화된 동안에 제2전류 제어회로(49)는 입력전압(VIN)과기준전압(VREF) 간의 전압차에 따라 제3전류(Ib2) 및 제4전류(Ir-Ib2)를 가변시킨다. 제1전류 제어회로(48)는 디스에이블되므로 제1전류(Ib1)는 0이 된다. 따라서 이 때에는 인페이스 신호들(Ip, In)과 쿼드러쳐 신호들(Qp, Qn) 간의 위상차가 0°에서 90°까지 가변될 수 있다.
한편 제1전류 제어회로(48)에 연결되는 엔모스 트랜지스터(N81)와 제1증폭기(43) 내의 엔모스 트랜지스터(N33)은 전류미러(Mirror)를 형성한다. 따라서 엔모스 트랜지스터(N33)를 통해 흐르는 전류(Ib1)는 엔모스 트랜지스터(N81)를 통해 흐르는 전류와 동일하다. 또한 제1전류 제어회로(48)에 연결되는 엔모스 트랜지스터(N82)와 제2증폭기(44) 내의 엔모스 트랜지스터(N43)은 전류미러를 형성한다. 따라서 엔모스 트랜지스터(N43)를 통해 흐르는 전류(Ir-Ib1)는 엔모스 트랜지스터(N82)를 통해 흐르는 전류와 동일하다.
마찬가지로 제2전류 제어회로(49)에 연결되는 엔모스 트랜지스터(N91)와 제3증폭기(45) 내의 엔모스 트랜지스터(N53)은 전류미러를 형성한다. 따라서 엔모스 트랜지스터(N53)를 통해 흐르는 전류(Ib2)는 엔모스 트랜지스터(N91)를 통해 흐르는 전류와 동일하다. 또한 제2전류 제어회로(49)에 연결되는 엔모스 트랜지스터(N92)와 제4증폭기(46) 내의 엔모스 트랜지스터(N63)은 전류미러를 형성한다. 따라서 엔모스 트랜지스터(N63)를 통해 흐르는 전류(Ir-Ib2)는 엔모스 트랜지스터(N92)를 통해 흐르는 전류와 동일하다.
따라서 입력전압(VIN)을 가변시켜 제1전류 제어회로(48)에 연결되는 엔모스 트랜지스터(N81)를 통해 흐르는 전류(Ib1)와 제2전류 제어회로(49)에 연결되는 엔모스 트랜지스터(N91)를 통해 흐르는 전류(Ib2)를 가변시킴으로써 증폭기들(43,44,45,46) 내의 엔모스 트랜지스터들(N33,N43,N53,N63)들을 통해 흐르는 전류들(Ib1,Ir-Ib1,Ib2,Ir-Ib2)을 가변시킬 수 있다.
도 5는 도 4에 도시된 제1전류 제어회로(48)의 상세 회로도이다.
도 5를 참조하면, 제1전류 제어회로는, 피모스 트랜지스터들(P1 내지 P4), 엔모스 트랜지스터들(N1 내지 N9), 전류원(I), 및 저항들(Re)을 구비한다.
제1제어신호(PD1)가 논리"하이"로 활성화되고 제2제어신호(PD2)가 논리"로우"로 비활성화될 때는 엔모스 트랜지스터(N3)가 턴온되고 엔모스 트랜지스터(N8)가 턴오프된다. 이에 따라 입력전압(VIN)과 기준전압(VREF) 간의 전압차에 따라 제1전류(Ib1) 및 제2전류(Ir-Ib1)가 가변된다.
반대로 제1제어신호(PD1)가 논리"로우"로 비활성화되고 제2제어신호(PD2)가 논리"하이"로 활성화될 때는 엔모스 트랜지스터(N3)가 턴오프되고 엔모스 트랜지스터(N8)가 턴온된다. 이에 따라 제1전류(Ib1)는 "0"이 되고 제2전류(Ir-Ib1)는 소정의 기준전류(Ir)와 동일한 값이 된다.
한편 도 4에 도시된 제2전류 제어회로(49)는 제1전류 제어회로(48)과 동일한 구성을 가지나 제2제어신호(PD2)가 엔모스 트랜지스터(N3)의 게이트에 연결되고 제1제어신호(PD1)가 엔모스 트랜지스터(N8)의 게이트에 연결되는 것만이 다르다.
도 6은 도 4의 본 발명에 따른 쿼드러쳐 전압제어 발진기에서 전류 제어회로들(48,49)를 포함시키지 않은 상태에서 Ib1/Ib2의 변화에 따른 인페이스 신호들(Ip, In)과 쿼드러쳐 신호들(Qp, Qn) 간의 위상차를 시뮬레이션한 결과이다.이 시뮬레이션 결과는 L1 및 L2는 2nH이고 C1 및 C2는 2pF이며 기준전류(Ir)는 50uA인 경우에 대한 것이다.
도 6에서 X축은 전류(Ib1 및 Ib2)를 나타내는 데, X축에서 "0"은 Ib1이 "0"이고 Ib2가 "0"일 때의 값을 나타내고 플러스(+) 값은 Ib2가 "0"에서의 Ib1의 값을 나타내며 마이너스(-) 값은 Ib1이 "0"에서의 Ib2의 값을 나타낸다. 도 6을 참조하면, Ib1과 Ib2가 모두 "0"일 때에는(X축이 "0") 인페이스 신호들(Ip, In)과 쿼드러쳐 신호들(Qp, Qn) 간의 위상차는 90°가 되고 Ib1이 50uA이고 Ib2가 0일 때에는(X축이 +50) 상기 위상차는 180°가 되며 Ib1이 0이고 Ib2가 50uA일 때에는(X축이 -50) 상기 위상차는 0°가 된다.
즉 Ib1과 Ib2를 가변시킴으로써 인페이스 신호들(Ip, In)과 쿼드러쳐 신호들(Qp, Qn) 간의 위상차가 0°에서 180°까지 가변될 수 있다.
도 7은 도 4의 본 발명에 따른 쿼드러쳐 전압제어 발진기에서 전류 제어회로들(48,49)을 포함시킨 상태에서 입력전압(VIN)의 변화에 따른 인페이스 신호들(Ip, In)과 쿼드러쳐 신호들(Qp, Qn) 간의 위상차를 시뮬레이션한 결과이다. 이 시뮬레이션 결과는 L1 및 L2는 2nH이고 C1 및 C2는 2pF이며 기준전류(Ir)는 50uA이고 기준전압(VREF)이 1.4볼트인 경우에 대한 것이다.
도 7을 참조하면, 입력전압(VIN)이 1.4볼트로서 기준전압(VREF)과 동일할 때에는 인페이스 신호들(Ip, In)과 쿼드러쳐 신호들(Qp, Qn) 간의 위상차는 90°가 된다. 입력전압(VIN)이 기준전압(VREF)보다 클 때에는 상기 위상차는 90°에서 180°까지 가변되고, 입력전압(VIN)이 기준전압(VREF)보다 작을 때에는 상기 위상차는 0°에서 90°까지 가변된다.
즉 외부에서 입력전압(VIN)을 가변시킴으로써 그에 따라 Ib1과 Ib2가 가변되고 그 결과 인페이스 신호들(Ip, In)과 쿼드러쳐 신호들(Qp, Qn) 간의 위상차가 0°에서 180°까지 가변될 수 있다.
이상 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 쿼드러쳐 전압제어 발진기는 외부에서 입력전압(VIN)을 가변시킴으로써 인페이스 신호들(Ip, In)과 쿼드러쳐 신호들(Qp, Qn) 간의 위상차를 90°를 기준으로 0°에서 180°까지 가변시킬 수 있다. 따라서 본 발명에 따른 쿼드러쳐 전압제어 발진기를 이용할 경우, 낮은 중간주파수(Low-Intermediate Frequency, Low-IF) 방식 또는 직접 변환(Direct-Conversion) 방식의 이동통신 시스템에서 트랜시버의 성능이 크게 향상될 수 있다.

Claims (18)

  1. 제1출력 및 제2출력을 발생하는 제1전압제어 발진기;
    제3출력 및 제4출력을 발생하는 제2전압제어 발진기;
    제1전류에 의해 제어되고, 상기 제2전압제어 발진기의 상기 제3출력 및 상기 제4출력에 응답하여 상기 제1전압제어 발진기의 상기 제1출력 및 상기 제2출력을 구동하는 제1증폭기;
    제2전류에 의해 제어되고, 상기 제2전압제어 발진기의 상기 제3출력 및 상기 제4출력에 응답하여 상기 제1전압제어 발진기의 상기 제1출력 및 상기 제2출력을 구동하는 제2증폭기;
    제3전류에 의해 제어되고, 상기 제1전압제어 발진기의 상기 제1출력 및 상기 제2출력에 응답하여 상기 제2전압제어 발진기의 상기 제3출력 및 상기 제4출력을 구동하는 제3증폭기; 및
    제4전류에 의해 제어되고, 상기 제1전압제어 발진기의 상기 제1출력 및 상기 제2출력에 응답하여 상기 제2전압제어 발진기의 상기 제3출력 및 상기 제4출력을 구동하는 제4증폭기를 구비하는 것을 특징으로 하는 쿼드러쳐 전압제어 발진기.
  2. 제1항에 있어서, 상기 제2전류는 소정의 기준전류로부터 상기 제1전류를 뺀 값인 것을 특징으로 하는 쿼드러쳐 전압제어 발진기.
  3. 제1항에 있어서, 상기 제4전류는 소정의 기준전류로부터 상기 제3전류를 뺀 값인 것을 특징으로 하는 쿼드러쳐 전압제어 발진기.
  4. 제1항에 있어서,
    입력전압이 소정의 기준전압보다 클 때에는 제1제어신호를 활성화시키고 상기 입력전압이 상기 기준전압보다 작을 때에는 제2제어신호를 활성화시키는 제어신호 발생회로;
    상기 제1제어신호가 활성화된 동안 상기 입력전압과 상기 기준전압 간의 전압차에 따라 상기 제1전류 및 상기 제2전류를 가변시키는 제1전류 제어회로; 및
    상기 제2제어신호가 활성화된 동안 상기 입력전압과 상기 기준전압 간의 전압차에 따라 상기 제3전류 및 상기 제4전류를 가변시키는 제2전류 제어회로를 더 구비하는 것을 특징으로 하는 쿼드러쳐 전압제어 발진기.
  5. 제1항에 있어서, 상기 제1출력은 포지티브 인페이스(In-phase) 신호이고 상기 제2출력은 네거티브 인페이스 신호인 것을 특징으로 하는 쿼드러쳐 전압제어 발진기.
  6. 제1항에 있어서, 상기 제3출력은 포지티브 쿼드러쳐(Quadrature) 신호이고 상기 제4출력은 네거티브 쿼드러쳐 신호인 것을 특징으로 하는 쿼드러쳐 전압제어 발진기.
  7. 제1항에 있어서, 상기 제1증폭기는,
    드레인에 상기 제1출력이 인가되고 게이트에 상기 제4출력이 인가되는 제1엔모스 트랜지스터;
    드레인에 상기 제2출력이 인가되고 게이트에 상기 제3출력이 인가되는 제2엔모스 트랜지스터; 및
    상기 제1엔모스 트랜지스터의 소오스 및 상기 제2엔모스 트랜지스터의 소오스에 공통 연결되고 게이트 신호에 응답하여 상기 제1전류를 흘리는 제3엔모스 트랜지스터를 구비하는 것을 특징으로 하는 쿼드러쳐 전압제어 발진기.
  8. 제1항에 있어서, 상기 제2증폭기는,
    드레인에 상기 제1출력이 인가되고 게이트에 상기 제3출력이 인가되는 제1엔모스 트랜지스터;
    드레인에 상기 제2출력이 인가되고 게이트에 상기 제4출력이 인가되는 제2엔모스 트랜지스터; 및
    상기 제1엔모스 트랜지스터의 소오스 및 상기 제2엔모스 트랜지스터의 소오스에 공통 연결되고 게이트 신호에 응답하여 상기 제2전류를 흘리는 제3엔모스 트랜지스터를 구비하는 것을 특징으로 하는 쿼드러쳐 전압제어 발진기.
  9. 제1항에 있어서, 상기 제3증폭기는,
    드레인에 상기 제4출력이 인가되고 게이트에 상기 제2출력이 인가되는 제1엔모스 트랜지스터;
    드레인에 상기 제3출력이 인가되고 게이트에 상기 제1출력이 인가되는 제2엔모스 트랜지스터; 및
    상기 제1엔모스 트랜지스터의 소오스 및 상기 제2엔모스 트랜지스터의 소오스에 공통 연결되고 게이트 신호에 응답하여 상기 제3전류를 흘리는 제3엔모스 트랜지스터를 구비하는 것을 특징으로 하는 쿼드러쳐 전압제어 발진기.
  10. 제1항에 있어서, 상기 제4증폭기는,
    드레인에 상기 제4출력이 인가되고 게이트에 상기 제1출력이 인가되는 제1엔모스 트랜지스터;
    드레인에 상기 제3출력이 인가되고 게이트에 상기 제2출력이 인가되는 제2엔모스 트랜지스터; 및
    상기 제1엔모스 트랜지스터의 소오스 및 상기 제2엔모스 트랜지스터의 소오스에 공통 연결되고 게이트 신호에 응답하여 상기 제4전류를 흘리는 제3엔모스 트랜지스터를 구비하는 것을 특징으로 하는 쿼드러쳐 전압제어 발진기.
  11. 포지티브 인페이스(In-phase) 출력신호 및 네거티브 인페이스 출력신호를 발생하는 제1전압제어 발진기;
    포지티브 쿼드러쳐(Quadrature) 출력신호 및 네거티브 쿼드러쳐 출력신호를 발생하는 제2전압제어 발진기;
    제1전류에 의해 제어되고, 상기 제2전압제어 발진기의 상기 포지티브 쿼드러쳐 출력신호 및 상기 네거티브 쿼드러쳐 출력신호에 응답하여 상기 제1전압제어 발진기의 상기 포지티브 인페이스 출력신호 및 상기 네거티브 인페이스 출력신호를 구동하는 제1증폭기;
    제2전류에 의해 제어되고, 상기 제2전압제어 발진기의 상기 포지티브 쿼드러쳐 출력신호 및 상기 네거티브 쿼드러쳐 출력신호에 응답하여 상기 제1전압제어 발진기의 상기 포지티브 인페이스 출력신호 및 상기 네거티브 인페이스 출력신호를 구동하는 제2증폭기;
    제3전류에 의해 제어되고, 상기 제1전압제어 발진기의 상기 포지티브 인페이스 출력신호 및 상기 네거티브 인페이스 출력신호에 응답하여 상기 제2전압제어 발진기의 상기 포지티브 쿼드러쳐 출력신호 및 상기 네거티브 쿼드러쳐 출력신호를 구동하는 제3증폭기; 및
    제4전류에 의해 제어되고, 상기 제1전압제어 발진기의 상기 포지티브 인페이스 출력신호 및 상기 네거티브 인페이스 출력신호에 응답하여 상기 제2전압제어 발진기의 상기 포지티브 쿼드러쳐 출력신호 및 상기 네거티브 쿼드러쳐 출력신호를 구동하는 제4증폭기를 구비하고,
    입력전압의 레벨에 따라 상기 제1전류 내지 상기 제4전류가 가변됨으로써 상기 인페이스 출력신호들과 상기 쿼드러쳐 출력신호들 간의 위상차가 가변되는 것을 특징으로 하는 쿼드러쳐 전압제어 발진기.
  12. 제11항에 있어서, 상기 제2전류는 소정의 기준전류로부터 상기 제1전류를 뺀값인 것을 특징으로 하는 쿼드러쳐 전압제어 발진기.
  13. 제12항에 있어서, 상기 제4전류는 소정의 기준전류로부터 상기 제3전류를 뺀 값인 것을 특징으로 하는 쿼드러쳐 전압제어 발진기.
  14. 제11항에 있어서,
    상기 입력전압이 소정의 기준전압보다 클 때에는 제1제어신호를 활성화시키고 상기 입력전압이 상기 기준전압보다 작을 때에는 제2제어신호를 활성화시키는 제어신호 발생회로;
    상기 제1제어신호가 활성화된 동안 상기 입력전압과 상기 기준전압 간의 전압차에 따라 상기 제1전류 및 상기 제2전류를 가변시키는 제1전류 제어회로; 및
    상기 제2제어신호가 활성화된 동안 상기 입력전압과 상기 기준전압 간의 전압차에 따라 상기 제3전류 및 상기 제4전류를 가변시키는 제2전류 제어회로를 더 구비하는 것을 특징으로 하는 쿼드러쳐 전압제어 발진기.
  15. 제11항에 있어서, 상기 제1증폭기는,
    드레인에 상기 포지티브 인페이스 출력신호가 인가되고 게이트에 상기 네거티브 쿼드러쳐 출력신호가 인가되는 제1엔모스 트랜지스터;
    드레인에 상기 네거티브 인페이스 출력신호가 인가되고 게이트에 상기 포지티브 쿼드러쳐 출력신호가 인가되는 제2엔모스 트랜지스터; 및
    상기 제1엔모스 트랜지스터의 소오스 및 상기 제2엔모스 트랜지스터의 소오스에 공통 연결되고 게이트 신호에 응답하여 상기 제1전류를 흘리는 제3엔모스 트랜지스터를 구비하는 것을 특징으로 하는 쿼드러쳐 전압제어 발진기.
  16. 제11항에 있어서, 상기 제2증폭기는,
    드레인에 상기 포지티브 인페이스 출력신호가 인가되고 게이트에 상기 포지티브 쿼드러쳐 출력신호가 인가되는 제1엔모스 트랜지스터;
    드레인에 상기 네거티브 인페이스 출력신호가 인가되고 게이트에 상기 네거티브 쿼드러쳐 출력신호가 인가되는 제2엔모스 트랜지스터; 및
    상기 제1엔모스 트랜지스터의 소오스 및 상기 제2엔모스 트랜지스터의 소오스에 공통 연결되고 게이트 신호에 응답하여 상기 제2전류를 흘리는 제3엔모스 트랜지스터를 구비하는 것을 특징으로 하는 쿼드러쳐 전압제어 발진기.
  17. 제11항에 있어서, 상기 제3증폭기는,
    드레인에 상기 네거티브 쿼드러쳐 출력신호가 인가되고 게이트에 상기 네거티브 인페이스 출력신호가 인가되는 제1엔모스 트랜지스터;
    드레인에 상기 포지티브 쿼드러쳐 출력신호가 인가되고 게이트에 상기 포지티브 인페이스 출력신호가 인가되는 제2엔모스 트랜지스터; 및
    상기 제1엔모스 트랜지스터의 소오스 및 상기 제2엔모스 트랜지스터의 소오스에 공통 연결되고 게이트 신호에 응답하여 상기 제3전류를 흘리는 제3엔모스 트랜지스터를 구비하는 것을 특징으로 하는 쿼드러쳐 전압제어 발진기.
  18. 제11항에 있어서, 상기 제4증폭기는,
    드레인에 상기 네거티브 쿼드러쳐 출력신호가 인가되고 게이트에 상기 포지티브 인페이스 출력신호가 인가되는 제1엔모스 트랜지스터;
    드레인에 상기 포지티브 쿼드러쳐 출력신호가 인가되고 게이트에 상기 네거티브 인페이스 출력신호가 인가되는 제2엔모스 트랜지스터; 및
    상기 제1엔모스 트랜지스터의 소오스 및 상기 제2엔모스 트랜지스터의 소오스에 공통 연결되고 게이트 신호에 응답하여 상기 제4전류를 흘리는 제3엔모스 트랜지스터를 구비하는 것을 특징으로 하는 쿼드러쳐 전압제어 발진기.
KR10-2003-0012814A 2003-02-28 2003-02-28 인페이스 신호와 쿼드러쳐 신호 간의 위상차를 가변시킬수 있는 쿼드러쳐 전압제어 발진기 KR100498490B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0012814A KR100498490B1 (ko) 2003-02-28 2003-02-28 인페이스 신호와 쿼드러쳐 신호 간의 위상차를 가변시킬수 있는 쿼드러쳐 전압제어 발진기
US10/756,676 US6995619B2 (en) 2003-02-28 2004-01-13 Quadrature voltage controlled oscillator capable of varying a phase difference between an in-phase output signal and a quadrature output signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0012814A KR100498490B1 (ko) 2003-02-28 2003-02-28 인페이스 신호와 쿼드러쳐 신호 간의 위상차를 가변시킬수 있는 쿼드러쳐 전압제어 발진기

Publications (2)

Publication Number Publication Date
KR20040077304A true KR20040077304A (ko) 2004-09-04
KR100498490B1 KR100498490B1 (ko) 2005-07-01

Family

ID=32906588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0012814A KR100498490B1 (ko) 2003-02-28 2003-02-28 인페이스 신호와 쿼드러쳐 신호 간의 위상차를 가변시킬수 있는 쿼드러쳐 전압제어 발진기

Country Status (2)

Country Link
US (1) US6995619B2 (ko)
KR (1) KR100498490B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100551481B1 (ko) * 2004-06-16 2006-02-13 삼성전자주식회사 위상제어가 가능한 직교출력 전압제어 발진기, 그것을구비한 무선신호 트랜시버, 및 직교위상 제어 방법
KR100691369B1 (ko) * 2005-10-11 2007-03-09 삼성전기주식회사 바디 바이어스 조절형 전압제어발진기
KR100730785B1 (ko) * 2006-02-17 2007-06-20 충북대학교 산학협력단 전압 제어 발진기
KR100756031B1 (ko) * 2006-04-10 2007-09-05 삼성전기주식회사 커플링 캐패시터를 포함한 4위상 전압제어발진기
KR100759070B1 (ko) * 2007-05-04 2007-09-19 인하대학교 산학협력단 엘씨 탱크형 전압제어 발진기
US7375596B2 (en) 2005-02-14 2008-05-20 Samsung Electronics Co., Ltd. Quadrature voltage controlled oscillator
WO2009108465A1 (en) * 2008-02-19 2009-09-03 Intel Corporation A bang-bang architecture

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4793595B2 (ja) * 2005-08-09 2011-10-12 日本電気株式会社 周波数シンセサイザ
US20090079497A1 (en) * 2007-09-21 2009-03-26 Nanoamp Solutions, Inc. (Cayman) Phase tuning techniques
KR20110004099A (ko) 2009-07-07 2011-01-13 삼성전자주식회사 위상 신호 생성 장치
CN101820250B (zh) * 2010-04-15 2012-05-30 复旦大学 一种宽带正交双模压控振荡器
US9479114B1 (en) * 2015-07-20 2016-10-25 City University Of Hong Kong Quadrature voltage controlled oscillator
JP6904069B2 (ja) * 2017-06-01 2021-07-14 富士通株式会社 ４相発振器及びｃｄｒ回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4939297A (en) * 1989-06-05 1990-07-03 Eastman Kodak Company Extraction process for removal of impurities from terephthalic acid filtrate
GB9104776D0 (en) * 1991-03-07 1991-04-17 Ici Plc Process for the production of terephthalic acid
US5200557A (en) * 1991-04-12 1993-04-06 Amoco Corporation Process for preparation of crude terephthalic acid suitable for reduction to prepare purified terephthalic acid
US5438301A (en) * 1994-07-25 1995-08-01 At&T Corp. Modem having a phase corrector and a voltage controlled oscillator implemented using a multi-stage ring oscillator
JP3252670B2 (ja) * 1995-09-08 2002-02-04 三菱電機株式会社 Ｐｓｋ搬送波信号再生装置
US5841325A (en) * 1997-05-12 1998-11-24 Hewlett-Packard Company Fully-integrated high-speed interleaved voltage-controlled ring oscillator
KR20000008149A (ko) * 1998-07-10 2000-02-07 송재인 ６４／２５６ qam 복조기의 위상에러각 추적회로 및 추적방법
TW448628B (en) * 1998-09-22 2001-08-01 Texas Instruments Inc Quadrature output oscillator device, and method of providing ideal in-phase and quadrature phase signal components
JP2002319823A (ja) * 2001-04-24 2002-10-31 Alps Electric Co Ltd Ｉ／ｑ発振器
KR100399585B1 (ko) * 2002-09-12 2003-09-26 (주) 가인테크 상보성 트랜지스터를 이용한 전압 제어 발진기

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100551481B1 (ko) * 2004-06-16 2006-02-13 삼성전자주식회사 위상제어가 가능한 직교출력 전압제어 발진기, 그것을구비한 무선신호 트랜시버, 및 직교위상 제어 방법
US7375596B2 (en) 2005-02-14 2008-05-20 Samsung Electronics Co., Ltd. Quadrature voltage controlled oscillator
KR100691369B1 (ko) * 2005-10-11 2007-03-09 삼성전기주식회사 바디 바이어스 조절형 전압제어발진기
KR100730785B1 (ko) * 2006-02-17 2007-06-20 충북대학교 산학협력단 전압 제어 발진기
KR100756031B1 (ko) * 2006-04-10 2007-09-05 삼성전기주식회사 커플링 캐패시터를 포함한 4위상 전압제어발진기
KR100759070B1 (ko) * 2007-05-04 2007-09-19 인하대학교 산학협력단 엘씨 탱크형 전압제어 발진기
WO2009108465A1 (en) * 2008-02-19 2009-09-03 Intel Corporation A bang-bang architecture
US7612625B2 (en) 2008-02-19 2009-11-03 Intel Corporation Bang-bang architecture

Also Published As

Publication number Publication date
US20040169561A1 (en) 2004-09-02
KR100498490B1 (ko) 2005-07-01
US6995619B2 (en) 2006-02-07

Similar Documents

Publication Publication Date Title
KR100498490B1 (ko) 인페이스 신호와 쿼드러쳐 신호 간의 위상차를 가변시킬수 있는 쿼드러쳐 전압제어 발진기
US5767748A (en) Voltage controlled oscillator and voltage controlled delay circuit
JP5960228B2 (ja) ダイナミックバイアスを有するｒｆバッファ回路
US8847638B2 (en) High speed divide-by-two circuit
CN106817143B (zh) 电子装置
TW201029321A (en) Tunable filter with gain control circuit
JP2019507548A (ja) 位相補間器および位相補間器を実装する方法
US9755678B2 (en) Low noise transconductance amplifiers
US7944309B2 (en) Transconductance bias circuit, amplifier and method
TWI481207B (zh) 高頻切換組合、傳送器及方法
JP2006518575A (ja) 汎用ベースバンド信号入力電流分配器
USRE43160E1 (en) High speed differential signaling logic gate and applications thereof
US7319366B2 (en) Offset local oscillator without using frequency divider
TW200406094A (en) High-speed high-current programmable charge-pump circuit
JP2008252774A (ja) 電圧制御発振器、及び電圧制御発振方法
US8558581B2 (en) Analog rail-to-rail comparator with hysteresis
KR100551481B1 (ko) 위상제어가 가능한 직교출력 전압제어 발진기, 그것을구비한 무선신호 트랜시버, 및 직교위상 제어 방법
KR100840299B1 (ko) 소스궤환 저항을 이용한 직교신호발생 전압 제어 발진기
JP2007295561A (ja) フェーズロックループ用制御可能な電流源
WO2014078279A1 (en) Current reuse voltage controlled oscillator with improved differential output
US9998120B1 (en) Circuit for and method of shifting a high range input common mode voltage
WO2008114070A1 (en) Method to improve selectivity of transferred- impedance filter and a transferred- impedance filter
JP4443973B2 (ja) 移相器
US20090160485A1 (en) Providing Higher-Swing Output Signals When Components Of An Integrated Circuit Are Fabricated Using A Lower-Voltage Process
JP5621060B1 (ja) 復調器および変調器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090615

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee