KR20040077076A - Etching composition for silicon germanium of semiconductor device and etching method using the same - Google Patents
Etching composition for silicon germanium of semiconductor device and etching method using the same Download PDFInfo
- Publication number
- KR20040077076A KR20040077076A KR1020030012468A KR20030012468A KR20040077076A KR 20040077076 A KR20040077076 A KR 20040077076A KR 1020030012468 A KR1020030012468 A KR 1020030012468A KR 20030012468 A KR20030012468 A KR 20030012468A KR 20040077076 A KR20040077076 A KR 20040077076A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- etching
- film
- silicon germanium
- composition
- Prior art date
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 119
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims abstract description 118
- 238000005530 etching Methods 0.000 title claims abstract description 108
- 239000000203 mixture Substances 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 156
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 156
- 239000010703 silicon Substances 0.000 claims abstract description 156
- 239000000758 substrate Substances 0.000 claims abstract description 32
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 72
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 72
- 239000008367 deionised water Substances 0.000 claims description 41
- 229910021641 deionized water Inorganic materials 0.000 claims description 41
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 41
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 38
- 229910017604 nitric acid Inorganic materials 0.000 claims description 38
- 150000004767 nitrides Chemical class 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 12
- 230000000052 comparative effect Effects 0.000 description 17
- 239000000463 material Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000000872 buffer Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000003085 diluting agent Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- ZNEMGFATAVGQSF-UHFFFAOYSA-N 1-(2-amino-6,7-dihydro-4H-[1,3]thiazolo[4,5-c]pyridin-5-yl)-2-[5-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]-1,3,4-oxadiazol-2-yl]ethanone Chemical compound NC=1SC2=C(CN(CC2)C(CC=2OC(=NN=2)C=2C=NC(=NC=2)NC2CC3=CC=CC=C3C2)=O)N=1 ZNEMGFATAVGQSF-UHFFFAOYSA-N 0.000 description 1
- KNDAEDDIIQYRHY-UHFFFAOYSA-N 2-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]-3-(piperazin-1-ylmethyl)pyrazol-1-yl]-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C=1C(=NN(C=1)CC(=O)N1CC2=C(CC1)NN=N2)CN1CCNCC1 KNDAEDDIIQYRHY-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Weting (AREA)
Abstract
Description
본 발명은 반도체 소자의 실리콘 게르마늄 용 식각 조성물 및 이를 이용한 식각방법에 관한 것으로, 보다 상세하게는 실리콘에 대한 실리콘 게르마늄의 식각 선택비가 높은 반도체 소자의 실리콘 게르마늄 용 식각 조성물 및 이를 이용한 식각방법에 관한 것이다.The present invention relates to an etching composition for silicon germanium in a semiconductor device and an etching method using the same, and more particularly, to an etching composition for silicon germanium in a semiconductor device having a high etching selectivity of silicon germanium to silicon and an etching method using the same. .
최근, 급속도로 성장하는 정보화 사회에 있어서, 다양한 기술의 발전과 함께 대량의 정보를 보다 빠르게 처리하기 위해 반도체 장치는 고집적화 되고 있다. 따라서, 더 많은 패턴을 반도체 기판 상에 형성하기 위해 패턴 간격 및 패턴의 폭이 좁아지고 있는 추세이다.In recent years, in an information society that is growing rapidly, semiconductor devices have been highly integrated in order to process large amounts of information faster with the development of various technologies. Thus, in order to form more patterns on the semiconductor substrate, there is a trend that the pattern spacing and pattern width are narrowing.
특히, 반도체 소자의 디자인 룰(design rule)이 100nm 이하로 줄어들면서, 패턴을 형성할 수 있는 공간은 더욱 협소해지기고 있다.In particular, as the design rule of the semiconductor device is reduced to 100 nm or less, the space for forming a pattern is becoming narrower.
이와 같이, 패턴의 크기는 줄어들고 있는 반면에 고집적화된 반도체 장치를 구동시키기 위해서는 전자의 이동도(electron mobility)가 매우 중요하게 작용한다. 또한, 반도체 기판에 형성된 소오스/드레인 영역으로부터 기판 하부로 누설되는 누설 전류(leakage current)가 발생할 경우에는 반도체 소자 전체에서는 상당한 양의 전류가 누설되어 전체적으로 반도체 소자의 동작 속도를 저하시키게 된다.As such, while the size of the pattern is decreasing, electron mobility is very important for driving a highly integrated semiconductor device. In addition, when leakage current leaks from the source / drain regions formed in the semiconductor substrate to the lower portion of the substrate, a significant amount of current leaks from the entire semiconductor device, thereby lowering the operating speed of the semiconductor device as a whole.
따라서, 반도체 기판에 절연막을 매립하여 하부에 누설되는 전류를 방지하고자 하는 노력이 진행되고 있다. 상기 매립된 절연막은 기판의 액티브 영역 하부에 존재하여, 실제 반도체 소자 내에서 채널이 형성되고 소오스/드레인 영역에서 전자가 이동할 때, 전자가 하부로 이동하는 것을 방지한다. 상기 매립 절연막을 갖는 기판은 실리콘 웨이퍼 상에 매립 절연막을 형성하고 상기 매립 절연막 상에 다시실리콘을 성장시켜 형성된다. 일반적으로 상기 매립 절연막으로는 실리콘 게르마늄(silicon germanium)을 사용하고 있다.Therefore, efforts have been made to prevent an electric current leaking into the lower portion by filling an insulating film in a semiconductor substrate. The buried insulating layer is located under the active region of the substrate, thereby preventing the electrons from moving downward when a channel is formed in the actual semiconductor device and the electrons move in the source / drain regions. The substrate having the buried insulating film is formed by forming a buried insulating film on a silicon wafer and growing silicon again on the buried insulating film. In general, silicon germanium is used as the buried insulation film.
단결정 실리콘으로 이루어진 실리콘 웨이퍼 상에 실리콘 질화막 또는 실리콘 산화막을 형성하는 경우에는 후속에 단결정 실리콘을 다시 성장시킬 수 없으므로, 실리콘 게르마늄을 사용하고 있다.In the case of forming a silicon nitride film or a silicon oxide film on a silicon wafer made of single crystal silicon, silicon germanium is used since single crystal silicon cannot be subsequently grown again.
이와 같이, 실리콘 게르마늄막을 기판의 액티브 영역에 선택적으로 형성하기 위해서는 상기 실리콘 게르마늄막을 실리콘에 비해 높은 식각 선택비(selectivity)로 식각여야 한다. 또한 이를 고선택비로 제거할 수 있는 방법이 필요하다.As such, in order to selectively form the silicon germanium film in the active region of the substrate, the silicon germanium film should be etched with a higher etching selectivity than silicon. There is also a need for a way to eliminate this at a high selectivity.
일반적으로, 가장 널리 알려진 시리콘 게르마늄의 선택적 식각액은 SC-1으로서, 상기 SC-1을 이용한 습식 식각 방법은 사용 온도 및 시간에 따라 실리콘에 대한 실리콘 게르마늄의 선택비를 다양하게 조절할 수 있다. 그러나, 상기 SC-1을 이루고 있는 물질 중, HF로 인해 상기 시릴콘 게르마늄막 표면이 빠르게 산화(oxidation)되어 일반적으로 약 1:20 이상의 선택비를 구현하기 어렵다. 따라서, 원하는 만큼 상기 SiGe를 식각하게 되면, 동시에 실리콘의 손실이 증대되어 상기 실리콘 게르마늄를 충분하게 식각할 수 없으므로 공정 적용에 한계가 있다.In general, the most widely known selective etching liquid of silicon germanium is SC-1, and the wet etching method using the SC-1 may vary the selectivity of silicon germanium to silicon according to the use temperature and time. However, among the materials constituting the SC-1, the surface of the silylcon germanium film is rapidly oxidized due to HF, so that it is difficult to realize a selectivity of about 1:20 or more. Accordingly, when the SiGe is etched as desired, the loss of silicon is increased at the same time, so that the silicon germanium cannot be sufficiently etched, thereby limiting the process application.
일본 공개특허 평13-148473(이하, "인용 특허"라고 한다.)에 실리콘 게르마늄의 식각방법이 개시되어 있다. 상기 인용 특허는 질산, 불산 및 탈이온수로 이루어진 식각액을 이용하여 실리콘 게르마늄을 식각하고 있다. 그러나, 실제적으로 공정에 적용하기 위해서는 실리콘에 대해 실리콘 게르마늄의 선택비가 약 1:100 이상이어야 하는 반면, 상기 인용 특허의 식각액은 실제적으로 약 1:2의 선택비를 가지므로, 실제 공정에 적용하기에 한계가 있다. 즉, 원하는 양만큼 실리콘 게르마늄을 식각하기 위해서는 실리콘의 소모량도 함께 증가하여 선택적인 식각을 구현하는데 한계가 있다. 또한, 식각 공정 후, 린스 공정으로 이송 중에도 계속적인 식각이 발생하여 불필요한 실리콘의 손실을 초래한다.Japanese Unexamined Patent Publication No. 13-148473 (hereinafter referred to as "quotation patent") discloses an etching method of silicon germanium. The cited patent etches silicon germanium using an etchant consisting of nitric acid, hydrofluoric acid and deionized water. However, in order to actually apply to the process, the selectivity of silicon germanium to silicon should be about 1: 100 or more, whereas the etchant of the cited patent has a selectivity of about 1: 2 in practice, There is a limit to. That is, in order to etch silicon germanium by a desired amount, silicon consumption is also increased to limit the implementation of selective etching. In addition, after the etching process, the continuous etching occurs during the transfer to the rinse process, causing unnecessary silicon loss.
따라서, 본 발명의 제1 목적은 질산, 불산 및 초산에 대한 탈이온수의 비율을 조정하여 실리콘에 대한 실리콘 게르마늄의 식각 선택비가 높은 식각 조성물을 제공하는 것이다.Accordingly, it is a first object of the present invention to provide an etching composition having a high etching selectivity of silicon germanium to silicon by adjusting the ratio of deionized water to nitric acid, hydrofluoric acid and acetic acid.
본 발명의 제2 목적은 질산 및 불산에 대한 탈이온수의 비율을 조정하여 실리콘에 대한 실리콘 게르마늄의 식각 선택비가 높은 식각 조성물을 제공하는 것이다.A second object of the present invention is to provide an etching composition having a high etching selectivity of silicon germanium to silicon by adjusting the ratio of deionized water to nitric acid and hydrofluoric acid.
본 발명의 제3 목적은 실리콘에 대한 실리콘 게르마늄의 식각 선택비가 높은 식각 조성물을 이용하여 실리콘막 및 실리콘 게르마늄막이 적층된 구조에서 선택적으로 실리콘 게르마늄을 식각하는 방법을 제공하는 것이다.A third object of the present invention is to provide a method for selectively etching silicon germanium in a structure in which a silicon film and a silicon germanium film are laminated using an etching composition having a high etching selectivity of silicon germanium to silicon.
본 발명의 제4 목적은 실리콘에 대한 실리콘 게르마늄의 식각 선택비가 높은 식각 조성물을 이용하여 인접한 실리콘막에 손상을 주지않고 선택적으로 실리콘 게르마늄을 식각하는 방법을 제공하는 것이다.A fourth object of the present invention is to provide a method for selectively etching silicon germanium without damaging adjacent silicon films using an etching composition having a high etching selectivity of silicon germanium to silicon.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 식각 방법을 설명하기 위한 반도체 소자 시료의 단면도이다.1A to 1D are cross-sectional views of a semiconductor device sample for describing an etching method according to an exemplary embodiment of the present invention.
도 2a는 본 발명의 실시예 6에 의한 반도체 소자 시료의 단면 SEM 사진이다.2A is a cross-sectional SEM photograph of a semiconductor device sample according to Example 6 of the present invention.
도 2b는 본 발명의 비교예 3에 의한 반도체 소자 시료의 단면 SEM 사진이다.2B is a cross-sectional SEM photograph of a semiconductor device sample according to Comparative Example 3 of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : 실리콘 웨이퍼 110 : 실리콘 게르마늄막100 silicon wafer 110 silicon germanium film
110a : 실리콘 게르마늄막 패턴 120 : 실리콘막110a: silicon germanium film pattern 120: silicon film
120a : 실리콘막 패턴 123 : 산화막120a: silicon film pattern 123: oxide film
123a : 산화막 패턴 126 : 실리콘 질화막123a: oxide film pattern 126: silicon nitride film
126a : 실리콘 질화막 패턴 130 : 제1 개구영역126a: Silicon nitride film pattern 130: First opening region
140 : SEG막 1 50 : 제2 개구영역140: SEG film 1 50: second opening area
상기 제1 목적을 달성하기 위하여 본 발명은, 35.4 내지 41.3 중량%의 질산, 0.5 내지 0.6 중량%의 불산, 1.1 내지 2.1 중량%의 아세트산 및 56 내지 63 중량%의 탈이온수의 조성물로 이루어진 반도체 소자의 실리콘 게르마늄용 식각 조성물을 제공한다.In order to achieve the first object, the present invention is a semiconductor device consisting of a composition of 35.4 to 41.3 wt% nitric acid, 0.5 to 0.6 wt% hydrofluoric acid, 1.1 to 2.1 wt% acetic acid and 56 to 63 wt% deionized water It provides an etching composition for silicon germanium.
상기 제2 목적을 달성하기 위하여 본 발명은, 35.4 내지 41.3 중량%의 질산, 0.5 내지 0.6 중량%의 불산 및 49.1 내지 65.4중량%의 탈이온수의 조성물로 이루어진 반도체 소자의 실리콘 게르마늄용 식각 조성물을 제공한다.In order to achieve the second object, the present invention provides an etching composition for silicon germanium of a semiconductor device consisting of a composition of 35.4 to 41.3% by weight of nitric acid, 0.5 to 0.6% by weight of hydrofluoric acid and 49.1 to 65.4% by weight of deionized water. do.
상기 제3 목적을 달성하기 위하여 본 발명은, 실리콘 기판 상에 실리콘 게르마늄막 및 실리콘막을 형성하는 단계, 상기 실리콘 게르마늄막의 일부 영역을 식각하고, 상기 실리콘막 및 실리콘 기판의 일부를 순차적으로 식각하여 상기 실리콘 게르마늄막, 실리콘막 및 실리콘 기판의 단면을 노출시키는 단계, 상기 노출된 실리콘 기판 상에 35.4 내지 41.3 중량%의 질산, 0.5 내지 0.6 중량%의 불산, 1.1 내지 2.1 중량%의 아세트산 및 56 내지 63 중량%의 탈이온수의 제1 조성물 또는 35.4 내지 41.3 중량%의 질산, 0.5 내지 0.6 중량%의 불산 및 49.1 내지 65.4중량%의 탈이온수의 제2 조성물로 이루어진 식각 조성물을 제공하는 단계 및 상기 실리콘 게르마늄막을 상기 실리콘막 및 실리콘 기판 보다 빠르게 식각하는 단계로 이루어지는 반도체 소자의 실리콘 게르마늄 식각방법을 제공한다.In order to achieve the third object of the present invention, forming a silicon germanium film and a silicon film on a silicon substrate, etching a portion of the silicon germanium film, and sequentially etching the silicon film and a portion of the silicon substrate to Exposing a cross section of a silicon germanium film, a silicon film and a silicon substrate, 35.4 to 41.3 wt% nitric acid, 0.5 to 0.6 wt% hydrofluoric acid, 1.1 to 2.1 wt% acetic acid and 56 to 63 on the exposed silicon substrate Providing an etching composition comprising a first composition of wt% deionized water or a second composition of 35.4 to 41.3 wt% nitric acid, 0.5 to 0.6 wt% hydrofluoric acid and 49.1 to 65.4 wt% deionized water and the silicon germanium A silicon germanium etching chamber of a semiconductor device comprising etching the film faster than the silicon film and the silicon substrate. It provides.
상기 제4 목적을 달성하기 위하여 본 발명은, 실리콘 기판의 일부를 식각하여 개구부를 형성하는 단계, 상기 개구부에 실리콘 게르마늄을 매립하여 실리콘 게르마늄막을 형성하는 단계, 상기 실리콘 게르마늄막이 형성된 상기 실리콘 기판 상에 35.4 내지 41.3 중량%의 질산, 0.5 내지 0.6 중량%의 불산, 1.1 내지 2.1 중량%의 아세트산 및 56 내지 63 중량%의 탈이온수의 제1 조성물 또는 35.4 내지 41.3중량%의 질산, 0.5 내지 0.6 중량%의 불산 및 49.1 내지 65.4중량%의 탈이온수의 제2 조성물로 이루어진 식각 조성물을 제공하는 단계 및 상기 실리콘 게르마늄을 상기 실리콘 보다 빠르게 식각하는 단계로 이루어지는 반도체 소자의 실리콘 게르마늄 식각방법을 제공한다.In order to achieve the fourth object, the present invention includes forming an opening by etching a portion of the silicon substrate, embedding silicon germanium in the opening to form a silicon germanium film, and on the silicon substrate on which the silicon germanium film is formed. First composition of 35.4 to 41.3 wt% nitric acid, 0.5 to 0.6 wt% hydrofluoric acid, 1.1 to 2.1 wt% acetic acid and 56 to 63 wt% deionized water or 35.4 to 41.3 wt% nitric acid, 0.5 to 0.6 wt% It provides an etching composition consisting of a second composition of hydrofluoric acid and 49.1 to 65.4% by weight of deionized water, and etching the silicon germanium faster than the silicon.
이와 같이, 실리콘에는 손상을 주지않고 실리콘 게르마늄막을 선택적으로 제거함으로서, 실리콘 기판 또는 실리콘막이 불필요하게 손상되는 것을 방지하여 반도체 소자의 수율을 향상시킬 수 있다.As described above, by selectively removing the silicon germanium film without damaging the silicon, the silicon substrate or the silicon film can be prevented from being unnecessarily damaged to improve the yield of the semiconductor device.
이하, 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail.
우선, 본 발명의 제1 조성물은 35.4 내지 41.3 중량%의 질산, 0.5 내지 0.6 중량%의 불산, 1.1 내지 2.1 중량%의 아세트산 및 56 내지 63 중량%의 탈이온수(deionized water)를 포함한다. 상기 제1 조성물 전체 중량에 대해 상기 질산이 약 35.4 중량% 미만이면, 반도체 공정에 적용하기에 식각 시간이 지연되고, 약 41.3 중량%를 초과하면 식각 시간은 단축되나 실리콘에 대한 실리콘 게르마늄의 선택비가 낮아진다. 따라서, 상기 제1 조성물의 전체 중량에 대해 상기 질산은 약 35.4 내지 41.3 중량%인 것이 바람직하다.First, the first composition of the present invention comprises 35.4 to 41.3 wt% nitric acid, 0.5 to 0.6 wt% hydrofluoric acid, 1.1 to 2.1 wt% acetic acid and 56 to 63 wt% deionized water. When the nitric acid is less than about 35.4% by weight based on the total weight of the first composition, the etching time is delayed for application to a semiconductor process, and when the amount is greater than about 41.3% by weight, the etching time is shortened, but the selectivity of silicon germanium to silicon is reduced. Lowers. Accordingly, the nitric acid is preferably about 35.4 to 41.3 wt% based on the total weight of the first composition.
상기 불산은 식각 도중 실리콘 게르마늄 표면에 형성된 산화막을 제거하는 물질로서, 상기 제1 조성물의 전체 중량에 대해 상기 약 0.5 내지 0.6 중량%인 것이 바람직하다.The hydrofluoric acid is a material for removing the oxide film formed on the surface of the silicon germanium during etching, preferably about 0.5 to 0.6% by weight based on the total weight of the first composition.
상기 아세트산은 실리콘 및 실리콘 게르마늄을 선택적으로 식각하는데 완충(buffer)적인 역할을 수행하는 물질로서, 약 1.1중량% 미만이면, 완충작용에불충분하고, 약 2.1중량%를 초과하면 첨가량이 증가하여도 완충작용에 변화가 없는 포화상태가 된다. 따라서, 상기 제1 조성물의 전체 중량에 대해 상기 아세트산은 약 1.1 내지 2.1중량%인 것이 바람직하다.The acetic acid is a buffer material that selectively buffers silicon and silicon germanium, and if it is less than about 1.1 wt%, it is insufficient for buffering, and if it exceeds about 2.1 wt%, it is buffered even if the amount is increased. It is saturated with no change in action. Thus, the acetic acid is preferably about 1.1 to 2.1% by weight based on the total weight of the first composition.
상기 탈이온수는 식각 선택비를 조절할 수 있는 희석제로서, 약 56중량% 미만이면, 실리콘이 과도하게 식각되어 실리콘에 대한 실리콘 게르마늄의 식각 선택비가 저하되고, 약 63중량%를 초과하면 식각 시간이 과도하게 지연되다. 따라서, 상기 제1 조성물의 전체 중량에 대해 상기 탈이온수는 약 56 내지 63중량%인 것이 바람직하다.The deionized water is a diluent capable of controlling the etching selectivity. When less than about 56% by weight, the silicon is excessively etched to lower the etching selectivity of silicon germanium to silicon. When the deionized water exceeds about 63% by weight, the etching time is excessive. Be delayed. Therefore, the deionized water is preferably about 56 to 63% by weight based on the total weight of the first composition.
본 발명의 제2 조성물은 35.4 내지 41.3 중량%의 질산, 0.5 내지 0.6 중량%의 불산 및 49.1 내지 65.4중량%의 탈이온수를 포함한다. 상기 제2 조성물 전체 중량에 대해 상기 질산이 약 35.4중량% 미만이면, 반도체 공정에 적용하기에 식각 시간이 지연되고, 약 41.3 중량%를 초과하면, 실리콘에 대한 실리콘 게르마늄의 식각 선택비가 낮아진다. 따라서, 상기 제2 조성물의 전체 중량에 대해 상기 질산은 약 35.4 내지 41.3중량%인 것이 바람직하다.The second composition of the present invention comprises 35.4 to 41.3 wt% nitric acid, 0.5 to 0.6 wt% hydrofluoric acid and 49.1 to 65.4 wt% deionized water. If the nitric acid is less than about 35.4% by weight relative to the total weight of the second composition, the etching time is delayed for application to the semiconductor process, and if it exceeds about 41.3% by weight, the etching selectivity of silicon germanium to silicon is lowered. Therefore, the nitric acid is preferably about 35.4 to 41.3% by weight based on the total weight of the second composition.
상기 불산은 식각 도중 실리콘 게르마늄 표면에 형성된 산화막을 제거하는 물질로서, 상기 제2 조성물의 전체 중량에 대해 약 0.5 내지 0.6중량%인 것이 바람직하다.The hydrofluoric acid is a material for removing the oxide film formed on the surface of the silicon germanium during etching, preferably about 0.5 to 0.6% by weight based on the total weight of the second composition.
상기 탈이온수는 식각 선택비를 조절하는 희석제로서, 약 49.1중량% 미만이면, 실리콘이 과도하게 식각되어 실리콘에 대한 실리콘 게르마늄의 선택비를 확보할 수 없고, 약 65.4중량%를 초과하면 식각 시간이 과도하게 지연된다. 따라서, 상기 제2 조성물의 전체 중량에 대해 상기 탈이온수는 약 49.1 내지 65.4중량%인 것이 바람직하다.The deionized water is a diluent for controlling the etching selectivity. If less than about 49.1% by weight, the silicon is excessively etched to secure the selectivity of silicon germanium to silicon, and when it exceeds about 65.4% by weight, the etching time is increased. There is an excessive delay. Thus, the deionized water is preferably about 49.1 to 65.4% by weight relative to the total weight of the second composition.
상기 제1 및 제2 조성물은 실리콘에 대해 실리콘 게르마늄을 약 1:100 이상의 선택비로 식각한다. 상기 선택비가 약 1:100 미만이면, 실제 반도체 공정에서 식각되지 않고 남아 있어야 할, 실리콘까지 식각하여 불필요하게 실리콘이 손실된다. 따라서, 실리콘 게르마늄막을 원하는 만큼 제거하기에 선택비가 부족하므로, 선택비는 약 1:100 이상인 것이 바람직하다.The first and second compositions etch silicon germanium to silicon at a selectivity of at least about 1: 100. If the selectivity is less than about 1: 100, silicon is unnecessarily lost by etching up to silicon, which must remain unetched in an actual semiconductor process. Therefore, since the selectivity is insufficient to remove the silicon germanium film as desired, the selectivity is preferably about 1: 100 or more.
상기 제1 및 제2 조성물을 이용하여 실리콘 게르마늄의 식각방법을 설명하기 위한 시료의 제조방법을 설명한다.A method of preparing a sample for explaining a method of etching silicon germanium using the first and second compositions will be described.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 식각 방법을 설명하기 위한 반도체 소자 시료의 단면도이다.1A to 1D are cross-sectional views of a semiconductor device sample for describing an etching method according to an exemplary embodiment of the present invention.
도 1a를 참조하면, 실리콘 웨이퍼(100) 상에 실리콘 게르마늄막(110), 실리콘막(120), 산화막(123) 및 실리콘 질화막(126)을 차례로 형성한다.Referring to FIG. 1A, a silicon germanium film 110, a silicon film 120, an oxide film 123, and a silicon nitride film 126 are sequentially formed on the silicon wafer 100.
도 1b를 참조하면, 상기 실리콘 질화막의 일부 영역을 식각하고 노출된 산화막, 실리콘막 및 실리콘 게르마늄막을 차례로 식각함으로서, 실리콘막 패턴(110a), 실리콘 게르마늄막 패턴(120a), 산화막 패턴(123) 및 실리콘 질화막 패턴(126)을 측벽으로 하고, 상기 실리콘 웨이퍼(100)의 상부면을 노출시키는 제1 개구영역(130)을 형성한다.Referring to FIG. 1B, a portion of the silicon nitride film is etched and the exposed oxide film, the silicon film, and the silicon germanium film are sequentially etched to form a silicon film pattern 110a, a silicon germanium film pattern 120a, an oxide film pattern 123, and the like. A first opening region 130 exposing the top surface of the silicon wafer 100 is formed using the silicon nitride film pattern 126 as a sidewall.
도 1c를 참조하면, 선택 에피 성장(Selective Epitaxial Growth;SEG, 이하, "SEG"라고 한다.)에 의해 상기 제1 개구영역을 실리콘으로 매립하여 SEG막(140)을형성한다.Referring to FIG. 1C, the SEG film 140 is formed by filling the first opening region with silicon by selective epitaxial growth (SEG, hereinafter referred to as “SEG”).
도 1d를 참조하면, 상기 SEG막과 소정 간격 이격된 일부 영역의 실리콘 질화막 패턴을 식각하고, 노출된 산화막 패턴, 실리콘막 패턴 및 실리콘 게르마늄막 패턴을 차례로 식각한다. 상기 실리콘 게르마늄막 패턴을 식각하여 노출된 실리콘 웨이퍼를 일부 식각함으로서 제2 개구영역(150)을 형성한다.Referring to FIG. 1D, the silicon nitride film pattern of the partial region spaced apart from the SEG film is etched, and the exposed oxide film pattern, the silicon film pattern, and the silicon germanium film pattern are sequentially etched. The second opening region 150 is formed by etching the exposed silicon wafer by etching the silicon germanium layer pattern.
따라서, 상기 제2 개구영역에 의해 상기 실리콘 질화막 패턴, 산화막 패턴, 실리콘막 패턴, 실리콘 게르마늄막 패턴 및 실리콘 기판의 단면이 노출된다.Thus, the second opening region exposes the silicon nitride film pattern, the oxide film pattern, the silicon film pattern, the silicon germanium film pattern, and a cross section of the silicon substrate.
상기 제1 조성물 및 제2 조성물을 이용한 식각 방법을 설명하기 위한, 시료를 제조하는 다른 방법은 실리콘 기판 상에 실리콘막을 형성하고, 상기 실리콘막의 일부를 식각하여 개구부를 형성한다.Another method for preparing a sample for explaining an etching method using the first composition and the second composition is to form a silicon film on a silicon substrate and to form an opening by etching a portion of the silicon film.
상기 개구부에 실리콘 게르마늄을 매립하여 실리콘 게르마늄막을 형성한다. 따라서, 상부면에 실리콘막 및 실리콘 게르마늄막을 모두 노출시킬 수 있다.Silicon germanium is embedded in the opening to form a silicon germanium film. Therefore, both the silicon film and the silicon germanium film can be exposed on the upper surface.
이와 같이, 상기 제1 조성물 또는 제2 조성물로 이루어진 식각액은 단결정 실리콘막과 인접하여 형성된 실리콘 게르마늄막을 선택적으로 식각하는 공정에 모두 적용될 수 있다.As such, the etchant including the first composition or the second composition may be applied to a process of selectively etching the silicon germanium film formed adjacent to the single crystal silicon film.
이하, 본 발명의 실시예를 자세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail.
사용된 질산의 순도는 약 70%이고, 불산의 순도는 약 50%이며, 아세트산의 순도는 약 99.9%였다.The purity of nitric acid used was about 70%, the purity of hydrofluoric acid was about 50%, and the purity of acetic acid was about 99.9%.
실시예 1Example 1
실리콘막, 실리콘 게르마늄막 및 실리콘 웨이퍼의 단면이 노출된 실리콘 웨이퍼 상에 약 45.6 중량%의 질산, 약 0.7 중량%의 불산, 약 2.3 중량%의 아세트산 및 약 51.4 중량%의 탈이온수를 포함하는 조성물로 이루어진 식각액을 제공하였다. 이때, 상기 식각액은 약 25℃로 유지되었으며, 약 10 초간 오버 플로우(over-flow) 되었다.A composition comprising about 45.6% by weight of nitric acid, about 0.7% by weight of hydrofluoric acid, about 2.3% by weight of acetic acid and about 51.4% by weight of deionized water on a silicon wafer having a silicon film, a silicon germanium film and a cross section of the silicon wafer exposed. To provide an etching solution consisting of. At this time, the etchant was maintained at about 25 ℃, and overflowed (over-flow) for about 10 seconds.
실시예 2Example 2
실리콘막, 실리콘 게르마늄막 및 실리콘 웨이퍼의 단면이 노출된 실리콘 웨이퍼 상에 약 45.6 중량%의 질산, 약 0.7 중량%의 불산, 약 2.3 중량%의 아세트산 및 약 51.4 중량%의 탈이온수를 포함하는 조성물로 이루어진 식각액을 제공하였다. 이때, 상기 식각액은 약 25℃로 유지되었으며, 약 20초간 오버 플로우 되었다.A composition comprising about 45.6% by weight of nitric acid, about 0.7% by weight of hydrofluoric acid, about 2.3% by weight of acetic acid and about 51.4% by weight of deionized water on a silicon wafer having a silicon film, a silicon germanium film and a cross section of the silicon wafer exposed. To provide an etching solution consisting of. At this time, the etchant was maintained at about 25 ℃, overflowed for about 20 seconds.
실시예 3Example 3
실리콘막, 실리콘 게르마늄막 및 실리콘 웨이퍼의 단면이 노출된 실리콘 웨이퍼 상에 약 45.6 중량%의 질산, 약 0.7 중량%의 불산, 약 2.3 중량%의 아세트산 및 약 51.4 중량%의 탈이온수를 포함하는 조성물로 이루어진 식각액을 제공하였다. 이때, 상기 식각액은 약 25℃로 유지되었으며, 약 30초간 오버 플로우 되었다.A composition comprising about 45.6% by weight of nitric acid, about 0.7% by weight of hydrofluoric acid, about 2.3% by weight of acetic acid and about 51.4% by weight of deionized water on a silicon wafer having a silicon film, a silicon germanium film and a cross section of the silicon wafer exposed. To provide an etching solution consisting of. At this time, the etchant was maintained at about 25 ℃, overflowed for about 30 seconds.
실시예 4Example 4
실리콘막, 실리콘 게르마늄막 및 실리콘 웨이퍼의 단면이 노출된 실리콘 웨이퍼 상에 약 41.3 중량%의 질산, 약 0.6 중량%의 불산, 약 2.1 중량%의 아세트산 및 약 56 중량%의 탈이온수를 포함하는 조성물로 이루어진 식각액을 제공하였다. 이때, 상기 식각액은 약 25℃로 유지되었으며, 약 10초간 오버 플로우 되었다.A composition comprising about 41.3 wt% nitric acid, about 0.6 wt% hydrofluoric acid, about 2.1 wt% acetic acid, and about 56 wt% deionized water on a silicon wafer having a silicon film, a silicon germanium film, and a cross section of the silicon wafer exposed. To provide an etching solution consisting of. At this time, the etchant was maintained at about 25 ℃, and overflowed for about 10 seconds.
실시예 5Example 5
실리콘막, 실리콘 게르마늄막 및 실리콘 웨이퍼의 단면이 노출된 실리콘 웨이퍼 상에 약 41.3 중량%의 질산, 약 0.6 중량%의 불산, 약 2.1 중량%의 아세트산 및 약 56 중량%의 탈이온수를 포함하는 조성물로 이루어진 식각액을 제공하였다. 이때, 상기 식각액은 약 25℃로 유지되었으며, 약 20초간 오버 플로우 되었다.A composition comprising about 41.3 wt% nitric acid, about 0.6 wt% hydrofluoric acid, about 2.1 wt% acetic acid, and about 56 wt% deionized water on a silicon wafer having a silicon film, a silicon germanium film, and a cross section of the silicon wafer exposed. To provide an etching solution consisting of. At this time, the etchant was maintained at about 25 ℃, overflowed for about 20 seconds.
실시예 6Example 6
실리콘막, 실리콘 게르마늄막 및 실리콘 웨이퍼의 단면이 노출된 실리콘 웨이퍼 상에 약 41.3 중량%의 질산, 약 0.6 중량%의 불산, 약 2.1 중량%의 아세트산 및 약 56 중량%의 탈이온수를 포함하는 조성물로 이루어진 식각액을 제공하였다. 이때, 상기 식각액은 약 25℃로 유지되었으며, 약 30초간 오버 플로우 되었다.A composition comprising about 41.3 wt% nitric acid, about 0.6 wt% hydrofluoric acid, about 2.1 wt% acetic acid, and about 56 wt% deionized water on a silicon wafer having a silicon film, a silicon germanium film, and a cross section of the silicon wafer exposed. To provide an etching solution consisting of. At this time, the etchant was maintained at about 25 ℃, overflowed for about 30 seconds.
실시예 7Example 7
실리콘막, 실리콘 게르마늄막 및 실리콘 웨이퍼의 단면이 노출된 실리콘 웨이퍼 상에 약 38.6 중량%의 질산, 약 0.6 중량%의 불산, 약 2 중량%의 아세트산 및 약 58.8 중량%의 탈이온수를 포함하는 조성물로 이루어진 식각액을 제공하였다. 이때, 상기 식각액은 약 25℃로 유지되었으며, 약 10초간 오버 플로우 되었다.A composition comprising about 38.6 wt.% Nitric acid, about 0.6 wt.% Hydrofluoric acid, about 2 wt.% Acetic acid and about 58.8 wt.% Deionized water on a silicon wafer having a silicon film, a silicon germanium film and a cross section of the silicon wafer exposed. To provide an etching solution consisting of. At this time, the etchant was maintained at about 25 ℃, and overflowed for about 10 seconds.
실시예 8Example 8
실리콘막, 실리콘 게르마늄막 및 실리콘 웨이퍼의 단면이 노출된 실리콘 웨이퍼 상에 약 38.6 중량%의 질산, 약 0.6 중량%의 불산, 약 2 중량%의 아세트산 및 약 58.8 중량%의 탈이온수를 포함하는 조성물로 이루어진 식각액을 제공하였다. 이때, 상기 식각액은 약 25℃로 유지되었으며, 약 20초간 오버 플로우 되었다.A composition comprising about 38.6 wt.% Nitric acid, about 0.6 wt.% Hydrofluoric acid, about 2 wt.% Acetic acid and about 58.8 wt.% Deionized water on a silicon wafer having a silicon film, a silicon germanium film and a cross section of the silicon wafer exposed. To provide an etching solution consisting of. At this time, the etchant was maintained at about 25 ℃, overflowed for about 20 seconds.
실시예 9Example 9
실리콘막, 실리콘 게르마늄막 및 실리콘 웨이퍼의 단면이 노출된 실리콘 웨이퍼 상에 약 38.6 중량%의 질산, 약 0.6 중량%의 불산, 약 2 중량%의 아세트산 및 약 58.8 중량%의 탈이온수를 포함하는 조성물로 이루어진 식각액을 제공하였다. 이때, 상기 식각액은 약 25℃로 유지되었으며, 약 30초간 오버 플로우 되었다.A composition comprising about 38.6 wt.% Nitric acid, about 0.6 wt.% Hydrofluoric acid, about 2 wt.% Acetic acid and about 58.8 wt.% Deionized water on a silicon wafer having a silicon film, a silicon germanium film and a cross section of the silicon wafer exposed. To provide an etching solution consisting of. At this time, the etchant was maintained at about 25 ℃, overflowed for about 30 seconds.
실시예 10Example 10
실리콘막, 실리콘 게르마늄막 및 실리콘 웨이퍼의 단면이 노출된 실리콘 웨이퍼 상에 약 41.3 중량%의 질산, 약 0.6 중량%의 불산 및 약 58.1 중량%의 탈이온수를 포함하는 조성물로 이루어진 식각액을 제공하였다. 이때, 상기 식각액은 약 25℃로 유지되었으며, 약 10초간 오버 플로우 되었다.An etchant consisting of a composition comprising about 41.3 wt% nitric acid, about 0.6 wt% hydrofluoric acid, and about 58.1 wt% deionized water was provided on a silicon wafer having a silicon film, a silicon germanium film, and a cross section of the silicon wafer exposed. At this time, the etchant was maintained at about 25 ℃, and overflowed for about 10 seconds.
실시예 11Example 11
실리콘막, 실리콘 게르마늄막 및 실리콘 웨이퍼의 단면이 노출된 실리콘 웨이퍼 상에 약 41.3 중량%의 질산, 약 0.6 중량%의 불산 및 약 58.1 중량%의 탈이온수를 포함하는 조성물로 이루어진 식각액을 제공하였다. 이때, 상기 식각액은 약 25℃로 유지되었으며, 약 20초간 오버 플로우 되었다.An etchant consisting of a composition comprising about 41.3 wt% nitric acid, about 0.6 wt% hydrofluoric acid, and about 58.1 wt% deionized water was provided on a silicon wafer having a silicon film, a silicon germanium film, and a cross section of the silicon wafer exposed. At this time, the etchant was maintained at about 25 ℃, overflowed for about 20 seconds.
실시예 12Example 12
실리콘막, 실리콘 게르마늄막 및 실리콘 웨이퍼의 단면이 노출된 실리콘 웨이퍼 상에 약 41.3 중량%의 질산, 약 0.6 중량%의 불산 및 약 58.1 중량%의 탈이온수를 포함하는 조성물로 이루어진 식각액을 제공하였다. 이때, 상기 식각액은 약 25℃로 유지되었으며, 약 30초간 오버 플로우 되었다.An etchant consisting of a composition comprising about 41.3 wt% nitric acid, about 0.6 wt% hydrofluoric acid, and about 58.1 wt% deionized water was provided on a silicon wafer having a silicon film, a silicon germanium film, and a cross section of the silicon wafer exposed. At this time, the etchant was maintained at about 25 ℃, overflowed for about 30 seconds.
비교예 1Comparative Example 1
실리콘막, 실리콘 게르마늄막 및 실리콘 웨이퍼의 단면이 노출된 실리콘 웨이퍼 상에 약 49.5 중량%의 질산, 약 0.7 중량%의 불산, 약 2.5 중량%의 아세트산 및 약 47.3 중량%의 탈이온수를 포함하는 조성물로 이루어진 식각액을 제공하였다. 이때, 상기 식각액은 약 25℃로 유지되었으며, 약 10초간 오버 플로우 되었다.A composition comprising about 49.5% by weight of nitric acid, about 0.7% by weight of hydrofluoric acid, about 2.5% by weight of acetic acid and about 47.3% by weight of deionized water on a silicon wafer having a silicon film, a silicon germanium film and a cross section of the silicon wafer exposed. To provide an etching solution consisting of. At this time, the etchant was maintained at about 25 ℃, and overflowed for about 10 seconds.
비교예 2Comparative Example 2
실리콘막, 실리콘 게르마늄막 및 실리콘 웨이퍼의 단면이 노출된 실리콘 웨이퍼 상에 약 49.5 중량%의 질산, 약 0.7 중량%의 불산, 약 2.5 중량%의 아세트산 및 약 47.3 중량%의 탈이온수를 포함하는 조성물로 이루어진 식각액을 제공하였다. 이때, 상기 식각액은 약 25℃로 유지되었으며, 약 20초간 오버 플로우 되었다.A composition comprising about 49.5% by weight of nitric acid, about 0.7% by weight of hydrofluoric acid, about 2.5% by weight of acetic acid and about 47.3% by weight of deionized water on a silicon wafer having a silicon film, a silicon germanium film and a cross section of the silicon wafer exposed. To provide an etching solution consisting of. At this time, the etchant was maintained at about 25 ℃, overflowed for about 20 seconds.
비교예 3Comparative Example 3
실리콘막, 실리콘 게르마늄막 및 실리콘 웨이퍼의 단면이 노출된 실리콘 웨이퍼 상에 약 49.5 중량%의 질산, 약 0.7 중량%의 불산, 약 2.5 중량%의 아세트산 및 약 47.3 중량%의 탈이온수를 포함하는 조성물로 이루어진 식각액을 제공하였다. 이때, 상기 식각액은 약 25℃로 유지되었으며, 약 30초간 오버 플로우 되었다.A composition comprising about 49.5% by weight of nitric acid, about 0.7% by weight of hydrofluoric acid, about 2.5% by weight of acetic acid and about 47.3% by weight of deionized water on a silicon wafer having a silicon film, a silicon germanium film and a cross section of the silicon wafer exposed. To provide an etching solution consisting of. At this time, the etchant was maintained at about 25 ℃, overflowed for about 30 seconds.
습식 식각에 의한 식각량 비교 시험Etch amount comparison test by wet etching
상기 실시예 1 내지 12 및 비교예 1 내지 3에서 제조된 시료들은 실리콘막, 실리콘 게르마늄막 및 실리콘 웨이퍼를 노출시키는 제1 단면과 직교하는 제2 단면 방향으로 절단하였다. 상기 절단된 시료의 제2 단면을 수직 주사 전자 현미경(Scanning Electron Microscope;SEM) 사진으로 관찰하였다.The samples prepared in Examples 1 to 12 and Comparative Examples 1 to 3 were cut in a second cross section direction perpendicular to the first cross section exposing the silicon film, the silicon germanium film, and the silicon wafer. The second section of the cut sample was observed with a vertical scanning electron microscope (SEM) image.
단결정 실리콘 상에 실리콘 게르마늄을 성장시키면, 격자상수 차이에 의해 상기 실리콘 게르마늄은 변형(strain)되어 성장하게 된다. 광학적인 방법에 의한 두께 측정은 변형 정도 및 불순물(impurity) 농도에 따라 변화하는 광학상수(n.k.)를 이용하는 것이지만, 실리콘 및 실리콘 게르마늄은 상기 광학상수의 차이가 크지 않으므로 광학적인 두께 측정은 실제적으로 불가능하다. 또한, 실리콘 상에 성장되는 변형된 실리콘 게르마늄은 게르마늄의 농도에 의해 성장할 수 있는 두께가 제한되므로, 일반적인 프로파일 미터(profile meter)를 사용할 수 없다. 따라서, SEM 사진에 의해 식각량의 차이를 측정하였다.When silicon germanium is grown on single crystal silicon, the silicon germanium is strained and grown by lattice constant difference. The thickness measurement by the optical method uses an optical constant (nk) which varies with the degree of deformation and the impurity concentration, but since the difference between the optical constants of silicon and silicon germanium is not large, optical thickness measurement is practically impossible. Do. In addition, the modified silicon germanium grown on the silicon is limited in thickness by which the germanium concentration can grow, so that a general profile meter cannot be used. Therefore, the difference in etching amount was measured by SEM photograph.
습식 식각에 의한 막질 손상 비교 시험Comparative examination of membrane damage by wet etching
상기 실시예 1 내지 12 및 비교예 1 내지 3에서 제조된 시료의 절단면을 수직 주사 전자 현미경(Scanning Electron Microscope;SEM) 사진으로 관찰하였다.The cut surfaces of the samples prepared in Examples 1 to 12 and Comparative Examples 1 to 3 were observed with a vertical scanning electron microscope (SEM) photograph.
* 범례 : ○ 양호, X 불량, - 평가하지 않음.Legend: Good, Bad X, not evaluated.
○ : 실리콘 표면이 침식되거나 손상되지 않고 모폴로지가 균일한 상태○: Silicon surface is not eroded or damaged and morphology is uniform
X : 실리콘 표면이 일부 침식되거나 손상되고 모폴로지가 불균일한 상태X: The silicon surface is partially eroded or damaged and the morphology is uneven
상기 표1을 참조하면, 실시예 1 내지 12에서 사용한 조성물은 실리콘에 대한 실리콘 게르마늄의 식각 선택비가 약 1:100 이상으로 나타났다. 특히, 실시예 4, 7 및 10과 같은 경우에는 실리콘의 식각량이 거의 없을 정도로 실리콘 게르마늄에 대한 식각 선택비가 매우 높은 것으로 나타났다. 따라서, 반도체 소자의 제조공정에서 요하는 식각 선택비에 부합하였다.Referring to Table 1, the composition used in Examples 1 to 12 was found that the etching selectivity of silicon germanium to silicon is about 1: 100 or more. In particular, in the case of Examples 4, 7, and 10, the etching selectivity to silicon germanium was very high so that the amount of etching of the silicon was little. Therefore, the etching selectivity required in the manufacturing process of the semiconductor device was met.
반면에 비교예 1의 식각 선택비는 약 1:45 로서 매우 저조한 식각 선택비를 나타냈다. 또한, 비교예 2 및 3에 있어서는, 실리콘의 식각량이 급격히 증가할 뿐 아니라, 실리콘 게르마늄의 식각량은 SEM 이미지의 확대 사진으로는 관찰할 수 없을 정도로 과다하게 나타났다. 따라서, 식각 선택비가 공정 조건에 부합하지 않을뿐 아니라, 실리콘 게르마늄의 식각량 및 실리콘의 식각량이 과도하여 반도체 소자에 불량을 유발할 수 있다.On the other hand, the etching selectivity of Comparative Example 1 was about 1:45, which was very low. In addition, in Comparative Examples 2 and 3, not only the etching amount of silicon increased sharply, but also the etching amount of silicon germanium was excessively excessive, which cannot be observed in the enlarged photograph of the SEM image. Therefore, not only the etching selectivity does not meet the process conditions, but also the amount of etching of silicon germanium and the amount of etching of silicon may cause defects in the semiconductor device.
도 2a는 본 발명의 실시예 6에 의한 반도체 소자 시료의 단면 SEM 사진이다.2A is a cross-sectional SEM photograph of a semiconductor device sample according to Example 6 of the present invention.
도 2a 및 표 2를 참조하면, 실시예 6의 조성물을 사용할 경우에는 노출된 실리콘 기판의 표면 상태가 양호하였다. 또한, 식각하고자 하는 실리콘 게르마늄이 위치하는 층만 식각될 뿐 상기 실리콘 게르마늄막의 상하에 위치한 막들은 안정적으로 존재하였다.2A and 2, when the composition of Example 6 was used, the surface state of the exposed silicon substrate was good. In addition, only the layer where the silicon germanium to be etched is etched, and the films above and below the silicon germanium film were stably present.
도 2b는 본 발명의 비교예 3에 의한 반도체 소자 시료의 단면 SEM 사진이다.2B is a cross-sectional SEM photograph of a semiconductor device sample according to Comparative Example 3 of the present invention.
도 2b 및 표 2를 참조하면, 비교예 3의 조성물을 사용할 경우에는 노출된 실리콘 기판의 표면이 손상되어 모폴로지가 매우 저하된 것을 육안으로 확인할 수 있었다. 뿐만 아니라, 실리콘 게르마늄막에 대한 식각량이 매우 과도하여 상기 SEM 사진 상으로 잔류하는 실리콘 게르마늄막을 확인할 수 없었고, 상기 실리콘 게르마늄막 뿐만 아니라, 상부에 위치하는 다른 막들까지 식각되어 상부의 실리콘 질화막이 이탈되는 리프팅(lifting) 현상이 발생하였다.Referring to Figure 2b and Table 2, when using the composition of Comparative Example 3 it was confirmed that the surface of the exposed silicon substrate is damaged and the morphology is very low. In addition, the etching amount of the silicon germanium film was so excessive that it was not possible to confirm the silicon germanium film remaining on the SEM photograph, and not only the silicon germanium film but also other films located thereon were etched away from the silicon nitride film thereon. Lifting phenomenon occurred.
결과적으로, 조성물 전체 중량에 대한 탈이온수의 중량이 식각 선택비에 중요한 인자로 작용하는 것을 알 수 있다. 즉, 동일한 조성물을 사용하더라도, 사용한 조성물의 중량비율이 식각 선택비를 결정하는데 중요한 작용을 하였다. 또한, 식각 시간에 대해서도 실리콘 및 실리콘 게르마늄의 식각량이 변화하였다.As a result, it can be seen that the weight of deionized water relative to the total weight of the composition acts as an important factor for the etching selectivity. That is, even when using the same composition, the weight ratio of the used composition played an important role in determining the etching selectivity. In addition, the etching amounts of silicon and silicon germanium also changed with respect to the etching time.
탈이온수의 중량비율이 증가할수록, 실리콘 및 실리콘 게르마늄 각각의 식각량은 모두 감소하였으며, 동일한 탈이온수의 중량비율을 갖는 조성물을 사용할 때에는 식각 진행 시간이 길어질수록 식각량이 선형적으로 증가하였다.As the weight ratio of deionized water increased, the etching amount of each of silicon and silicon germanium decreased, and when using the composition having the same weight ratio of deionized water, the etching amount increased linearly with longer etching progression time.
식각은 실온(약 25℃)에서 시행함으로서 공정 적용의 타당성을 검증할 수 있었다.Etching was performed at room temperature (approximately 25 ° C) to verify the validity of the process application.
상술한 바와 같이 본 발명에 의하면, 실리콘막 및 실리콘 게르마늄막이 인접하게 형성된 경우에, 질산, 불산, 초산 및 탈이온수의 농도를 조절한 조성물에 의해 상기 실리콘 게르마늄막을 높은 선택비로 식각하였다. 따라서, 상기 실리콘 게르마늄막을 식각하는 동안, 상기 실리콘막에는 손상을 가하지 않을 수 있었다.As described above, according to the present invention, when the silicon film and the silicon germanium film are formed adjacent to each other, the silicon germanium film is etched at a high selectivity by a composition in which the concentrations of nitric acid, hydrofluoric acid, acetic acid and deionized water are adjusted. Therefore, during the etching of the silicon germanium film, the silicon film could not be damaged.
이와 같이, 실리콘에는 손상을 주지않고 실리콘 게르마늄막을 선택적으로 제거함으로서, 실리콘 기판 또는 실리콘막이 불필요하게 손상되는 것을 방지하여 반도체 소자의 수율을 향상시킬 수 있다.As described above, by selectively removing the silicon germanium film without damaging the silicon, the silicon substrate or the silicon film can be prevented from being unnecessarily damaged to improve the yield of the semiconductor device.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified without departing from the spirit and scope of the invention described in the claims below. And can be changed.
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0012468A KR100475462B1 (en) | 2003-02-27 | 2003-02-27 | Etching composition for silicon germanium of semiconductor device and etching method using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0012468A KR100475462B1 (en) | 2003-02-27 | 2003-02-27 | Etching composition for silicon germanium of semiconductor device and etching method using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040077076A true KR20040077076A (en) | 2004-09-04 |
KR100475462B1 KR100475462B1 (en) | 2005-03-10 |
Family
ID=37363031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0012468A KR100475462B1 (en) | 2003-02-27 | 2003-02-27 | Etching composition for silicon germanium of semiconductor device and etching method using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100475462B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180054598A (en) * | 2015-09-16 | 2018-05-24 | 도쿄엘렉트론가부시키가이샤 | Substrate processing method, substrate processing apparatus, and storage medium |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102653665B1 (en) | 2018-09-07 | 2024-04-04 | 삼성전자주식회사 | Etching composition and method for manufacturing semiconductor device using the same |
KR102256029B1 (en) * | 2019-11-27 | 2021-05-25 | 아주대학교산학협력단 | Method for manufacturing nano structure |
-
2003
- 2003-02-27 KR KR10-2003-0012468A patent/KR100475462B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180054598A (en) * | 2015-09-16 | 2018-05-24 | 도쿄엘렉트론가부시키가이샤 | Substrate processing method, substrate processing apparatus, and storage medium |
Also Published As
Publication number | Publication date |
---|---|
KR100475462B1 (en) | 2005-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100442105B1 (en) | Method of forming soi type substrate | |
US20110298098A1 (en) | Expitaxial fabrication of fins for finfet devices | |
US7910482B2 (en) | Method of forming a finFET and structure | |
WO1986005922A1 (en) | Method for prevention of autodoping of epitaxial layers | |
JPH09106984A (en) | Formation of element isolating insulating film in semiconductor device | |
KR100475462B1 (en) | Etching composition for silicon germanium of semiconductor device and etching method using the same | |
US7674668B2 (en) | Method of manufacturing a semiconductor device | |
JP2008078439A (en) | Method of manufacturing semiconductor device | |
KR100718265B1 (en) | Method for manufacturing a semiconductor device | |
US20040242015A1 (en) | Etching compositions for silicon germanium and etching methods using the same | |
KR20040078448A (en) | Etching composition for silicon germanium of semiconductor device and etching method using the same | |
KR100405015B1 (en) | A method of manufacturing semiconductor device | |
CN100449785C (en) | Semiconductor device and method for manufacturing the same | |
CN113471138B (en) | Method for preparing semiconductor substrate and semiconductor device | |
US7169714B2 (en) | Method and structure for graded gate oxides on vertical and non-planar surfaces | |
KR19980030045A (en) | Field oxide film formation method of a semiconductor device | |
US20070077718A1 (en) | Process for manufacturing silicon-on-insulator substrate | |
KR100512173B1 (en) | Method of forming a semiconductor substrate | |
KR100515034B1 (en) | A method for fabricating trench isolation | |
US20220271149A1 (en) | Method of engraving a three-dimensional dielectric layer | |
US20230102558A1 (en) | Three-color 3d dram stack and methods of making | |
JP4874119B2 (en) | Method for reducing seed layer topography in a BICMOS process | |
KR100670663B1 (en) | Method of forming gate for semiconductor device | |
JPH0878403A (en) | Semiconductor device and formation of element isolating region in semiconductor device | |
KR100669714B1 (en) | A method for preparing thin film transistorTFT having polycrystalline Si, a thin film transistor prepared by the method and a flat pannel display with the thin film transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080201 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |