KR20040071194A

KR20040071194A - 액정 디스플레이 장치

Info

Publication number: KR20040071194A
Application number: KR10-2004-7009052A
Authority: KR
Inventors: 제이테르도미니크; 스미스아담제이
Original assignee: 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date: 2001-12-14
Filing date: 2002-12-13
Publication date: 2004-08-11
Also published as: EP1459289A1; AU2002366414A1; JP2005513538A; CN1602512A; US20050062709A1; WO2003052732A1

Abstract

액정 디스플레이 장치(100)는 LCD 디스플레이 스크린(102)과, 열 구동 수단(105)과, N개의 행 슬라이스(row slices)(63.1, 42.1)를 갖는 행 구동 수단(106)-N은 LCD 디스플레이 스크린(102)의 행 전극(2)의 개수임-을 포함한다. 또한, 장치(100)는 p개의 직교 함수의 세트(f₀... f_p-1)를 수신하기 위한 입력단(44)을 포함한다. 이 입력단(44)은 열 구동 수단(105) 및 행 구동 수단(106)에 접속되어 있다. 각각의 행 슬라이스(63.1, 42.1)는 p개의 직교 함수(f₀... f_p-1)의 세트로부터 소정의 직교 함수를 선택하는 함수 선택기(function selector)(63.n)와, 입력단(35)에 인가된 클록 신호에 의존하여 행 전극(2)에 행 선택 정보를 전송하는 시분할 다중화 디코더(time-division multiplex decoder)(40.n)를 포함한다.

Description

액정 디스플레이 장치{PROGRAMMABLE ROW SELECTION IN LIQUID CRYSTAL DISPLAY DRIVERS}

오늘날의 LCD 디스플레이는 행 및 열 드라이버를 포함한다. 이들 드라이버는 전형적으로 메모리 장치(예를 들면, 랜덤 액세스 메모리(RAM) 등)를 포함한다. LCD 스크린 상에 디스플레이되는 컨텐츠는 이 메모리 내로 시프팅(shifting)된다. 다음에, 적절한 어드레싱 기법을 이용하여 메모리로부터 인출(fetched)되고, LCD 스크린의 제각기의 행 및/또는 열에 인가된다.

LCD 드라이버의 통상적인 문제점은 스크린 상에 데이터를 출력하는 여러 행을 선택하는 것이다. 예를 들면, 스크롤(scrolling)은 매우 복잡한 작업이다. 현재의 드라이버는 때때로 메모리로부터 데이터를 인출하기 위해 메모리에 인가되는 판독 어드레스만을 변경시킨다. 디스플레이 행 선택의 순서는 거의 변경되지 않은상태로 유지되거나 변경시키기가 매우 어렵다. 디스플레이 행 선택의 순서를 변경시키기 위해서는 상당히 많은 개수의 멀티플렉서와 배선이 필요할 것이다. 스크린 상의 서로 다른 위치에 RAM 데이터를 디스플레이하는 것은 매우 복잡하다. 특히, MRA(multi-row addressing)에서 이것을 달성하기 위해서는 매우 복잡한 RAM 액세스 기법이 필요할 것이다.

종래의 LCD 디스플레이 구동 기법에 대한 예를 도 1(a) 및 도 1(b)에 도시하였다. 도 1(a)에는, RAM(10)의 왼편에 있는 입력단에 적절한 판독 어드레스를 인가함으로써 RAM 셀의 컨텐츠를 인출하는 경우를 나타내었다. 개시 어드레스(start address) '0'을 인가함으로써 어드레싱될 수 있는 제 1 RAM 셀의 컨텐츠를 LCD 디스플레이 스크린(11)의 최상위의 행(12.1)에 인가한다. 다음 RAM 셀(어드레스 '1')의 컨텐츠를 제 2 행(12.2)에 인가하고, 다음에도 동일하게 인가한다. 애플리케이션 프로그램 또는 사용자가 스크린(11) 상에 스크롤 기능을 수행하면, 행의 컨텐츠는 스크롤의 방향에 따라서 상향 또는 하향으로 수직 방향을 따라 시프팅된다. 도 1(b)에 그 예시가 도시되어 있다. 개시 어드레스에 의해 RAM 셀(13.1)의 컨텐츠를 행(12.1)에 디스플레이하고, 다음 RAM 셀의 컨텐츠를 다음 행(12.1+1)에 디스플레이하고, 다음에도 이러한 방식으로 행한다. LCD 스크린(11)의 제 1 행(12.1)에 디스플레이되는 정보를 정의하는 개시 어드레스는, 다음에 다른 RAM 셀, 다시 말해 RAM 셀(13.1)에 어드레싱한다. 다시 말해, 현재의 구현에서, 스크롤 기능은 RAM(10)의 판독 어드레스를 변경시킴으로써 실현된다.

동일한 원리를 도 2(a) 및 도 2(b)에 도시되어 있는데, 여기에서는 소위 MRA기법이 사용되었다는 것만이 위와 다르다. 이러한 MRA 구현에서, 복수의 LCD 행을 한번에 어드레싱한다. 도 2(a)에 도시된 바와 같이, 각각의 RAM 셀은 4개의 디스플레이 행의 컨텐츠를 저장한다. MRA RAM(14)에 개시 어드레스 '0'을 인가함으로써, RAM(14)에서 행(12.1∼12.4)의 컨텐츠를 인출한다. 도 2(b)에 도시된 바와 같은 스크롤 기능을 실행할 때에는, 항상 4개의 항이 함께 스크롤된다. 제 2 RAM 셀(15.2)의 컨텐츠는 디스플레이 스크린(11)의 마지막 4개의 행(12.n∼12.n+3)에 시프팅된다. MRA RAM을 이용하여 자유롭게 프로그래밍 가능한 스크롤을 실행할 때, 복잡한 RAM 어드레싱 기법 또는 다수의 RAM 액세스 사이클을 갖는 기법이 필요할 것이다. 스크롤은 다수의 동시에 선택된 행의 개수 p(도 2(a) 및 도 2(b)에서, p=4임)로 제한된다.

디스플레이의 크기가 증가됨에 따라서, p값도 증가된다. 이는 스크롤에서의 자유도를 감소시킨다. 이에 대한 해결책으로 RAM을 보다 복잡한 방식으로 판독하는 방법이 있다. 그러나, 이는 복잡한 RAM 어드레싱 또는 다수의 RAM 액세스를 필요로 할 것이다. 첫 번째 접근법은 어드레스 디코딩의 양을 크게 확대시키는 것이다. 두 번째 접근법은 RAM 이후에 메모리가 필수적으로 위치되게 하는 것이다.

전력 소모의 감소에 대한 요구로, 최적 p값이 서로 다른 다중화 레이트(multiplex rate)에 따라서 다르기 때문에 적당한 p값을 갖도록 실행되게 되었다.

LCD 디스플레이 스크린의 행을 어드레싱하는 데 있어서 보다 많은 자유도 및 융통성에 대한 요구가 증가되고 있다. 이는 스크롤, 디스플레이 스크린 상의 자유롭게 프로그래밍 가능한 활성 영역에 자유롭게 프로그래밍 가능한 다중화 레이트, 디스플레이 스크린 위의 수 개의 활성 영역, Y방향에서의 거울 반사(mirroring), COG(chip-on-glass) 또는 TCP(tape carrier packaging) 등의 기능을 지원할 것이다.

본 발명은 액정 디스플레이(LCD)에서 사용되는 향상된 드라이버(drivers)에 관한 것이다. 보다 구체적으로, 본 발명은 LCD용 디스플레이 드라이버 내에서 행 선택 함수의 자유로운 프로그래밍 가능성에 관한 것이다.

도 1(a)는 RAM의 셀과 디스플레이 스크린의 행 사이의 관계를 나타내는 종래의 디스플레이 장치에 대한 개략도,

도 1(b)는 종래의 디스플레이 장치에서 어떤 방식으로 4개의 행에 의한 스크롤이 실행되는지를 나타내는 개략도,

도 2(a)는 RAM의 셀과 디스플레이 스크린의 행 사이의 관계를 나타내는 종래의 MRA 디스플레이 장치에 대한 개략도,

도 2(b)는 종래의 MRA 디스플레이 장치에서 어떤 방식으로 8개의 행에 의한 스크롤이 실행되는지를 나타내는 개략도,

도 3은 종래의 디스플레이 장치에 대한 개략적인 블록도,

도 4는 본 발명에 따른 디스플레이 장치의 부분에 대한 개략적인 블록도,

도 5는 본 발명에 따른 MRA 디스플레이 장치(p=4임)에서 어떤 방식으로 스크롤이 실행되는지를 나타내는 개략도,

도 6은 본 발명에 따른 디스플레이 장치의 부분에 대한 개략적인 블록도,

도 7은 본 발명에 따른 디스플레이 장치에서 어떤 방식으로 4개의 동시에 선택된 행으로 스크롤이 실행되는지를 나타내는 개략도,

도 8(a)는 본 발명에 따른 실시예에 대한 개략도,

도 8(b)은 본 발명에 따른 다른 실시예에 대한 개략도,

도 9는 본 발명에 따른 디스플레이 장치에 대한 개략적인 블록도,

도 10은 본 발명에 따른 디스플레이 장치의 부분에 대한 개략적인 블록도.

본 발명의 목적은 알려진 접근법의 단점을 극복하는 기법을 제공하는 것이다.

본 발명의 목적은 LCD 드라이버 메모리의 컨텐츠를 원하는 임의의 디스플레이 행에 기록할 수 있는 기법을 제공하는 것이다.

본 발명의 목적은 행의 선택을 자유롭게 프로그래밍 가능하게 하는 기법을 제공하는 것이다.

이러한 목적 및 그 외의 목적은 LCD 디스플레이 스크린, 열 구동 수단 및 복수의 행 슬라이스를 갖는 행 구동 수단을 포함하는 액정 디스플레이 장치에 의해서 달성된다. 디스플레이 장치는 직교 함수(orthogonal functions)의 세트를 수신하기 위한 입력단을 더 포함하는데, 상기 입력단은 열 구동 수단 및 행 구동 수단에 접속되어 있다. 각각의 행 슬라이스는 직교 함수의 세트로부터 소정의 직교 함수를 선택하기 위한 함수 선택기 및 시분할 다중화(time-division multiplex) 디코더의 입력단에 인가된 클록 신호(clock signal)에 따라 LCD 디스플레이 스크린의 행 전극에 행 선택 정보를 전송하는 시분할 다중화 디코더를 포함한다.

본 발명에 따르면, 원하는 임의의 디스플레이 행에 RAM 컨텐츠를 기록하기 위해서 행을 자유롭게 프로그래밍 할 수 있다. 본 발명은 LCD 드라이버 메모리의 컨텐츠를 원하는 임의의 디스플레이 행에 기록할 수 있게 하는 기법과 관련된다. 또한, 본 기법은 행의 선택을 자유롭게 프로그래밍할 수 있게 한다.

다른 유리한 구현은 청구항 2 내지 청구항 11에 청구되어 있다.

본 발명에 대한 보다 완전한 설명 및 그 목적 및 이점을 위해서, 첨부된 도면과 함께 이하의 설명을 참조하라.

본 발명의 여러 실시예를 언급하기 전에, 전형적인 액정 디스플레이(LCD) 장치(1)에 대한 짧은 설명을 제시한다. 도 3에 도시된 바와 같은 LCD 장치(1)는 전형적으로 행 또는 선택 전극(2)(수평선으로 도시됨)을 갖는 제 1 기판 및 열 또는 데이터 전극(3)(수직선으로 도시됨)을 갖는 제 2 기판을 포함한다. 행 전극(2)과 열 전극(3)의 중첩된 부분은 화소(pixels)(4)를 형성한다. 추가하여, LCD 장치(1)는 디스플레이되는 화상에 부합되는 열 전극(3)을 구동하는 구동 수단(5) 및 행 전극(2)을 구동하는 구동 수단(6)을 포함한다.

본 발명의 제 1 실시예에 따르면, 도 4에 도시된 바와 같이 스테이트 머신(state machine)(30)을 이용한다. 이 스테이트 머신(30)은 디스플레이 스크린(여기에서의 디스플레이 스크린은 행 전극(2) 및 열 전극(3)의 단순한 행렬로서 도 4에 도시되어 있는 디스플레이 스크린임을 주지하라)의 행 선택을 순차화하는 역할을 한다. 스테이트 머신(30)에 추가하여, RAM 어드레스 생성기(32), 시분할 다중화(time-division multiple : TDM) 액세스 제어기(33) 및 TDM 인코더(34)를 포함하는 제어 로직(31)이 존재한다. 제어 로직(31)은 클록 버스(35) 및 선택 버스(36)를 경유하여 행 구동 수단(37)에 접속된다. 물리적인 버스 라인의 개수를 감소시키기 위해서 TDM 기법을 채택한다. 선택 버스(36)를 거쳐 행 구동 수단(37)의 개개의 행 슬라이스(39.1∼39.n)에 데이터를 인가하고, 클록 버스(35)를 거쳐 인가되는 클록 신호로 어느 행 슬라이스가 실제적으로 데이터를 취급/처리하는지 결정한다. 데이터의 복원을 위해 RAM 어드레스 생성기(32)에 의해서 발생된 어드레스를 접속부(43)를 거쳐 RAM(50)에 인가한다. 다음에 이 데이터를 디스플레이 스크린의 열 전극(3)에 인가하기 전에, 직교 함수의 세트 F_i={f₀...f_p-1}와 열 구동 수단(105)으로 데이터를 처리한다. 직교 함수는 입력단(44)을 거쳐 열 구동 수단(105)에 제공된다.

RAM(50)(도 5 참조)은 항상 전체로서 액세스되는 p개의 행의 블록으로 분리된다(p는 MRA 구동 기법에서 동시에 선택된 행의 개수임). 즉, 각각의 RAM 셀은 p개의 데이터 엔트리를 저장한다. 이 실시예에서, p=4이고, 개시 어드레스는 2이다(도 5 참조). 그러므로 p개의 행의 모든 MRA 블록에 대해 단 하나의 어드레스만이 필요하다. 이는 RAM 디코딩을 훨씬 용이하게 하고 RAM(50)을 더 작아지게 한다. 최대의 유연성을 위해서, RAM 블록의 데이터를 임의의 원하는 p개의 디스플레이 행에 출력할 수 있다(예를 들어 도 5 참조). 디스플레이 스크린(51)의 행들은 인접해야 하는 것은 아니다. 이는 제어 로직(31)의 부분인 스테이트 머신(30)이 분리되어 각 칩의 요구에 맞출 수 있기 때문에 가능하다. 제어 로직(31)은 출력단(38)에서 p개의 행 어드레스의 세트를 생성한다. 다음에 인코딩을 위해 TDM 기법을 이용하여 행 어드레스를 인코딩하고 행 슬라이스(39.1∼39.n)에 분산시킨다. 각각의 행 슬라이스(39.1∼39.n)는 수신된 TDM 신호를 디코딩하기 위한 TDM 디코더(40.n)와, 하나의 타임 슬롯(time slot)에서 오직 p개의 행만이 선택되기 때문에 하나의 타임 슬롯에 대한 선택 신호를 유지하는 레벨 시프터(level shifter)(41.n)를 포함한다. TDM 디코더의 출력단에서의 출력 신호는 OV이거나 V_dd이다. 레벨 시프터(41.n)는 전위를 시프팅하기 때문에 OV 또는 V_1cd로 가정한다. 레벨 시프터(41.n)는 제각기의 행 출력 패드(42.n) 및 디스플레이 스크린의 행 전극(2)에 접속되어 있다. p는 임의의 정수, 즉 p=1, 2, 3, ...일 수 있다는 것을 주지하라. 레벨 시프터(41.n)와 그 외의 많은 부품은 본 기술 분야에서 잘 알려진 통상의 부품이다.

도 5에 도시된 바와 같이, 본 발명으로 디스플레이 스크린(51) 내에 스크롤 영역(52)을 정의할 수 있다. 이 스크롤 영역(52) 내에서 행을 자유롭게 스크롤할 수 있다. 단순성을 위해서 RAM(50)을 디스플레이 스크린(51)의 행에 직접적으로 접속시켰다는 것을 주지하라. 실제적으로는, RAM(50)과 디스플레이 스크린 사이에 적어도 하나의 열 구동 수단(105)이 위치하기 때문에 이러한 직접적인 접속은 존재하지 않는다. 도 5는 RAM 셀과 디스플레이 스크린(51)의 제각기의 행 사이의 로직 관계에 대해 도시한다.

일실시예에 따르면, 이하의 구동 기법을 사용할 수 있다. 기본적인 개념은 RAM(50)의 판독을 항상 어드레스 '0'에서 개시하고, 소정의 프로그래밍된 설정에 따라서 행의 선택을 변경하는 것이다. p=8일 때, 8개의 서로 다른 직교 함수 F_i={f₀... f_p-1}를 사용할 수 있다. 이 직교 함수 F_i를 디스플레이 스크린(51)의 행 슬라이스에 인가한다. 행 패드(row pads)(42.n)에 인가되는 출력 신호의 선택은 이 직교 함수 F_i에 의존한다. 디스플레이 스크린(51)의 각 행은 언제 제각기의 행이 전압 V_1cd또는 V_ss로 구동되어야 하는지에 대해 통지하는 대응되는 선택 신호를 갖고 있다. 선택되지 않은 모든 다른 행은 전압 V_c로 구동된다. V_c=V_1cd/2이고, 여기에서 V_icd는 디스플레이 스크린의 공급 전압이다. 행 패드(42.n)에 인가되는 출력 신호의 선택은 이하의 3개의 신호에 의존한다(추가적인 세부 사항은 도 10과 연관하여 제시됨).

- 직교 함수 F_i(특정 행에는 하나의 함수가 인가됨)를 V_1cd와 V_ss사이에서 스위칭함.

- 선택 행 신호(row_sel)를 직교 함수 F_i의 선택된 신호와 V_c사이에서 스위칭함.

- 연결하기 전에 차단시켜서 테스트하는 3상 신호(tristatesignal)(rc_tristate)로 모든 스위치가 열린다. 행 및 열은 블록 내에서 다중화되고, 테스터 보드(tester board) 위에서 단락된다. 그러므로 선택되지 않은 행 패드(42.n)는 3상이어야 한다.

그러므로 임의의 원하는 출력 패턴을 생성할 수 있다. 스테이트 머신(30)과 행 슬라이스(39.n) 사이의 인터페이스는 항상 동일하게 유지된다. 이는 재사용 가능성을 향상시켜서 본 발명을 구현하는 LCD 제품의 시장 출시 시간(time-to-market)을 감소시킨다.

다른 실시예를 도 6 및 도 7과 연관지어 설명하였다. 이 실시예는 데이터가 디스플레이되는 디스플레이 스크린의 열 전극에 인가된 함수 및 행 전극에 인가된 함수의 직접적인 연관성을 요구하는 MRA 구동 기법에 기반을 두고 있다. 그러므로, 최대의 유연성을 갖기 위해서는 p개의 행 함수 중 어느 것이 특정 행에서 출력될 것인지 선택할 수 있어야 한다. 이웃하는 출력 스테이지에 의해 이용되는 다수의 함수 중에서 적절한 함수의 선택을 계산하는 시스템(60)(도 6 참조)이 제안되어 있다. 디스플레이 장치의 디지털 부분과 함수 선택기(63.n) 사이의 상호 접속부는 초기값(I0) 및 함수 0을 어느 위치에서 개시할 것인지에 대한 정보로 한정된다(도 6 참조). 직교 함수 F_i의 분포는 순환형이므로, 각 함수 선택기(63.n) 내에서 1가산 회로(add-one-circuit)(61)를 사용하여 이 순환을 따라 진행할 수 있다. 1가산 회로(61)는 그 출력이 0(zero)이 되게 하는 오버라이드(override)를 갖고 있다. 함수 F를 사용하여 필요한 경우 RAM의 구조물에 계수값(count value)을 적용한다.함수 선택기(63.1, 63.2, 63.3)의 출력단(62.1, 62.2, 62.3)은 디스플레이 스크린(도 6에 도시되지 않음)의 행 전극 패드에 접속되어 있다.

본 발명에 따른 2개의 예를 이하에 설명한다. 이 2개의 예는 8개의 직교 함수 F_i를 사용하는 시스템(60)을 채용한 것으로 가정한다. 총 3개의 비트만이 존재하므로, 7에서 0으로 롤오버(roll over)된다. 첫 번째의 예를 도 8(a)에 도시하였다. 초기값(I0)은 5이다. 제 1 행 슬라이스(63.1)의 1가산 회로(61)는 초기값에 +1을 더한다. 제 1 박스(box)(71.1)의 하단에 결과(I0+1=6)가 제시되어 있다. 이 단계는 행 슬라이스(63.2)에서 반복되고, 그 결과로 7을 구한다. 앞서 언급된 바와 같이 롤오버는 7에서 발생된다. 이는 다음의 행 슬라이스(63.3)가 결과로서 0을 출력한다는 것을 의미한다. 도 8(a)에 도시된 바와 같이, 소정의 중간 행은 디스에이블(disable)된다. 이 행은 회색으로 도시되어 있다. 최종 중간 행(71.x)을 나타내는 박스에 대응되는 박스 뒤에 있는 행 슬라이스(71.x+1)의 1가산 회로(61)에는 함수 0이 인가되기 때문에 행 슬라이스(71.x+1)는 다시 0에서 개시된다. 도 8(a)의 오른쪽에 개략적으로 도시된 바와 같이, 소정의 중간 행이 디스에이블된다는 사실에 의해서 디스플레이 스크린(72) 위의 대응되는 영역(73)을 스킵(skip)할 수 있다.

두 번째 예는 도 8(b)에 제시되어 있다. 이 예에서는 디스에이블된 행 슬라이스(81, 82)의 2개의 영역이 존재한다. 이 2개의 영역(81, 82)은 스크린(90) 상의 2개의 행 블록(91, 92)에 대응된다. 이러한 2개의 블록(91, 92)의 모든 행은이 예에서 사용되지 않는다. 함수 0은 제 1 행(84.1)에 대응되는 제 1 활성 행 슬라이스(83.1)를 정의한다. 1가산 회로(61)는 7에 도달할 때까지 해당 값에 한단계씩 1을 가산한다. 행 슬라이스(83.8)에서, 롤오버가 발생된다. 다음 행 슬라이스(83.9)는 다시 0값으로 개시된다.

본 발명에 따른 시스템(100)의 다른 실시예를 도 9에 도시하였다. 시스템(100)은 행 구동 수단(106) 및 열 구동 수단(105)을 포함한다. RAM(50)으로부터 데이터를 획득하여 버스(103)를 거쳐 열 구동 수단(105)에 전송한다. 디스플레이 스크린(102)의 원하는 화소(4)를 밝게 하기 위해서, 라인(44)을 경유하여 직교 함수 f₀... f_p-1의 세트 F_i를 행 구동 수단(106) 및 열 구동 수단(105)에 인가한다. 도 9에 개략적으로 도시된 바와 같이, 행 구동 수단(106)은 각각 적어도 하나의 함수 선택기(63.n) 및 행 패드(42.n)를 갖는 p개의 행 슬라이스의 어레이를 포함한다. 함수 선택기(63.n)는 도 6과 연관하여 설명된 함수 선택기(63.n)와 유사할 수 있다.

다른 실시예의 부분을 도 10에 도시하였다. 이 도면은 전압(V_1cd, V_s), 선택 행 신호(row_sel) 및 3상 신호(rc_tristate)사이의 관계를 도시한다. TDM 디코더는 클록 버스(35)를 거쳐 인가된 클록 신호에 따라서 행의 선택을 수행하고, 함수 선택기(63.1)는 직교 함수 f₀... f_p-1의 세트 F_i중에서 하나의 함수에 대한 선택을 수행한다. 연결하기 전에 차단시켜서 테스트를 수행하는 3상 신호(rc_tristate)를 인가한다. 레벨 시프터는 전송 게이트 스위치(transmission gate switches)(45.1)에 출력 신호를 공급한다. 전송 게이트 스위치(45.1)는 레벨 시프터(41.1)의 출력 신호에 의해서 제어된다. 스위치(45.1)의 출력단에서는, V_1cd, V_ss또는 V_c중 하나의 전압을 이용할 수 있다.

도면 및 명세서 내에는 본 발명의 바람직한 실시예가 제시되어 있고, 특정 용어가 사용되었으나 그에 대해 주어진 설명은 한정하기 위한 것이 아니라 설명을 위해서 일반 용어로서 사용된 것이다.

Claims

액정 디스플레이 장치(100)로서,

LCD 디스플레이 스크린(51; 102)과,

열 구동 수단(105)과,

N개의 행 슬라이스(row slices)(39.n)를 갖는 행 구동 수단(37; 106)-N은 상기 LCD 디스플레이 스크린(51; 102)의 행 전극(2)의 개수임-과,

상기 열 구동 수단(105) 및 상기 행 구동 수단(106)에 접속되어 있고, p개의 직교 함수(orthogonal function)의 세트(f₀... f_p-1)를 수신하기 위한 입력단(44)

을 포함하되,

각각의 행 슬라이스(39.n)는,

상기 p개의 직교 함수(f₀... f_p-1)의 세트에서 소정의 직교 함수를 선택하는 함수 선택기(function selector)(63.n)와,

상기 행 전극(2)에 행 선택 정보를 전송하는 시분할 다중화 디코더(time-division multiplex decoder)(40.n)-상기 전송은 상기 시분할 다중화 디코더(40.n)의 입력단(35)에 인가된 클록 신호에 의존함-

를 포함하는 액정 디스플레이 장치(100).
제 1 항에 있어서,

제어 로직(control logic)(31)을 더 포함하는 액정 디스플레이 장치(100).
제 2 항에 있어서,

상기 제어 로직(31)은

상기 N개의 행(2)으로부터 p개의 행을 선택하는 행 선택 생성기(row selection generator)로서 작용하는 스테이트 머신(state machine)(30)과,

RAM 어드레스 생성기(32)

를 포함하는 액정 디스플레이 장치(100).
제 2 항 또는 제 3 항에 있어서,

상기 제어 로직(31)은 TDM(time-division multiplex : 시분할 다중화) 액세스 제어기(33) 및 TDM 액세스 인코더(34)를 포함하는 액정 디스플레이 장치(100).
제 3 항 및 제 4 항에 있어서,

상기 제어 로직(31)은 클록 버스(clock bus)(35) 및 선택 버스(36)를 거쳐상기 행 구동 수단(37; 106)에 접속되는 액정 디스플레이 장치(100).
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,

p개의 행의 블록으로 분할되는 RAM(50)을 더 포함하는 액정 디스플레이 장치(100).
제 1 항 내지 제 6 항 중 어느 한 항에 있어서,

상기 디스플레이 스크린(51; 102) 내의 스크롤 영역(scrolling area)(52)을 정의할 수 있는 액정 디스플레이 장치(100).
제 1 항 내지 제 7 항 중 어느 한 항에 있어서,

MRA 구동 기법을 사용하는 액정 디스플레이 장치(100).
제 8 항에 있어서,

상기 행 전극(2)에 인가되는 출력 신호의 선택은 상기 p개의 직교 함수의 세트(f₀... f_p-1)로부터 선택된 상기 직교 함수에 의존하는 액정 디스플레이 장치(100).
제 1 항 내지 제 9 항 중 어느 한 항에 있어서,

상기 행 슬라이스(39.n)의 상기 함수 선택기(63.n)는 이전의 함수 선택기(63.n-1)에 의해 사용된 다수의 상기 직교 함수 중에서 적절한 직교 함수의 선택을 판정할 수 있도록 상호 접속되어 있는 액정 디스플레이 장치(100).
제 2 항 또는 제 3 항에 있어서,

상기 디스플레이 스크린(51; 102) 내에서 디스에이블(disable)되는 소정의 중간 행(intermediate rows)을 정의할 수 있는 액정 디스플레이 장치(100).