KR20040069581A - Field emission display device - Google Patents
Field emission display device Download PDFInfo
- Publication number
- KR20040069581A KR20040069581A KR1020030006019A KR20030006019A KR20040069581A KR 20040069581 A KR20040069581 A KR 20040069581A KR 1020030006019 A KR1020030006019 A KR 1020030006019A KR 20030006019 A KR20030006019 A KR 20030006019A KR 20040069581 A KR20040069581 A KR 20040069581A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- cathode electrode
- emitter
- cathode
- emitters
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
Abstract
Description
본 발명은 전계 방출 표시장치에 관한 것으로서, 보다 상세하게는 카본계 물질로 이루어진 에미터와, 게이트 전극의 전계를 절연막 상부로 끌어올리는 대향 전극을 구비한 전계 방출 표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission display device, and more particularly, to a field emission display device having an emitter made of a carbon-based material and a counter electrode for pulling an electric field of a gate electrode over an insulating film.
최근의 전계 방출 표시장치(FED; field emission display)는 저전압(대략, 10∼100V) 구동 조건에서 전자를 방출하는 카본계 물질, 특히 카본 나노튜브(CNT; carbon nanotube)를 이용하여 스크린 인쇄와 같은 후막 공정을 통해 전자 방출원인 에미터를 평탄하게 형성하는 기술을 적용하고 있다.Recently, field emission displays (FEDs) use carbon-based materials that emit electrons at low voltage (approximately, 10 to 100V) driving conditions, particularly screen printing using carbon nanotubes (CNT). The technology is applied to form an emitter, which is an electron emission source, through a thick film process.
상기한 전계 방출 표시장치가 캐소드, 애노드 및 게이트 전극을 구비하는 3극관 구조로 이루어질 때, 에미터의 전자 방출을 유도하는 게이트 전극을 후면 기판 상의 절연막 하부에 배치하고, 절연막 상부에 캐소드 전극과 에미터를 배치함과 아울러, 후면 기판에 대향하는 전면 기판의 일면에 애노드 전극과 형광막을 형성한 구성이 공지되어 있다. 이 때, 에미터는 각 화소별로 캐소드 전극의 일측 가장자리 위에 정렬된다.When the field emission display device has a triode structure having a cathode, an anode, and a gate electrode, a gate electrode for inducing electron emission of the emitter is disposed under the insulating film on the rear substrate, and the cathode electrode and the emi over the insulating film. It is known to arrange an anode and to form an anode electrode and a fluorescent film on one surface of the front substrate facing the rear substrate. In this case, the emitters are arranged on one side edge of the cathode electrode for each pixel.
이로서 캐소드 전극과 게이트 전극에 소정의 구동 전압이 인가되면, 캐소드 전극과 게이트 전극 사이의 전위 차에 의해 에미터 주위에 전계가 형성되어 에미터로부터 전자가 방출되고, 방출된 전자는 애노드 전극에 인가된 고전압에 이끌려 해당 형광막을 발광시키게 된다.Thus, when a predetermined driving voltage is applied to the cathode electrode and the gate electrode, an electric field is formed around the emitter by the potential difference between the cathode electrode and the gate electrode, and electrons are emitted from the emitter, and the emitted electrons are applied to the anode electrode. The high voltage causes the fluorescent film to emit light.
상기한 구성의 전계 방출 표시장치는 전자 방출원인 에미터가 후면 기판의 최상부에 위치하므로, 스크린 인쇄와 같은 후막 공정을 용이하게 진행할 수 있어 표시장치의 제조 공정이 비교적 간편하고, 대면적 표시장치 제작이 용이한 장점을 갖는다.In the field emission display device having the above-described configuration, since the emitter, which is the electron emission source, is located on the top of the rear substrate, a thick film process such as screen printing can be easily performed. This has the advantage of being easy.
그러나 전술한 구조에서는 각 화소별로 캐소드 전극의 일측 가장자리에 하나의 에미터가 위치하고, 각 에미터의 가장자리에 강한 전계가 인가되어 에미터의 가장자리로부터 전자가 방출되기 때문에, 각 에미터에 인가되는 전류 부하(current load)가 매우 커서 고전류 영역에서 에미터의 수명이 단축되는 단점이 있다.However, in the above-described structure, one emitter is positioned at one edge of the cathode electrode for each pixel, and a strong electric field is applied to the edge of each emitter so that electrons are emitted from the edge of the emitter, so that the current is applied to each emitter. The current load is very large, which shortens the life of the emitter in the high current region.
더욱이 전술한 구조에서는 각 화소별로 1개 에미터의 가장자리로부터 전자가 방출되므로, 에미터의 전자 방출 특성이 불균일하여 화소간 발광 특성을 균일하게 설정하기 어렵고, 그 결과 화질이 저하되는 문제를 안고 있다.Furthermore, in the above structure, since electrons are emitted from the edge of one emitter for each pixel, the electron emission characteristics of the emitter are nonuniform, making it difficult to uniformly set the inter-pixel emission characteristics, resulting in a deterioration in image quality. .
따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 에미터에 인가되는 전류 부하를 낮추어 에미터의 수명을 연장시키며, 각 화소의 전자 방출 특성을 균일하게 하여 화소간 발광 특성을 균일화하는 전계 방출 표시장치를 제공하는데 있다.Accordingly, an object of the present invention is to solve the above problems, and an object of the present invention is to reduce the current load applied to the emitter to extend the lifetime of the emitter, and to uniform the electron emission characteristics of each pixel to improve the inter-pixel emission characteristics. To provide a uniform field emission display device.
도 1과 도 5는 본 발명의 제1 실시예에 따른 전계 방출 표시장치의 부분 단면도이다.1 and 5 are partial cross-sectional views of a field emission display device according to a first embodiment of the present invention.
도 2는 도 1에 도시한 후면 기판의 부분 평면도이다.FIG. 2 is a partial plan view of the rear substrate shown in FIG. 1.
도 3은 도 2의 I-I선 단면도이다.3 is a cross-sectional view taken along line II of FIG. 2.
도 4는 에미터의 다른 실시예를 도시한 후면 기판의 부분 단면도이다.4 is a partial cross-sectional view of a back substrate showing another embodiment of the emitter.
도 6은 본 발명의 제2 실시예에 따른 전계 방출 표시장치 중 후면 기판의 부분 평면도이다.6 is a partial plan view of a rear substrate of a field emission display device according to a second embodiment of the present invention.
도 7은 도 6의 Ⅱ-Ⅱ선 단면도이다.FIG. 7 is a cross-sectional view taken along the line II-II of FIG. 6.
도 8은 에미터의 다른 실시예를 도시한 캐소드 전극의 부분 사시도이다.8 is a partial perspective view of a cathode electrode showing another embodiment of the emitter.
도 9는 본 발명의 제2 실시예에 따른 전계 방출 표시장치의 부분 단면도이다.9 is a partial cross-sectional view of a field emission display device according to a second embodiment of the present invention.
상기의 목적을 달성하기 위하여 본 발명은,In order to achieve the above object, the present invention,
제1 기판 상에 스트라이프 패턴으로 형성되는 게이트 전극들과, 게이트 전극들을 덮으면서 제1 기판의 전면에 형성되는 절연막과, 절연막 상에 게이트 전극과 직교하는 스트라이프 패턴으로 형성되는 캐소드 전극들과, 캐소드 전극에 연결 설치되는 에미터와, 캐소드 전극 사이에서 캐소드 전극과 임의의 간격을 두고 형성되는 대향 전극을 포함하며, 게이트 전극과 캐소드 전극이 교차하는 각 화소마다 에미터가 캐소드 전극 내부에 복수개로 구비되고, 대향 전극이 캐소드 전극과 임의의 간격을 가지며 캐소드 전극 내부를 향해 연장된 복수개의 전계 인가부를 구비하여각각의 전계 인가부가 하나 이상의 에미터와 대향 배치되는 전계 방출 표시장치를 제공한다.Gate electrodes formed in a stripe pattern on the first substrate, an insulating film formed on the entire surface of the first substrate while covering the gate electrodes, cathode electrodes formed in a stripe pattern orthogonal to the gate electrode on the insulating film, and a cathode An emitter connected to the electrode and a counter electrode formed at a predetermined interval between the cathode and the cathode; and a plurality of emitters are provided in the cathode for each pixel where the gate electrode and the cathode cross each other. The counter electrode includes a plurality of field applying parts extending at a predetermined distance from the cathode electrode and extending toward the inside of the cathode, thereby providing a field emission display device in which each field applying part is disposed facing one or more emitters.
상기 에미터와 전계 인가부는 캐소드 전극의 길이 방향과 수직한 방향을 따라 형성되며, 이 경우 캐소드 전극은 대향 전극과 마주하는 일측 가장자리에 캐소드 전극의 길이 방향과 수직한 방향으로 복수개의 절개부를 구비하고, 각 절개부의 장변측에 에미터들이 연결 설치된다.The emitter and the field applying unit are formed along a direction perpendicular to the longitudinal direction of the cathode electrode, in which case the cathode electrode has a plurality of cutouts in a direction perpendicular to the longitudinal direction of the cathode electrode on one side edge facing the opposite electrode; The emitters are connected to the long side of each incision.
그리고 대향 전극은 절연막에 형성된 비아 홀을 통해 게이트 전극과 연결되는 통전부를 구비하며, 전계 인가부는 캐소드 전극을 향하는 통전부의 일측 가장자리에서 절개부를 향해 연장 형성된다.In addition, the counter electrode includes a conductive part connected to the gate electrode through a via hole formed in the insulating layer, and the electric field applying part extends from the one side edge of the conductive part facing the cathode to the cutout part.
이 때, 에미터들은 각 절개부의 장변측에 인접한 캐소드 전극 위에 형성되거나, 각 절개부의 장변측을 따라 절개부 내에 형성되어 에미터의 측면이 캐소드 전극의 측면과 접촉하도록 한다.At this time, the emitters are formed on the cathode electrode adjacent to the long side of each cutout, or are formed in the cutout along the long side of each cutout so that the side of the emitter is in contact with the side of the cathode electrode.
다른 한편으로, 상기 에미터와 전계 인가부는 캐소드 전극의 길이 방향과 평행하게 형성되며, 이 경우 캐소드 전극은 대향 전극과 마주하는 일측 가장자리에 캐소드 전극의 길이 방향과 수직한 방향으로 제1 절개부를 형성하고, 제1 절개부로부터 캐소드 전극의 길이 방향과 평행한 복수개의 제2 절개부를 형성하며, 제2 절개부의 어느 한 장변측에 에미터들이 연결 설치된다.On the other hand, the emitter and the electric field applying portion is formed parallel to the longitudinal direction of the cathode electrode, in which case the cathode electrode is formed on the one edge facing the opposite electrode in the direction perpendicular to the longitudinal direction of the cathode electrode In addition, a plurality of second cutouts parallel to the longitudinal direction of the cathode electrode are formed from the first cutout, and emitters are connected to one long side of the second cutout.
그리고 대향 전극은 절연막에 형성된 비아 홀을 통해 게이트 전극과 연결되는 통전부와, 캐소드 전극을 향하는 통전부의 일측 가장자리에서 제1 절개부를 향해 연장된 연결부를 구비하며, 전계 인가부가 제2 절개부를 향하는 연결부의 일측가장자리에서 제2 절개부를 향해 연장 형성된다.The counter electrode includes a current-carrying part connected to the gate electrode through a via hole formed in the insulating film, and a connection part extending from the one side edge of the current-carrying part facing the cathode to the first incision, and the field application part facing the second incision. It is formed extending from one side edge of the connection toward the second incision.
상기 에미터는 카본 나노튜브, 그라파이트, 다이아몬드, 다이아몬드상 카본, C60(fulleren) 중 어느 하나 또는 이들의 조합으로 이루어지며, 바람직하게 0.01∼1010Ωcm의 비저항 값을 갖는다.The emitter is made of any one or a combination of carbon nanotubes, graphite, diamond, diamond-like carbon, C 60 (fulleren), preferably has a resistivity value of 0.01 to 10 10 Ωcm.
이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 제1 실시예에 따른 전계 방출 표시장치의 부분 단면도이고, 도 2는 도 1에 도시한 후면 기판의 부분 평면도이다.1 is a partial cross-sectional view of a field emission display device according to a first exemplary embodiment of the present invention, and FIG. 2 is a partial plan view of the back substrate shown in FIG. 1.
도시한 바와 같이, 전계 방출 표시장치는 내부 공간부를 갖도록 임의의 간격을 두고 대향 배치되는 제1 기판(이하, 편의상 '후면 기판'이라 한다)과 제2 기판(이하, 편의상 '전면 기판'이라 한다)을 포함하며, 후면 기판(2)에는 전계 형성으로 전자를 방출하는 구성이, 그리고 전면 기판(4)에는 전자에 의해 소정의 이미지를 구현하는 구성이 제공된다.As illustrated, the field emission display device is referred to as a first substrate (hereinafter referred to as a "back substrate" for convenience) and a second substrate (hereinafter referred to as a "front substrate" for convenience) disposed at an arbitrary interval to have an internal space portion. ), The back substrate 2 is provided with a configuration for emitting electrons in the formation of an electric field, and the front substrate 4 is provided with a configuration for implementing a predetermined image by the electrons.
보다 구체적으로, 후면 기판(2) 위에는 투명한 게이트 전극들(6)이 후면 기판(2)의 일방향(도면의 X 방향)을 따라 스트라이프 패턴으로 형성되고, 게이트 전극들(6)을 덮으면서 후면 기판(2)의 전면에 투명한 절연막(8)이 위치한다. 그리고 절연막(8) 위에는 불투명한 캐소드 전극들(10)이 게이트 전극(6)과 직교하는 방향(도면의 Y 방향)을 따라 스트라이프 패턴으로 형성된다.More specifically, the transparent gate electrodes 6 are formed on the rear substrate 2 in a stripe pattern along one direction (the X direction of the drawing) of the rear substrate 2, and cover the gate electrodes 6 to cover the rear substrate. The transparent insulating film 8 is located in front of (2). On the insulating film 8, opaque cathode electrodes 10 are formed in a stripe pattern along a direction orthogonal to the gate electrode 6 (Y direction in the drawing).
본 실시예에서 전계 방출 표시장치의 화소 영역을 게이트 전극(6)과 캐소드전극(10)의 교차 영역으로 정의할 때, 각 화소마다 캐소드 전극(10)과 연결되는 복수개의 에미터(12)가 캐소드 전극(10) 내부에 형성되며, 캐소드 전극(10)과 임의의 간격을 두고 게이트 전극(6)의 전계를 절연막 상부로 끌어올리는 하나의 대향 전극(14)이 위치한다.In the present exemplary embodiment, when the pixel area of the field emission display device is defined as an intersection area between the gate electrode 6 and the cathode electrode 10, a plurality of emitters 12 connected to the cathode electrode 10 are formed for each pixel. One counter electrode 14 is formed inside the cathode electrode 10 and lifts an electric field of the gate electrode 6 to the upper portion of the insulating layer at a predetermined distance from the cathode electrode 10.
이 때, 대향 전극(14)은 캐소드 전극(10) 내부를 향해 연장된 복수개의 전계 인가부(14A)를 구비하여 전계 인가부(14A)가 하나 이상의 에미터(12)와 대향하도록 한다.At this time, the counter electrode 14 includes a plurality of electric field applying parts 14A extending toward the inside of the cathode electrode 10 so that the electric field applying parts 14A face one or more emitters 12.
본 발명에서 상기 에미터(12)는 카본계 물질, 일례로 카본 나노튜브, 그라파이트, 다이아몬드, 다이아몬드상 카본, C60(fulleren) 또는 이들의 조합 물질로 이루어지며, 본 실시예에서는 카본 나노튜브를 적용하고 있다. 그리고 상기 에미터(12)는 임의의 자체 저항, 바람직하게 0.01∼1010Ωcm의 비저항 값을 갖는다.In the present invention, the emitter 12 is made of a carbon-based material, for example, carbon nanotubes, graphite, diamond, diamond-like carbon, C 60 (fulleren) or a combination thereof, and in this embodiment carbon nanotubes It is applied. And the emitter 12 has an arbitrary resistivity, preferably a resistivity value of 0.01-10 10 Ωcm.
보다 구체적으로, 상기 캐소드 전극(10)은 대향 전극(14)과 마주하는 일측 가장자리에 캐소드 전극(10)의 길이 방향과 수직한 방향으로 장변을 갖는 장방형의 절개부(16)를 하나 이상, 바람직하게 2개로 형성하고, 각 절개부(16)의 장변측과 인접한 캐소드 전극(10) 상에 에미터(12)를 배치하여 각 화소별로 4개의 에미터(12)를 배치한다.More specifically, the cathode electrode 10 has at least one rectangular cutout 16 having a long side in a direction perpendicular to the longitudinal direction of the cathode electrode 10 at one edge facing the counter electrode 14, preferably. Two emitters are formed, and the emitters 12 are disposed on the cathode electrode 10 adjacent to the long side of each cutout 16 to arrange four emitters 12 for each pixel.
그리고 대향 전극(14)은 절연막(8)에 형성된 비아 홀(8a)을 통해 게이트 전극(6)과 연결되는 통전부(14B)와, 캐소드 전극(10)을 향하는 통전부(14B)의 일측 가장자리에서 절개부(16)를 향해 연장된 한쌍의 전계 인가부(14A)로 이루어진다.이로서 전계 인가부(14A)는 각 절개부(16)의 장변측에 마련된 2개의 에미터(12)와 대향하며, 각각의 전계 인가부(14A)는 캐소드 전극(10) 및 에미터(12)와 통전되지 않도록 이들 부재들과 3㎛ 이상의 간격을 유지한다.The counter electrode 14 has a conducting portion 14B connected to the gate electrode 6 through a via hole 8a formed in the insulating film 8, and one side edge of the conducting portion 14B facing the cathode electrode 10. It consists of a pair of electric field applying portion 14A extending toward the cutout portion 16. Thus, the electric field applying portion 14A faces two emitters 12 provided on the long side of each cutout portion 16. Each of the electric field applying portions 14A maintains a spacing of 3 m or more with these members so as not to be energized with the cathode electrode 10 and the emitter 12.
이 때, 에미터(12)는 도 3에 도시한 바와 같이 각 절개부(16)의 장변측에 인접한 캐소드 전극(10) 상에 형성될 수 있으며, 다른 실시예로서 도 4에 도시한 바와 같이 각 절개부(16)의 장변측을 따라 절개부(16) 내에 형성되어 에미터(12)의 측면이 캐소드 전극(10)의 측면과 접촉하도록 할 수 있다.In this case, the emitter 12 may be formed on the cathode electrode 10 adjacent to the long side of each cutout 16 as shown in FIG. 3, and as another example, as shown in FIG. 4. It may be formed in the cutout 16 along the long side of each cutout 16 so that the side of the emitter 12 is in contact with the side of the cathode electrode 10.
한편, 후면 기판(2)에 대향하는 전면 기판(4)의 일면에는 투명한 애노드 전극(18)과 더불어 게이트 전극 방향(도면의 X 방향)을 따라 R, G, B 형광막들(20)이 임의의 간격을 두고 위치하며, 각각의 R, G, B 형광막(20) 사이로 콘트라스트 향상을 위한 블랙 매트릭스막(22, 도 5 참고)이 위치한다.Meanwhile, R, G, and B fluorescent films 20 may be disposed on one surface of the front substrate 4 opposite to the rear substrate 2 along the gate electrode direction (X direction in the drawing) along with the transparent anode electrode 18. The black matrix film 22 (refer to FIG. 5) is disposed between the R, G, and B fluorescent films 20 to improve contrast.
더욱이 형광막(20)과 블랙 매트릭스막(22) 위에는 알루미늄 등으로 이루어진 금속 박막층(24)이 위치할 수 있다. 이 금속 박막층(24)은 전계 방출 표시장치의 내전압 특성과 휘도 향상에 도움을 주는 역할을 한다.Furthermore, the metal thin film layer 24 made of aluminum or the like may be positioned on the fluorescent film 20 and the black matrix film 22. The metal thin film layer 24 serves to improve the breakdown voltage characteristics and luminance of the field emission display device.
이와 같이 구성되는 전면 기판(4)과 후면 기판(2)은 캐소드 전극(10)과 형광막(20)이 직교하도록 마주한 상태에서 임의의 간격을 두고 실링 물질에 의해 접합되며, 그 사이에 형성되는 내부 공간을 배기시켜 진공 상태로 유지함으로써 전계 방출 표시장치를 구성하게 된다.The front substrate 4 and the rear substrate 2 configured as described above are bonded by a sealing material at arbitrary intervals while the cathode electrode 10 and the fluorescent film 20 face each other at right angles, and are formed therebetween. By exhausting the internal space and maintaining the vacuum, the field emission display device is constructed.
아울러, 전면 기판(4)과 후면 기판(2)이 형성하는 진공 용기 내부에는 다수의 홀(26a)을 갖는 메쉬 형태의 그리드(26)가 배치된다. 이 그리드(26)는 진공 용기 내에서 아킹이 발생하는 경우, 그 피해가 후면 기판(2)으로 향하지 않도록 하며, 에미터(12)에서 방출된 전자들을 집속시키는 역할을 한다.In addition, a mesh grid 26 having a plurality of holes 26a is disposed in the vacuum container formed by the front substrate 4 and the rear substrate 2. The grid 26 serves to focus the electrons emitted from the emitter 12, so that when arcing occurs in the vacuum vessel, the damage is not directed to the rear substrate 2.
이 때, 전면 기판(4)과 그리드(26) 사이의 비화소 영역에 다수의 상부 스페이서(28)가 배치되어 전면 기판(4)과 그리드(26) 사이의 간격을 일정하게 유지시키며, 후면 기판(2)과 그리드(26) 사이의 비화소 영역에 다수의 하부 스페이서(30)가 배치되어 후면 기판(2)과 그리드(26) 사이의 간격을 일정하게 유지시킨다.In this case, a plurality of upper spacers 28 are disposed in the non-pixel region between the front substrate 4 and the grid 26 to maintain a constant distance between the front substrate 4 and the grid 26, and the rear substrate. A plurality of lower spacers 30 are disposed in the non-pixel region between the grid 2 and the grid 26 to keep the gap between the rear substrate 2 and the grid 26 constant.
상기한 전계 방출 표시장치는 도 5에 도시한 바와 같이, 외부로부터 게이트 전극(6), 캐소드 전극(10), 그리드(26) 및 애노드 전극(18)에 소정의 전압을 공급하여 구동하는데, 일례로 게이트 전극(6)에는 수∼수십V의 (+)전압이, 캐소드 전극(10)에는 수∼수십V의 (-)전압이, 그리드(26)에는 수십∼수백V의 (+)전압이, 그리고 애노드 전극(18)에는 수백∼수천V의 (+)전압이 인가된다.As shown in FIG. 5, the field emission display device is driven by supplying a predetermined voltage to the gate electrode 6, the cathode electrode 10, the grid 26, and the anode electrode 18 from the outside. The low gate electrode 6 has a positive voltage of several to several tens of volts, the cathode electrode 10 has a negative voltage of several to several tens of volts, and the grid 26 has a positive voltage of several tens to hundreds of volts. A positive voltage of several hundred to several thousand V is applied to the anode electrode 18.
이로서 게이트 전극(6)과 캐소드 전극(10)의 전압 차에 의해 에미터(12) 주위에 전계가 형성되어 에미터(12)로부터 전자가 방출되는데, 본 실시예에서 에미터(12)는 각 화소별로 4개가 구비되고, 대향 전극(14)의 전계 인가부(14A)가 2개 에미터(12)의 가장자리에 대향 배치되어 있으므로, 전계 인가부(14A)에 의해 4개 에미터(12)의 가장자리에 전계가 집중되어 이로부터 전자가 동시에 방출된다.As a result, an electric field is formed around the emitter 12 due to the voltage difference between the gate electrode 6 and the cathode electrode 10, and electrons are emitted from the emitter 12. Since four are provided for each pixel, and the electric field applying portion 14A of the counter electrode 14 is disposed opposite the edges of the two emitters 12, the four emitters 12 are formed by the electric field applying portion 14A. The electric field is concentrated at the edges of the electrons, thereby simultaneously emitting electrons.
따라서 본 실시예는 전자 방출량을 증가시켜 화면의 휘도를 향상시키고, 전계 방출 표시장치의 구동 전압을 낮추는 효과를 갖는다. 더욱이 본 실시예는 에미터(12)의 전자 방출 특성을 균일화하여 화소간 발광 특성을 균일하게 하고, 각 에미터(12)에 인가되는 전류 부하를 낮추어 에미터(12)의 수명을 연장시키는 효과를갖는다.Therefore, the present embodiment has the effect of increasing the amount of electron emission to improve the brightness of the screen and to lower the driving voltage of the field emission display. Furthermore, the present embodiment has the effect of uniformizing the electron emission characteristics of the emitter 12 to make the inter-pixel emission characteristics uniform, and lowering the current load applied to each emitter 12 to extend the life of the emitter 12. Has
한편, 에미터(12)에서 전자가 방출되는 부분을 에미션 사이트(emission site)라 할 때, 에미션 사이트는 에미터(12)의 가장자리를 따라 존재하며, 각각의 에미션 사이트는 형태상 미소한 차이를 갖게 된다. 이 경우, 에미션 사이트에 같은 전계가 인가되어도 형상 특성에 따라 전자 방출이 불균일하게 된다.On the other hand, when the portion where the electrons are emitted from the emitter 12 is called an emission site, the emission site exists along the edge of the emitter 12, and each emission site is minute in shape. There is a difference. In this case, even if the same electric field is applied to the emission site, electron emission becomes nonuniform depending on the shape characteristics.
그러나 상기 에미터(12)가 전술한 범위의 비저항 값을 가짐에 따라, 에미터(12) 자체가 저항층의 역할을 수행한다고 볼 수 있다. 즉, 캐소드 전극(10)의 끝단에서 에미션 사이트까지 저항으로 연결되어 있다고 가정할 수 있다.However, as the emitter 12 has a specific resistance value in the above-described range, it can be seen that the emitter 12 itself serves as a resistive layer. That is, it can be assumed that the resistance is connected from the end of the cathode electrode 10 to the emission site.
이로서 방출 전류가 많은 에미션 사이트에서는 전압 강하가 발생하여 게이트 전극(6)과 캐소드 전극(10)간 전압 차가 줄어들게 되어 전자 방출량이 감소하고, 방출 전류가 적은 에미션 사이트에서는 전압 강하가 없거나 적게 발생하여 게이트 전극(6)과 캐소드 전극(10)간 전압 차가 유지됨에 따라 상대적으로 두 에미션 사이트간 전자 방출량 차이가 줄어들게 된다. 따라서 한 화소 내에 존재하는 많은 에미션 사이트에서 균일하게 전자를 방출할 수 있게 된다.As a result, a voltage drop occurs at an emission site having a large emission current, thereby reducing the voltage difference between the gate electrode 6 and the cathode electrode 10, thereby reducing the amount of electron emission, and generating a low or no voltage drop at an emission site having a low emission current. Therefore, as the voltage difference between the gate electrode 6 and the cathode electrode 10 is maintained, the difference in electron emission amount between the two emission sites is relatively reduced. Therefore, it is possible to uniformly emit electrons at many emission sites existing in one pixel.
도 6은 본 발명의 제2 실시예에 따른 전계 방출 표시장치 중 후면 기판의 부분 평면도이고, 도 7은 도 6의 Ⅱ-Ⅱ선 단면도이다.6 is a partial plan view of a rear substrate of a field emission display device according to a second exemplary embodiment of the present invention, and FIG. 7 is a cross-sectional view taken along line II-II of FIG. 6.
본 실시예에서, 캐소드 전극(10)은 각 화소별로 캐소드 전극(10)의 길이 방향과 수직한 방향으로 장변을 갖는 장방형의 제1 절개부(32)를 형성하고, 제1 절개부(32)로부터 캐소드 전극(10)의 길이 방향과 평행한 장방형의 제2 절개부(34)를 하나 이상, 바람직하게 2개의 제2 절개부(34)를 연장 형성한다.In the present embodiment, the cathode electrode 10 forms a rectangular first cutout portion 32 having a long side in a direction perpendicular to the longitudinal direction of the cathode electrode 10 for each pixel, and the first cutout portion 32. One or more rectangular cutouts 34, parallel to the longitudinal direction of the cathode electrode 10, are formed to extend at least two second cutouts 34, preferably.
그리고 제2 절개부(34)의 어느 한 장변측과 인접한 캐소드 전극(10) 상에 제1, 2 에미터(12A, 12B)를 배치함과 아울러, 대향 전극(14)의 통전부(14B)와 마주하는 캐소드 전극(10)의 가장자리 위에 제3 에미터(12C)를 배치하여 각 화소별로 3개의 에미터(12A∼12C)를 배치한다. 이 때, 제1∼제3 에미터(12A∼12C)는 바람직하게 0.01Ωcm∼1010Ωcm의 비저항 값을 갖는다.The first and second emitters 12A and 12B are disposed on the cathode electrode 10 adjacent to one of the long sides of the second cutout 34, and the conducting portion 14B of the counter electrode 14 is disposed. The third emitter 12C is disposed on the edge of the cathode electrode 10 facing the three electrodes, and three emitters 12A to 12C are disposed for each pixel. At this time, the first to third emitters 12A to 12C preferably have specific resistance values of 0.01 Ωcm to 10 10 Ωcm.
또한 대향 전극(14)은 절연막(8)에 형성된 비아 홀(8a)을 통해 게이트 전극(6)과 연결되는 통전부(14B)와, 캐소드 전극(10)을 향하는 통전부(14B)의 일측 가장자리에서 제1 절개부(32)를 향해 연장된 연결부(14C)와, 제2 절개부(34)를 향하는 연결부(14C)의 일측 가장자리에서 각각의 제2 절개부(34)를 향해 연장된 한쌍의 전계 인가부(14A)로 이루어진다.In addition, the opposite electrode 14 includes a current conduction portion 14B connected to the gate electrode 6 through a via hole 8a formed in the insulating film 8, and one side edge of the current conduction portion 14B facing the cathode electrode 10. Of pairs 14C extending toward the first cutout 32 and one edge of the connecting portion 14C facing the second cutout 34 toward each second cutout 34 It consists of 14 A of electric field application parts.
이로서 2개의 전계 인가부(14A)가 캐소드 전극(10) 내부에 마련된 각각의 제1, 2 에미터(12A, 12B)와 대향하고, 대향 전극(14)의 통전부(14B)가 캐소드 전극(10)의 가장자리에 위치하는 제3 에미터(12C)와 대향한다.As a result, two electric field applying portions 14A face each of the first and second emitters 12A and 12B provided inside the cathode electrode 10, and the energizing portion 14B of the opposing electrode 14 is connected to the cathode electrode ( It faces the third emitter 12C located at the edge of 10).
이 때, 제1∼제3 에미터(12A∼12B)는 도 7에 도시한 바와 같이 캐소드 전극(10) 위에 형성될 수 있으며, 다른 실시예로서 도 8에 도시한 바와 같이 캐소드 전극(10)에 마련된 에미터 수용부(36)에 형성되어 각 에미터(12A∼12C)의 측면이 캐소드 전극(10)의 측면과 접촉하도록 할 수 있다. 여기서, 에미터 수용부(36)는 에미터(12A∼12C) 형상에 대응하여 캐소드 전극(10)의 일부가 제거된 부분을 의미한다.In this case, the first to third emitters 12A to 12B may be formed on the cathode electrode 10 as shown in FIG. 7, and as another embodiment, the cathode electrode 10 as shown in FIG. 8. It is formed in the emitter receiving portion 36 provided in the can be such that the side of each emitter 12A to 12C is in contact with the side of the cathode electrode (10). Here, the emitter accommodating part 36 means a portion from which a part of the cathode electrode 10 has been removed corresponding to the shape of the emitters 12A to 12C.
이로서 도 9에 도시한 바와 같이, 게이트 전극(6)과 캐소드 전극(10)의 전압 차에 의해 에미터(12A∼12C) 주위에 전계가 형성되어 에미터(12A∼12C)에서 전자가 방출되는 과정에서, 본 실시예는 각 화소별로 3개의 에미터(12A∼12C)를 구비하고, 대향 전극(14)의 전계 인가부(14A)가 제1, 2 에미터(12A, 12B)의 가장자리에 대향 배치되며, 대향 전극(14)의 통전부(14B)가 제3 에미터(12C)의 가장자리에 대향 배치되어 있으므로, 3개 에미터(12A∼12C)의 가장자리에 전계가 집중되어 이로부터 동시에 전자가 방출된다.As a result, as shown in FIG. 9, an electric field is formed around the emitters 12A to 12C due to the voltage difference between the gate electrode 6 and the cathode electrode 10, and electrons are emitted from the emitters 12A to 12C. In this process, the present embodiment includes three emitters 12A to 12C for each pixel, and the electric field applying portion 14A of the counter electrode 14 is placed at the edges of the first and second emitters 12A and 12B. It is arranged to face each other, and since the energizing portion 14B of the counter electrode 14 is arranged to be opposite to the edge of the third emitter 12C, an electric field is concentrated on the edges of the three emitters 12A to 12C and simultaneously Electrons are emitted.
따라서 본 실시예는 앞선 실시예와 마찬가지로 전자 방출량을 증가시켜 화면의 휘도를 향상시키고, 에미터(12A∼12C)의 전압 강하 효과에 의해 에미터(12A∼12C)의 전자 방출 특성을 균일화하여 화소간 발광 특성을 균일하게 하며, 각 에미터(12A∼12C)에 인가되는 전류 부하를 낮추어 에미터(12A∼12C)의 수명을 연장시키는 효과를 갖는다.Therefore, in this embodiment, as in the previous embodiment, the electron emission amount is increased to improve the brightness of the screen, and the electron emission characteristics of the emitters 12A to 12C are equalized by the voltage drop effect of the emitters 12A to 12C to make the pixel uniform. It has the effect of making the luminous characteristics uniform, and reducing the current load applied to each of the emitters 12A to 12C to extend the life of the emitters 12A to 12C.
이 때, 제1 실시예와 제2 실시예 모두에서 에미터와 전계 인가부의 개수 및 형상은 위에 설명한 것에 한정되지 않고 다양한 변경하여 적용할 수 있다.At this time, in both the first embodiment and the second embodiment, the number and shape of the emitter and the electric field applying unit are not limited to those described above, and various modifications can be applied.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to the range of.
이와 같이 본 발명에 따르면, 각 화소별로 복수개의 에미터와 복수개의 전계인가부를 형성함으로써 전자 방출량을 증가시켜 화면의 휘도를 향상시키고, 구동 전압을 낮추는 효과를 갖는다. 더욱이 본 발명은 에미터의 전자 방출 특성을 균일화하여 각 화소간 발광 특성을 균일하게 하고, 각 에미터에 인가되는 전류 부하를 낮추어 고전류 영역에서 에미터의 수명을 연장시킨다.As described above, according to the present invention, by forming a plurality of emitters and a plurality of electric field applying units for each pixel, the electron emission amount is increased to improve the brightness of the screen and to lower the driving voltage. Furthermore, the present invention equalizes the electron emission characteristics of the emitter to make the light emission characteristics uniform among the pixels, and lowers the current load applied to each emitter to extend the lifetime of the emitter in the high current region.
Claims (17)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030006019A KR100869792B1 (en) | 2003-01-29 | 2003-01-29 | Field emission display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030006019A KR100869792B1 (en) | 2003-01-29 | 2003-01-29 | Field emission display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040069581A true KR20040069581A (en) | 2004-08-06 |
| KR100869792B1 KR100869792B1 (en) | 2008-11-21 |
Family
ID=37358293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030006019A KR100869792B1 (en) | 2003-01-29 | 2003-01-29 | Field emission display device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100869792B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040031756A (en) * | 2004-03-25 | 2004-04-13 | 우형수 | Field emission display device and method for manufacturing the device |
| KR100556745B1 (en) * | 2003-11-04 | 2006-03-10 | 엘지전자 주식회사 | Field emission device |
| US7622857B2 (en) | 2004-10-29 | 2009-11-24 | Samsung Sdi Co., Ltd. | Electron emission display |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2981766B2 (en) * | 1990-09-28 | 1999-11-22 | キヤノン株式会社 | Electron beam generator, image forming apparatus and recording apparatus using the same |
| JPH052984A (en) * | 1991-06-26 | 1993-01-08 | Canon Inc | Surface conductive electron emitting element, electron emission device, and image forming device |
| JP3185064B2 (en) * | 1991-06-27 | 2001-07-09 | キヤノン株式会社 | Method of manufacturing surface conduction electron-emitting device |
| JPH04359830A (en) * | 1991-06-06 | 1992-12-14 | Canon Inc | Electron emitting device and image forming apparatus using device therein |
-
2003
- 2003-01-29 KR KR1020030006019A patent/KR100869792B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100556745B1 (en) * | 2003-11-04 | 2006-03-10 | 엘지전자 주식회사 | Field emission device |
| KR20040031756A (en) * | 2004-03-25 | 2004-04-13 | 우형수 | Field emission display device and method for manufacturing the device |
| US7622857B2 (en) | 2004-10-29 | 2009-11-24 | Samsung Sdi Co., Ltd. | Electron emission display |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100869792B1 (en) | 2008-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7034448B2 (en) | Field emission display | |
| KR100884527B1 (en) | Field emission display device | |
| KR100908712B1 (en) | Field emission display with emitter array structure to improve electron emission characteristics | |
| KR20040055095A (en) | Field emission display device having emitter arangement capable of enhancing electron emission characteristic | |
| KR100869792B1 (en) | Field emission display device | |
| KR20070044584A (en) | Electron emission device and electron emission dispaly device using the same | |
| KR101107133B1 (en) | Electron emission device and electron emission display device using the same | |
| KR100869790B1 (en) | Field emission display device | |
| KR100898286B1 (en) | Field emission display for preventing diode emission | |
| KR100989419B1 (en) | Field emission display device with dummy electrodes | |
| KR20070036925A (en) | Electron emission device and electron emission display device using the same | |
| KR20080034348A (en) | Electron emission device | |
| KR20100010291A (en) | Electron emission device and light emission device therewith | |
| KR20060019852A (en) | Electron emission device | |
| KR20080032532A (en) | Electron emission device and electron emission display using the same | |
| KR20070042649A (en) | Electron emission device and electron emission display device using the same | |
| KR20060019853A (en) | Electron emission device | |
| KR20060037650A (en) | Electron emission device | |
| KR20070014680A (en) | Electron emission device | |
| KR20070046668A (en) | Electron emission device and electron emission display device using the same | |
| KR20080034623A (en) | Electron emission device | |
| KR20070046515A (en) | Electron emission device and electron emission display device using the same | |
| KR20080011539A (en) | Electron emission device and electron emission display device using the same | |
| KR20030080992A (en) | Field emission display device | |
| KR20060019854A (en) | Electron emission device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111024 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |