KR20030080992A - Field emission display device - Google Patents

Field emission display device Download PDF

Info

Publication number
KR20030080992A
KR20030080992A KR1020020078780A KR20020078780A KR20030080992A KR 20030080992 A KR20030080992 A KR 20030080992A KR 1020020078780 A KR1020020078780 A KR 1020020078780A KR 20020078780 A KR20020078780 A KR 20020078780A KR 20030080992 A KR20030080992 A KR 20030080992A
Authority
KR
South Korea
Prior art keywords
electrode
cathode
gate electrode
counter electrode
cathode electrode
Prior art date
Application number
KR1020020078780A
Other languages
Korean (ko)
Other versions
KR100889525B1 (en
Inventor
안상혁
이천규
이병곤
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020020078780A priority Critical patent/KR100889525B1/en
Priority to CN031429955A priority patent/CN100407362C/en
Priority to US10/413,445 priority patent/US7034448B2/en
Priority to JP2003108773A priority patent/JP4274840B2/en
Publication of KR20030080992A publication Critical patent/KR20030080992A/en
Application granted granted Critical
Publication of KR100889525B1 publication Critical patent/KR100889525B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

PURPOSE: A field emission display is provided to achieve improved color purity of screen by preventing a neighboring effect, while obtaining a high contrast. CONSTITUTION: A field emission display comprises a front substrate(2) and a rear substrate(4) opposed each other; a gate electrode(6) formed into a line pattern on the rear substrate; an insulating layer(8) formed on the rear substrate in such a manner that the insulating layer covers the gate electrode; a cathode electrode(10) formed on the insulating layer into a line pattern crossing the gate electrode, and which has a through hole(12) formed in each pixel area crossing the gate electrode; a carbon based plane electron source disposed on the cathode electrode adjacent to one side of the through hole; an anode electrode(16) formed on the front substrate opposed to the rear substrate; and a phosphor film(18) formed at the surface of the anode electrode.

Description

전계 방출 표시장치{FIELD EMISSION DISPLAY DEVICE}Field emission display device {FIELD EMISSION DISPLAY DEVICE}

본 발명은 전계 방출 표시장치에 관한 것으로서, 보다 상세하게는 탄소계 물질로 이루어지는 면 전자원과, 후면 기판 상에서 캐소드 전극과 면 전자원 밑에 배치되는 게이트 전극을 구비한 전계 방출 표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission display device, and more particularly, to a field emission display device having a plane electron source made of a carbon-based material, a cathode on a rear substrate, and a gate electrode disposed under the plane electron source.

냉음극을 전자 방출원으로 사용하여 이미지를 구현하는 전계 방출 표시장치는, 최근들어 저전압(대략, 10∼15V) 조건에서 전자를 방출하는 탄소계 물질을 이용하여 스크린 인쇄와 같은 후막 공정을 통해 면 전자원, 즉 에미터를 형성하는 기술이 연구 개발되고 있다.Field emission displays, which use cold cathodes as electron emission sources to implement images, have recently been fabricated by thick film processes such as screen printing using carbon-based materials that emit electrons at low voltage (approximately, 10 to 15 V). Technology for forming an electron source, that is, an emitter, is being researched and developed.

상기한 전계 방출 표시장치가 캐소드, 애노드 및 게이트 전극을 구비하는 3극관 구조로 이루어질 때, 공지의 전계 방출 표시장치는 후면 기판 상에 캐소드 전극과 절연층 및 게이트 전극을 순차적으로 형성하고, 게이트 전극과 절연층에 홀을 형성하여 캐소드 전극을 노출시키며, 노출된 캐소드 전극 표면으로 에미터를 형성함과 아울러, 전면 기판 상에 애노드 전극과 형광막을 배치한 구조로 이루어진다.When the field emission display device has a triode structure having a cathode, an anode, and a gate electrode, a known field emission display device sequentially forms a cathode electrode, an insulating layer, and a gate electrode on a rear substrate, and forms a gate electrode. A hole is formed in the insulating layer to expose the cathode, and the emitter is formed on the exposed surface of the cathode and the anode and the fluorescent film are disposed on the front substrate.

그러나 전술한 구조에서 후막 공정을 이용하여 면 전자원을 형성하는 것은 기술적으로 매우 어려운 점이 있다. 이는 상기 홀에 의해 노출된 캐소드 전극 표면으로 탄소계 물질을 스크린 인쇄할 때, 탄소계 물질이 캐소드 전극과 게이트 전극에 걸쳐 형성되어 두 전극간 쇼트를 유발하기 때문이다.However, in the above-described structure, it is technically very difficult to form a plane electron source using a thick film process. This is because when screen-printing a carbon-based material to the surface of the cathode electrode exposed by the hole, the carbon-based material is formed across the cathode electrode and the gate electrode to cause a short between the two electrodes.

따라서 본 출원인은 국내 공개특허 공개번호 2001-58675호에서 절연층을 사이로 캐소드 전극과 면 전자원 밑에 게이트 전극을 배열한 전계 방출 표시장치를 제안한 바 있다. 상기 구조에서는 제조 과정 중 캐소드 전극과 게이트 전극이 단락될 우려가 없으며, 캐소드 전극 위에 면 전자원을 용이하게 형성할 수 있는 잇점이 있다.Accordingly, the present applicant has proposed a field emission display device in which a gate electrode is arranged under an insulating layer between a cathode electrode and a surface electron source in Korean Laid-Open Patent Publication No. 2001-58675. In the above structure, there is no possibility that the cathode electrode and the gate electrode are short-circuited during the manufacturing process, and there is an advantage that a surface electron source can be easily formed on the cathode electrode.

그러나 상기 구조에서는 캐소드 전극간 거리가 일정 거리 이상(예를 들어 게이트 전극 피치의 1/3 이상)이 되면, 해당 게이트 전극에 인가된 데이터 전압 뿐만 아니라 이웃한 게이트 전극에 인가된 데이터 전압에 의해 특정 면 전자원 주위의 전계 세기가 달라지는 네이버링 이펙트(neighboring effect) 현상이 발생하게 된다.However, in the above structure, when the distance between the cathode electrodes is more than a certain distance (for example, 1/3 or more of the pitch of the gate electrode), the data voltage applied to the neighboring gate electrode as well as the data voltage applied to the corresponding gate electrode is specified. A neighboring effect phenomenon occurs in which the electric field strength around the surface electron source is changed.

상기 네이버링 이펙트 현상은 한 화소를 구성하는 특정 면 전자원을 기준으로, 이웃 화소의 게이트 전극에 데이터 전압이 인가되면, 상대적으로 그 화소의 전계가 강화되어 방출 전류가 증가하고, 이웃 화소의 게이트 전극에 데이터 전압이 인가되지 않으면, 그 화소의 전계가 약화되어 방출 전류가 감소하는 현상을 의미한다.The navering effect phenomenon is based on a specific surface electron source constituting a pixel, and when a data voltage is applied to a gate electrode of a neighboring pixel, the electric field of the pixel is relatively strengthened to increase the emission current, and the gate of the neighboring pixel is increased. If no data voltage is applied to the electrode, it means that the electric field of the pixel is weakened and the emission current decreases.

따라서 특정 게이트 전극에 데이터 전압을 인가하면, 이 게이트 전극에 대응하는 면 전자원 뿐만 아니라 이웃 화소의 있는 면 전자원에서 추가로 전계 방출을 일으키므로, 해당 형광막 주위의 타색 형광막이 함께 발광하여 색순도를 저하시키고, 스크린에 백색 영상을 표시하는 경우에는 화면이 밝지만, 특정 색을 표시하면 어두운 색이 나타나는 휘도 불균형이 초래된다.Therefore, when a data voltage is applied to a specific gate electrode, not only the surface electron source corresponding to the gate electrode but also the surface electron source of the neighboring pixel further emits an electric field. When the screen is bright when displaying a white image on the screen, displaying a specific color causes unbalance in luminance, in which a dark color appears.

상기한 문제는 캐소드 전극간 거리를 줄여나감에 따라 감소하게 되는데, 실험적으로 게이트 전극의 피치가 320㎛ 일 때, 캐소드 전극간 거리를 대략 20㎛ 정도로 근접시키면 네이버링 이펙트 현상이 사라지는 것을 확인할 수 있었다.The above problem is reduced as the distance between the cathode electrodes is reduced. Experimentally, when the pitch of the gate electrode is 320 μm, the naver effect disappears when the distance between the cathode electrodes is about 20 μm. .

그러나 캐소드 전극간 거리가 너무 가까우면, 게이트 전극에 인가된 데이터 전압이 인접 캐소드 전극에 의해 차단되어 해당 면 전자원의 전계 증가에 영향을 미치지 못하기 때문에, 게이트 전극에 의한 전계 방출 조절이 불가능하여 매트릭스(matrix) 구동이 불가능해지는 문제가 발생하게 된다.However, if the distance between the cathode electrodes is too close, since the data voltage applied to the gate electrode is blocked by the adjacent cathode electrode does not affect the increase of the electric field of the surface electron source, it is impossible to control the field emission by the gate electrode A problem arises in that the matrix driving becomes impossible.

또한 전술한 전계 방출 표시장치는 캐소드 전극의 일측 가장자리에 면 전자원을 형성하고, 게이트 전극으로부터 유도된 전기장이 면 전자원을 감싸 전계 방출을 일으키는데, 통상적으로 캐소드 전극은 전도성을 고려하여 폭이 넓게 적용되므로, 전계 방출을 일으키는 전기장은 면 전자원의 가장자리에만 강한 영향을 미치게 된다.In addition, the above-described field emission display device forms a surface electron source at one edge of the cathode electrode, and an electric field induced from the gate electrode surrounds the surface electron source to generate a field emission. In general, the cathode electrode has a wide width in consideration of conductivity. As such, the electric field causing the field emission has a strong influence only on the edge of the plane electron source.

따라서 상기 구조는 통상의 3극관 구조와 비교하여, 상대적으로 면 전자원 주위에 형성되는 전기장의 세기가 낮고, 전계 방출 영역이 좁게 나타나므로, 전자 방출에 소요되는 구동 전압과 소비 전력이 높아진다. 그리고 전계 방출 영역이 좁기 때문에 전자 방출량이 적으며, 면 전자원의 수명이 낮은 단점이 있다.Therefore, compared with the conventional triode structure, the structure has a relatively low intensity of the electric field formed around the surface electron source and a narrow field emission region, thereby increasing driving voltage and power consumption required for electron emission. In addition, since the field emission region is narrow, the amount of electron emission is small, and the lifetime of the surface electron source is low.

한편, 전계 방출 표시장치에서 화면의 휘도는 전자 방출량과 애노드 전극에 인가되는 전압에 비례하는데, 전계 방출 표시장치의 수명 특성을 고려할 때, 형광체 물질의 한계상 단위 면적당 전자 방출량은 일정 수준 이하로 제한되므로, 애노드 전극에 고전압을 인가할 때, 화면의 휘도 특성이 향상된다.On the other hand, in the field emission display, the brightness of the screen is proportional to the amount of electron emission and the voltage applied to the anode, and considering the lifespan characteristics of the field emission display, the amount of electron emission per unit area is limited to a certain level or less due to the limitation of the phosphor material. Therefore, when the high voltage is applied to the anode electrode, the brightness characteristic of the screen is improved.

그러나 면 전자원과 애노드 전극이 넓은 면적에 거쳐 대향하는 기존 구조에서는, 애노드 전극에 고전압을 인가하면, 캐소드 전극과 애노드 전극 사이의 전계가 증가하여 아킹(arcking)이 발생할 가능성이 높아진다. 그 결과, 아킹에 의해 면 전자원이 손상되거나 열화되어 화면의 발광 균일도가 저하되는 문제가 발생한다.However, in the existing structure in which the surface electron source and the anode electrode face each other over a large area, when a high voltage is applied to the anode electrode, an electric field between the cathode electrode and the anode electrode increases, and the possibility of arcing increases. As a result, a problem arises in that the surface electron source is damaged or deteriorated by arcing, thereby lowering the uniformity of light emission of the screen.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 이웃 화소의 게이트 전극에 인가된 데이터 전압에 의한 각 화소의 전계 변화를 차단하여 네이버링 이펙트 현상을 방지하는 전계 방출 표시장치를 제공하는데 있다.Accordingly, an object of the present invention is to solve the above problems, and an object of the present invention is to provide a field emission display device which prevents a navering effect phenomenon by blocking an electric field change of each pixel due to a data voltage applied to a gate electrode of a neighboring pixel. To provide.

본 발명의 다른 목적은 전계 방출 영역을 확장하여 표시장치의 구동 전압을 낮추고, 면 전자원에 인가되는 전계의 세기를 높여 전자 방출량을 증가시킬 수 있는 전계 방출 표시장치를 제공하는데 있다.Another object of the present invention is to provide a field emission display device capable of increasing the amount of electron emission by extending the field emission area to lower the driving voltage of the display device and increasing the intensity of the electric field applied to the surface electron source.

본 발명의 또 다른 목적은 캐소드 전극과 애노드 전극 사이에 발생하는 아킹의 가능성을 낮추면서 애노드 전극에 고전압을 인가하여 화면의 휘도를 향상시킬수 있는 전계 방출 표시장치를 제공하는데 있다.It is still another object of the present invention to provide a field emission display device capable of improving the brightness of a screen by applying a high voltage to the anode electrode while reducing the possibility of arcing occurring between the cathode electrode and the anode electrode.

도 1과 도 2는 각각 본 발명의 제1 실시예에 따른 전계 방출 표시장치의 부분 분해 사시도 및 부분 단면도.1 and 2 are partially exploded perspective and partial cross-sectional views of a field emission display device according to a first embodiment of the present invention, respectively.

도 3은 본 발명의 제2 실시예에 따른 전계 방출 표시장치 중 후면 기판의 부분 평면도.3 is a partial plan view of a rear substrate of a field emission display device according to a second embodiment of the present invention;

도 4와 도 5는 각각 본 발명의 제3 실시예에 따른 전계 방출 표시장치의 부분 분해 사시도 및 부분 단면도.4 and 5 are partially exploded perspective and partial cross-sectional views of a field emission display device according to a third embodiment of the present invention, respectively.

도 6은 에미터의 다른 구성예를 설명하기 위한 후면 기판의 부분 단면도.6 is a partial cross-sectional view of a rear substrate for explaining another configuration example of the emitter.

도 7과 도 8은 각각 본 발명의 제4 실시예에 따른 전계 방출 표시장치 중 후면 기판의 부분 평면도 및 도 7의 I-I선 단면도.7 and 8 are partial plan views of a rear substrate and a cross-sectional view taken along line I-I of FIG. 7 of the field emission display device according to the fourth embodiment of the present invention, respectively.

도 9와 도 10은 각각 본 발명의 제5 실시예에 따른 전계 방출 표시장치중 후면 기판의 부분 평면도 및 도 9의 Ⅱ-Ⅱ선 단면도.9 and 10 are partial plan views and a cross-sectional view taken along line II-II of FIG. 9 of the field emission display device according to the fifth embodiment of the present invention, respectively.

도 11과 도 12는 각각 본 발명의 제6 실시예에 따른 전계 방출 표시장치 중 후면 기판의 부분 평면도 및 도 11의 Ⅲ-Ⅲ선 단면도.11 and 12 are partial plan views of a rear substrate and a cross-sectional view taken along line III-III of FIG. 11, respectively, of the field emission display device according to the sixth exemplary embodiment.

도 13은 캐소드-게이트 전압 차(Vcg)에 따른 애노드 전류(Ia) 특성을 나타낸 그래프.FIG. 13 is a graph showing the characteristics of the anode current Ia according to the cathode-gate voltage difference Vcg.

도 14는 종래 기술에 의한 전계 방출 표시장치에서 에미터 주변의 등전위선분포를 나타낸 개략도.14 is a schematic diagram showing an equipotential line distribution around an emitter in a field emission display according to the related art.

도 15와 도 16은 각각 본 발명의 제4 실시예 구성과 제5 실시예의 구성에서 에미터 주변의 등전위선 분포를 나타낸 개략도.15 and 16 are schematic diagrams showing an equipotential line distribution around an emitter in the configuration of the fourth and fifth embodiments of the present invention, respectively.

도 17은 종래 기술에 의한 전계 방출 표시장치와 본 발명의 제4 및 제5 실시예에 따른 전계 방출 표시장치 각각에서 에미터에 인가되는 전계 세기를 측정하여 나타낸 그래프.FIG. 17 is a graph illustrating measurement of field strength applied to an emitter in a field emission display device according to the related art and a field emission display device according to fourth and fifth embodiments of the present invention; FIG.

상기의 목적을 달성하기 위하여 본 발명은,In order to achieve the above object, the present invention,

후면 기판의 일면에 라인 패턴으로 형성되는 게이트 전극과, 게이트 전극들을 덮으면서 후면 기판의 전면에 형성되는 절연층과, 절연층 위에 게이트 전극과 수직으로 교차하는 라인 패턴으로 형성되며 게이트 전극과 교차하는 각각의 화소 영역에 관통부를 형성하는 캐소드 전극과, 관통부의 어느 한 변과 인접한 캐소드 전극 상에 위치하는 탄소계 면 전자원과, 후면 기판에 대향하는 전면 기판의 일면에 형성되는 애노드 전극과, 애노드 전극 표면에 위치하는 형광막을 포함하는 전계 방출 표시장치를 제공한다.A gate electrode formed in a line pattern on one surface of the rear substrate, an insulating layer formed on the front surface of the rear substrate while covering the gate electrodes, and a line pattern vertically intersecting with the gate electrode on the insulating layer and crossing the gate electrode. A cathode electrode forming a through portion in each pixel region, a carbon-based electron source located on a cathode electrode adjacent to one side of the through portion, an anode formed on one surface of the front substrate facing the rear substrate, and an anode A field emission display device including a fluorescent film positioned on an electrode surface is provided.

상기 캐소드 전극은 각각의 화소 영역에 캐소드 전극의 길이 방향을 따라 주 관통부와 보조 관통부를 나란히 형성할 수 있으며, 이 경우 면 전자원은 보조 관통부에 대향하는 주 관통부의 어느 한 변에 인접한 캐소드 전극 상에 위치한다.The cathode electrode may form a main through portion and an auxiliary through portion in the pixel area side by side along the longitudinal direction of the cathode electrode. In this case, the surface electron source may have a cathode adjacent to one side of the main through portion facing the auxiliary through portion. It is located on the electrode.

상기 캐소드 전극은 관통부 내부에 카운터 전극을 형성할 수 있으며, 카운터 전극은 절연층의 관통홀을 통해 게이트 전극과 접촉하여 게이트 전극과 전기적으로 연결된다. 이 때, 카운터 전극은 관통부 내에서 캐소드 전극과 일정한 거리를 유지하여 캐소드 전극과의 쇼트를 방지한다.The cathode electrode may form a counter electrode inside the through part, and the counter electrode is electrically connected to the gate electrode by contacting the gate electrode through the through hole of the insulating layer. At this time, the counter electrode is kept at a constant distance from the cathode in the through part to prevent the short with the cathode.

상기 캐소드 전극 사이에 카운터 전극이 위치할 수 있고, 캐소드 전극 사이에 주 카운터 전극이 위치함과 동시에 관통부 내부에 보조 카운터 전극이 위치할 수 있다.A counter electrode may be positioned between the cathode electrodes, and a main counter electrode may be positioned between the cathode electrodes and an auxiliary counter electrode may be positioned inside the through part.

이 경우, 면 전자원은 카운터 전극 또는 주 카운터 전극과 관통부 사이의 캐소드 전극 상에 위치한다. 또한, 캐소드 전극은 게이트 전극의 길이 방향을 따라 관통부의 양측에 단폭부와 장폭부를 구비하고, 단폭부가 카운터 전극 또는 주 카운터 전극에 대향 배치되며, 단폭부 위에 면 전자원이 위치한다.In this case, the surface electron source is located on the counter electrode or on the cathode electrode between the main counter electrode and the through portion. In addition, the cathode electrode has a short width portion and a long width portion on both sides of the penetrating portion in the longitudinal direction of the gate electrode, the short width portion is disposed opposite the counter electrode or the main counter electrode, and the surface electron source is positioned on the short width portion.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1과 도 2는 각각 본 발명의 제1 실시예에 따른 전계 방출 표시장치의 부분 분해 사시도 및 부분 단면도이다.1 and 2 are partially exploded perspective and partial cross-sectional views of a field emission display device according to a first embodiment of the present invention, respectively.

도시한 바와 같이, 전계 방출 표시장치는 내부 공간을 갖도록 임의의 간격을 두고 대향 배치되는 전면 기판(2)과 후면 기판(4)을 포함하며, 후면 기판(4)에는 전계 형성으로 전자를 방출하는 구성이, 그리고 전면 기판(2)에는 전자에 의해 소정의 이미지를 구현하는 구성이 제공된다.As shown, the field emission display device includes a front substrate 2 and a rear substrate 4 which are arranged at random intervals to have an internal space, and the rear substrate 4 emits electrons by forming an electric field. The configuration, and the front substrate 2 is provided with a configuration for implementing a predetermined image by the former.

보다 구체적으로, 상기 후면 기판(4)에는 게이트 전극(6)이 도면의 X축 방향을 따라 라인 패턴으로 형성되고, 게이트 전극(6)들을 덮으면서 후면 기판(4) 전면에 절연층(8)이 형성되며, 절연층(8) 위에 다수의 캐소드 전극(10)이 도면의 Y축 방향을 따라 라인 패턴으로 형성되어 게이트 전극(6)과 수직으로 교차한다.More specifically, the rear substrate 4 has a gate electrode 6 formed in a line pattern along the X-axis direction of the drawing, and covers the gate electrodes 6 and the insulating layer 8 on the front surface of the rear substrate 4. Is formed, and a plurality of cathode electrodes 10 are formed on the insulating layer 8 in a line pattern along the Y-axis direction of the drawing to vertically cross the gate electrode 6.

그리고 캐소드 전극(10)에는 게이트 전극(6)과의 교차 지점, 즉 각각의 화소 영역에 관통부(12)가 형성되어 절연층(8)을 노출시키며, 관통부(12)의 어느 한 변과 인접한 캐소드 전극(10) 상에 탄소계 물질로 이루어지는 면 전자원, 즉 에미터(14)가 위치한다.In the cathode electrode 10, a through portion 12 is formed at an intersection point of the gate electrode 6, that is, each pixel region to expose the insulating layer 8. A surface electron source, that is, an emitter 14, made of a carbonaceous material is positioned on the adjacent cathode electrode 10.

상기 관통부(12)는 도시한 장방형 이외에 다른 모양으로도 형성이 가능하며, 상기 에미터(14)는 관통부(12)의 네 변 가운데 특히 게이트 전극(6)과 평행한 어느 한 변에 인접한 캐소드 전극(10) 상에 게이트 전극(6)과 평행한 라인 패턴으로 형성되는 것이 바람직하다.The penetrating portion 12 may be formed in other shapes in addition to the illustrated rectangle, and the emitter 14 may be adjacent to any one of four sides of the penetrating portion 12 in particular parallel to the gate electrode 6. It is preferable to form the line pattern parallel to the gate electrode 6 on the cathode electrode 10.

여기서, 상기 에미터(14)는 카본 나노튜브(carbon nanotube), 흑연, 다이아몬드상 카본(DLC; Diamond Liked Carbon), C60(훌러렌) 등을 포함하는 탄소계 물질로 이루어지며, 이 탄소계 물질을 페이스트 형태로 제작한 다음, 이를 캐소드 전극(10) 위에 스크린 인쇄하여 에미터(14)를 형성할 수 있다.Here, the emitter 14 is made of a carbon-based material including carbon nanotubes, graphite, diamond like carbon (DLC), C 60 (fullerene), and the like. The material may be prepared in paste form, and then screen printed onto the cathode electrode 10 to form the emitter 14.

상기 전면 기판(2)에는 전자 가속에 필요한 고전압(대략, 1∼5kV)이 인가되는 투명한 애노드 전극(16)과, 전자에 의해 여기되어 가시광을 방출하는 형광막(18)이 위치하며, 전면 기판(2)과 후면 기판(4)은 내부를 진공 상태로 유지하면서 다수의 스페이서(20)에 의해 일정한 셀 갭을 유지한다.The front substrate 2 includes a transparent anode electrode 16 to which a high voltage (approximately 1 to 5 kV) required for electron acceleration is applied, and a fluorescent film 18 excited by electrons to emit visible light. 2 and the back substrate 4 maintain a constant cell gap by the plurality of spacers 20 while keeping the interior in a vacuum state.

전술한 구성에 따라, 캐소드 전극(10)과 게이트 전극(6) 사이에 소정의 직류나 교류 전압을 인가하고, 애노드 전극(16)에 고전압을 인가하면, 캐소드 전극(10)과 게이트 전극(6)의 전압 차에 의해 에미터(14) 주변에 전계가 형성되어 에미터(14)로부터 전자가 방출되고, 방출된 전자는 애노드 전압에 의해 해당 형광막(18)에 도달하여 이 형광막(18)을 발광시킨다.According to the above-described configuration, when a predetermined direct current or alternating voltage is applied between the cathode electrode 10 and the gate electrode 6, and a high voltage is applied to the anode electrode 16, the cathode electrode 10 and the gate electrode 6 are applied. An electric field is formed around the emitter 14 due to the difference in voltage, and electrons are emitted from the emitter 14, and the emitted electrons reach the corresponding fluorescent film 18 by the anode voltage. ) To emit light.

이 때, 상기 캐소드 전극(10) 내부에는 캐소드 전극(10)을 구성하는 도전 물질을 배제하여 절연층(8)을 노출시킨 관통부(12)가 위치하므로, 게이트 전극(6)에의해 유도되는 전계가 상기 절연층(8)을 통해 에미터(14) 주위에 보다 넓은 영역에 걸쳐 용이하게 형성된다. 따라서 상기 관통부(12)가 발광 개시 전압과 구동 전압을 낮추며, 전계 방출 영역을 확대시키는 역할을 한다.In this case, since the through part 12 exposing the insulating layer 8 is formed inside the cathode electrode 10 by excluding the conductive material constituting the cathode electrode 10, it is induced by the gate electrode 6. An electric field is easily formed through the insulating layer 8 over a larger area around the emitter 14. Therefore, the through part 12 lowers the emission start voltage and the driving voltage, and serves to enlarge the field emission region.

또한, 상기 에미터(14)가 캐소드 전극(10)의 가장자리가 아닌 캐소드 전극(10) 내부에 위치하므로, 캐소드 전극(10)을 구성하는 도전 물질이 이웃 화소의 캐소드 전극(10) 또는 이웃 화소의 게이트 전극(6)에 인가된 전압에 의한 상기 에미터(14)로의 전계 침투를 차단하는 역할을 한다.In addition, since the emitter 14 is positioned inside the cathode electrode 10 instead of the edge of the cathode electrode 10, the conductive material constituting the cathode electrode 10 is the cathode electrode 10 or the neighboring pixel of the neighboring pixel. It serves to block the penetration of the electric field into the emitter 14 by the voltage applied to the gate electrode (6).

따라서 이웃 화소의 게이트 전극(6)에 인가된 전압에 의해 특정 에미터(14) 주변의 전계 세기가 달라지는 네이버링 이펙트(neighboring effect) 현상이 감소하며, 그 결과 인접 화소의 발광을 억제하여 색순도를 향상시키고, 휘도 불균형을 개선한다.Therefore, the neighboring effect phenomenon in which the electric field intensity around the specific emitter 14 is changed by the voltage applied to the gate electrode 6 of the neighboring pixel is reduced. As a result, the color purity is reduced by suppressing light emission of the adjacent pixel. Improve the brightness imbalance.

본 발명에 의한 전계 방출 표시장치는 제2 실시예로서, 도 3에 도시한 바와 같이, 캐소드 전극(10)의 각 화소 영역에 캐소드 전극(10)의 길이 방향을 따라 주 관통부(22)와 보조 관통부(24)를 형성하고, 보조 관통부(24)에 대향하는 주 관통부(22)의 어느 한 변과 인접한 캐소드 전극(10) 상에 에미터(14)를 형성한 구성을 제공한다.In the second embodiment, the field emission display device according to the present invention has a main through portion 22 along the longitudinal direction of the cathode electrode 10 in each pixel region of the cathode electrode 10, as shown in FIG. Provides a configuration in which the auxiliary through portion 24 is formed, and the emitter 14 is formed on the cathode electrode 10 adjacent to one side of the main through portion 22 opposite the auxiliary through portion 24. .

상기 보조 관통부(24)는 주 관통부(22)와 마찬가지로 캐소드 전극(10)을 구성하는 도전 물질을 배제하여 절연층(8)을 노출시킨 것으로서, 게이트 전극(6)의 전계가 노출된 절연층(8)을 통해 에미터(14) 주변에 보다 넓은 영역에 걸쳐 용이하게 형성되도록 한다. 따라서 본 실시예는 앞선 실시예와 비교하여 발광 개시 전압과 구동 전압을 더욱 낮추는 효과를 갖는다.Like the main through part 22, the auxiliary through part 24 exposes the insulating layer 8 by excluding the conductive material constituting the cathode electrode 10, and insulates the electric field of the gate electrode 6. Layer 8 allows for easier formation over a wider area around emitter 14. Therefore, this embodiment has an effect of further lowering the emission start voltage and the driving voltage as compared with the previous embodiment.

본 실시예에서 보조 관통부(24)는 이웃 화소에 위치하는 주 관통부(22) 사이의 거리(d1)가 해당 화소에 위치하는 에미터(14)와의 거리(d2)보다 크도록 설정되어 화소별 구동을 원활하게 하고, 이웃 화소의 게이트 전극(6)에 인가된 전압에 의한 전계 침투를 차단하도록 한다.In the present exemplary embodiment, the auxiliary through part 24 is set such that the distance d1 between the main through parts 22 located in the neighboring pixels is larger than the distance d2 from the emitter 14 located in the corresponding pixel. The star driving is smoothly performed, and electric field penetration by the voltage applied to the gate electrode 6 of the neighboring pixel is blocked.

도 4와 도 5는 각각 본 발명의 제3 실시예에 따른 전계 방출 표시장치의 부분 분해 사시도 및 부분 단면도로서, 본 실시예는 캐소드 전극(10)의 각 화소 영역에 캐소드 전극(10)의 길이 방향을 따라 주 관통부(22)와 보조 관통부(24)를 형성하고, 보조 관통부(24)에 대향하는 주 관통부(22)의 어느 한 변과 인접한 캐소드 전극(10) 상에 에미터(14)를 형성하며, 게이트 전극(6)과 전기적으로 연결되는 카운터 전극(26)을 주 관통부(22) 내에 형성한다.4 and 5 are partially exploded perspective views and partial cross-sectional views of a field emission display device according to a third exemplary embodiment of the present invention, respectively. In this embodiment, the length of the cathode electrode 10 in each pixel region of the cathode electrode 10 is shown. The emitter is formed on the cathode electrode 10 adjacent to one side of the main through part 22 which is formed in the main through part 22 and the auxiliary through part 24 along the direction, and which is opposite to the auxiliary through part 24. 14 is formed, and a counter electrode 26 electrically connected to the gate electrode 6 is formed in the main through portion 22.

즉, 주 관통부(22) 내에는 주 관통부(22)보다 작은 직경을 가지며 절연층(8)을 관통하여 게이트 전극(6)을 노출시키는 관통홀(8a)이 형성되고, 이 관통홀(8a)에 도전 물질로 이루어진 카운터 전극(26)이 형성되어 게이트 전극(6)과 전기적으로 연결된다. 바람직하게, 상기 카운터 전극(26)은 에미터(14)와의 쇼트 방지를 위해 주 관통부(22)보다 작은 크기로 형성되며, 캐소드 전극(10)과 일정한 거리를 유지한다.That is, in the main through part 22, a through hole 8a having a smaller diameter than the main through part 22 and penetrating the insulating layer 8 to expose the gate electrode 6 is formed. A counter electrode 26 made of a conductive material is formed at 8a and electrically connected to the gate electrode 6. Preferably, the counter electrode 26 is formed to have a smaller size than the main penetrating portion 22 to prevent the short from the emitter 14, and maintain a constant distance from the cathode electrode 10.

따라서 카운터 전극(26)은 게이트 전극(6)에 소정의 구동 전압이 인가되어 에미터(14)와의 사이에 전자 방출을 위한 전계를 형성할 때, 카운터 전극(26) 자신도 에미터(14)를 향해 전자 방출을 위한 전계를 형성하여 전계 방출 표시장치의 구동 전압을 낮추는 역할을 한다.Therefore, when the counter electrode 26 is applied with a predetermined driving voltage to the gate electrode 6 to form an electric field for electron emission between the emitter 14, the counter electrode 26 itself is also the emitter 14. Forming an electric field for electron emission toward the lowering the driving voltage of the field emission display device.

한편, 전술한 실시예에서 전계 형성에 의해 전자를 방출하는 에미터(14)는 캐소드 전극(10)의 윗면 뿐만 아니라 캐소드 전극(10)의 윗면과 측면에 걸쳐 형성될 수 있으며, 도 6에 캐소드 전극(10)의 윗면과 측면에 걸쳐 형성된 에미터(14')를 도시하였다.Meanwhile, in the above-described embodiment, the emitter 14 emitting electrons by forming an electric field may be formed not only on the top surface of the cathode electrode 10 but also on the top surface and the side surface of the cathode electrode 10, and the cathode in FIG. 6. An emitter 14 'formed over the top and sides of the electrode 10 is shown.

도 7은 본 발명의 제4 실시예에 따른 전계 방출 표시장치 중 후면 기판을 나타낸 부분 평면도이고, 도 8은 도 7의 I-I선 단면도로서, 본 실시예는 캐소드 전극(10)의 각 화소 영역에 관통부(12)를 형성하고, 각각의 캐소드 전극(10) 사이로 게이트 전극(6)과 전기적으로 연결되는 카운터 전극(28)을 형성하며, 카운터 전극(28)에 대향하는 캐소드 전극(10)의 일측 가장자리에 에미터(14)를 형성한 구조로 이루어진다. 상기 카운터 전극(28)은 절연층(8)에 형성된 관통홀(8a)을 통해 게이트 전극(6)과 접촉하여 게이트 전극(6)과 동일 전위를 유지한다.FIG. 7 is a partial plan view of a rear substrate of a field emission display device according to a fourth exemplary embodiment of the present invention. FIG. 8 is a cross-sectional view taken along line II of FIG. 7, and the present exemplary embodiment is a cross-sectional view of each pixel region of the cathode electrode 10. A through portion 12 is formed, and a counter electrode 28 electrically connected to the gate electrode 6 is formed between each cathode electrode 10, and the cathode electrode 10 opposite to the counter electrode 28 is formed. It consists of a structure in which the emitter 14 is formed at one edge. The counter electrode 28 is in contact with the gate electrode 6 through the through hole 8a formed in the insulating layer 8 to maintain the same potential as the gate electrode 6.

상기 카운터 전극(28)과 관통부(12)가 에미터(14)의 좌우 양측에 위치함에 따라, 구동 과정에서 게이트 전극(6)의 전계는 카운터 전극(28)을 통해 에미터(14)의 일측에 제공됨과 동시에, 관통부(12)에 의해 노출된 절연층(8)을 통해 에미터(14)의 다른 일측에 함께 제공된다. 따라서 본 실시예는 에미터(14) 주변에 보다 넓은 영역에 걸쳐 전기장을 형성하여 전계 방출 영역을 효과적으로 확장시킨다.As the counter electrode 28 and the penetrating portion 12 are positioned at both the left and right sides of the emitter 14, the electric field of the gate electrode 6 is driven by the counter electrode 28 in the driving process. In addition to being provided on one side, it is provided together on the other side of the emitter 14 via the insulating layer 8 exposed by the penetrating portion 12. The present embodiment thus forms an electric field over a larger area around the emitter 14, effectively extending the field emission area.

이 때, 캐소드 전극(10)은 그 내부에 장방형의 관통부(12)를 형성하며, 관통부(12)의 양측에 게이트 전극(6)의 길이 방향을 따라 장폭부(10A)(도면에서 A의 폭으로 형성)와 단폭부(10B)(도면에서 B의 폭으로 형성)을 구비하고, 단폭부(10A)를 해당 화소의 카운터 전극(28)에 대향 배치하여 그 위에 에미터(14)를 형성하는 것이 바람직하다.At this time, the cathode electrode 10 has a rectangular through portion 12 formed therein, and the long width portion 10A along the longitudinal direction of the gate electrode 6 on both sides of the through portion 12 (A in the drawing). And a short width portion 10B (in the drawing, a width of B), the short width portion 10A is disposed opposite the counter electrode 28 of the pixel, and the emitter 14 is placed thereon. It is preferable to form.

이는 단폭부(10A)의 폭이 작아질수록 게이트 전극(6)의 전계가 관통부(12)를 통해 에미터(14)에 보다 큰 영향을 미쳐 에미터(14)에 인가되는 전계 세기가 높아지기 때문으로, 전자 방출량이 증가하여 화면 휘도가 높아지는 결과를 나타낸다. 한편 캐소드 전극(10)은 관통부(12)에 의해 전도성이 저하되므로, 장폭부(10B)를 단폭부(10A)보다 큰 폭으로 형성하여 전도성을 확보하도록 한다.This is because as the width of the short width portion 10A decreases, the electric field of the gate electrode 6 has a greater influence on the emitter 14 through the penetrating portion 12, so that the electric field strength applied to the emitter 14 becomes higher. This results in an increase in the amount of electron emission resulting in an increase in screen brightness. On the other hand, since the conductivity of the cathode electrode 10 is lowered by the through part 12, the long width portion 10B is formed to have a larger width than the short width portion 10A to ensure conductivity.

도 9는 본 발명의 제5 실시예에 따른 전계 방출 표시장치 중 후면 기판을 나타낸 부분 평면도이고, 도 10은 도 9의 Ⅱ-Ⅱ선 단면도로서, 본 실시예는 캐소드 전극(10)의 각 화소 영역에 관통부(12)를 형성하고, 각각의 캐소드 전극(10) 사이로 게이트 전극(6)과 전기적으로 연결되는 주 카운터 전극(30)을 형성하며, 관통부(12) 내에 게이트 전극(6)과 전기적으로 연결되는 보조 카운터 전극(32)을 형성하고, 주 카운터 전극(30)에 대향하는 캐소드 전극(10)의 일측 가장자리에 에미터(14)를 형성한다.FIG. 9 is a partial plan view of a rear substrate of a field emission display device according to a fifth exemplary embodiment of the present invention, and FIG. 10 is a cross-sectional view taken along the line II-II of FIG. 9, and the present embodiment is a pixel of the cathode electrode 10. A through portion 12 is formed in the region, a main counter electrode 30 electrically connected to the gate electrode 6 is formed between each cathode electrode 10, and the gate electrode 6 is formed in the through portion 12. An auxiliary counter electrode 32 electrically connected to the second counter electrode 32 is formed, and an emitter 14 is formed at one edge of the cathode electrode 10 opposite to the main counter electrode 30.

상기 주 카운터 전극(30)과 보조 카운터 전극(32)은 절연층(8)에 형성된 각각의 관통홀(8a, 8b)을 통해 게이트 전극(6)과 접촉하며, 바람직하게 보조 카운터 전극(32)은 관통부(12)보다 작은 크기로 형성되어 캐소드 전극(10) 및 에미터(14)와 일정한 거리를 유지함으로써 캐소드 전극(10)과의 단락이 일어나지 않도록 한다.The main counter electrode 30 and the auxiliary counter electrode 32 contact the gate electrode 6 through respective through holes 8a and 8b formed in the insulating layer 8, and preferably, the auxiliary counter electrode 32. The silver is formed to a size smaller than the through part 12 so as to maintain a constant distance from the cathode electrode 10 and the emitter 14 so that a short circuit with the cathode electrode 10 does not occur.

상기 주 카운터 전극(30)과 보조 카운터 전극(32)이 에미터(14)의 좌우 양측에 위치함에 따라, 구동 과정에서 게이트 전극(6)의 전계는 주 카운터 전극(30)을 통해 에미터(14)의 일측에 제공됨과 동시에, 보조 카운터 전극(32)을 통해 에미터(14)의 다른 일측에 함께 제공된다. 따라서 본 실시예는 에미터(14) 주변에 보다 넓은 영역에 걸쳐 보다 강한 전기장을 형성하여 전계 방출 영역을 확장시키고, 에미터(14)에 인가되는 전계 세기를 높이는 결과를 나타낸다.As the main counter electrode 30 and the auxiliary counter electrode 32 are positioned at both left and right sides of the emitter 14, the electric field of the gate electrode 6 is driven through the main counter electrode 30 during the driving process. At the same time as one side of the 14, it is provided together with the other side of the emitter 14 through the auxiliary counter electrode (32). Thus, this embodiment forms a stronger electric field around the emitter 14 over a wider area to expand the field emission region and increase the field strength applied to the emitter 14.

한편, 본 발명에 의한 전계 방출 표시장치는 에미터(14)의 전부 또는 일부를 캐소드 전극(10)과 절연층(8) 사이, 즉 캐소드 전극(10) 밑에 형성하여 전면 기판(2)에 형성된 애노드 전극(16)과 에미터(14)의 대향 면적을 줄임으로써 아킹에 의한 에미터(14)의 직접적인 손상을 방지한다. 상기 구성을 전술한 제3 실시예의 구성을 참고하여 설명한다.Meanwhile, in the field emission display device according to the present invention, all or part of the emitter 14 is formed between the cathode electrode 10 and the insulating layer 8, that is, under the cathode electrode 10 and formed on the front substrate 2. Reducing the opposing area of anode electrode 16 and emitter 14 prevents direct damage to emitter 14 by arcing. The above configuration will be described with reference to the above-described configuration of the third embodiment.

도 11은 본 발명의 제6 실시예에 따른 전계 방출 표시장치 중 후면 기판의 부분 평면도이고, 도 12는 도 11의 Ⅲ-Ⅲ선 단면도로서, 본 실시예에서 상기 에미터(34)는 절연층(8) 위 각각의 화소 영역에서 캐소드 전극(10)과 수직한 막대 모양으로 형성되며, 이들 에미터(34)의 전부 또는 일부를 덮으면서 절연층(8) 위에 캐소드 전극(10)이 형성된다. 그리고 캐소드 전극(10)의 각 화소 영역에는 캐소드 전극(10)을 관통하는 주 관통부(22)와 보조 관통부(24)가 위치하며, 바람직하게 에미터(34)의 일부를 주 관통부(22) 내부로 노출시킨다.FIG. 11 is a partial plan view of a rear substrate of a field emission display device according to a sixth embodiment of the present invention, and FIG. 12 is a cross-sectional view taken along line III-III of FIG. 11, wherein the emitter 34 is an insulating layer in this embodiment. (8) In each pixel area, the electrodes are formed in the shape of a rod perpendicular to the cathode electrode 10, and the cathode electrode 10 is formed on the insulating layer 8 while covering all or part of these emitters 34. . In addition, in each pixel area of the cathode electrode 10, a main through part 22 and an auxiliary through part 24 penetrating the cathode electrode 10 are positioned. Preferably, a part of the emitter 34 is disposed in the main through part ( 22) Expose internally.

이와 같이 캐소드 전극(10)이 에미터(34)를 덮는 구조에서는 애노드 전극(16)에 인가된 고전압에 의해 캐소드 전극(10)과 애노드 전극(16) 사이의 전계가 증가하여 아킹 현상이 발생하더라도, 고밀도의 아킹 전류가 캐소드 전극(10)으로 흐르기 때문에, 에미터(34)에 직접적인 영향을 주지 않아 애노드 전극(16)에 보다 높은 전압을 인가할 수 있다.As such, in the structure in which the cathode electrode 10 covers the emitter 34, even if an arcing phenomenon occurs because an electric field between the cathode electrode 10 and the anode electrode 16 increases due to the high voltage applied to the anode electrode 16. Since a high density arcing current flows to the cathode electrode 10, a higher voltage can be applied to the anode electrode 16 without directly affecting the emitter 34.

본 발명자의 실험에 의하면, 캐소드 전극(10)과 애노드 전극(16) 사이의 거리가 1mm일 때, 애노드 전극(16)에 대략 5kV의 고전압을 인가할 수 있으므로, 표시장치 내부의 진공도를 적절한 수준으로 유지하는 경우, 에미터(34)의 열화 없이 고휘도 화면을 구현할 수 있다.According to the experiments of the present inventors, when the distance between the cathode electrode 10 and the anode electrode 16 is 1 mm, a high voltage of approximately 5 kV can be applied to the anode electrode 16, so that the degree of vacuum inside the display device is appropriately maintained. In this case, a high brightness screen can be realized without deterioration of the emitter 34.

전술한 바와 같이 캐소드 전극 내부에 관통부를 형성하고, 관통부의 어느 한 변과 인접한 캐소드 전극 상에 에미터를 배열한 본 발명은, 그 첫번째 효과로 각 화소의 에미터간 전자 방출 특성의 편차를 완화하여 네이버링 이펙트 현상을 방지하며, 그 결과로 화면의 색순도를 높이고, 휘도 불균형을 개선한다.As described above, the present invention in which a through portion is formed inside a cathode electrode and an emitter is arranged on a cathode electrode adjacent to one side of the through portion has a first effect to alleviate the variation in electron emission characteristics between emitters of each pixel. It prevents navering effects, and as a result, increases the color purity of the screen and improves the luminance imbalance.

또한 전술한 구조에 의해 에미터간 전자 방출 특성의 편차를 완화함으로써 게이트 전극에 (+)스캔 펄스를 인가하고, 캐소드 전극에 (+)데이터 펄스를 인가하는 동일 극성 구동이 가능해진다. 본 발명자는 다음의 표 1과 같이 게이트 전극과 캐소드 전극에 인가되는 전압을 조절하여 전자 방출 여부를 실험하였고, 그 결과를 표 1에 나타내었다.In addition, the above-described structure makes it possible to drive the same polarity by applying a positive scan pulse to the gate electrode and a positive data pulse to the cathode by mitigating the variation in electron emission characteristics between emitters. The inventor tested the electron emission by adjusting the voltage applied to the gate electrode and the cathode as shown in Table 1, and the results are shown in Table 1.

보다 구체적으로, 상기 게이트 전극에는 선순차 방식(line-sequential mode)에 따라, 선택된 게이트 전극에 100V를 인가하고, 선택되지 않은 게이트 전극에 0V를 인가하며, 캐소드 전극에는 온(on) 조건에서 0V를 인가하고, 오프(off) 조건에서 50V의 전압을 인가하였다.More specifically, according to the line-sequential mode, 100V is applied to the gate electrode, 0V is applied to the unselected gate electrode, and 0V is applied to the gate electrode in an on condition. Was applied and a voltage of 50 V was applied in the off condition.

실험 결과, 100V가 인가된 게이트 전극과 0V가 인가된 캐소드 전극이 교차하는 지점의 화소에서 선택적으로 전자 방출이 일어나며, 그 이외의 3가지 경우에는 전자 방출이 일어나지 않음을 확인하였다. 전술한 표시장치 구동시 계조 구현은 펄스 폭 변조(pulse width modulation) 방법을 적용할 수 있다.As a result, it was confirmed that electron emission selectively occurs in the pixel at the point where the gate electrode to which 100V is applied and the cathode electrode to which 0V is applied are generated, and electron emission does not occur in three other cases. The gray scale implementation when the display device is driven may apply a pulse width modulation method.

캐소드 전극Cathode electrode OVOV 50V50 V 게이트 전극Gate electrode 100V100 V 화소 ONPixel ON 화소 OFFPixel OFF 0V0 V 화소 OFFPixel OFF 화소 OFFPixel OFF

도 13은 캐소드-게이트 전압 차(Vcg)에 따른 애노드 전류(Ia) 특성을 나타낸 그래프로서, Vt가 전자 방출이 시작되는 문턱 전압을, Von이 화소 표시에 요구되는 전류 레벨을 만족하는 화소 표시 전압을 의미한다. 그리고 상기 그래프에서 점선이 화소별 전류-전압(I-V) 곡선을, 실선이 실제 구동에 반영하게 되는 I-V 곡선을 나타낸다.FIG. 13 is a graph showing the characteristics of the anode current Ia according to the cathode-gate voltage difference Vcg, where Vt is the threshold voltage at which electron emission starts and pixel display voltage at which Von satisfies the current level required for pixel display. Means. In the graph, the dotted line represents the current-voltage (I-V) curve for each pixel, and the I-V curve in which the solid line reflects the actual driving.

통상의 전계 방출 표시장치에서, 캐소드 전극에 형성되는 전계는 이웃한 캐소드 전극과의 거리 및 전극의 기하학적인 형상 특성에 민감하여, 대면적 표시장치 제작시 공정 공차 등에 의해 동일한 전압 조건에서 화소간 방출 전류의 차이가 상대적으로 커진다. 따라서 각 화소별 캐소드-게이트 전압(Vcg)에 따른 애노드 전류(Ia)는 도시한 바와 같이 편차를 보이게 된다.In a typical field emission display device, an electric field formed on a cathode electrode is sensitive to a distance from a neighboring cathode electrode and geometrical shape characteristics of the electrode, and thus emits between pixels under the same voltage conditions due to process tolerances in manufacturing a large area display device. The difference in current becomes relatively large. Accordingly, the anode current Ia according to the cathode-gate voltage Vcg for each pixel shows a deviation as shown.

이로서 각 화소의 불균일한 표시 특성을 완화하려면, 문턱 전압(Vt)은 특성이 우수한 화소에 맞추고, 화소 표시 전압(Von)은 특성이 우수하지 못한 화소에 맞추어야 하므로, 단순 매트릭스 구동시 실선의 I-V 곡선을 반영하여 구동 전압 레벨을 설정해야 한다. 이러한 경우, 한 화소의 I-V 곡선에서는 실험적으로 다음의 (1)조건이 되지만, 실제 구동에 적용되는 실선의 I-V 곡선에서는 다음의 (2)조건을 만족하게 된다.As a result, in order to alleviate non-uniform display characteristics of each pixel, the threshold voltage Vt should be matched to pixels having excellent characteristics, and the pixel display voltage Von should be matched to pixels having poor characteristics. The drive voltage level should be set to reflect this. In this case, the I-V curve of one pixel becomes experimentally the following condition (1). However, the following condition (2) is satisfied in the solid I-V curve applied to actual driving.

Von = 2×Vt ------ (1)Von = 2 × Vt ------ (1)

Von > 2×Vt ------ (2)Von> 2 × Vt ------ (2)

상기한 경우, 종래의 전계 방출 표시장치는 다음의 (3)조건 하에서 캐소드 전극에 (-)스캔 펄스를, 게이트 전극에 (+)데이터 펄스를 인가하였다.In the above case, the conventional field emission display device applied a negative scan pulse to the cathode electrode and a positive data pulse to the gate electrode under the following condition (3).

Von = Vscan(스캔 전압) + Vdata(데이터 전압) ------ (3)Von = Vscan (scan voltage) + Vdata (data voltage) ------ (3)

이 때, 캐소드 전극 또는 게이트 전극 중 하나 이상이 오프(off)되는 3가지 경우에는, 화소의 전계 방출이 일어나지 않아야 함에도 불구하고, 전술한 네이버링 이펙트 현상에 의해 1∼2가지 오프(off) 조건에서 전계 방출이 일어나게 되며, 이는 결국 화면의 콘트라스트 저하로 이어진다.In this case, in one or more cases in which at least one of the cathode electrode and the gate electrode is turned off, although the field emission of the pixel should not occur, one or two off conditions are caused by the above-described naming effect phenomenon. Field emission occurs at, which leads to a lower contrast of the screen.

그러나 본 발명에 의한 전계 방출 표시장치는 게이트 전극을 스캔 전극으로 사용하고, 캐소드 전극을 데이터 전극으로 사용하며, 두 전극 모두에 (+)펄스를 인가하는 동일 극성 구동이 가능하므로, 전계 방출 특성이 불균일한 대면적 표시장치에서도 콘트라스트 특성 열화를 방지할 수 있다.However, the field emission display device according to the present invention uses the gate electrode as the scan electrode, the cathode electrode as the data electrode, and can apply the same polarity to apply a positive pulse to both electrodes. Deterioration of the contrast characteristic can be prevented even in a nonuniform large area display device.

즉, 예를 들어 화소 표시 전압(Von)이 120V이고, 문턱 전압(Vt)이 50V인 경우, 게이트 전극에 스캔 전압으로 120V(선택시 120V, 비선택시 0V)를 인가하고, 캐소드 전극에 데이터 전압으로 70V(온 조건에서 0V, 오프 조건에서 70V)를 인가하면, 전술한 표 1의 3가지 오프 조건 모두에서 정확하게 오프 상태를 유지한다.That is, for example, when the pixel display voltage Von is 120V and the threshold voltage Vt is 50V, 120V (120V when selected, 0V when not selected) is applied to the gate electrode and the data is applied to the cathode electrode. When 70 V (0 V in on condition and 70 V in off condition) is applied as the voltage, the OFF state is correctly maintained in all three off conditions in Table 1 described above.

또한, 본 발명은 두번째 효과로 전계 방출 영역을 확장하여 에미터에 인가되는 전계 세기를 높이며, 전자 방출 효과를 향상시킨다. 상기 효과는 특히 에미터를 카운터 전극과 관통부 사이에 배치한 본 발명의 제4 실시예와, 에미터를 주 카운터 전극과 보조 카운터 전극 사이에 배치한 본 발명의 제5 실시예 구성에서 더욱 확연하게 나타난다.In addition, the present invention extends the field emission region to increase the field strength applied to the emitter as a second effect, and improve the electron emission effect. The above effect is particularly evident in the configuration of the fourth embodiment of the present invention in which the emitter is disposed between the counter electrode and the penetrating portion, and the fifth embodiment of the present invention in which the emitter is disposed between the main counter electrode and the auxiliary counter electrode. Appears.

도 14는 본 발명에 대한 비교예로서 관통부와 카운터 전극을 구비하지 않은 종래 기술에 의한 전계 방출 표시장치에서 에미터 주변의 등전위선 분포를 나타낸 개략도이고, 도 15와 도 16은 각각 본 발명의 제4 실시예의 구성과 제5 실시예의 구성에서 에미터 주변의 등전위선 분포를 나타낸 개략도이다. 이 때, 실험에 사용된 구동 조건은 다음의 표 2와 같다.FIG. 14 is a schematic view showing an equipotential line distribution around an emitter in a field emission display according to the related art without a through part and a counter electrode as a comparative example of the present invention, and FIGS. A schematic diagram showing the equipotential line distribution around the emitter in the configuration of the fourth embodiment and the configuration of the fifth embodiment. At this time, the driving conditions used in the experiment are shown in Table 2 below.

캐소드 전극 전압(V)Cathode electrode voltage (V) -100-100 게이트 전극 전압(V)Gate electrode voltage (V) 6060 애노드 전극 전압(V)Anode electrode voltage (V) 600600

먼저, 비교예의 전계 방출 표시장치를 살펴보면, 등전위선이 캐소드 전극(1) 전체를 감싸고 있으며, 캐소드 전극(1)의 폭이 넓기 때문에, 전자 방출을 유도하는 등전위선의 조밀한 부분, 즉 전계 방출 영역(도면에서 원으로 표시함)이 캐소드 전극(1)의 모서리, 즉 에미터 주위에 한정하여 분포하고 있음을 알 수 있다.First, referring to the field emission display of the comparative example, since the equipotential line surrounds the entire cathode electrode 1 and the cathode electrode 1 is wide, the dense portion of the equipotential line that induces electron emission, that is, the field emission region It can be seen that (circled in the drawing) is distributed around the edge of the cathode electrode 1, that is, around the emitter.

반면, 본 발명의 제4 실시예와 제5 실시예의 구성에서는 등전위선이 조밀하게 캐소드 전극(10)을 둘러싸 전계 방출 영역이 확장되며, 에미터(14) 주위로 등전위선이 조밀하게 분포하고 있음을 확인할 수 있다. 또한, 제5 실시예의 구성에서는 보조 카운터 전극(32)이 등전위선을 캐소드 전극(10) 방향으로 밀어내 보다 우수한 전자 방출 효과를 유도한다.On the other hand, in the configuration of the fourth and fifth embodiments of the present invention, the equipotential lines are densely enclosed by the cathode electrode 10, and the field emission region is expanded, and the equipotential lines are densely distributed around the emitter 14. can confirm. Further, in the configuration of the fifth embodiment, the auxiliary counter electrode 32 pushes the equipotential lines toward the cathode electrode 10 to induce a better electron emission effect.

도 17은 종래 기술에 의한 전계 방출 표시장치(비교예)와, 본 발명의 제4 및 제5 실시예에 따른 전계 방출 표시장치 각각에서 에미터에 인가되는 전기장 세기를 측정하여 나타낸 그래프이다. 그래프에서 가로축은 전기장 측정 위치로서, 에미터 끝단을 기준으로 캐소드 전극 내부를 향해 0.2㎛ 간격으로 그 위치에서의 전기장을 측정하였다.FIG. 17 is a graph illustrating measurement of electric field strength applied to an emitter in a field emission display device (comparative example) according to the related art and a field emission display device according to fourth and fifth embodiments of the present invention. In the graph, the horizontal axis is the electric field measurement position, and the electric field at the position was measured at 0.2 μm intervals toward the inside of the cathode electrode based on the emitter tip.

상기 그래프에서, 실시예 1과 실시예 3은 각각 본 발명의 제4 실시예 구성에서 단폭부(도 8에서 인용 부호 10A)의 폭이 50㎛과 20㎛인 경우이며, 실시예 2와 실시예 4는 각각 본 발명의 제5 실시예 구성에서 단폭부(도 10에서 인용 부호 10A)의 폭이 50㎛과 20㎛인 경우를 나타낸다. 이 때, 비교예와 실시예 1∼4 모두 캐소드 전극의 폭은 250㎛이다.In the above graphs, Example 1 and Example 3 are cases in which the width of the short width portion (10A in FIG. 8) is 50 µm and 20 µm in the configuration of the fourth embodiment of the present invention, respectively. 4 shows the case where the width | variety of the short width part (10A in FIG. 10) is 50 micrometers and 20 micrometers in the structure of 5th Example of this invention, respectively. At this time, the width of the cathode electrode was 250 µm in both Comparative Examples and Examples 1-4.

도시한 바와 같이, 실시예 1∼4의 경우가 비교예의 전계 방출 표시장치와 비교하여 측정 영역 전체에서 보다 강한 전기장을 형성하고 있음을 알 수 있다. 그리고 실시예 1∼4를 비교하면, 에미터(14)와 접촉하는 캐소드 전극(10)의 폭, 즉 에미터(14)가 위치하는 소폭부(10A)의 폭이 작을수록 강한 전기장이 형성되고, 소폭부(10A)의 폭이 동일한 경우에는, 관통부(12)에 보조 카운터 전극(32)을 형성한 제5 실시예의 구조가 관통부(12)에 보조 카운터 전극을 형성하지 않은 제4 실시예의 구조보다 강한 전기장을 형성한다.As shown, it can be seen that Examples 1 to 4 form stronger electric fields in the entire measurement area as compared with the field emission display of Comparative Example. Compared with Examples 1 to 4, the smaller the width of the cathode electrode 10 in contact with the emitter 14, that is, the width of the small portion 10A where the emitter 14 is located, the stronger the electric field is formed. When the widths of the narrow portions 10A are the same, the structure of the fifth embodiment in which the auxiliary counter electrode 32 is formed in the penetrating portion 12 is the fourth embodiment in which the auxiliary counter electrode is not formed in the penetrating portion 12. It forms an electric field stronger than the example structure.

다음의 표 3은 전술한 실험에 따른 결과를 수치로 정리한 것으로서, 전계 방출 영역의 길이는 오프 필드(off field) 이상의 전기장을 나타낸 영역의 길이를 구한 것으로, 이는 전계 방출 영역의 넓이와 비례하며, 평균 전기장은 전기장의 합을 전계 방출 영역의 길이로 나눈 값으로, 단위에서의 k는 비례 상수를 의미한다.The following Table 3 summarizes the results of the above experiments, and the length of the field emission region is obtained by calculating the length of the region representing the electric field above the off field, which is proportional to the width of the field emission region. , The average electric field is the sum of the electric fields divided by the length of the field emission region, where k in the unit is the proportional constant.

전계 방출 영역의 길이(㎛)Length of field emission area (μm) 평균 전기장(kㆍV/㎛)Average electric field (kV / µm) 전계 방출 전류(A)Field emission current (A) 비교예Comparative example 1.61.6 11.84311.843 127.17127.17 실시예 1Example 1 2.2 (137.5%)2.2 (137.5%) 12.260 (103.5%)12.260 (103.5%) 184.14 (144.8%)184.14 (144.8%) 실시예 2Example 2 2.4 (150.0%)2.4 (150.0%) 12.857 (108.6%)12.857 (108.6%) 220.35 (173.3%)220.35 (173.3%) 실시예 3Example 3 3.0 (187.5%)3.0 (187.5%) 12.791 (108.0%)12.791 (108.0%) 270.55 (212.7%)270.55 (212.7%) 실시예 4Example 4 3.2 (200.0%)3.2 (200.0%) 12.812 (108.2%)12.812 (108.2%) 289.26 (227.5%)289.26 (227.5%)

(*상기 표에서 괄호 안에 기재한 수치는 비교예의 결과값을 100으로 가정하였을 때, 비교예에 대한 각 실시예 결과값의 비율을 나타낸다.)(* The numerical values in parentheses in the above table indicate the ratios of the results of each example to the comparative example, assuming that the result of the comparative example is 100.)

상기 표와 같이, 실시예 1∼4의 경우가 비교예의 구조와 비교하여 전계 방출 영역이 확장되고, 평균 전기장의 세기와 전계 방출 전류가 높아짐을 확인할 수 있다. 특히, 주 카운터 전극과 보조 카운터 전극을 동시에 형성하고, 에미터가 위치하는 소폭부의 폭을 20㎛으로 설정한 실시예 4의 경우가 비교예의 구조와 비교하여 평균 전기장이 108.2%, 전계 방출 전류가 227.5% 향상된 결과를 나타낸다.As shown in the above table, it can be seen that in the case of Examples 1 to 4, the field emission region is expanded, and the intensity of the average electric field and the field emission current are higher than those of the comparative example. In particular, in Example 4, in which the main counter electrode and the auxiliary counter electrode were formed at the same time and the width of the narrow portion where the emitter is located was set to 20 µm, the average electric field was 108.2% and the field emission current was higher than that of the comparative example. 227.5% improved results.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to the range of.

이와 같이 본 발명에 따르면, 이웃 화소의 게이트 전극에 인가된 전압에 의해 특정 에미터 주변의 전계 세기가 달라지는 네이버링 이펙트 현상을 방지하여 화면의 색순도를 향상시키고, 휘도 불균형을 개선한다. 그리고 게이트 전극과 캐소드 전극에 각각 (+)스캔 펄스와 (+)데이터 펄스를 인가하는 동일 극성 구동이 가능하므로, 대면적 표시장치 제작시 높은 콘트라스트를 구현할 수 있다. 또한 에미터 주변에 보다 넓은 영역에 걸쳐 강한 전기장을 형성할 수 있으므로, 전계 방출 전류가 증가하여 화면의 휘도를 향상시킨다.As described above, according to the present invention, the color purity of the screen is improved and the luminance imbalance is improved by preventing the navering effect phenomenon in which the electric field intensity around the specific emitter is changed by the voltage applied to the gate electrode of the neighboring pixel. In addition, since the same polarity driving that applies (+) scan pulse and (+) data pulse to the gate electrode and the cathode electrode is possible, high contrast can be realized when manufacturing a large area display device. In addition, a strong electric field can be formed around the emitter over a wider area, increasing the field emission current to improve the brightness of the screen.

Claims (22)

임의의 간격을 두고 대향 배치되는 전, 후면 기판과;Front and rear substrates disposed to face each other at random intervals; 상기 전면 기판에 대향하는 후면 기판의 일면에 라인 패턴으로 형성되는 게이트 전극과;A gate electrode formed in a line pattern on one surface of a rear substrate facing the front substrate; 상기 게이트 전극들을 덮으면서 후면 기판의 전면에 형성되는 절연층과;An insulating layer formed on an entire surface of a rear substrate while covering the gate electrodes; 상기 절연층 위에 상기 게이트 전극과 수직으로 교차하는 라인 패턴으로 형성되며, 게이트 전극과 교차하는 각각의 화소 영역에 관통부를 형성하는 캐소드 전극과;A cathode electrode formed in a line pattern perpendicular to the gate electrode on the insulating layer, and forming a through portion in each pixel region crossing the gate electrode; 상기 관통부의 어느 한 변과 인접한 캐소드 전극 상에 위치하는 탄소계 면 전자원과;A carbon-based electron source positioned on a cathode electrode adjacent to one side of the through part; 상기 후면 기판에 대향하는 전면 기판의 일면에 형성되는 애노드 전극; 및An anode formed on one surface of the front substrate facing the rear substrate; And 상기 애노드 전극 표면에 위치하는 형광막을 포함하는 전계 방출 표시장치.And a fluorescent film on the surface of the anode. 제 1항에 있어서,The method of claim 1, 상기 면 전자원이 카본 나노튜브, 흑연, 다이아몬드상 카본 및 C60(훌러렌)을 포함하는 군에서 선택된 적어도 어느 하나의 물질을 포함하는 전계 방출 표시장치.And at least one material selected from the group consisting of carbon nanotubes, graphite, diamond-like carbon, and C 60 (fullerene). 제 1항에 있어서,The method of claim 1, 상기 관통부가 사각형으로 이루어지고, 상기 면 전자원이 관통부의 네 변 가운데 상기 게이트 전극과 평행한 어느 한 변에 있어서 이 변에 인접한 캐소드 전극 상에 위치하는 전계 방출 표시장치.Wherein the through portion is formed in a quadrangle, and the surface electron source is positioned on a cathode electrode adjacent to the side of one of the four sides of the through portion parallel to the gate electrode. 제 1항에 있어서,The method of claim 1, 상기 캐소드 전극이 각각의 화소 영역에 캐소드 전극의 길이 방향을 따라 주 관통부와 보조 관통부를 나란히 형성하는 전계 방출 표시장치.And a cathode and a cathode formed in the pixel area in parallel with each other in the pixel area along the length of the cathode electrode. 제 4항에 있어서,The method of claim 4, wherein 상기 면 전자원이 상기 보조 관통부에 대향하는 주 관통부의 어느 한 변에 인접한 캐소드 전극 상에 위치하는 전계 방출 표시장치.And the surface electron source is positioned on a cathode electrode adjacent to either side of the main through portion facing the auxiliary through portion. 제 4항에 있어서,The method of claim 4, wherein 상기 보조 관통부와 이웃 화소에 위치하는 주 관통부 사이의 거리가 동일 화소에 위치하는 주 관통부와 면 전자원 사이의 거리보다 크게 이루어지는 전계 방출 표시장치.And a distance between the auxiliary through part and the main through part positioned in the neighboring pixel is greater than the distance between the main through part located in the same pixel and the surface electron source. 제 1항에 있어서,The method of claim 1, 상기 캐소드 전극의 관통부 내부에 카운터 전극이 형성되며, 카운터 전극이 절연층의 관통홀을 통해 게이트 전극과 접촉하여 게이트 전극과 전기적으로 연결되는 전계 방출 표시장치.A counter electrode is formed in the through portion of the cathode electrode, and the counter electrode is in contact with the gate electrode through the through hole of the insulating layer and electrically connected to the gate electrode. 제 7항에 있어서,The method of claim 7, wherein 상기 카운터 전극이 관통부 내에서 캐소드 전극과 일정한 거리를 유지하며 위치하는 전계 방출 표시장치.And a counter electrode positioned at a constant distance from the cathode in the through part. 제 1항에 있어서,The method of claim 1, 상기 캐소드 전극이 각각의 화소 영역에서 캐소드 전극의 길이 방향을 따라 주 관통부와 보조 관통부를 나란히 형성하고, 주 관통부 내부에 카운터 전극을 형성하며, 카운터 전극이 절연층의 관통홀을 통해 게이트 전극과 접촉하여 게이트 전극과 전기적으로 연결되는 전계 방출 표시장치.The cathode electrode forms a main through portion and an auxiliary through portion in parallel in the longitudinal direction of the cathode in each pixel area, forms a counter electrode inside the main through portion, and the counter electrode passes through the through hole of the insulating layer. And a field emission display in electrical contact with the gate electrode. 제 9항에 있어서,The method of claim 9, 상기 카운터 전극이 주 관통부 내에서 캐소드 전극과 일정한 거리를 유지하며 위치하는 전계 방출 표시장치.And a counter electrode positioned at a constant distance from the cathode in the main through portion. 제 1항에 있어서,The method of claim 1, 상기 캐소드 전극 사이에 카운터 전극이 위치하며, 카운터 전극이 절연층의 관통홀을 통해 게이트 전극과 접촉하여 게이트 전극과 전기적으로 연결되는 전계 방출 표시장치.And a counter electrode disposed between the cathode electrodes, the counter electrode being in contact with the gate electrode through a through hole of the insulating layer and electrically connected to the gate electrode. 제 11항에 있어서,The method of claim 11, 상기 면 전자원이 상기 카운터 전극과 관통부 사이의 캐소드 전극 상에 위치하는 전계 방출 표시장치.And the surface electron source is on a cathode electrode between the counter electrode and the through part. 제 11항에 있어서,The method of claim 11, 상기 캐소드 전극이 게이트 전극의 길이 방향을 따라 관통부의 양측에 단폭부와 장폭부를 구비하고, 단폭부가 상기 카운터 전극에 대향 배치되며, 단폭부 위에 상기 면 전자원이 위치하는 전계 방출 표시장치.And the cathode electrode has a short width portion and a long width portion on both sides of the through portion along a length direction of the gate electrode, the short width portion is disposed opposite the counter electrode, and the surface electron source is positioned on the short width portion. 제 1항에 있어서,The method of claim 1, 상기 캐소드 전극 사이로 주 카운터 전극이 형성되고, 캐소드 전극의 관통부 내부에 보조 카운터 전극이 형성되며, 주 카운터 전극과 보조 카운터 전극이 각각 절연층의 관통홀을 통해 게이트 전극과 접촉하여 게이트 전극과 전기적으로 연결되는 전계 방출 표시장치.A main counter electrode is formed between the cathode electrodes, an auxiliary counter electrode is formed inside the through portion of the cathode electrode, and the main counter electrode and the auxiliary counter electrode are in contact with the gate electrode through the through hole of the insulating layer, respectively. Field emission indicator connected to the 제 14항에 있어서,The method of claim 14, 상기 면 전자원이 주 카운터 전극과 보조 카운터 전극 사이의 캐소드 전극 상에 위치하는 전계 방출 표시장치.And the surface electron source is on a cathode electrode between the main counter electrode and the auxiliary counter electrode. 제 14항에 있어서,The method of claim 14, 상기 캐소드 전극이 게이트 전극의 길이 방향을 따라 관통부의 양측에 단폭부와 장폭부를 구비하고, 단폭부가 상기 주 카운터 전극에 대향 배치되며, 단폭부 위에 상기 면 전자원이 위치하는 전계 방출 표시장치.And the cathode electrode has a short width portion and a long width portion on both sides of the through portion along a length direction of the gate electrode, the short width portion is disposed opposite the main counter electrode, and the surface electron source is positioned on the short width portion. 제 1항에 있어서,The method of claim 1, 상기 면 전자원이 캐소드 전극의 윗면과 측면에 걸쳐 형성되는 전계 방출 표시장치.And the surface electron source is formed over the top and side surfaces of the cathode electrode. 제 1항에 있어서,The method of claim 1, 상기 면 전자원이 절연층 위에 형성되고, 상기 캐소드 전극이 면 전자원의 전부 또는 일부를 덮으면서 면 전자원 위에 형성되는 전계 방출 표시장치.And the cathode electrode is formed on the insulating layer, and the cathode electrode is formed on the surface electron source while covering all or part of the surface electron source. 임의의 간격을 두고 대향 배치되는 전, 후면 기판과;Front and rear substrates disposed to face each other at random intervals; 상기 전면 기판에 대향하는 후면 기판의 일면에 라인 패턴으로 형성되는 게이트 전극과;A gate electrode formed in a line pattern on one surface of a rear substrate facing the front substrate; 상기 게이트 전극들을 덮으면서 후면 기판의 전면에 형성되는 절연층과;An insulating layer formed on an entire surface of a rear substrate while covering the gate electrodes; 상기 절연층 위에 상기 게이트 전극과 수직으로 교차하는 라인 패턴으로 형성되며, 게이트 전극과 교차하는 각각의 화소 영역에 관통부를 형성하는 캐소드 전극과;A cathode electrode formed in a line pattern perpendicular to the gate electrode on the insulating layer, and forming a through portion in each pixel region crossing the gate electrode; 상기 절연층의 일부가 제거된 관통홀을 통해 상기 게이트 전극과 전기적으로 연결되며, 상기 캐소드 전극 사이에 위치하는 카운터 전극과;A counter electrode electrically connected to the gate electrode through a through hole from which a portion of the insulating layer is removed, and positioned between the cathode electrode; 상기 관통부와 상기 카운터 전극 사이의 캐소드 전극 상에 위치하는 탄소계 면 전자원과;A carbon interface electron source positioned on the cathode electrode between the through portion and the counter electrode; 상기 후면 기판에 대향하는 전면 기판의 일면에 형성되는 애노드 전극; 및An anode formed on one surface of the front substrate facing the rear substrate; And 상기 애노드 전극 표면에 위치하는 형광막을 포함하는 전계 방출 표시장치.And a fluorescent film on the surface of the anode. 제 19항에 있어서,The method of claim 19, 상기 캐소드 전극이 게이트 전극의 길이 방향을 따라 관통부의 양측에 단폭부와 장폭부를 구비하고, 단폭부가 상기 카운터 전극에 대향 배치되며, 단폭부 위에 상기 면 전자원이 위치하는 전계 방출 표시장치.And the cathode electrode has a short width portion and a long width portion on both sides of the through portion along a length direction of the gate electrode, the short width portion is disposed opposite the counter electrode, and the surface electron source is positioned on the short width portion. 제 19항에 있어서,The method of claim 19, 상기 캐소드 전극의 관통부 내에 보조 카운터 전극이 형성되며, 보조 카운터 전극이 절연층의 관통홀을 통해 상기 게이트 전극과 접촉하여 게이트 전극과 전기적으로 연결되는 전계 방출 표시장치.A sub counter electrode is formed in the through portion of the cathode electrode, and the sub counter electrode is in contact with the gate electrode through the through hole of the insulating layer and electrically connected to the gate electrode. 제 1항에 기재된 전계 방출 표시장치의 구동 방법으로서,A driving method of the field emission display device according to claim 1, 상기 게이트 전극들에 순차적으로 포지티브 스캔 펄스를 인가하는 단계와;Sequentially applying positive scan pulses to the gate electrodes; 상기 스캔 전압에 의해 선택된 게이트 전극과 교차하는 캐소드 전극에 포지티브 데이터 펄스를 인가하는 단계를 포함하는 전계 방출 표시장치의 구동 방법.And applying a positive data pulse to a cathode electrode crossing the gate electrode selected by the scan voltage.
KR1020020078780A 2002-04-12 2002-12-11 Field emission display device KR100889525B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020020078780A KR100889525B1 (en) 2002-04-12 2002-12-11 Field emission display device
CN031429955A CN100407362C (en) 2002-04-12 2003-04-12 Field transmission display devices
US10/413,445 US7034448B2 (en) 2002-04-12 2003-04-14 Field emission display
JP2003108773A JP4274840B2 (en) 2002-04-12 2003-04-14 Field emission display

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020020020004 2002-04-12
KR20020020004 2002-04-12
KR1020020078780A KR100889525B1 (en) 2002-04-12 2002-12-11 Field emission display device

Publications (2)

Publication Number Publication Date
KR20030080992A true KR20030080992A (en) 2003-10-17
KR100889525B1 KR100889525B1 (en) 2009-03-24

Family

ID=32378755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020078780A KR100889525B1 (en) 2002-04-12 2002-12-11 Field emission display device

Country Status (1)

Country Link
KR (1) KR100889525B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009984B1 (en) * 2004-01-30 2011-01-21 삼성에스디아이 주식회사 Field Emission Display Device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477739B1 (en) * 1999-12-30 2005-03-18 삼성에스디아이 주식회사 Field emission device and driving method thereof
JP2002042635A (en) * 2000-07-28 2002-02-08 Mitsubishi Electric Corp Triode
KR100506078B1 (en) * 2000-08-03 2005-08-04 삼성에스디아이 주식회사 Metal-insulator-carbon type field emission device using carbon nanotubes and dielectric materials
KR100363219B1 (en) * 2000-09-01 2002-12-05 삼성에스디아이 주식회사 A field emission display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009984B1 (en) * 2004-01-30 2011-01-21 삼성에스디아이 주식회사 Field Emission Display Device

Also Published As

Publication number Publication date
KR100889525B1 (en) 2009-03-24

Similar Documents

Publication Publication Date Title
US7034448B2 (en) Field emission display
KR100884527B1 (en) Field emission display device
JP2005243648A (en) Electron emission element
KR20060104659A (en) Electron emission device
KR20040065436A (en) Field emission display having emitter arrangement structure capable of enhancing electron emission characteristics
KR100889525B1 (en) Field emission display device
KR100869792B1 (en) Field emission display device
KR100889527B1 (en) Light emission device and display device using the light emission device as light source
KR100778517B1 (en) Light emission device and display device
KR101017037B1 (en) Electron emission display device
KR100869790B1 (en) Field emission display device
KR20050078330A (en) Field emission display device
KR20080043536A (en) Light emission device and display device
KR20070045709A (en) Electron emission device and electron emission display device using the same
KR100869791B1 (en) Field emission display device
KR20060037650A (en) Electron emission device
KR100898286B1 (en) Field emission display for preventing diode emission
KR100814822B1 (en) Light emission device, method of manufacturing the same and liquid crsytal display including the light emission device
KR100548256B1 (en) Carbon nanotube field emission device and driving method thereof
KR100869789B1 (en) Field emission display device
KR100814857B1 (en) Light emission device and display device
KR100766927B1 (en) Light emitting device and liquid crystal display with the light emitting device as back light unit
KR100814851B1 (en) Light emission device and liquid crystal display with the light emission device as backlight unit
KR100893684B1 (en) Field emission display device
KR20080082773A (en) Light emission device and manufacturing method of the light emission device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee