KR20040068616A

KR20040068616A - 반복 상관 시스템을 통해 탐색하는 셀을 위한 모바일 단말

Info

Publication number: KR20040068616A
Application number: KR10-2004-7010632A
Authority: KR
Inventors: 얀멩 선
Original assignee: 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 2002-01-07
Filing date: 2002-12-09
Publication date: 2004-07-31
Also published as: EP1466422A1; US20050117632A1; CN1613194A; AU2002353322A1; JP2005514855A; WO2003058838A1

Abstract

시분할-동기 코드 분할 다중 접속(TD-SCDMA) 통신 시스템들에서 코드 신호들에 의해 식별된 셀들을 탐색하는 모바일 단말들(1)은 입력 신호들을 저장된 코드 신호들과 서로 관련시키는 상관 시스템들(4)을 포함한다. 가장 좋은 상관 결과는 상기 셀을 식별하는, 사용되는 상기 코드 신호를 정의한다. 상관 시스템들(4)에게 반복 상관들을 실행하고 반복 상관마다 상관 파라미터들을 개조하는 상관 시스템들을 제어하는 제어기들(3)을 제공함으로써, 상기 계산 복잡도는 상당히 줄어든다. 상기 상관 파라미터는 코드 신호들의 상기 길이에 대응하고, 처음으로 줄어드며 이후 다음 반복마다 증가하고, 및/또는 코드 신호들의 수로는, 다음 반복마다 줄어든다. 상기 제어기들(3)은 상관 파라미터들을 비교 결과들에 의존하여 개조하는 상관 결과들을 비교하는 비교기들(5), 및 다음 상관들을 위해 사용되는 줄어든 수의 코드 신호들을 비교 결과들에 응답하여 선택하는 선택기들(5)을 포함한다.

Description

반복 상관 시스템을 통해 탐색하는 셀을 위한 모바일 단말{Mobile terminal for cell searching via an iterative correlation system}

종래 기술 상호관계 시스템은 출판일 2001.09.13, US 2001/0021199 A1에서 알려져 있다. 모바일 단말이 위치해 있는 셀을 찾기 위해, 상기 모바일 단말내 수신기는 기지국에서 발신하고 이 셀을 식별하는 코드 신호를 포함하는 무선 신호를 수신해야 하고, 상기 무선 신호를 입력 신호로 변환해야 한다. 이후 상기 수신기에 결합되는 상관 시스템은 상기 입력 신호를, 코드 길이(예를 들면, 64 칩스)를 각각 가지고 단자의 메모리내에 이전에 저장된 다수의(예를 들면, 32) 상기 코드 신호들과 관련시켜야 한다. 게다가 또 상기 상관 시스템은, 각각 특정 코드 신호를 병렬로 다루는 상관기들(예를 들면, 32개)을 포함하거나, 대안으로 예를 들면 하나의 상관기는 모든 코드 신호들을 직렬로 다룬다. 상기 최고의 상관 결과는 굴곡/초기 동기 현상을 제공하고, 상기 셀을 식별하는, 사용되는 상기 코드 신호를 정의한다.

상기 알려진 상관 시스템은 특히, 너무 많은 처리 용량을 요구하기 때문에, 불리하다. 상기 코드 신호(예를 들면 64 칩스를 포함하는)는 5 밀리초의 서브프레임당 한 번 보내진다. (그리고 예를 들면 6048 칩들을 포함한다). 이후 다수의(예를 들면 32) 슬라이딩 상관들은 병렬로 실행되어야 하거나, 전체 서브프레임(예를 들면 6048 칩스를 포함하는)을 통한 코드 신호의 상기 길이(예를 들면 64 칩스)의 슬라이딩(칩을 위한 칩)을 포함하는 각각의 슬라이딩 상관으로, 많아봤자 상기 동일한 수의(예를 들면 32) 슬라이딩 상관들은 직렬로 실행되어야 한다. 그러한 계산복잡도는 하나 이상의 계산들을 포함하는 칩 슬라이딩마다 각각의 슬라이딩 상관에 기인하여, 매우 높다.

본 발명은 입력 신호를 코드 길이를 각각 가지는 다수의 코드 신호들과 서로 관련시키는 상관 시스템에 관한 것이다.

본 발명은 또한 코드 신호들에 의해 식별된 셀들을 탐색하는 모바일 단말에 관한 것이고, 상기 모바일 단말은 적어도 하나의 코드 신호를 포함하는 무선 신호를 수신하고 상기 무선 신호를 입력 신호로 변환하는 수신기를 포함하고 상기 입력 신호를 코드 길이를 각각 가지는 다수의 상기 코드 신호들과 서로 관련시키는 상기 수신기에 결합되는 상관 시스템을 포함하며, 본 발명은 또한 입력 신호를 코드 길이를 각각 가지는 다수의 코드 신호들과 서로 관련시키는 방법에 관한 것이고, 입력 신호를 코드 길이를 각각 가지는 다수의 코드 신호들과 서로 관련시키는 프로세서 프로그램 제품에게, 본 발명은 또한 코드 신호들에 의해 식별된 셀들을 탐색하는 방법에 관한 것이며, 상기 방법은 적어도 하나의 코드 신호를 포함하는 무선 신호를 수신하고 상기 무선 신호를 입력 신호로 변환하며 상기 입력 신호를 코드 길이를 각각 가지는 다수의 상기 코드 신호들과 서로 관련시키는 단계들을 포함한다.

그러한 상호관계 시스템 및 모바일 단말은 예를 들면, 시분할-동기 코드 분할 다중 접속(TD-SCDMA) 통신 시스템들에 사용되고, 여기서 예를 들면 32 다른 셀들이 셀-유니크(cell-unique) 코드 신호들에 의해 식별되며, 상기 각 셀은 예를 들면 64 칩스의 길이를 가진다.

도 1은 본 발명에 따른 상관 시스템을 포함하는 본 발명에 따른 모바일 단말을 형성하는 블록도.

도 2는 본 발명에 따른 방법 및 본 발명에 따른 프로세서 프로그램 제품을 설명하는 흐름도.

특히, 처리 용량을 거의 요구하지 않는 서문에 정의된 것처럼 상관 시스템을 제공하는 것이 본 발명의 목적이다.

본 발명에 따른 상기 상관 시스템은 상기 상관 시스템이 반복 상관들을 실행하는 상기 상관 시스템을 제어하고 반복 상관마다 적어도 하나의 상관 파라미터를 개조하는 제어기를 포함한다.

반복 상관들을 도입함으로써, (예를 들면 32인) 상관들 각각은 줄어든 계산 복잡도를 가짐에 기인하여, 부분들로 잘게 나뉘고, 각 부분은 처리 용량을 거의 요구하지 않는 것이다. 상관들의 이전 부분들의 결과들은 상관들의 다음 부분들을 위해 사용될 수 있고 (그에 따라 예를 들면 반복 상관마다 일어나는 작은 부분들로 시작하며), 이들 결과들은 예를 들면, 반복 상관마다 상기 적어도 하나의 상관 파라미터의 개조를 위해 사용된다. 이것은 반복 상관들로 하여금 최적의 방식에서 실행되도록 허용한다.

본 발명은 통찰력 특히, 풀기 어려운, 하나의 큰 문제는 더 풀기 쉬운 많은 더 작은 문제들로 나뉠 수 있다는 점에 기초하고, 기본적인 아이디어 특히, 다수의 매우 정확한 계산들은, 하나 이상의 더 정확한 계산들의 줄어든 수들이 뒤이어 오는, 다수의 서투른 계산들을 포함하는 반복으로 변환될 수 있다는 점에 기초한다.

본 발명은 상기 문제 특히, 상기 정의된 계산 복잡도를 줄이는, 상관 시스템의 제공 문제를 해결한다.

상기 코드 길이(예를 들면 64칩스)보다 작은 제 1 길이(예를 들면 32 칩스)를 각각 가지는 코드 신호들을 사용하는 제 1 상관들로, 및 상기 제 1 길이보다 크고 상기 코드 길이보다 작거나 같은 각각 제 2 길이(예를 들면 48칩스)를 가지는 코드 신호들을 사용하는 다음 상관들로, 청구항 2에 정의된 것처럼 본 발명에 따른 상관 시스템의 제 1 실시예는 제 1 상관 파라미터가 코드 신호들의 길이에 대응한다는 점에서 유리하다. 단지 예를 들면 각각 64 칩 코드 신호의 제 1 32 칩스를 사용하기 시작함으로써, 상기 계산 복잡도는 상당히 떨어지고, 성공의 기회들을 이미 표시하는 이들 결과들에 기인하여, 6048 칩들의 전체 서브프레임을 통한 각각의 64 칩 코드 신호의 단지 상기 제 1 32 칩스 슬라이딩에 각각 기초한 상기 32 상관들의 결과들은 그 다음의 상관들을 위해 사용될 수 있다. 예를 들면 모든 슬라이딩 상관들을 직렬로 실행할 때, 이들 결과들은 우선적인 시퀀스를 정의하기 위해 사용될 수 있다.

제 1 개수(예를 들면 32)의 코드 신호들을 사용하는 제 1 상관들로, 및 상기 제 1 개수의 코드 신호들보다 작은 제 2 개수(예를 들면 12)의 코드 신호들을 사용하는 다음의 상관들로, 청구항 3에 정의된 것처럼 본 발명에 따른 상기 상관 시스템의 제 2 실시예는 제 2 상관 파라미터가 코드 신호들의 수에 대응하는 점에서 유리하다. 상기 32 상관들의 결과들을 사용함으로써, (가장 가망이 있는 그들 12 코드 신호들을 상기 결과들의 의존 속에 선택함으로써) 상기 제 1 개수(예를 들면 32)의 코드 신호들이 상기 제 2 개수(예를 들면 12)의 코드 신호들로 줄어드는 것처럼 그 다음의 상관들에 대해, 6048 칩스의 전체 서브프레임을 통한 각각의 64 칩 코드 신호의 단지 상기 제 1 32 칩스 슬라이딩에 기초한 각각은, 그에 따라 6048 칩스의 전체 서브프레임을 통한 이들 12 코드 신호들 각각의 상기 제 1 48 칩스를 지금 슬라이딩하며, 상기 계산 복잡도는 더 낮은 레벨을 유지한다.

청구항 4에 정의된 것처럼 본 발명에 따른 상기 상관 시스템의 제 3 실시예는, 상기 제어기가 비교 결과들의 의존 속에 상기 적어도 하나의 상관 파라미터를 개조하기 위해 상관 결과들을 비교하는 비교기에 결합되고/결합되거나 그것을 포함한다는 점에서 유리하다. 상기 비교는 비교 결과들의 의존 속에 조정 가능하게 구하여 질 수도 있는 임계값들의 상관 결과들의 비교 뿐만아니라 서로의 상관 결과들의 상기 비교를 포함할 수도 있다.

청구항 5에 정의된 것처럼 본 발명에 따른 상기 상관 시스템의 제 4 실시예는 상기 제어기가 비교 결과들에 응답하여 다음 상관들을 위해 사용되는 줄어든 수의 코드 신호들을 선택하는 선택기에 결합되고/결합되거나 그것을 포함한다라는 점에서 유리하다. 상기 선택기는 줄임의 크기를 선택할 수도 있을 뿐만아니라 다음 상관들을 위해 사용되는 그들 코드 신호들을 둘다 일반적으로 비교 결과들의 의존 속에, 선택할 수도 있다.

본 발명에 따른 모바일 단말, 본 발명에 따른 서로 관련시키는 방법, 본 발명에 따른 프로세서 프로그램 제품 및 본 발명에 따른 코드 신호들에 의해 식별된 셀들을 탐색하는 방법의 실시예들은 본 발명에 따른 상관 시스템의 실시예들에 대응한다.

본 발명의 이들 및 다른 특징들은 이후 설명되는 실시예들을 참조하여 명백할 것이고 해명될 것이다.

도 1은 수신기(2)를 포함하는 모바일 단말(1)을 형성하는 블록도를 도시하고 있고, 상기 수신기(2)의 입/출력은 안테나에 결합되고 제어 입/출력은 제어 접속(7)을 통하여 제어기(3)의 제어 입출력에 결합된다. 수신기(2)의 출력은 상관 시스템(4)의 입력에 결합된다. 상관 시스템(4)의 이 입력은 32 평행 상관기들(10-41)의 입력들에 결합되고, 상기 평행 상관기들(10-41)은 제어 접속(8)을 통하여 제어기(3)의 제어 입/출력에 결합되는 제어 입/출력을 각각 가지고, 비교기/선택기(5)에 자신의 입력으로 결합되는 출력을 각각 가진다. 비교기/선택기(5)의 출력은 접속(6)을 통하여 제어기(3)의 입력에 결합되고, 그것의 제어 입/출력은 제어 접속(9)을 통하여 제어기/선택기(5)의 제어 입/출력으로 더 결합된다. 예를 들면, 제어기(3)는 프로세서/메모리를 포함한다.

입력 신호를 코드 길이를 각각 가지는 다수의 코드 신호들과 서로 관련시키는 종래 기술 상관 시스템들을 포함하는 종래 기술 모바일 단말들은 예를 들면 시분할-동기 코드 분할 다중 접속(TD-SCDMA) 통신 시스템들에 사용되고, 여기서 예를 들면 많아야 32 다른 셀들이 셀-유니크(cell-unique) 코드 신호들에 의해 식별되며, 상기 각 셀은 예를 들면 64 칩스의 길이를 가진다. 상기 모바일 단말이 위치해 있는 셀을 찾기 위해, 상기 모바일 단말내 수신기는 기지국에서 발신하고 이 셀을 식별하는 상기 코드 신호를 포함하는 무선 신호를 수신해야 하고, 상기 무선 신호를 상기 입력 신호로 변환해야 한다. 이후 상기 수신기에 결합되는 상관 시스템은 상기 입력 신호를 코드 길이(예를 들면 64 칩스)를 각각 가지고 이전에 각각 단자의 메모리에 저장된 다수(예를 들면 32)의 상기 코드 신호들과 서로 관련시켜야 한다. 게다가 또 상기 상관 시스템은, 각기 특정 코드 신호를 병렬로 다루는 상관기들(예를 들면 32)을 포함하거나, 대안으로 예를 들면 하나의 상관기는 모든 코드 신호들을 직렬로 다룬다. 가장 좋은 상관 결과는 상기 셀을 식별하는, 사용되는 상기 코드 신호를 정의한다. 이것은 많은 처리 용량을 요구한다. 상기 코드 신호는 (예를 들면 64 칩스를 포함하는) 5밀리초의 서브프레임마다 한번 보내진다. (그리고 예를 들면 6048 칩스를 포함하는). 이후 다수(예를 들면 32)의 슬라이딩 상관들은 병렬로 실행되어야 하거나, 많아야 상기 개수(예를 들면 32)인 슬라이딩 상관들은 직렬로 실행되어야 하고, 각각의 슬라이딩 상관은 (예를 들면 6048 칩스를 포함하는) 전체 서브프레임을 통한 코드 신호의 상기 길이(예를 들면 64 칩스)의 (칩을 향한 칩의) 슬라이딩을 포함한다. 그러한 계산 복잡도는, 하나 이상의 계산들을 포함하는 칩 슬라이딩마다 각각의 슬라이딩 상관에 기인하여, 매우 높다.

본 발명에 따른 상관 시스템(4)은 반복 상관들을 실행하고 반복 상관마다 적어도 하나의 상관 파라미터를 개조하는 상기 상관 시스템(4)을 제어하는 제어기(3)를 포함한다. 반복 상관들을 도입함으로써, 각각의 상관들(예를 들면 32)은 부분들로 나뉘어 지고, 각 부분은 줄어든 계산 복잡도를 가지기 때문에, 처리 용량을 거의 요구하지 않는다. 예를 들면, 반복 상관마다 적어도 하나의 상관 파라미터의 상기 개조에 대해 이들 결과들을 사용함으로써, 상관들의 이전 부분들의 결과들은 상관들의 다음 부분들을 위해 사용될 수 있다. 이것은 반복 상관들이 최적의 방법으로 실행되는 것을 허용한다.

게다가 또, 제어기(3)는 각각의 상관기(10-41)가 이미 상관기의 메모리에 저장된 그의 코드 신호의 제 1 부분을 사용하거나 각각의 상관기(10-41)가 제어 접속(8)을 통해 제어기(3)로부터 제어기(3)에 이미 저장된 그의 코드 신호의 이 제 1 부분을 수신하는 것과 같은 방법으로 상관들(10-41)을 제어한다. 예를 들면, 각 코드 신호의 제 1 부분은 상기 최초 코드 신호의 코드 길이(예를 들면 64 칩스)보다 더 작은 제 1 길이(예를 들면 32 칩스)를 가진다(그리고 예를 들면 상기 64 칩스의 제 1 32 칩스를 포함한다). 단지 예를 들면, 각 64 칩 코드 신호의 상기 제 1 32 칩스를 사용하기 시작함으로써, 상기 계산 복잡도는 상당히 감소하고, 6048 칩스의 전체 서브프레임을 통한 단지 64 칩 코드 신호 각각의 상기 제 1 32 칩스의 슬라이딩에 각각 기초한 32 상관들의 결과들은, 아래와 같이 이미 성공의 기회들을 가리키는 이들 결과들 때문에, 그 다음의 상관들을 위해 사용될 수 있다.

이들 결과들은 상기 상관기의 10 내지 41의 각각에 대해 비교기/선택기(5)로 공급되고 예를 들면 상기 상관기의 10 내지 41의 각각에 대해 일련의 디지털 신호들을 포함한다. 이들 디지털 신호들의 시퀀스들의 수신에 응답하여, 비교기/선택기(5)는 각 시퀀스를 (예를 들면 에너지나 전력 등을 계산함으로써) 하나의 디지털 숫자로 변환하고 이들 디지털 숫자들을 서로 및/또는 제 1 임계값들과 비교하거나, (예를 들면 더하거나 뺀 값들 등과 같이) 가능한 계산들을 한 후, 비교기/선택기(5)는 상기 시퀀스들의 상기 대응하는 디지털 신호들을 서로 및/또는 제 2 임계값들과 비교한다. 이후 비교 결과들에 응답하여, 비교기/선택기(5)는 모든 상관기들로부터 가장 가능성 있는 결과들(가장 좋은 상관들)을 도출한 그들 상관기들을 (또는 그들 코드 신호들을) 선택한다. 다시 말하면, 비교기/선택기(5)는 제 1 개수(예를 들면 32)의 상관기들(코드 신호들)로부터 제 2 개수(예를 들면 12)의 상관기들(코드 신호들)을 선택하고, 접속(6)을 통해 제어기(3)를 알린다.

이 선택에 응답하여, 제어기(3)는 제어 접속(8)을 통해 비교기/선택기(5)에 의해 선택된 그들(예를 들면 12) 상관기들을 활성화하고, 다른 나머지 상관기들(예를 들면 20)을 비활성화시킨다. 제어기(3)는 상기 선택된 상관기들을, 각각 선택된 상관기는 상관기의 메모리에 이미 저장된 그의 코드 신호의 제 2 부분을 지금 사용하거나 각각 선택된 상관기는 제어 접속(8)을 통해 제어기(3)로부터 제어기(3)에 이미 저장된 그의 코드 신호의 이 제 2 부분을 수신하는 것과 같은 방법으로, 더 제어한다. 예를 들면 각각 선택된 코드 신호의 제 2 부분은 상기 최초 코드 신호의 상기 코드 길이(예를 들면 64 칩스)보다 더 작은 제 2 길이(예를 들면 48 칩스)를 가진다(그리고 예를 들면 상기 64 칩스의 제 1 48 칩스를 포함한다). 지금 예를 들면 각각 선택된 64 칩 코드 신호의 상기 제 1 48 칩스를 사용함으로써, 32 상관기들(또는 코드 신호들) 중 12가 단지 없다면, 예를 들면 선택된 12 코드 신호들 각각의 이들 제 1 48 칩스는 예를 들면 예컨대 6048 칩스의 전체 서브프레임을 통해 슬라이드되고, 계산 복잡도는 그의 더 낮은 수준을 유지한다.

상기 응답하여 선택된 12 상관기들은 상기 12 상관기의 각각에 대해 비교기/선택기(5)로 공급되는 결과들을 생성하고 예를 들면 상기 12 상관기의 각각에 대해 일련의 디지털 신호들을 포함한다. 디지털 신호들의 이들 시퀀스들의 수신에 응답하여, 비교기/선택기(5)는 다시 그의 비교들을 행하고, 그에 따라 상기 제 1 및 제 2 임계값들과 같거나 갱신된 버젼들인 제 3 및 제 4 임계값들을 지금 사용하며, 응답 속에 상기 12 상관기들로부터 가장 가능성 있는 결과들(가장 좋은 상관들)을 생성한 그들 상관기들(또는 그들 코드 신호들)을 선택한다. 다시 말하면, 비교기/선택기(5)는 제 2 개수(예를 들면 12)의 상관기들(코드 신호들)로부터 제 3 개수(예를 들면 6)의 상관기들(코드 신호들)을 선택하고, 접속(6)을 통해 제어기(3)를 알린다.

이 선택에 응답하여, 제어기(3)는 제어 접속(8)을 통해 비교기/선택기(5)에 의해 선택된 그들 상관기들(예를 들면 6)을 활성화시키고, 나머지 다른 상관기들(예를 들면 26)을 비활성화시킨다. 제어기(3)는 상기 선택된 상관기들을 각각 선택된 상관기는 상기 상관기의 메모리 속에 이미 저장된 그의 코드 신호의 제 3 부분을 지금 사용하거나 각각 선택된 상관기는 제어 접속(8)을 통해 제어기(3)로부터 제어기(3)에 이미 저장된 그의 코드 신호의 이 제 3 부분을 수신하는 것과 같은 방식으로 더 제어한다. 각각 선택된 코드 신호의 상기 제 3 부분은 예를 들면 최초코드 신호의 상기 코드 길이(예를 들면 64 칩스)보다 작거나 같은 제 3 길이(예를 들면 56이나 64 칩스)를 가진다(그리고 예를 들면 상기 제 1 56 또는 상기 64 칩스의 모든 64 칩스를 포함한다). 예를 들면 각각 선택된 64 칩 코드 신호의 상기 제 1 56 또는 64 칩스를 지금 사용함으로써, 단지 32 상관기들(또는 코드 신호들) 중 6이 없다면, 예를 들면 상기 선택된 6 코드 신호들 각각의 예를 들면 이들 제 1 48 칩스 또는 64 칩스는 예를 들면 6048 칩스의 전체 서브프레임을 통해 슬라이드되고, 상기 계산 복잡도는 그의 더 낮은 수준 등을 유지한다.

마지막으로, 예를 들면 예컨대 도착된 64 칩스의 상기 코드 길이의 경우, 또는 예를 들면 매우 잘된 하나의 상관 결과의 경우, 가장 좋은 상관 결과는 예를 들면 서브프레임동안 상기 입력 신호의 평균 신호 세기와 같이 최후의 임계값과 지금 비교된다.

특히, 본 발명은 풀기 어려운 하나의 큰 문제는 풀기 더 쉬운 많은 더 작은 문제들로 분할될 수 있다는 통찰력에 기초하고, 특히, 매우 정확한 계산들의 수는, 뒤이어 더 정확한 계산들의 하나 이상의 줄여진 수들이 오는 서투른 계산들의 수를 포함하는 반복으로 변환될 수 있다는 기본 아이디어에 기초한다.

특히, 본 발명은 상관 시스템을 제공하는 것의 상기 문제를 풀고, 상기 정의된 계산의 복잡도를 줄인다.

상기 비교기/선택기(5)는 상기 상관 결과들을 비교하고 접속(6)을 통해 제어기(3)를 알리고, 제어기(3)는 비교 결과들에 의존하여 제어 접속(9)을 통해 상기 상관 파라미터들 및 상기 임계값들을 개조하고, 비교 결과들에 응답하여 줄어든 수의 코드 신호들을 다음 상관들을 위해 사용되도록 선택한다. 일반적으로 비교 결과들에 의존하고 제어 접속(9)을 통해 제어기(3)로부터 발신되는 제어 정보에 가능하게 의존하여, 상기 비교기/선택기(5)는 줄어든 크기를 선택할 수도 있을 뿐만아니라 그들 코드 신호들을 다음 상관들을 위해 사용되도록 선택할 수도 있고, 접속(6)을 통해 제어기(3)를 알린다.

본 발명은 비교기/선택기(5)로 하여금 어떤 코드 신호마다, (가장 좋은 상관 결과들을 주는) 가장 가망이 있는 서브프레임의 그들 시간-간격들을 더 선택하게 함으로써, 및 이들 시간-간격들의 제어기(3)을 알림으로써 개선될 수 있다. 일반적으로 이것은 예를 들면 각 시퀀스내 상기 결과들을 서로 및/또는 임계값들 등과 비교함으로써, 각각의 디지털 신호나 디지털 신호들의 각 그룹의 디지털 신호들의 각 서브그룹을 첫째로 개별적으로 처리함으로써 행해져야 하고, 상기 그룹은 예를 들면 하나의 시퀀스에 대응한다. 둘째로 모든 시퀀스들의 상기 결과들은 예를 들면 이들 결과들을 서로 및/또는 임계값들 등과 비교하는 것처럼, 처리되어야 한다. 이 정보에 응답하여, 어떤 코드 신호마다, 단지 이들 시간-간격들은 다음 상관들을 위해 사용된다는 것처럼, 제어기(3)는 상기 상관기들을 제어해야 하고, 또한 상기 계산 복잡도를 줄일 것이다.

도시되어 있거나 도시되어 있지 않은 각 블록은, 100% 하드웨어나 100% 소프트웨어, 또는 그 둘의 혼합일 수 있다. 도시되어 있거나 도시되어 있지 않은 각 블록은 도시되어 있거나 및/또는 도시되어 있지 않은 서로의 블록과 통합될 수 있다. 특히 비교기/선택기(5) 및 제어기(3)는 일반적으로 둘다 프로세서/메모리를 통해실현될 수 있기 때문에 서로 통합될 것이다. 상관기들(10-41)은 그들 자신의 프로세서들/메모리들을 통해 (병렬로) 또는 모든 상관들을 실행하기 위해 예정된 하나의 프로세서/메모리를 통해 (병렬로 및/또는 직렬로) 실현될 수 있다. 수신기(2)는 일반적으로 혼합기 및 복조기를 포함할 것이고, 스위치, 버퍼, 송수 전환기, A/D 컨버터를 더 포함할 수도 있고, 도 1에 도시되어 있지 않은 전송 부분으로 송수신기의 부분을 형성할 수도 있다. 상기 입력 신호는 각각의 서브프레임으로 (프레임마다 두 번) 발생되고, 이후 가능하게 상관 시스템(4), 비교기/선택기(5) 및 제어기(3)에게 상기 처리를 위한 충분한 시간을 주도록 (부분적으로 또는 전체적으로) 저정된다/버퍼된다.

(코드 신호들의) 상관기들의 제 1 개수(예를 들면 32)로부터 상기 제 2 개수(예를 들면 12)의 (코드 신호들의) 상관기들의 비교기/선택기(5)에 의한 선택은 상기 상관 결과들에 의지하도록, 예를 들면 제어기(3)의 제어하에, 행해질 수 있다. 그리고 상기 제 2 부분(제 2 길이)으로 각각 선택된 코드 신호의 상기 제 1 부분(제 1 길이)의 증가 뿐만아니라 각 코드 신호의 이 제 1 부분(제 1 길이)의 시작은 상기 상관 결과들에 의존하여, 예를 들면 제어기(3)의 제어하에 행해질 수 있다.

본 발명에 따른 방법 및 본 발명에 따른 프로세서 프로그램 제품을 해명하기 위한 도 2에 도시된 흐름도에 있어서, 다음의 블록들은 다음의 의미를 가진다:

블록(100): 시작; 101로 진행;

블록(101): 각 코드 신호의 상기 코드 길이를 상기 제 1 개수의 코드 신호들 각각에 대한 상기 제 1 길이로 줄임; 102로 진행;

블록(102): 상기 입력 신호를 상기 이전에 정의된 코드 신호들과 서로 관련시킴; 104로 진행;

블록(104): 상기 코드 신호들의 길이는 상기 코드 길이와 같은가? '예'라면, 105로 진행, '아니오'라면, 103으로 진행;

블록(103): 상기 제 1 개수의 코드 신호들을 제 2 개수의 코드 신호들로 줄이고, 이들 제 2 개수의 코드 신호들 각각에 대해 상기 제 1 길이를 상기 제 2 길이로 증가시킴; 102로 진행;

블록(105): 최후의 임계값을 계산하고 가장 좋은 상관 결과를 가지는 하나의 코드 신호를 선택한다; 106으로 진행;

블록(106): 이 가장 좋은 상관 결과는 상기 최후의 임계값보다 더 좋은가? '예'라면, 107로 진행, '아니오'라면, 101로 진행;

블록(107): 정지.

입력 신호를 코드 길이를 각각 가지는 다수의 코드 신호들과 서로 관련시키는 본 발명에 따른 상기 방법은 상기 방법은 반복 상관들을 실행하고 반복 상관마다 적어도 하나의 상관 파라미터를 개조하는 단계들을 포함한다는 점을 특징으로 한다. 그리고 입력 신호를 코드 길이를 각각 가지는 다수의 코드 신호들과 서로 관련시키는 본 발명에 따른 상기 프로세서 프로그램 제품은 상기 프로세서 프로그램 제품은 반복 상관들을 실행하고 반복 상관마다 적어도 하나의 상관 파라미터를 개조하는 기능들을 포함한다는 점을 특징으로 한다. 상기 단계들 및 기능들은 예를 들면 다음과 같다:

제 1 단계/기능은 상기 방법/프로세서 프로그램 제품의 시작(블록 100)을 포함한다. 이후, 제 2 단계/기능은 각 코드 신호의 코드 길이를 상기 제 1 개수의 코드 신호들 각각에 대한 제 1 길이로 줄이는 것을 포함한다(블록 101). 제 3 단계/기능은 상기 이전에 정의된 코드 신호들과의 입력 신호의 상관 정의들을 포함한다(블록 102). 제 4 단계/기능은 상기 코드 신호들의 길이가 상기 코드 길이와 같은지의 체킹을 포함한다(블록 104). 만약, '아니오'라면, 제 4 단계/기능은 상기 제 1 개수의 코드 신호들을 상기 제 2 개수의 코드 신호들로 줄이는 것을 포함하고, 이들 제 2 개수의 코드 신호들 각각에 대해서는 상기 제 1 길이의 상기 제 2 길이로의 증가를 포함하며(블록 103), 뒤이어 상기 제 3 단계/기능이 오지만, 지금은 갱신된 정보 등과 함께한다. 만약 '예'라면, 다음 단계/기능은 최후의 임계값의 상기 계산 및 가장 좋은 상관 결과를 가지는 하나의 코드 신호의 상기 선택을 포함한다(블록 105). 이후, 다음의 단계/기능은 이 가장 좋은 상관 결과가 상기 최후의 임계값보다 더 좋은지의 체킹을 포함한다(블록 106). 만약 '아니오'라면, 이 다음에 상기 제 2 단계/기능이 오지만, (다시 한번 탐색하는 상기 셀을 시작하는 모바일 단말과 함께, 예를 들면 갱신된 초기 파라미터들로와 같이) 지금은 가능하게 갱신된 정보와 함께한다. 만약 '예'라면, 이 다음에 상기 방법/프로세서 프로그램 제품의 마지막을 포함하는 최후의 단계/기능이 온다(블록 107).

물론, 또 다른 단계들/기능들은, 예를 들면 무한 루핑을 피하기 위해 만들어진 루프들의 수를 세기 위한 가산(counting) 단계/기능처럼, 그리고 예를 들면 (상기 상관들에 기인하는) 디지털 신호들의 (시퀀스들의) 상호간의 및/또는 임계값들과의 비교처럼, 그리고 예를 들면 임계값들의 갱신처럼, 그리고 예를 들면 가장 있음직한 그들 코드 신호들의 및/또는 사용되는 다음의 상관들을 위해 상기 코드 신호들의 수를 줄이는 크기의 및/또는 상기 전체 서브프레임 등 대신에 다음 상관들을 위해 사용되는 시간-간격들의 선택처럼, 배제되어서는 안된다.

Claims

입력 신호를 코드 길이를 각각 가지는 코드 신호들의 수와 서로 관련시키는 상관 시스템(4)에 있어서,

상기 상관 시스템(4)은 반복 상관들을 수행하고 반복 상관마다 적어도 하나의 상관 파라미터를 적응시키는 상기 상관 시스템(4)을 제어하는 제어기(3)를 포함하는 것을 특징으로 하는, 상관 시스템(4).
제 1 항에 있어서,

제 1 상관 파라미터는 코드 신호들의 상기 길이에 대응하고, 상기 제 1 상관들은 상기 코드 길이보다 작은 제 1 길이를 각각 가지는 코드 신호들을 사용하고, 다음 상관들은 상기 제 1 길이보다 크고 상기 코드 길이보다 작거나 같은 제 2 길이를 각각 가지는 코드 신호들을 사용하는 것을 특징으로 하는, 상관 시스템(4).
제 2 항에 있어서,

제 2 상관 파라미터는 코드 신호들의 수에 대응하고, 제 1 상관들은 코드 신호들을 제 1 수를 사용하고, 다음의 상관들은 코드 신호들의 제 1 수보다 작은 코드 신호들의 제 2 수를 사용하는 것을 특징으로 하는, 상관 시스템(4).
제 3 항에 있어서,

상기 제어기(3)는 상기 적어도 하나의 상관 파라미터를 비교 결과들에 의존하여 적응시키는 상관 결과들을 비교하는 비교기(5)에 결합되는 것을 특징으로 하는, 상관 시스템(4).
제 4 항에 있어서,

상기 제어기(3)는 비교 결과들에 응답하여 다음의 상관들을 위해 사용될 코드 신호들의 감소된 수를 선택하는 선택기(5)에 결합되는 것을 특징으로 하는, 상관 시스템(4).
코드 신호들에 의해 식별된 셀들을 탐색하는 모바일 단말(1)에 있어서,

적어도 하나의 코드 신호를 포함하는 무선 신호를 수신하고 상기 무선 신호를 입력 신호로 변환하는 수신기(2)를 포함하고 상기 입력 신호를 코드 길이를 각각 가지는 상기 코드 신호들의 수와 서로 관련시키는 상기 수신기(2)에 결합되는 상관 시스템(4)을 포함하고, 상기 상관 시스템(4)은 반복 상관들을 실행하고 반복 상관마다 적어도 하나의 상관 파라미터를 적응시키는 상기 상관 시스템(4)을 제어하는 제어기(3)를 포함하는 것을 특징으로 하는, 모바일 단말(1).
제 6 항에 있어서,

제 1 상관 파라미터는 코드 신호들의 길이에 대응하고, 제 1 상관들은 상기 코드 길이보다 작은 제 1 길이를 각각 가지는 코드 신호들을 사용하고, 다음의 상관들은 상기 제 1 길이보다 크고 상기 코드 길이보다 작거나 같은 제 2 길이를 각각 가지는 코드 신호들을 사용하는 것을 특징으로 하는, 모바일 단말(1).
제 7 항에 있어서,

제 2 상관 파라미터는 코드 신호들의 수에 대응하고, 제 1 상관은 코드 신호들의 제 1 수를 사용하고, 다음의 상관들은 코드 신호들의 상기 제 1 수보다 작은 코드 신호들의 제 2 수를 사용하는 것을 특징으로 하는, 모바일 단말(1).
제 8 항에 있어서,

상기 제어기(3)는 적어도 하나의 셀이 적어도 하나의 코드 신호의 식별을 통해 발견될 때까지 상기 적어도 하나의 상관 파라미터를 비교 결과들에 의존하여 적응시키는 상관 결과들을 비교하는 비교기(5)에 결합되는 것을 특징으로 하는, 모바일 단말(1).
제 9 항에 있어서,

상기 제어기(3)는 적어도 하나의 셀이 적어도 하나의 코드 신호의 식별을 통해 발견될 때까지 다음의 상관들을 위해 사용될 코드 신호들의 감소된 수를 비교 결과들에 응답하여 선택하는 선택기(5)에 결합되는 것을 특징으로 하는, 모바일 단말(1).
입력 신호를 코드 길이를 각각 가지는 코드 신호들의 수와 서로 관련시키는 방법에 있어서,

반복 상관들을 수행하고 반복 상관마다 적어도 하나의 상관 파라미터를 적응시키는 단계들을 포함하는 것을 특징으로 하는, 입력 신호를 코드 신호들의 수와 서로 관련시키는 방법.
입력 신호를 코드 길이를 각각 가지는 코드 신호들의 수와 서로 관련시키는 프로세서 프로그램 제품에 있어서,

반복 상관들을 수행하고 반복 상관마다 적어도 하나의 상관 파라미터를 적응시키는 기능들을 포함하는 것을 특징으로 하는, 프로세서 프로그램 제품.
코드 신호들에 의해 식별된 셀들을 탐색하는 방법에 있어서,

적어도 하나의 코드 신호를 포함하는 무선 신호를 수신하고 상기 무선 신호를 입력 신호로 변환하고 상기 입력 신호를 코드 길이를 각각 가지는 상기 코드 신호들의 수와 서로 관련시키는 단계들을 포함하고, 반복 상관들을 수행하고 반복 상관마다 적어도 하나의 상관 파라미터를 적응시키는 단계들을 포함하는 것을 특징으로 하는, 셀들을 탐색하는 방법.