KR20040066992A - 듀얼 다마신 패턴 형성 방법 - Google Patents
듀얼 다마신 패턴 형성 방법 Download PDFInfo
- Publication number
- KR20040066992A KR20040066992A KR1020030003921A KR20030003921A KR20040066992A KR 20040066992 A KR20040066992 A KR 20040066992A KR 1020030003921 A KR1020030003921 A KR 1020030003921A KR 20030003921 A KR20030003921 A KR 20030003921A KR 20040066992 A KR20040066992 A KR 20040066992A
- Authority
- KR
- South Korea
- Prior art keywords
- via hole
- etching
- trench
- sccm
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 230000009977 dual effect Effects 0.000 title claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 33
- 238000009792 diffusion process Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 claims abstract 2
- 238000005530 etching Methods 0.000 claims description 51
- 230000004888 barrier function Effects 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 13
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000004327 boric acid Substances 0.000 claims description 2
- 239000011368 organic material Substances 0.000 claims description 2
- 239000011148 porous material Substances 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims 1
- 230000007261 regionalization Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 45
- 239000011229 interlayer Substances 0.000 abstract description 8
- 239000003990 capacitor Substances 0.000 abstract description 3
- 239000006117 anti-reflective coating Substances 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 3
- 230000000903 blocking effect Effects 0.000 abstract 2
- 239000010408 film Substances 0.000 description 34
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229920000642 polymer Polymers 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- CUPFNGOKRMWUOO-UHFFFAOYSA-N hydron;difluoride Chemical class F.F CUPFNGOKRMWUOO-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (13)
- 배선이 형성된 기판 상에 확산 방지막 및 비아홀용 절연막을 형성하는 단계;상기 비아홀용 절연막 및 상기 확산 방지막의 일부분을 식각하여 상기 배선이 노출된 비아홀을 형성하는 단계;상기 비아홀을 유기 버텀-앤티리플렉션막으로 채우는 단계;상기 유기 버텀-앤티리플렉션막 상에 트렌치용 포토레지스트 패턴을 형성하는 단계;상기 트렌치용 포토레지스트 패턴을 이용한 식각 공정으로 상기 유기 버텀-앤티리플렉션막을 식각하여 상기 비아홀용 절연막의 일부를 노출시키는 단계;상기 비아홀용 절연막이 노출된 부분에 트렌치용 절연막을 형성하는 단계; 및상기 트렌치용 포토레지스트 패턴 및 상기 유기 버텀-앤티리플렉션막을 제거하여 상기 비아홀 윗 부분에 트렌치를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
- 제 1 항에 있어서,상기 확산 방지막은 질화물 계열이나 SiC로 형성하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
- 제 1 항에 있어서,상기 비아홀용 절연막은 유전 상수 값이 1.5 내지 4.5 대역의 SiO2계열에 H, F, C, CH3가 부분적으로 결합된 물질이나, C-H를 기본 구조로 하는 유기 물질이나, 이들 물질의 기공도를 증가시킨 다공성 물질로 형성하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
- 제 1 항에 있어서,상기 비아홀은 상기 비아홀용 절연막과 상기 확산 방지막과의 식각 선택비를 높게하여 상기 비아홀용 절연막을 식각하는 제 1 식각 공정과, 상기 비아홀용 절연막과 상기 확산 방지막과의 식각 선택비가 비슷하도록 하여 상기 확산 방지막을 식각하는 제 2 식각 공정을 실시하여 형성하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
- 제 4 항에 있어서,상기 제 1 식각 공정은 식각 장비 조건을 1800 내지 2000W의 소오스 전력 및1500 내지 1700W의 바이어스 전력으로 하고, 장비 내에 15 내지 25sccm의 C5F8, 2 내지 3sccm의 CH2F2, 10 내지 20sccm의 O2및 400 내지 600sccm의 Ar을 흘려 실시하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
- 제 4 항에 있어서,상기 제 2 식각 공정은 식각 장비 조건을 50 내지 70mTorr의 압력, 800 내지 1200W의 소오스 전력 및 200 내지 300W의 바이어스 전력으로 하고, 장비 내에 50 내지 80sccm의 CF4, 10 내지 20sccm의 CHF3, 10 내지 20sccm의 O2및 400 내지 600sccm의 Ar을 흘려 실시하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
- 제 1 항에 있어서,상기 트렌치용 포토레지스트 패턴은 분자량이 20,000 내지 30,000 정도인 KrF용 레지스트를 회전 도포 방법으로 도포한 후 상기 트렌치가 형성될 부분에 형성하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
- 제 1 항에 있어서,상기 트렌치용 포토레지스트 패턴을 이용한 유기 버텀-앤티리플렉션막의 식각 공정은 상기 비아홀용 절연막이 식각되지 않는 조건으로 실시하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
- 제 8 항에 있어서,상기 식각 공정은 식각 장비 조건을 50 내지 70mTorr의 압력, 1000 내지 1500W의 소오스 전력 및 100 내지 200W의 바이어스 전력으로 하고, 장비 내에 15 내지 20sccm의 O2및 50 내지 80sccm의 N2를 흘려 실시하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
- 제 1 항에 있어서,상기 트렌치용 절연막은 상기 트렌치용 포토레지스트 패턴 상부에는 형성되지 않고 상기 비아홀용 절연막의 상부에만 선택적으로 형성되도록 선택적 LPD 방법을 적용하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
- 제 1 항 또는 제 10 항에 있어서,상기 트렌치용 절연막은 25 내지 35℃의 온도 범위로 유지된 불화규소수소산 수용액에 붕산을 20 내지 30%의 범위로 첨가하여 형성하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
- 제 1 항에 있어서,상기 트렌치용 포토레지스트 패턴 및 상기 유기 버텀-앤티리플렉션막의 제거 공정시 상기 비아홀의 입구에 비아 패싯이 형성되도록 하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
- 제 1 항 또는 제 12 항에 있어서,상기 트렌치용 포토레지스트 패턴 및 상기 유기 버텀-앤티리플렉션막의 제거 공정은 식각 장비 조건을 100 내지 200mTorr의 압력, 1800 내지 2000W의 소오스 전력 및 300 내지 500W의 바이어스 전력으로 하고, 장비 내에 200 내지 300sccm의 O2를 흘려 진행하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0003921A KR100460745B1 (ko) | 2003-01-21 | 2003-01-21 | 듀얼 다마신 패턴 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0003921A KR100460745B1 (ko) | 2003-01-21 | 2003-01-21 | 듀얼 다마신 패턴 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040066992A true KR20040066992A (ko) | 2004-07-30 |
KR100460745B1 KR100460745B1 (ko) | 2004-12-09 |
Family
ID=37356591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0003921A KR100460745B1 (ko) | 2003-01-21 | 2003-01-21 | 듀얼 다마신 패턴 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100460745B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160013693A (ko) * | 2014-07-28 | 2016-02-05 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
-
2003
- 2003-01-21 KR KR10-2003-0003921A patent/KR100460745B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160013693A (ko) * | 2014-07-28 | 2016-02-05 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100460745B1 (ko) | 2004-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7125792B2 (en) | Dual damascene structure and method | |
US5219791A (en) | TEOS intermetal dielectric preclean for VIA formation | |
KR101046862B1 (ko) | 낮은 k 이중 다마신 집적회로들의 형성에 사용할 수 있는 유기 barc 식각 프로세스 | |
US6913994B2 (en) | Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects | |
US20070134917A1 (en) | Partial-via-first dual-damascene process with tri-layer resist approach | |
US7759244B2 (en) | Method for fabricating an inductor structure or a dual damascene structure | |
US20070232048A1 (en) | Damascene interconnection having a SiCOH low k layer | |
US6232237B1 (en) | Method for fabricating semiconductor device | |
US7091612B2 (en) | Dual damascene structure and method | |
JP2000091308A (ja) | 半導体装置の製造方法 | |
US6514873B1 (en) | Method for fabricating semiconductor device | |
KR100909175B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
KR100460745B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
KR20030077455A (ko) | 이중상감법을 사용한 반도체장치 제조방법 | |
KR20040101008A (ko) | 반도체 장치의 제조 방법 | |
JP2005005697A (ja) | 半導体装置の製造方法 | |
KR100900680B1 (ko) | 반도체 소자의 제조 방법 | |
KR100909174B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
KR100914391B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100483202B1 (ko) | 반도체 소자의 제조 방법 | |
KR100875027B1 (ko) | 반도체 소자의 메탈 라인 형성 방법 | |
KR100447322B1 (ko) | 반도체 소자의 메탈 라인 형성 방법 | |
KR100539153B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100875026B1 (ko) | 반도체 소자의 메탈 라인 형성 방법 | |
KR20040056110A (ko) | 듀얼 다마신 패턴 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20141020 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20151019 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20161020 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20171020 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20181016 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20191016 Year of fee payment: 16 |