KR20040066992A - 듀얼 다마신 패턴 형성 방법 - Google Patents

듀얼 다마신 패턴 형성 방법 Download PDF

Info

Publication number
KR20040066992A
KR20040066992A KR1020030003921A KR20030003921A KR20040066992A KR 20040066992 A KR20040066992 A KR 20040066992A KR 1020030003921 A KR1020030003921 A KR 1020030003921A KR 20030003921 A KR20030003921 A KR 20030003921A KR 20040066992 A KR20040066992 A KR 20040066992A
Authority
KR
South Korea
Prior art keywords
via hole
etching
trench
sccm
forming
Prior art date
Application number
KR1020030003921A
Other languages
English (en)
Other versions
KR100460745B1 (ko
Inventor
윤준호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0003921A priority Critical patent/KR100460745B1/ko
Publication of KR20040066992A publication Critical patent/KR20040066992A/ko
Application granted granted Critical
Publication of KR100460745B1 publication Critical patent/KR100460745B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 비아홀을 형성한 후, 플로우 특성이 좋은 유기 버텀-앤티리플렉션으로 비아홀 내부를 채우고, 유기 버텀-앤티리플렉션막 상에 포토레지스트를 도포한 후 포토리소그라피 공정으로 포토레지스트막을 패터닝하여 트렌치가 형성될 부분에 포토레지스트 패턴을 형성하고, 선택적 LPD 방법을 이용하여 선택적으로 트렌치용 절연막을 형성하고, 트렌치용 절연막 사이로 노출된 포토레지스트 패턴 및 유기 버텀-앤티리플렉션막을 제거하여 비아홀 및 트렌치로 이루어진 듀얼 다마신 패턴을 형성하므로, 층간 절연막 내에 식각 중단층이 필요 없어 기존의 듀얼 다마신 패턴 형성에서 식각 중단층 적용에 따른 내부 캐패시턴스가 증가하는 난점을 개선할 수 있으며, 포토레지스트 패턴 및 유기 버텀-앤티리플렉션막을 바이어스드 O2플라즈마 방법을 이용한 스트립 공정으로 제거할 때 의도적으로 비아 패싯을 유발시켜 비아홀 입구를 라운딩하므로 금속 증착 스텝 커버리지를 개선할 수 있어 금속 배선의 신뢰성을 향상시킬 수 있는 듀얼 다마신 패턴 형성 방법에 관한 것이다.

Description

듀얼 다마신 패턴 형성 방법{Method of forming a dual damascene pattern}
본 발명은 듀얼 다마신 패턴 형성 방법에 관한 것으로, 특히 층간 절연막 내에 식각 중단층을 적용하지 않고, 트렌치 식각 공정을 생략하므로써, 공정 단순화 및 내부 캐패시턴스의 증가를 방지할 수 있는 듀얼 다마신 패턴 형성 방법에 관한 것이다.
일반적으로, 반도체 산업이 초대규모 집적 회로(Ultra Large Scale Integration; ULSI)로 옮겨가면서 소자의 지오메트리(geometry)가 서브-하프-마이크로(sub-half-micron) 영역으로 계속 줄어드는 반면, 성능 향상 및 신뢰도 측면에서 회로 밀도(circuit density)는 증가하고 있다. 이러한 요구에 부응하여, 반도체 소자의 금속 배선을 형성함에 있어서 구리 박막은 알루미늄에 비해 녹는점이 높아 전기이동도(electro-migration; EM)에 대한 저항이 커서 반도체 소자의 신뢰성을 향상시킬 수 있고, 비저항이 낮아 신호전달 속도를 증가시킬 수 있어, 집적 회로(integration circuit)에 유용한 상호연결 재료(interconnection material)로 사용되고 있다. 또한, 반도체 소자가 고집적화되고 기술이 발전되어 감에 따라 배선간의 기생 캐패시터가 문제점으로 대두되어 층간 절연막의 재료로 다공성(porous) 산화물과 같이 유전 상수 값이 3이하인 저유전 상수값(Low-k)을 갖는 절연물질을 사용하고 있다.
그런데, 구리와 저유전 상수 값의 절연물질을 이용하여 배선 공정을 진행함에 있어, 구리의 식각 특성이 매우 열악하여 이를 해결하고자 최근에는 듀얼 다마신 공정이 널리 적용되고 있다.
듀얼 다마신 공정은 다양한 방식으로 실시하고 있는데, 버리드 비아(buriedvia), 비아 퍼스트(via first), 트렌치 퍼스트(trench first) 및 자기-정렬(self-aligned)의 네 가지로 요약할 수 있다.
듀얼 다마신 공정중 비아 퍼스트(via first) 방식이 일반적으로 많이 사용되고 있다. 비아 퍼스트 듀얼 다마신 패턴 형성 방법은 저유전 층간 절연막에 먼저 비아홀을 형성하고, 비아홀을 유기 버텀-반사방지막(organic B-ARC)으로 채우고, 저유전 층간 절연막 내에 형성된 트렌치 식각 중단층을 적용하여 트렌치를 형성한다. 그런데, 비아홀은 회로 설계에 따라 하나씩 고립되어 형성되거나, 여러게 밀집되어 형성되거나, 홀 사이즈가 서로 다르게 형성되는 등 패턴 밀집도(pattern density)가 다르며, 이로 인하여 유기 버텀-반사방지막의 채움성이 달라지게 된다. 비아홀에 채워지는 유기 버텀-반사방지막의 두께 차이로 인하여 비아 페싱(via faceting) 현상, 비아 펜스(via fence) 현상 및 비아 보우잉(via bowing) 현상 등이 발생되고, 이는 트렌치 식각 공정시 패턴 형상(pattern profile)을 왜곡시키는 요인이 되고, 식각 조건의 설정을 어렵게 할 뿐만 아니라 듀얼 다마신 패턴에 배리어 층(barrier layer) 및 구리 시드층(copper seed layer)의 증착을 어렵게 하여 구리 채움(copper filling)이 어렵게된다. 트렌치 식각 시에 하부의 비아 형상(via profile)을 유지하기 위하여 저유전 층간 절연막보다 상대적으로 유전율이 큰 옥사이드 및 나이트라이드와 같은 물질로 트렌치 식각 중단층을 형성하기 때문에 내부 캐패시턴스(inter capacitance)가 증가하게 되어 소자의 특성을 악화시키기 된다.
따라서, 본 발명은 비아 퍼스트 듀얼 다마신 공정에서 발생되는 비아홀 밀집도 차이에 따른 비아 페싱 현상, 비아 펜스 현상 및 비아 보우잉 현상 등의 발생을 방지하고, 저유전 층간 절연막내에 상대적으로 유전율이 큰 트렌치 식각 중단층을 형성하지 않으므로 내부 캐패시턴스가 증가하는 것을 방지하고, 트렌치용 포토레지스트 패턴 및 비아홀 내의 유기 버텀-앤티리플렉션막을 바이어스드 O2플라즈마 방법을 이용한 스트립 공정으로 제거할 때 의도적으로 비아 패싯을 유발시켜 비아홀 입구를 라운딩하므로 금속 증착 스텝 커버리지를 개선할 수 있어, 금속 배선의 신뢰성을 향상시킬 수 있는 듀얼 다마신 패턴 형성 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 듀얼 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10: 기판 11: 하부 배선
12: 확산 방지막 13: 비아홀용 절연막
14: 비아홀용 포토레지스트 패턴 15: 비아홀
16: 유기 버텀-반사방지막 17: 트렌치용 포토레지스트 패턴
18: 트렌치용 절연막 19: 트렌치
20: 비아 패싯 21: 상부 배선
이러한 목적을 달성하기 위한 본 발명의 듀얼 다마신 패턴 형성 방법은 배선이 형성된 기판 상에 확산 방지막 및 비아홀용 절연막을 형성하는 단계; 상기 비아홀용 절연막 및 상기 확산 방지막의 일부분을 식각하여 상기 배선이 노출된 비아홀을 형성하는 단계; 상기 비아홀을 유기 버텀-앤티리플렉션막으로 채우는 단계; 상기 유기 버텀-앤티리플렉션막 상에 트렌치용 포토레지스트 패턴을 형성하는 단계; 상기 트렌치용 포토레지스트 패턴을 이용한 식각 공정으로 상기 유기 버텀-앤티리플렉션막을 식각하여 상기 비아홀용 절연막의 일부를 노출시키는 단계; 상기 비아홀용 절연막이 노출된 부분에 트렌치용 절연막을 형성하는 단계; 및 상기 트렌치용 포토레지스트 패턴 및 상기 유기 버텀-앤티리플렉션막을 제거하여 상기 비아홀 윗부분에 트렌치를 형성하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세하게 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 듀얼 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 하부 배선(11)이 형성된 기판(10)이 제공되고, 하부 배선(11)을 포함한 전체 구조상에 확산 방지막(12)을 형성한다.
상기에서, 하부 배선(11)은 반도체 소자의 금속 배선으로 적용되는 모든 전도성 물질로 형성할 수 있다. 최근에는 소자의 고집적화로 금속 배선의 재료로 구리가 널리 사용되고 있으며, 싱글 다마신(single damascene) 공정을 적용하고 있다. 확산 방지막(12)은 하부 배선(11)이 구리인 경우 구리의 산화 방지 및 구리 이온의 외부 확산을 방지하는 역할을 하며, 후속 공정으로 형성될 비아홀 형성시 하부 배선(11)을 보호하는 역할을 한다. 확산 방지막(12)은 통상적으로 질화물 계열을 사용하여 형성하지만, 내부 캐패시턴스의 증가를 방지하기 위해 질화물 계열보다 유전상수가 낮은 SiC를 PE-CVD 방법으로 300 내지 500Å의 두께로 증착하여 형성한다.
도 1b를 참조하면, 확산 방지막(12) 상에 비아홀용 절연막(13)을 형성한다. 비아홀용 절연막(13) 상에 비아홀이 형성될 영역이 개방된 비아홀용 포토레지스트 패턴(14)을 형성한다.
상기에서, 비아홀용 절연막(13)은 배선과 배선 사이의 기생 캐패시터로 인한 문제를 해결하기 위해, 유전 상수 값이 1.5 내지 4.5 대역의 SiO2계열에 H, F, C, CH3등이 부분적으로 결합되어 있는 물질이나, C-H를 기본 구조로 하는 SiLKTM제품, FlareTM제품 등의 유기 물질(organic material)이나, 이들 물질의 유전 상수 값을 낮추기 위해 이들 물질의 기공도(porosity)를 증가시킨 다공성(porous) 물질로 형성한다. 비아홀용 절연막(13)의 증착 두께는 디자인 룰에 따라 달라지며, 서브 쿼터 마이크론 로직 테크놀러지(sub quarter micron logic technology)급 소자에서는 3000 내지 4000Å의 두께를 적용하고 있다.
도 1c를 참조하면, 비아홀용 포토레지스트 패턴(14)을 식각 마스크로 한 비아 식각 공정으로 비아홀용 절연막(13) 및 확산 방지막(12) 각각의 노출된 부분을 식각하여 하부 배선(11)이 노출된 비아홀(15)을 형성한다. 이후, 비아홀용 포토레지스트 패턴(14)을 제거하고, 하부 배선(11)이 노출된 비아홀(15)을 세정(cleaning) 한다.
상기에서, 비아홀(15)을 형성하기 위한 식각 조건은 식각시 식각에 의한 구리 하부 배선(11)의 카파 백 스퍼터링(copper back sputtering)에 의한 다량의 폴리머(polymer) 발생을 방지하기 위하여 2 단계 방법을 적용한다. 먼저, 비아홀용 절연막(13)의 식각 공정은 비아홀용 절연막(13)과 확산 방지막(12)과의 식각 선택비를 높게하여 확산 방지막(12)에서 식각 정지(etch stop)가 일어나도록 실시한다. 둘째, 확산 방지막(12)의 식각 공정은 비아홀용 절연막(13)과 확산 방지막(12)과의 식각 선택비가 비슷하도록 하여 실시한다. 이때, 식각 장비로는 미디움 이온 덴시티 (medium ion density; 1 ×10<10>ion/cm3)를 갖는 장비를 이용한다.
비아홀용 절연막(13)과 확산 방지막(12)과의 식각 선택비를 높게하는 비아홀용 절연막(13) 식각 공정 조건은 C/F 비(ratio)가 높은 가스 예를 들어, C4F8, C5F8등을 사용하여 폴리머가 다량 발생하도록 하고, 기판 저면의 온도를 20 내지 40℃로 높게하여 하부층(under layer)에 증착되는 폴리머 구조를 카본(carbon) 성분이 많이 함유된 폴리머 구조로 변화시키고, 수소(hydrogen)가 함유된 가스 예를 들어, CH2F2등을 첨가하여 플라즈마에 의해 발생된 프리 플루오린(free fluorine)을 수집(scavenger)하는 수소 특성을 이용하여 폴리머 발생을 유리하게 하는 방법을 이용하여 확산 방지막(12)에서 식각 정지를 유발하게 한다. 이러한 조건을 만족하는 비아홀용 절연막(13)의 식각 공정은 식각 장비 조건을 1800 내지 2000W의 소오스 전력(source power) 및 1500 내지 1700W의 바이어스 전력(bias power)으로 하고, 장비 내에 15 내지 25sccm의 C5F8, 2 내지 3sccm의 CH2F2, 10 내지 20sccm의 O2및 400 내지 600sccm의 Ar을 흘려 확산 방지막(12)이 노출되는 시점까지 진행한다.
비아홀용 절연막(13)과 확산 방지막(12)과의 식각 선택비가 비슷하도록 하는 확산 방지막(12)의 식각 공정은 식각 장비 조건을 50 내지 70mTorr의 압력, 800 내지 1200W의 소오스 전력(source power) 및 200 내지 300W의 바이어스 전력(bias power)으로 하고, 장비 내에 50 내지 80sccm의 CF4, 10 내지 20sccm의 CHF3, 10 내지 20sccm의 O2및 400 내지 600sccm의 Ar을 흘려 하부 배선(11)이 노출되는 시점까지 진행한다.
도 1d를 참조하면, 비아홀(15)을 포함한 전체 구조 상에 유기 버텀-앤티리플렉션막(organic B-ARC; 16)을 도포하여 비아홀(15) 내부를 채우고, 유기 버텀-앤티리플렉션막(16) 상에 트렌치용 포토레지스트 패턴(17)을 형성한다.
상기에서, 유기 버텀-앤티리플렉션막(16)은 후속 마스크 작업을 용이하게 하기 위하여 회전 도포 방법을 이용하여 500 내지 1000Å의 두께로 비아홀(15)이 완전히 채워지도록 도포한다. 트렌치용 포토레지스트 패턴(17)은 포토레지스트를 회전 도포 방법으로 도포한 후 포토리소그라피 공정을 통해 트렌치가 형성될 부분이 닫히는(close) 바아-패턴(bar pattern)으로 형성되도록 한다. 통상적으로 포토레지스트는 폴리머로 구성 되어 있으며, 폴리머의 분자량은 10,000 내지 100,000 정도이다. 아이-라인 레지스트(i-Line Resist)의 경우 분자량은 50,000 내지 100,000 정도이고, KrF용 레지스트의 경우 분자량은 20,000 내지 30,000 정도이다. 트렌치용 포토레지스트 패턴(17)은 반도체 소자의 제조 공정에 사용되는 모든 레지스트 물질을 사용할 수 있지만, 트렌치용 포토레지스트 패턴(17)의 가장자리거칠기(edge roughness)를 최소화하여 후속 공정에 의해 형성될 트렌치의 측벽을 매끄럽게 하기 위하여 분자량(molecular weight)이 작은 물질인 KrF용 레지스트를 사용하는 것이 바람직하다. KrF용 레지스트는 Shipley사(社)의 UV6, UV113, UV119 등의 제품이 있다. 또한, 트렌치용 포토레지스트 패턴(17)은 기존과 같이 트렌치 형성을 위한 식각 마스크로 사용되는 것이 아니기 때문에 식각 선택비가 우수한 물질의 설정이 필요 없다. 한편, 트렌치용 포토레지스트 패턴(17)은 상부 배선이 형성될 트렌치 절연막 두께 이상으로 해야 하는데, 서브 쿼터 마이크론 로직 테크놀러지(sub quarter micron logic technology)급 소자에서는 5000 내지 6000Å의 두께를 적용하고 있다.
도 1e를 참조하면, 포토레지스트 패턴(17)을 식각 마스크로 한 식각 공정으로 유기 버텀-앤티리플렉션막(16)의 노출 부분을 식각하여 비아홀용 절연막(13)을 노출시킨다.
상기에서, 유기 버텀-앤티리플렉션막(16)의 식각 공정은 식각 장비 조건을 50 내지 70mTorr의 압력, 1000 내지 1500W의 소오스 전력(source power) 및 100 내지 200W의 바이어스 전력(bias power)으로 하고, 장비 내에 15 내지 20sccm의 O2및 50 내지 80sccm의 N2를 흘려 비아홀용 절연막(13)이 노출되는 시점까지 진행한다. 이러한 유기 버텀-앤티리플렉션막(16)의 식각 조건은 비아홀용 절연막(13)에 대한 식각 선택비가 거의 무한대에 가까워 비아홀용 절연막(13)이 거의 식각되지 않는다.
도 1f를 참조하면, 비아홀용 절연막(13)이 노출된 부분에 선택적으로 트렌치용 절연막(18)을 형성한다. 트렌치용 절연막(18)이 트렌치용 포토레지스트 패턴(17) 상부에는 형성되지 않고 비아홀용 절연막(13)의 상부에만 선택적으로 형성시키기 위하여 선택적 LPD(Liquid Phase Deposition) 방법을 적용한다.
상기에서, 선택적 LPD 방법은 25 내지 35℃의 온도 범위로 유지된 과포화 불화규소수소산(Hydrofluosilicic Acid; H2SiF6) 수용액에 붕산(Boric Acid; H3BO3)을 20 내지 30%의 범위로 첨가하여 실시한다. 이때 트렌치용 절연막(18)의 증착 두께는 트렌치용 포토레지스트 패턴(17)의 두께보다 얇게 하는데, 서브 쿼터 마이크론 로직 테크놀러지(sub quarter micron logic technology)급 소자에서는 4000 내지 5000Å의 두께를 적용하고 있다. 불화규소수소산 수용액은 하기 반응식 (1)에 의해 SiO2가 생성되어 증착되며, 이때 SiO2와 레지스트를 식각하는 HF가 발생된다. 발생된 HF는 하기 반응식(2)와 같이 붕산과 반응하여 분해되고, 이 반응에 의해 레지스트 선택비 및 SiO2증착 속도가 빨라진다.
H2SiF6+ 2H2O <---> SiO2+ HF
H3BO3+ 4HF <---> BF4 -+ H3O++ 2H2O
도 1g를 참조하면, 트렌치용 포토레지스트 패턴(17) 및 유기 버텀-앤티리플렉션막(16)을 제거하여 비아홀(15) 윗 부분에 트렌치(19)를 형성한다.
상기에서, 트렌치용 포토레지스트 패턴(17) 및 유기 버텀-앤티리플렉션막(16)의 제거 공정은 바이어스드 O2플라즈마(biased O2plasma) 방법을 적용하는데, 식각 장비 조건을 100 내지 200mTorr의 압력, 1800 내지 2000W의 소오스 전력(source power) 및 300 내지 500W의 바이어스 전력(bias power)으로 하고, 장비 내에 200 내지 300sccm의 O2를 흘려 진행한다. 이러한 조건을 적용하는 것은 트렌치용 포토레지스트 패턴(17) 및 유기 버텀-앤티리플렉션막(16)의 제거와 동시에 비아홀(15) 입구의 각진 부분이 바이어스 전력에 의한 스퍼터링(sputtering) 효과에 의해 제거되도록 하기 위해서이다. 공정 결과, 비아홀(15) 입구에는 의도적인 비아 패싯(20)이 생기게 되며, 이 비아 패싯(20)으로 인하여 비아홀 입구(15)는 라운딩되어 후속의 배리어 금속층(barrier metal layer) 및 시드층(seed layer) 증착시 스텝 커버리지(step coverage)를 개선하는 효과를 얻는다.
도 1h를 참고하면, 비아홀(15)과 트렌치(19)로 이루어진 듀얼 다마신 패턴 내에 배리어 금속층(도시 않음) 및 시드층(도시 않음)을 증착하고, 구리 또는 텅스텐, 알루미늄 등과 같은 반도체 소자의 배선 재료로 사용되는 전도성 물질로 하부 배선(11)에 연결되는 상부 배선(21)을 형성한다.
상술한 바와 같이, 본 발명은 비아 퍼스트 듀얼 다마신 공정에서 발생되는 비아홀 밀집도 차이에 따른 비아 페싱 현상, 비아 펜스 현상 및 비아 보우잉 현상 등의 발생을 방지할 수 있고, 저유전 층간 절연막내에 상대적으로 유전율이 큰 트렌치 식각 중단층을 형성하지 않으므로 내부 캐패시턴스가 증가하는 것을 방지할 수 있고, 트렌치용 포토레지스트 패턴 및 비아홀 내의 유기 버텀-앤티리플렉션막을 바이어스드 O2플라즈마 방법을 이용한 스트립 공정으로 제거할 때 의도적으로 비아 패싯을 유발시켜 비아홀 입구를 라운딩하므로 금속 증착 스텝 커버리지를 개선할 수 있어, 금속 배선의 신뢰성을 향상시킬 수 있다.

Claims (13)

  1. 배선이 형성된 기판 상에 확산 방지막 및 비아홀용 절연막을 형성하는 단계;
    상기 비아홀용 절연막 및 상기 확산 방지막의 일부분을 식각하여 상기 배선이 노출된 비아홀을 형성하는 단계;
    상기 비아홀을 유기 버텀-앤티리플렉션막으로 채우는 단계;
    상기 유기 버텀-앤티리플렉션막 상에 트렌치용 포토레지스트 패턴을 형성하는 단계;
    상기 트렌치용 포토레지스트 패턴을 이용한 식각 공정으로 상기 유기 버텀-앤티리플렉션막을 식각하여 상기 비아홀용 절연막의 일부를 노출시키는 단계;
    상기 비아홀용 절연막이 노출된 부분에 트렌치용 절연막을 형성하는 단계; 및
    상기 트렌치용 포토레지스트 패턴 및 상기 유기 버텀-앤티리플렉션막을 제거하여 상기 비아홀 윗 부분에 트렌치를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 확산 방지막은 질화물 계열이나 SiC로 형성하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
  3. 제 1 항에 있어서,
    상기 비아홀용 절연막은 유전 상수 값이 1.5 내지 4.5 대역의 SiO2계열에 H, F, C, CH3가 부분적으로 결합된 물질이나, C-H를 기본 구조로 하는 유기 물질이나, 이들 물질의 기공도를 증가시킨 다공성 물질로 형성하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
  4. 제 1 항에 있어서,
    상기 비아홀은 상기 비아홀용 절연막과 상기 확산 방지막과의 식각 선택비를 높게하여 상기 비아홀용 절연막을 식각하는 제 1 식각 공정과, 상기 비아홀용 절연막과 상기 확산 방지막과의 식각 선택비가 비슷하도록 하여 상기 확산 방지막을 식각하는 제 2 식각 공정을 실시하여 형성하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
  5. 제 4 항에 있어서,
    상기 제 1 식각 공정은 식각 장비 조건을 1800 내지 2000W의 소오스 전력 및1500 내지 1700W의 바이어스 전력으로 하고, 장비 내에 15 내지 25sccm의 C5F8, 2 내지 3sccm의 CH2F2, 10 내지 20sccm의 O2및 400 내지 600sccm의 Ar을 흘려 실시하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
  6. 제 4 항에 있어서,
    상기 제 2 식각 공정은 식각 장비 조건을 50 내지 70mTorr의 압력, 800 내지 1200W의 소오스 전력 및 200 내지 300W의 바이어스 전력으로 하고, 장비 내에 50 내지 80sccm의 CF4, 10 내지 20sccm의 CHF3, 10 내지 20sccm의 O2및 400 내지 600sccm의 Ar을 흘려 실시하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
  7. 제 1 항에 있어서,
    상기 트렌치용 포토레지스트 패턴은 분자량이 20,000 내지 30,000 정도인 KrF용 레지스트를 회전 도포 방법으로 도포한 후 상기 트렌치가 형성될 부분에 형성하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
  8. 제 1 항에 있어서,
    상기 트렌치용 포토레지스트 패턴을 이용한 유기 버텀-앤티리플렉션막의 식각 공정은 상기 비아홀용 절연막이 식각되지 않는 조건으로 실시하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
  9. 제 8 항에 있어서,
    상기 식각 공정은 식각 장비 조건을 50 내지 70mTorr의 압력, 1000 내지 1500W의 소오스 전력 및 100 내지 200W의 바이어스 전력으로 하고, 장비 내에 15 내지 20sccm의 O2및 50 내지 80sccm의 N2를 흘려 실시하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
  10. 제 1 항에 있어서,
    상기 트렌치용 절연막은 상기 트렌치용 포토레지스트 패턴 상부에는 형성되지 않고 상기 비아홀용 절연막의 상부에만 선택적으로 형성되도록 선택적 LPD 방법을 적용하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
  11. 제 1 항 또는 제 10 항에 있어서,
    상기 트렌치용 절연막은 25 내지 35℃의 온도 범위로 유지된 불화규소수소산 수용액에 붕산을 20 내지 30%의 범위로 첨가하여 형성하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
  12. 제 1 항에 있어서,
    상기 트렌치용 포토레지스트 패턴 및 상기 유기 버텀-앤티리플렉션막의 제거 공정시 상기 비아홀의 입구에 비아 패싯이 형성되도록 하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
  13. 제 1 항 또는 제 12 항에 있어서,
    상기 트렌치용 포토레지스트 패턴 및 상기 유기 버텀-앤티리플렉션막의 제거 공정은 식각 장비 조건을 100 내지 200mTorr의 압력, 1800 내지 2000W의 소오스 전력 및 300 내지 500W의 바이어스 전력으로 하고, 장비 내에 200 내지 300sccm의 O2를 흘려 진행하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
KR10-2003-0003921A 2003-01-21 2003-01-21 듀얼 다마신 패턴 형성 방법 KR100460745B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0003921A KR100460745B1 (ko) 2003-01-21 2003-01-21 듀얼 다마신 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0003921A KR100460745B1 (ko) 2003-01-21 2003-01-21 듀얼 다마신 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20040066992A true KR20040066992A (ko) 2004-07-30
KR100460745B1 KR100460745B1 (ko) 2004-12-09

Family

ID=37356591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0003921A KR100460745B1 (ko) 2003-01-21 2003-01-21 듀얼 다마신 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100460745B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160013693A (ko) * 2014-07-28 2016-02-05 삼성전자주식회사 반도체 소자 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160013693A (ko) * 2014-07-28 2016-02-05 삼성전자주식회사 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR100460745B1 (ko) 2004-12-09

Similar Documents

Publication Publication Date Title
US7125792B2 (en) Dual damascene structure and method
US5219791A (en) TEOS intermetal dielectric preclean for VIA formation
KR101046862B1 (ko) 낮은 k 이중 다마신 집적회로들의 형성에 사용할 수 있는 유기 barc 식각 프로세스
US6913994B2 (en) Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects
US20070134917A1 (en) Partial-via-first dual-damascene process with tri-layer resist approach
US7759244B2 (en) Method for fabricating an inductor structure or a dual damascene structure
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
US6232237B1 (en) Method for fabricating semiconductor device
US7091612B2 (en) Dual damascene structure and method
JP2000091308A (ja) 半導体装置の製造方法
US6514873B1 (en) Method for fabricating semiconductor device
KR100909175B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100460745B1 (ko) 듀얼 다마신 패턴 형성 방법
KR20030077455A (ko) 이중상감법을 사용한 반도체장치 제조방법
KR20040101008A (ko) 반도체 장치의 제조 방법
JP2005005697A (ja) 半導体装置の製造方法
KR100900680B1 (ko) 반도체 소자의 제조 방법
KR100909174B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100914391B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100483202B1 (ko) 반도체 소자의 제조 방법
KR100875027B1 (ko) 반도체 소자의 메탈 라인 형성 방법
KR100447322B1 (ko) 반도체 소자의 메탈 라인 형성 방법
KR100539153B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100875026B1 (ko) 반도체 소자의 메탈 라인 형성 방법
KR20040056110A (ko) 듀얼 다마신 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 16