KR20040065862A - Printed circuit board for using all layer interstitial via hole, and manufacturing method thereof - Google Patents
Printed circuit board for using all layer interstitial via hole, and manufacturing method thereof Download PDFInfo
- Publication number
- KR20040065862A KR20040065862A KR1020030003059A KR20030003059A KR20040065862A KR 20040065862 A KR20040065862 A KR 20040065862A KR 1020030003059 A KR1020030003059 A KR 1020030003059A KR 20030003059 A KR20030003059 A KR 20030003059A KR 20040065862 A KR20040065862 A KR 20040065862A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- printed circuit
- layer
- manufacturing
- conductive paste
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
본 발명은 전층 IVH 공법의 인쇄회로기판(PRINTED CIRCUIT BOARD FOR USING ALL LAYER INTERSTITIAL VIA HOLE) 및 이의 제조방법에 관한 것으로서, 보다 상세하게는 흡습성이 강하고 두께의 조절이 용이한 자재를 사용함으로써, 고신뢰성을 구현할 수 있는 전층 IVH 공법의 인쇄회로기판 및 이의 제조방법에 관한 것이다.The present invention relates to a printed circuit board of the full-layer IVH method (PRINTED CIRCUIT BOARD FOR USING ALL LAYER INTERSTITIAL VIA HOLE) and a manufacturing method thereof, and more particularly, by using a material having a strong hygroscopicity and easy control of thickness, It relates to a printed circuit board and a manufacturing method of a full-layer IVH method that can implement.
최근 들어, 전자산업의 급속한 디지털화·네트워크화로 인쇄회로기판(PCB) 기술도 급진전을 거듭하고 있다. 전자기기가 소형화, 경량화, 박형화 및 고기능화됨에 따라, 그 뼈대 역할을 하는 인쇄회로기판에서도 전자기기에서와 같이 소형화, 경량화, 박형화가 요구되고 있으며, 이를 만족시키기 위해서는 기판의 회로설계가자유로와 져야 한다. 특히, 패키지용 기판과 휴대단말기용 기판의 고집적화·초박막화를 위해 마이크로비아, 빌드업 등 다양한 신기술들이 고부가 기술로 주목받기 시작했다. 이에 지금까지 여러 가지 빌드업 공법인 일괄적층 및 범프를 이용한 공법들이 공개되고 있다.Recently, due to the rapid digitalization and networking of the electronics industry, PCB technology is also rapidly progressing. As electronic devices become smaller, lighter, thinner, and higher in functionality, printed circuit boards that serve as skeletons are required to be smaller, lighter, and thinner, as in electronic devices. . In particular, various new technologies such as microvia and build-up have begun to attract attention as high value-added technologies for high integration and ultra-thin film of substrates for packages and portable terminals. So far, various build-up methods such as batch stacking and bump methods have been disclosed.
상기와 같은 고정밀도화 및 다기능화된 전자기기와 관련하여, 드릴가공과 구리 코팅 적층판의 에칭 및 도금 가공에 의한 종래의 인쇄회로기판으로서는 이와 같은 요구를 만족시키기가 어렵다. 이러한 과제를 해결하기 위해서 새로운 구조를 구비한 인쇄회로기판이나 고밀도 배선을 목적으로 하는 제조방법이 개발되고 있다.In connection with the above-mentioned high precision and multifunctional electronic devices, such a conventional printed circuit board by etching and plating of a drill process and a copper coated laminate is difficult to satisfy. In order to solve this problem, a manufacturing method for a printed circuit board having a new structure or a high density wiring has been developed.
그 중 하나로서, "ALIVH"(마츠시타전기산업주식회사의 상표)로 불리는 전층 IVH구조의 다층인쇄회로기판이 있다. 이 인쇄회로기판은 종래의 다층인쇄회로기판의 층간 접속의 주류이던 관통홀 내벽의 구리도금 도체 대신에, IVH(Interstitial Via Hole)에 도전체를 충진하여 접속 신뢰성의 향상을 도모하는 동시에 부품랜드 바로 밑이나 임의의 층 사이에 IVH를 형성할 수 있어서, 기판 사이즈의 소형화나 고밀도 실장을 실현할 수 있는 전층 IVH 구조의 다층인쇄회로기판을 제공한다.As one of them, there is a multilayer printed circuit board of a full-layer IVH structure called "ALIVH" (trademark of Matsushita Electric Industry Co., Ltd.). This printed circuit board is filled with conductors in Interstitial Via Holes (IVH) instead of copper-plated conductors in the inner wall of through-holes, which are the mainstream of the interlayer connection of conventional multilayer printed circuit boards. A multi-layer printed circuit board having a full-layer IVH structure can be provided which can form an IVH between the base and any layer, thereby realizing miniaturization of substrate size and high density mounting.
일본 특개평 6-268345호 공보에서는 상기와 같은 종래의 인쇄회로기판의 제조방법이 개시되어 있으며, 도 1a 내지 도 1i에 상기 인쇄회로기판의 제조방법을 도시한다.Japanese Patent Laid-Open No. 6-268345 discloses a conventional method for manufacturing a printed circuit board as described above, and a method of manufacturing the printed circuit board is shown in FIGS. 1A to 1I.
먼저, 도 1a에 도시하는 바와 같이, 기판의 원재료로 아라미드(Aramid) 섬유의 부직포에 열경화성 에폭시 수지를 함침시킨 다공질 기재(111)를 형성한다. 이 아라미드 부직포 원자재는 다공성물질로 이루어져 있고, 내열성이 강한 특성을 가지고 있으나, B-스테이지로 반경화 상태이기 때문에 적층시 수축되기 쉬운 성질을 띄고 있다.First, as shown in FIG. 1A, the porous base material 111 which impregnated the thermosetting epoxy resin in the nonwoven fabric of aramid fiber as a raw material of a board | substrate is formed. The aramid nonwoven raw material is made of a porous material and has a strong heat resistance property, but because it is semi-cured with a B-stage, it is easy to shrink when laminated.
도 1b를 참조하면, 상기 다공질 기재(111)의 양면에 커버 필름(115)을 적층한다. 이때의 커버 필름(115)은 일반적으로 폴리에스테르(PET)를 사용하고, 이는 다공질 기재(111)를 보호하기 위한 것으로 이형(離形) 필름이다.Referring to FIG. 1B, the cover film 115 is laminated on both surfaces of the porous substrate 111. In this case, the cover film 115 generally uses polyester (PET), which protects the porous substrate 111 and is a release film.
도 1c를 참조하면, CO2레이저 가공법에 의해 상기 다공질 기재(111)의 소정의 위치에 비아홀(117)을 형성한다.Referring to FIG. 1C, a via hole 117 is formed at a predetermined position of the porous substrate 111 by a CO 2 laser processing method.
도 1d를 참조하면, 상기 CO2레이저 가공법에 의해 형성된 비아홀(117)에 도전성 페이스트(119)를 충진한다. 충전하는 방법으로서는 비아홀(117)을 갖는 상기 다공질 기재(111)를 스크린 인쇄기의 테이블 상에 설치하고, 직접 도전성 페이스트(119)를 커버 필름(115) 상에서 인쇄한다. 이 때, 인쇄 면의 커버 필름(115)은 인쇄 마스크의 역할과 다공질 기재(111) 표면의 오염 방지의 역할을 한다.Referring to FIG. 1D, the conductive paste 119 is filled in the via hole 117 formed by the CO 2 laser processing method. In the filling method, the porous substrate 111 having the via holes 117 is provided on the table of the screen printing machine, and the conductive paste 119 is directly printed on the cover film 115. At this time, the cover film 115 of the printing surface serves as a printing mask and preventing contamination of the surface of the porous substrate 111.
도 1e를 참조하면, 도전성 페이스트(119)가 충진된 상기 다공질 기재(111)의 양면에 부착되어 있는 이형 필름인 커버 필름(115)을 제거한다.Referring to FIG. 1E, the cover film 115, which is a release film attached to both surfaces of the porous substrate 111 filled with the conductive paste 119, is removed.
도 1f를 참조하면, 커버 필름(115)이 제거된 상기 다공질 기재(111)의 양면에 동박(121)을 부착한다. 이 상태에서 가열·가압함으로써, 다공질 기재(111)는 압축되어 그 두께는 얇아진다. 이 때, 비아홀(117) 내의 도전성 페이스트(119)도 압축되어, 도전성 페이스트(119) 내의 바인더 성분이 압출됨으로써, 도전 성분끼리및 도전 성분과 동박(121)간의 결합이 견고해지며, 도전성 페이스트(119)의 도전 물질로 인해 층간의 전기적 접속을 가능하게 한다. 그런 다음, 다공질 기재(111)의 구성 성분인 열경화성 수지 및 도전성 페이스트(119)를 경화한다.Referring to FIG. 1F, the copper foil 121 is attached to both surfaces of the porous substrate 111 from which the cover film 115 is removed. By heating and pressurizing in this state, the porous base material 111 is compressed and its thickness becomes thin. At this time, the conductive paste 119 in the via hole 117 is also compressed, and the binder component in the conductive paste 119 is extruded, so that the bonding between the conductive components and the conductive component and the copper foil 121 is made firm, and the conductive paste ( The conductive material of 119 allows for electrical connection between layers. Then, the thermosetting resin and the conductive paste 119 which are components of the porous base material 111 are hardened.
도 1g를 참조하면, 상기와 같이 형성된 원자재를 드라이 필름이나 액상 포토레지스트로 코팅한 후, 포토마스크를 덮어 자외선(UV)으로 조사하고, 현상, 에칭, 박리를 통해 회로패턴을 형성한다.Referring to FIG. 1G, after the raw material formed as described above is coated with a dry film or a liquid photoresist, a photomask is covered and irradiated with ultraviolet rays (UV) to form a circuit pattern through development, etching, and peeling.
또한, 도 1h를 참조하면, 도 1a 내지 도 1e의 과정에 의해 형성된 별도의 절연성 기재(110)를 가운데 두고, 그 양면에 상기 양면 배선기판(120)을 각각 위치를 맞추어 중첩한 후, 전체를 가열·가압함으로써 다층화한다.In addition, referring to FIG. 1H, a separate insulating substrate 110 formed by the process of FIGS. 1A to 1E is placed in the center, and the double-sided wiring board 120 is overlapped with each other on both sides thereof, and then the whole It multilayers by heating and pressurizing.
이와 같은 제조방법은 레이저를 이용하여 비아홀을 형성하고, 유동성의 도전성 페이스트를 이용해서 동박층간의 전기접속을 하기 때문에 매우 작은 직경의 비아홀 접속을 가능하게 한다. 또한, 이들 회로 형성용 기판을 이용하여 형성된 다층인쇄회로기판은 저팽창률, 저유전률, 경량이라고 하는 장점을 활용하여 많은 전자기기에 이용되어 오고 있다.Such a manufacturing method enables via hole connection of a very small diameter because a via hole is formed using a laser and an electrical connection is made between copper foil layers using a fluid conductive paste. In addition, multilayer printed circuit boards formed by using these circuit-forming substrates have been used in many electronic devices utilizing the advantages of low expansion coefficient, low dielectric constant, and light weight.
그러나, 상기의 전층 IVH 구조를 갖는 인쇄회로기판은 현재 그 주요 구성 재료가 상기한 바와 같이 아라미드 섬유의 부직포에 열경화성 에폭시 수지를 함침시킴으로써 형성한 것이기 때문에, 가열·가압 프레스시 두께가 줄어들게 되며 이로 인해 두께 조절을 해야 하는 어려움을 지니고 있다. 또한, 아라미드 자재의 특성상 고가의 자재이고 흡습성이 높아서 습기에 약한 단점을 지니고 있어, 신뢰성이 높은 인쇄회로기판을 제조하는데 어려움이 있다.However, the printed circuit board having the full-layer IVH structure is currently formed by impregnating a thermosetting epoxy resin into a non-woven fabric of aramid fibers as described above, so that the thickness is reduced during heating and pressing. There is a difficulty in controlling the thickness. In addition, due to the properties of the aramid material is an expensive material and high hygroscopicity has a weak disadvantage to moisture, there is a difficulty in manufacturing a highly reliable printed circuit board.
이에 본 발명에서는 전술한 문제점들을 해결하고자, 흡습성이 강하고 두께의 조절이 용이한 자재를 사용함으로써 자재를 가열·가압 프레스시 두께가 줄어드는 것을 보완한 고신뢰성을 구현할 수 있는 인쇄회로기판의 제조방법을 발견하였으며, 본 발명은 이에 기초하여 완성되었다.Accordingly, in order to solve the above problems, the present invention provides a method for manufacturing a printed circuit board that can realize high reliability by using a material having strong hygroscopicity and easy control of thickness, thereby reducing the thickness of the material during heating and pressing. The present invention has been completed based on this finding.
본 발명의 다른 목적은 인쇄회로기판의 제조공정의 수를 감소시키고, 제조시간을 단축시키며, 저비용의 자재를 사용함으로써 제작에 소요되는 경비를 절감하기 위한 전층 IVH 공법의 인쇄회로기판의 제조방법을 제공하고자 하는 것이다.It is another object of the present invention to reduce the number of manufacturing steps of a printed circuit board, to shorten the manufacturing time, and to reduce the manufacturing cost by using low-cost materials. It is to provide.
도 1a 내지 1i는 종래기술에 따른 전층 IVH 공법의 인쇄회로기판을 제조하는 공정을 나타낸 도면들이고,1A to 1I are views illustrating a process of manufacturing a printed circuit board of a full-layer IVH method according to the prior art.
도 2a는 본 발명에 따른 5층 구조의 글라스 에폭시 원자재를 도시한 단면도이며,Figure 2a is a cross-sectional view showing a glass epoxy raw material of a five-layer structure according to the present invention,
도 2b는 본 발명에 따라 5층 구조의 글라스 에폭시 원자재에 비아홀이 형성된 기판을 도시한 단면도이고,2B is a cross-sectional view illustrating a substrate in which a via hole is formed in a five-layer glass epoxy raw material according to the present invention;
도 2c는 본 발명에 따라 비아홀이 형성된 기판에 도전성 페이스트를 충진하는 것을 도시한 단면도이며,2C is a cross-sectional view illustrating filling a conductive paste into a substrate having via holes according to the present invention.
도 2d는 본 발명에 따라 도전성 페이스트가 충진된 기판에서 커버 필름을 제거하는 것을 도시한 단면도이고,2D is a cross-sectional view illustrating the removal of a cover film from a substrate filled with a conductive paste according to the present invention;
도 2e는 본 발명에 따라 커버 필름이 제거된 기판의 양면에 동박을 얹고 가열·가압 프레스를 이용하여 동박을 부착시키는 것을 도시한 단면도이며,FIG. 2E is a cross-sectional view showing that the copper foil is placed on both sides of the substrate from which the cover film is removed and the copper foil is attached using a heating and pressing press according to the present invention.
도 2f는 본 발명에 따라 도체층이 형성된 기판에 포토 레지스트를 도포하여 원하는 회로패턴을 형성하는 것을 도시한 단면도이고,FIG. 2F is a cross-sectional view illustrating forming a desired circuit pattern by applying a photoresist to a substrate on which a conductor layer is formed according to the present invention;
도 2g는 본 발명에 따라 절연성 기재를 형성하여 다층 인쇄회로기판을 형성하는 것을 도시한 단면도이며,Figure 2g is a cross-sectional view illustrating the formation of a multilayer printed circuit board by forming an insulating substrate in accordance with the present invention,
도 2h는 본 발명에 따라 형성된 전층 IVH 공법의 4층 인쇄회로기판을 도시한 단면도이다.Figure 2h is a cross-sectional view showing a four-layer printed circuit board of the full-layer IVH method formed in accordance with the present invention.
◎ 도면의 주요부분에 대한 부호의 설명 ◎◎ Explanation of symbols for main part of drawing
110, 210: 절연성 기재 111: 다공질 기재110, 210: insulating substrate 111: porous substrate
115, 215: 커버 필름 117, 217: 비아홀115, 215: cover films 117, 217: via holes
119, 219: 전도성 페이스트 120, 220: 양면 배선기판119, 219: conductive paste 120, 220: double-sided wiring board
121, 221: 동박 211: 경화된 글라스 에폭시121, 221: copper foil 211: cured glass epoxy
213: B-스테이지의 에폭시 수지213: epoxy resin of B-stage
상기 목적을 달성하기 위한 수단으로서, 본 발명에 따른 전층 IVH 공법의 인쇄회로기판은, 절연성 기재에 형성된 다수의 비아홀에 도전성 페이스트가 충진되고 상기 절연성 기재의 양면에 소정의 패턴으로 형성된 양면 배선층이 상기 도전체에 의해 전기적으로 접속되어 있는 인쇄회로기판에 있어서, 상기 절연성 기재는 (a) 경화된 글라스 에폭시 수지; (b) 그 양면에 도포된 B-스테이지 상태의 수지; 및 (c) 상기 형성된 수지를 관통하여 형성된 비아홀 내부에 충진된 도전성 페이스트로 구성되는 것을 특징으로 하는 전층 IVH 공법의 인쇄회로기판을 제공한다.As a means for achieving the above object, the printed circuit board of the full-layer IVH method according to the present invention, the conductive paste is filled in a plurality of via holes formed in the insulating substrate and the double-sided wiring layer formed in a predetermined pattern on both sides of the insulating substrate is A printed circuit board electrically connected by a conductor, the insulating substrate comprising: (a) a cured glass epoxy resin; (b) resin in B-stage applied to both surfaces thereof; And (c) a conductive paste filled in the via hole formed through the resin thus formed.
본 발명에 따라 상기 소정의 패턴으로 형성된 양면 배선층은 (a) 비아홀이 형성된 상기 절연성 기재; (b) 상기 비아홀 내부에 충진된 도전성 페이스트; (c) 상기 비아홀 상부에 형성되는 동박층으로 구성되는 것을 특징으로 한다.According to the present invention, the double-sided wiring layer formed in the predetermined pattern may include: (a) the insulating substrate on which via holes are formed; (b) a conductive paste filled in the via hole; (c) a copper foil layer formed on the via hole.
또한, 본 발명은 (a) 경화된 글라스 에폭시 수지를 중심으로 하고, 그 양면에 B-스테이지 상태의 수지를 도포한 다음, 상기 B-스테이지의 수지층의 양면에 커버 필름을 적층한 5층 구조의 절연성 기재를 형성하는 단계; (b) 상기 절연성 기재의 소정의 위치에 비아홀을 형성하는 단계; (c) 상기 비아홀이 형성된 부분에 도전성 페이스트를 충진하는 단계; (d) 상기 도전성 페이스트를 충진한 기판에서 커버 필름을 제거하는 단계; (e) 상기 도전성 페이스트 충진 기판의 양면에 동박을 부착하여 도체층을 형성하는 단계; (f) 상기 도체층 상에 포토레지스트 패턴을 형성하는 단계; 및 (g) 상기 포토레지스트 패턴을 식각마스크로 상기 도체층을 식각하여 회로패턴을 형성하여 양면 배선기판을 형성하는 단계를 포함하는 것을 특징으로 하는 전층 IVH 공법의 인쇄회로기판의 제조방법를 제공한다.In addition, the present invention is (a) a five-layer structure centering on the cured glass epoxy resin, applying a resin in a B-stage state on both surfaces thereof, and then laminating a cover film on both sides of the resin layer of the B-stage. Forming an insulating substrate of; (b) forming a via hole at a predetermined position of the insulating substrate; (c) filling a conductive paste in a portion where the via hole is formed; (d) removing the cover film from the substrate filled with the conductive paste; (e) attaching copper foil to both surfaces of the conductive paste filling substrate to form a conductor layer; (f) forming a photoresist pattern on the conductor layer; And (g) forming a circuit pattern by etching the conductor layer using the photoresist pattern as an etching mask to form a double-sided wiring board.
본 발명에 따른 상기 (a)단계에서 (d)단계를 통해 별개의 절연성 기재를 제조하는 것을 특징으로 한다.In (a) to (d) according to the present invention is characterized by producing a separate insulating substrate.
본 발명에 따른 상기 절연성 기재를 가운데 두고, 그 양면에 상기 양면 배선기판을 적층하여 4층 인쇄회로기판을 제조하는 것을 특징으로 한다.A four-layer printed circuit board is manufactured by stacking the double-sided wiring board on both sides of the insulating substrate according to the present invention.
본 발명에 따른 상기 (a)단계에서 B-스테이지 상태의 수지를 도포하는 방법은 액상 수지를 코팅하는 방법으로 스크린코팅(Screen Coating), 커튼코팅(Curtain Coating), 롤코팅(Roll Coating) 또는 스프레이코팅(Spray Coating) 방법으로 이루어지는 일군으로부터 선택되는 것을 특징으로 한다.In the step (a) according to the present invention, the method of applying the resin in the B-stage state is a method of coating a liquid resin, screen coating, curtain coating, roll coating, or spray coating. It is characterized in that it is selected from the group consisting of a spray (Spray Coating) method.
본 발명에 따른 상기 (a)단계에서 B-스테이지 상태의 수지를 도포하는 방법은 필름 타입의 수지를 진공 라미네이터(Laminator) 또는 가열·가압 프레스를 이용하여 부착하는 것을 특징으로 한다.In the step (a) according to the present invention, the method for applying the resin in the B-stage state is characterized in that the resin of the film type is attached using a vacuum laminator or a heating / pressing press.
본 발명에 따른 상기 (c)단계의 도전성 페이스트는 스크린 인쇄를 통하여 충진되는 것을 특징으로 한다.The conductive paste of step (c) according to the invention is characterized in that the filling through the screen printing.
본 발명에 따른 상기 도전성 페이스트는 금속 분말이 주성분인 것을 특징으로 한다.The conductive paste according to the present invention is characterized in that the metal powder is the main component.
본 발명에 따른 상기 금속 분말은 구리(Cu), 은(Ag), 금(Au), 주석(Sn), 납(Pb) 금속 분말 또는 이들의 조합인 것을 특징으로 한다.The metal powder according to the present invention is characterized in that the copper (Cu), silver (Ag), gold (Au), tin (Sn), lead (Pb) metal powder or a combination thereof.
또한, 상기 금속 분말은 유기 결합체에 의해 결합되는 것을 특징으로 한다.In addition, the metal powder is characterized by being bonded by an organic binder.
또한, 상기 금속 분말은 금속 결합체에 의해 결합되는 것을 특징으로 한다.In addition, the metal powder is characterized in that bonded by a metal binder.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
도 2a를 참조하면, 본 실시예는 5층 구조의 글라스 에폭시 원자재를 사용한다. 상기 5층 구조의 원자재의 중앙에는 경화된 글라스 에폭시 재질(Cured Glass Epoxy)(211)을 기본으로 한다. 이 때의 글라스 에폭시(211)는 Non-Halogen을 기본으로 한다.Referring to Figure 2a, this embodiment uses a glass epoxy raw material of a five-layer structure. At the center of the raw material of the five-layer structure is based on a cured glass epoxy (211). The glass epoxy 211 at this time is based on Non-Halogen.
상기 글라스 에폭시(211)의 양면에 B-스테이지 상태의 에폭시 수지(213)를 도포한다. 도포하는 방법으로는 액상 수지를 코팅하는 방법, 스크린코팅(Screen Coating), 커튼코팅(Curtain Coating), 롤코팅(Roll Coating), 스프레이코팅(Spray Coating)등을 이용할 수 있다. 또한 필름 타입의 수지를 진공 라미네이터나 가열·가압 프레스를 이용해서 부착할 수도 있다.B-stage epoxy resin 213 is coated on both surfaces of the glass epoxy 211. As a coating method, a liquid resin coating method, a screen coating, a curtain coating, a curtain coating, a roll coating, a spray coating, or the like may be used. Moreover, a film type resin can also be attached using a vacuum laminator or a heating and pressure press.
그런 다음, 상기 B-스테이지 수지(213)가 도포된 절연성 기재의 양면에 B-스테이지 수지(213)를 보호하기 위한 커버 필름(215)을 적층한다. 적층 방법으로는액상수지일 경우는 수지를 B-스테이지 상태로 건조시킨 후 진공 라미네이터 또는 필름 라미네이터를 이용하여 필름을 입힌다. 또한, 필름 타입의 B-스테이지 수지일 경우는 필름 타입의 수지를 제조할 때 커버 필름을 코팅하여 사용한다. 이 때 커버 필름의 재질로는 폴리에스테르(PET), 폴리에틸렌(PE)등을 사용한다.Then, a cover film 215 for protecting the B-stage resin 213 is laminated on both surfaces of the insulating substrate coated with the B-stage resin 213. In the lamination method, in the case of liquid resin, the resin is dried in a B-stage state and then the film is coated using a vacuum laminator or a film laminator. In addition, in the case of the film type B-stage resin, a cover film is used when manufacturing a film type resin. In this case, polyester (PET), polyethylene (PE) or the like is used as a material of the cover film.
도 2b를 참조하면, 상기와 같이 구성된 절연성 기재는 레이저 드릴을 이용하여 원하는 위치에 비아홀(217)을 가공한다.Referring to FIG. 2B, the insulating substrate configured as described above processes the via hole 217 at a desired position using a laser drill.
이 때 레이저 드릴은 CO2를 이용한 레이저 드릴을 사용하나, 자외선-야그(UV-Yag)를 이용한 레이저 드릴을 사용해도 무방하다. 레이저 드릴로 가공할 때 절연성 기재는 커버 필름(215)이 있는 상태에서 가공을 한다. 이 때의 커버 필름(215)은 기판을 보호할 뿐 아니라 레이저 가공시 기판의 손상을 보호한다. 비아홀(217)의 가공정도는 30∼200㎛정도까지 가공을 한다.In this case, the laser drill uses a laser drill using CO 2 , but a laser drill using UV-Yag may be used. When processing with a laser drill, the insulating base material is processed in the presence of the cover film 215. The cover film 215 at this time not only protects the substrate, but also protects the substrate from damage during laser processing. The processing accuracy of the via hole 217 is processed to about 30 to 200㎛.
도 2c를 참조하면, 레이저로 가공한 비아홀(217)에 도전성 페이스트(219)를 충진한다. 이 때 도전성 페이스트의 충진 방법은 스크린 인쇄를 이용하며, 이러한 스크린 인쇄시 작업 환경은 대기압 또는 진공상태에서 작업을 한다. 도전성 페이스트의 주성분은 금속 분말로써 구리(Cu), 은(Ag), 금(Au), 주석(Sn), 납(Pb) 등의 금속을 사용하며 유기 바인더(Binder)가 포함되어서 금속분말을 결합시켜주는 역할을 한다. 유기 바인더가 없고 금속 바인더가 포함되어도 무방하다. 이 때의 금속 바인더는 비스무스(Bi)등이 사용된다. 도전성 페이스트는 가열·가압시 금속분말끼리 서로 접촉되어 전기적으로나 열적으로 전도도를 확보할 수 있어야 한다. 또는 금속분말끼리 서로 가열·가압하는 과정에 금속확산이나 소결로 인하여 전기적으로나 열적으로 전도도를 확보할 수 있어야 한다.Referring to FIG. 2C, the conductive paste 219 is filled in the via hole 217 processed by the laser. At this time, the filling method of the conductive paste uses screen printing, and in such screen printing, the working environment is operated at atmospheric pressure or vacuum. The main component of the conductive paste is a metal powder, which uses metals such as copper (Cu), silver (Ag), gold (Au), tin (Sn), and lead (Pb), and includes organic binders to bind metal powders. It plays a role. There is no organic binder and a metal binder may be included. Bismuth (Bi) etc. are used for the metal binder at this time. The conductive paste should be able to secure conductivity electrically or thermally by contacting metal powders with each other during heating and pressing. Alternatively, during the process of heating and pressurizing the metal powders with each other, the conductivity must be secured electrically or thermally by metal diffusion or sintering.
도 2d를 참조하면, 도전성 페이스트(219)를 충진한 기판에서 커버 필름(215)을 제거한다. 커버 필름은 통상적으로 폴리에스테르(PET)를 사용하며, 내열성이 우수하고, 이형 필름이기 때문에 쉽게 제거할 수 있다.Referring to FIG. 2D, the cover film 215 is removed from the substrate filled with the conductive paste 219. The cover film usually uses polyester (PET), has excellent heat resistance, and can be easily removed because it is a release film.
도 2e를 참조하면, 상기와 같이 커버 필름(215)이 제거된 기판의 양면에 동박(221)을 부착한 후 가열·가압 프레스를 이용해서 동박(221)과 기재를 일체화한다.Referring to FIG. 2E, the copper foil 221 is attached to both surfaces of the substrate from which the cover film 215 has been removed as described above, and then the copper foil 221 and the substrate are integrated using a heating / pressing press.
이 때, 비아홀(217) 내의 도전성 페이스트(219)도 압축되어, 도전성 페이스트(219) 내의 바인더 성분이 압출됨으로써, 도전 성분끼리 및 도전 성분과 동박(221)간의 결합이 견고해지며, 도전성 페이스트(219)의 도전 물질로 인해 층간의 전기적 접속을 가능하게 한다.At this time, the conductive paste 219 in the via hole 217 is also compressed, and the binder component in the conductive paste 219 is extruded, so that the bonding between the conductive components and the conductive component and the copper foil 221 is firm, and the conductive paste ( The conductive material of 219 allows for electrical connection between layers.
도 2f를 참조하면, 상기 도체층 상에 포토레지스트 패턴을 형성하고, 식각마스크로 상기 도체층을 식각하여 회로패턴을 형성한다. 이 방법은 일반적인 인쇄회로기판의 회로형성방법과 동일하다.Referring to FIG. 2F, a photoresist pattern is formed on the conductor layer and a circuit pattern is formed by etching the conductor layer with an etching mask. This method is the same as the circuit formation method of a general printed circuit board.
또한, 도 2g 및 도 2h를 참조하면, 상기 도 2a 내지 도 2d의 과정에 의해 형성된 별도의 절연성 기재(210)를 가운데 두고, 그 양면에 상기 양면 배선기판(220)을 각각 위치를 맞추어 적층한 후, 전체를 가열·가압함으로써 다층화 기판을 제조할 수 있다.Also, referring to FIGS. 2G and 2H, a separate insulating substrate 210 formed by the process of FIGS. 2A to 2D is placed in the center, and the double-sided wiring board 220 is laminated on both sides thereof with their respective positions. After that, the multilayered substrate can be produced by heating and pressing the whole.
이상에서 설명한 것은 본 발명에 따른 전층 IVH 공법의 인쇄회로기판을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is only one embodiment for implementing a printed circuit board of the full-layer IVH method according to the present invention, the present invention is not limited to the above-described embodiment, as claimed in the following claims Without departing from the gist of the invention, anyone of ordinary skill in the art to which the present invention will have the technical spirit of the present invention to the extent that various modifications can be made.
상술한 바와 같이, 본 발명에 따른 전층 IVH 공법의 인쇄회로기판의 제조방법은 기판의 제조공정의 수를 감소시키고 제조시간을 단축시키며 기판의 설계 자유도를 높임으로써 고신뢰성의 인쇄회로기판을 제공할 수 있다.As described above, the manufacturing method of the printed circuit board of the full-layer IVH method according to the present invention can provide a highly reliable printed circuit board by reducing the number of manufacturing steps of the substrate, shortening the manufacturing time and increasing the design freedom of the substrate. Can be.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0003059A KR100516621B1 (en) | 2003-01-16 | 2003-01-16 | Printed circuit board for using all layer interstitial via hole, and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0003059A KR100516621B1 (en) | 2003-01-16 | 2003-01-16 | Printed circuit board for using all layer interstitial via hole, and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040065862A true KR20040065862A (en) | 2004-07-23 |
| KR100516621B1 KR100516621B1 (en) | 2005-09-22 |
Family
ID=37355935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0003059A KR100516621B1 (en) | 2003-01-16 | 2003-01-16 | Printed circuit board for using all layer interstitial via hole, and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100516621B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100651422B1 (en) * | 2004-09-23 | 2006-11-29 | 삼성전기주식회사 | Method for fabricating the multi layer using Layup Process |
| KR100754071B1 (en) * | 2006-05-16 | 2007-08-31 | 삼성전기주식회사 | Method of manufacturing printed circuit board for using all layer interstitial via hole |
| KR100864430B1 (en) * | 2006-05-10 | 2008-10-20 | (주)하이비젼시스템 | methods of manufacturing a double side substrate having a dual semiconductor device and double side substrates fabricated thereby |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101078733B1 (en) | 2009-06-29 | 2011-11-02 | 주식회사 하이닉스반도체 | Semiconductor package |
| KR101312029B1 (en) * | 2012-03-13 | 2013-09-27 | 주식회사 디에이피 | Method for manufacruting copper clad laminated board |
-
2003
- 2003-01-16 KR KR10-2003-0003059A patent/KR100516621B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100651422B1 (en) * | 2004-09-23 | 2006-11-29 | 삼성전기주식회사 | Method for fabricating the multi layer using Layup Process |
| KR100864430B1 (en) * | 2006-05-10 | 2008-10-20 | (주)하이비젼시스템 | methods of manufacturing a double side substrate having a dual semiconductor device and double side substrates fabricated thereby |
| KR100754071B1 (en) * | 2006-05-16 | 2007-08-31 | 삼성전기주식회사 | Method of manufacturing printed circuit board for using all layer interstitial via hole |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100516621B1 (en) | 2005-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2164311B1 (en) | Circuit board and method for manufacturing the same | |
| US7253512B2 (en) | Organic dielectric electronic interconnect structures and method for making | |
| KR100674319B1 (en) | Manufacturing method of printed circuit board having thin core layer | |
| KR100570856B1 (en) | Method for fabricating the multi layer PCB in parallel | |
| KR100567087B1 (en) | Method for fabricating the multi layer printed circuit board in parallel with improved interconnection | |
| EP1283662A1 (en) | It laminating double-side circuit board and production method therefor and multi-layer printed circuit board using | |
| JPH1145955A (en) | Device built-in multilayered printed circuit board and its manufacture | |
| WO1998056220A1 (en) | Single-sided circuit board and method for manufacturing the same | |
| WO2001045478A1 (en) | Multilayered printed wiring board and production method therefor | |
| KR100632560B1 (en) | Parallel printed circuit board manufacturing method | |
| JP2006196785A (en) | Printed-wiring board having built-in electronic component and manufacturing method thereof | |
| CN101257773B (en) | Method of manufacturing multi-layered printed circuit board | |
| US8076589B2 (en) | Multilayer wiring board and its manufacturing method | |
| KR100601483B1 (en) | Parallel MLB granted interlayer conductivity by viapost and method thereof | |
| JP2004007006A (en) | Multilayer wiring board | |
| KR100734234B1 (en) | Multilayer printed circuit board and fabricating method thereof | |
| KR100516621B1 (en) | Printed circuit board for using all layer interstitial via hole, and manufacturing method thereof | |
| KR100536315B1 (en) | Semiconductor packaging substrate and manufacturing method thereof | |
| KR20070034766A (en) | Full Layer Inner Via Printed Circuit Board Using Peel Plating and Its Manufacturing Method | |
| JPH11233946A (en) | Substrate for forming high-density wiring, its manufacture, and manufacture of high-density wiring board | |
| KR20040065861A (en) | Printed circuit board for using all layer interstitial via hole, and manufacturing method thereof | |
| KR20040061258A (en) | Build-up printed circuit board and manufacturing method thereof | |
| KR101138542B1 (en) | Manufactory method for multi-layer printed circuit board | |
| JP4899409B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| KR100722605B1 (en) | Manufacturing method of all layer inner via hall printed circuit board that utilizes the fill plating |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |