KR20040064977A - method of forming a metal layer in a semiconductor device - Google Patents

method of forming a metal layer in a semiconductor device Download PDF

Info

Publication number
KR20040064977A
KR20040064977A KR1020030002010A KR20030002010A KR20040064977A KR 20040064977 A KR20040064977 A KR 20040064977A KR 1020030002010 A KR1020030002010 A KR 1020030002010A KR 20030002010 A KR20030002010 A KR 20030002010A KR 20040064977 A KR20040064977 A KR 20040064977A
Authority
KR
South Korea
Prior art keywords
film
forming
recess
copper
seed
Prior art date
Application number
KR1020030002010A
Other languages
Korean (ko)
Inventor
신충환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030002010A priority Critical patent/KR20040064977A/en
Publication of KR20040064977A publication Critical patent/KR20040064977A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE: A method for forming a metal layer of a semiconductor device is provided to transmit smoothly an electric signal by reducing an electrical resistance of a coupling part between a copper layer and a bottom layer. CONSTITUTION: A thin film pattern having a recess is formed on a semiconductor substrate(40). A metal barrier layer having the uniform thickness is formed on a sidewall and a bottom of the recess and the thin film pattern. A seed is formed on the metal barrier layer in order to form a copper layer(48). A hydrogen reduction reaction is performed on the metal barrier layer including the seed. The copper layer is formed on the metal barrier layer including the seed. The copper layer is buried into the recess.

Description

반도체 장치의 금속막 형성 방법{method of forming a metal layer in a semiconductor device}Method of forming a metal layer in a semiconductor device

본 발명은 반도체 장치의 금속막 형성 방법에 관한 것으로서, 보다 상세하게는 반도체 장치의 제조에 있어 리세스(recess)를 갖는 기판 상에 구리막을 형성하기 위한 방법에 관한 것이다.The present invention relates to a method for forming a metal film of a semiconductor device, and more particularly, to a method for forming a copper film on a substrate having a recess in the manufacture of a semiconductor device.

최곤, 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응함으로서, 상기 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다.At the same time, with the rapid spread of information media such as computers, semiconductor devices are also rapidly developing. In terms of its function, the semiconductor device is required to operate at a high speed and to have a large storage capacity. In response to these demands, manufacturing techniques have been developed in the semiconductor device in the direction of improving the degree of integration, reliability and response speed.

상기 반도체 장치의 제조에 있어 주요한 기술로서 금속 배선 공정에 대한 요구도 엄격해지고 있다. 이에 따라, 단위 면적당 형성되는 소자들의 밀도를 높이기 위하여 상기 금속 배선은 다층 구조로 형성된다. 상기 금속 배선으로서는 주로 알루미늄 또는 텅스텐을 사용하고 있다. 그러나, 상기 알루미늄 또는 텅스텐은 그것의 비저항이 각각 2.8 × 10E-8 Ωm, 5.5 × 10E-8 Ωm 정도이기 때문에 상기 다층 구조의 금속 배선에는 적합하지 않다. 따라서, 최근에는 상기 금속 배선으로서 상기 비저항이 알루미늄보다 낮은 구리를 사용하는 추세이다.As a major technology in the manufacture of the semiconductor device, the demands on the metallization process are also becoming severe. Accordingly, in order to increase the density of devices formed per unit area, the metal wires are formed in a multilayer structure. As the metal wirings, aluminum or tungsten is mainly used. However, the aluminum or tungsten is not suitable for the metal wiring of the multilayer structure because its specific resistance is about 2.8 × 10E-8 Ωm and 5.5 × 10E-8 Ωm, respectively. Therefore, in recent years, as the metal wiring, there is a trend to use copper having a lower specific resistance than aluminum.

상기 금속 배선으로서 구리막을 형성하기 위한 예로서는 대한민국 공개특허 1999-72296호 및 미합중국 특허 6,395,642호에 개시되어 있다.Examples of forming a copper film as the metal wiring are disclosed in Korean Patent Laid-Open Publication No. 1999-72296 and US Pat. No. 6,395,642.

그러나, 상기 금속 배선으로서 구리막을 형성할 때 하부 박막 즉, 장벽 금속막과의 결합력에 다소 이상이 발생하는 것을 확인할 수 있다. 특히, 리세스 - 콘택홀(contact hole) 또는 비아홀(via hole) -가 형성된 부위에서의 상기 결합력의 이상은 심각하게 발생하는 것을 확인할 수 있다. 이는, 상기 구리막을 형성한 후, 열처리를 실시할 때 상기 구리막이 스트레스(stress)를 받기 때문인 것으로 판단된다. 그러나, 상기 열처리를 생략할 수는 없다. 이는, 상기 열처리를 생략할 경우, 상기 리세스 내에 구리막을 완전하게 매립시킬 수 없기 때문이다.However, when forming the copper film as the metal wiring, it can be confirmed that a slight abnormality occurs in the bonding force with the lower thin film, that is, the barrier metal film. In particular, it can be seen that the abnormality of the bonding force at the site where the recess-the contact hole or the via hole-is formed occurs seriously. This is because the copper film is stressed when the heat treatment is performed after the copper film is formed. However, the heat treatment cannot be omitted. This is because, if the heat treatment is omitted, the copper film cannot be completely embedded in the recess.

도 1은 종래의 구리막을 형성할 때 열처리에 의해 구리막이 받는 스트레스를 설명하기 위한 그래프이다.1 is a graph for explaining the stress received by a copper film by heat treatment when forming a conventional copper film.

도 1을 참조하면, 제1예와 제2예의 경우에는 열처리를 수행하기 이전에 구리막의 저항 분포를 확인한 결과이고, 제3예와 제4예의 경우에는 열처리를 수행한 후에 구리막의 저항 분포를 확인할 결과이다. 특히, 제3예의 경우에는 제1예의 구리막을 열처리한 후 저항 분포를 확인한 결과이고, 제4예의 경우에는 제2예의 구리막을 열처리한 후 저항 분포를 확인할 결과이다. 여기서, 상기 열처리는 400℃ 정도의 온도 조건에서 30분 동안 2회에 걸쳐서 수행한다.Referring to FIG. 1, in the case of the first example and the second example, the resistance distribution of the copper film was confirmed before the heat treatment was performed. The result is. In particular, in the case of the third example, the resistance distribution was confirmed after the heat treatment of the copper film of the first example, and in the case of the fourth example, the resistance distribution was confirmed after the heat treatment of the copper film of the second example. Here, the heat treatment is performed twice for 30 minutes at a temperature of about 400 ℃.

상기 저항 분포를 확인한 결과, 열처리를 수행함으로서 데그러데이션(degradation) 현상이 심각하게 발생함을 확인할 수 있었다.As a result of confirming the resistance distribution, it was confirmed that the degradation phenomenon occurs seriously by performing the heat treatment.

따라서, 상기 구리막을 형성한 후, 열처리를 수행함으로서 하부 박막과의 접착력이 저하됨을 알 수 있다. 때문에, 상기 접착력의 저하로 구리막의 저항이 증가함으로서 반도체 장치의 전기 신호의 전달에 영향을 끼치는 문제점을 갖는다.Therefore, after forming the copper film, it can be seen that the adhesion to the lower thin film is reduced by performing a heat treatment. Therefore, the resistance of the copper film is increased due to the decrease in the adhesive force, thereby affecting the transmission of the electrical signal of the semiconductor device.

본 발명의 목적은, 구리막을 형성할 때 열처리를 실시하여도 하부 박막과의접착력에 이상이 없는 구리막의 형성 방법을 제공하는데 있다.An object of the present invention is to provide a method for forming a copper film which is free from adhesion to the lower thin film even when heat treatment is performed when forming the copper film.

도 1은 종래의 구리막을 형성할 때 열처리에 의해 구리막이 받는 스트레스를 설명하기 위한 그래프이다.1 is a graph for explaining the stress received by a copper film by heat treatment when forming a conventional copper film.

도 2는 본 발명에 따라 금속막을 형성할 때 실시하는 수소 환원 반응에 의한 하부 박막과 금속막과의 결합 메카니즘을 나타내는 개략적인 도면이다.FIG. 2 is a schematic diagram showing a coupling mechanism between a lower thin film and a metal film by a hydrogen reduction reaction carried out when forming a metal film according to the present invention.

도 3은 종래의 금속막을 형성할 때 하부 박막과 금속막과의 결합 메카니즘을 나타내는 개략적인 도면이다.3 is a schematic diagram showing a coupling mechanism between a lower thin film and a metal film when forming a conventional metal film.

도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 구리막의 형성 방법을 설명하기 위한 단면도들이다.4A to 4D are cross-sectional views illustrating a method of forming a copper film according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

40 : 기판 42 : 하부 금속 배선40: substrate 42: lower metal wiring

44 : 절연막 패턴 45 : 비아홀44: insulating film pattern 45: via hole

46 : 질화 탄탈륨막 47 : 시드46 tantalum nitride film 47 seed

48 : 구리막48: copper film

상기 목적을 달성하기 위한 본 발명은,The present invention for achieving the above object,

리세스를 갖는 박막 패턴이 형성된 기판을 마련하는 단계;Providing a substrate on which a thin film pattern having a recess is formed;

상기 리세스의 측벽, 저면 및 상기 박막 패턴 상에 균일한 두께를 갖도록 장벽 금속막을 형성하는 단계;Forming a barrier metal film on the sidewalls, the bottom surface of the recess, and the thin film pattern to have a uniform thickness;

상기 장벽 금속막 상에 구리막을 형성하기 위한 시드를 형성하는 단계;Forming a seed for forming a copper film on the barrier metal film;

상기 시드가 형성된 상태에서 수소 환원 반응을 실시하는 단계; 및Performing a hydrogen reduction reaction in the state where the seed is formed; And

상기 시드가 형성된 장벽 금속막 상에 구리막을 형성하되, 상기 리세스에는 상기 구리막을 매립시키는 단계를 포함한다.Forming a copper film on the barrier metal film on which the seed is formed, and filling the copper film in the recess.

이와 같이, 본 발명에서는 상기 구리막을 형성할 때 수소 환응 반응을 실시함으로서 하부 박막 예를 들면 장벽 금속막과의 접착력을 향상시킬 수 있다. 특히, 리세스에서 하부 박막과 구리막의 접착력을 향상시킬 수 있다.As described above, in the present invention, when the copper film is formed, the hydrogen reaction reaction can be performed to improve adhesion to the lower thin film, for example, the barrier metal film. In particular, it is possible to improve the adhesion between the lower thin film and the copper film in the recess.

따라서, 상기 접착력의 향상이 이루어짐으로서 상기 접착 부위에서의 저항을 낮출 수 있다. 때문에, 반도체 장치의 전기적 신호를 원활하게 전달할 수 있음으로서 신뢰도의 향상에 기여할 수 있다.Therefore, the improvement of the adhesive force can be made to lower the resistance at the bonding site. Therefore, the electrical signal of the semiconductor device can be transmitted smoothly, thereby contributing to the improvement of reliability.

이하, 본 발명을 상세하게 설명하기로 한다.Hereinafter, the present invention will be described in detail.

먼저, 리세스를 갖는 박막 패턴이 형성된 기판을 마련한다. 여기서, 상기 리세스를 갖는 박막 패턴의 예로서는 콘택홀을 갖는 절연막 패턴, 비아홀을 갖는 절연막 패턴 등을 들 수 있다.First, a substrate on which a thin film pattern having a recess is formed is prepared. Here, examples of the thin film pattern having the recess include an insulating film pattern having a contact hole, an insulating film pattern having a via hole, and the like.

상기 비아홀을 갖는 절연막 패턴의 형성을 살펴보면 다음과 같다. 먼저, 하부 금속 배선을 갖는 기판 상에 절연막을 형성한다. 그리고, 포토레지스트(photoresist) 패턴을 식각 마스크로 사용하는 사진 식각 공정을 실시하여 상기 하부 금속 배선의 일부를 노출시킨다. 이때, 상기 하부 금속 배선의 일부를 노출시키는 부위가 비아홀이다.Looking at the formation of the insulating film pattern having the via hole as follows. First, an insulating film is formed on a substrate having a lower metal wiring. In addition, a photolithography process using a photoresist pattern as an etching mask is performed to expose a portion of the lower metal wiring. In this case, a portion of the lower metal wire exposed through is a via hole.

이어서, 상기 리세스의 측벽, 저면 및 상기 박막 패턴 상에 장벽 금속막을 형성한다. 이때, 상기 장벽 금속막은 상기 리세스 부위 및 박막 패턴 부위에 균일한 두께를 갖도록 형성된다. 여기서, 상기 장벽 금속막의 예로서는 탄탈륨막, 질화 탄탈륨막, 티타늄막, 질화 티타늄막을 들 수 있고, 이들은 단독으로 적층되거나, 둘 이상이 순차적으로 적층될 수 있다.Subsequently, a barrier metal film is formed on sidewalls, bottom surfaces of the recesses, and the thin film pattern. In this case, the barrier metal film is formed to have a uniform thickness on the recess portion and the thin film pattern portion. Here, examples of the barrier metal film may include a tantalum film, a tantalum nitride film, a titanium film, and a titanium nitride film, and these may be stacked alone, or two or more may be sequentially stacked.

그리고, 상기 장벽 금속막 상에 구리막을 형성하기 위한 시드(seed)를 형성한 후, 상기 시드가 형성된 상태에서 수소 환원 반응을 실시한다. 이와 같이, 상기 수소 환원 반응을 실시함으로서 하부 박막과 상기 시드와의 결합력이 향상된다.Then, after forming a seed (seed) for forming a copper film on the barrier metal film, a hydrogen reduction reaction is performed in the state where the seed is formed. In this way, the bonding force between the lower thin film and the seed is improved by performing the hydrogen reduction reaction.

도 2는 본 발명에 따라 금속막을 형성할 때 실시하는 수소 환원 반응에 의한 하부 박막과 금속막과의 결합 메카니즘을 나타낸다.Figure 2 shows the coupling mechanism of the lower thin film and the metal film by the hydrogen reduction reaction carried out when forming the metal film according to the present invention.

도 2를 참조하면, 질화 탄탈륨막을 하부 박막으로 형성하고, 그것의 상부에 구리막의 시드를 형성한 후, 상기 수소 환원 반응을 실시한 경우의 메카니즘이다. 이때, 도 2의 A 부분에서와 같이 수소가 상기 질화 탄탈륨막의 원소와 상기 구리막의 시드의 원소를 결합시키는 역할을 갖는다. 때문에, 상기 수소 환원 반응을 실시함으로서 그것들의 결합력이 향상되는 것이다.Referring to Fig. 2, a tantalum nitride film is formed as a lower thin film, and a copper film seed is formed thereon, followed by the hydrogen reduction reaction. At this time, as shown in part A of FIG. 2, hydrogen has a role of bonding the element of the tantalum nitride film and the element of the seed of the copper film. Therefore, the bonding force is improved by performing the said hydrogen reduction reaction.

반면에, 도 3에 도시된 바와 같이, 수소 환원 반응을 실시하지 않은 경우에는 도 3의 B 부분에서와 같이 결합 구조가 깨어지기 때문에 이후에 실시하는 열처리에 의한 스트레스로 인하여 결합력이 약화되는 것이다.On the other hand, as shown in FIG. 3, when the hydrogen reduction reaction is not performed, as shown in part B of FIG. 3, the bonding structure is broken, and thus the bonding force is weakened due to the stress caused by the subsequent heat treatment.

이어서, 상기 시드를 갖는 장벽 금속막 상에 구리막을 형성한다. 이때, 상기 구리막은 상기 리세스에 매립되는 형태를 갖는다.Next, a copper film is formed on the barrier metal film having the seed. In this case, the copper film has a form buried in the recess.

그리고, 상기 구리막을 갖는 기판을 열처리시킨다. 이와 같이, 상기 열처리를 실시함으로서 상기 리세스에 구리막이 완전하게 매립된다. 즉, 보이드와 같은 불량 부위의 발생없이 완전하게 구리막이 매립되는 것이다.Then, the substrate having the copper film is heat treated. In this way, the copper film is completely embedded in the recess by performing the heat treatment. That is, the copper film is completely embedded without the occurrence of defective sites such as voids.

이때, 상기 열처리를 실시하여도 상기 수소 환원 반응을 통하여 결합력을 향상시킴으로서 상기 하부 박막과 구리막과의 결합력에는 이상이 발생하지 않는다.At this time, even when the heat treatment is performed, the bond strength between the lower thin film and the copper film does not occur by improving the bond strength through the hydrogen reduction reaction.

따라서, 상기 결합 부위 즉, 상기 하부 박막과 상기 구리막이 접하는 계면 부위에서의 저항이 낮추어 진다. 때문에, 원활하게 전기적 신호를 전달할 수 있음으로서 반도체 장치의 신뢰도의 향상을 꾀할 수 있다.Therefore, the resistance at the bonding site, that is, at the interface site where the lower thin film and the copper film are in contact, is lowered. Therefore, the electrical signal can be transmitted smoothly, thereby improving the reliability of the semiconductor device.

이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in more detail with reference to the accompanying drawings.

도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 구리막의 형성 방법을 설명하기 위한 단면도들이다.4A to 4D are cross-sectional views illustrating a method of forming a copper film according to an embodiment of the present invention.

도 4a를 참조하면, 기판(40) 상에 하부 금속 배선(42)을 형성한다. 그리고,상기 하부 금속 배선(42)을 갖는 기판(40) 상에 절연막을 형성한 후, 사진 식각 공정을 실시하여 상기 절연막을 비아홀(45)을 갖는 절연막 패턴(44)으로 형성한다. 이에 따라, 상기 비아홀(45)을 통하여 상기 하부 금속 배선(42)의 일부가 노출된다.Referring to FIG. 4A, a lower metal wire 42 is formed on the substrate 40. After the insulating film is formed on the substrate 40 having the lower metal wiring 42, a photolithography process is performed to form the insulating film as the insulating film pattern 44 having the via hole 45. Accordingly, a portion of the lower metal wire 42 is exposed through the via hole 45.

도 4b를 참조하면, 상기 비아홀(45)의 측벽, 저부 및 상기 절연막 패턴(44) 상에 질화 탄탈륨막(46)을 연속적으로 형성한다. 이때, 상기 질화 탄탈륨막(46)의 형성은 주로 스퍼터링(sputtering)에 의해 달성된다. 이와 같이, 상기 질화 탄탈륨막(46)을 연속적으로 형성하기 때문에 상기 질화 탄탈륨막(46)은 상기 비아홀(45)의 측벽, 저부 및 상기 절연막 패턴(44) 상에서 균일한 두께를 갖는다.Referring to FIG. 4B, a tantalum nitride film 46 is continuously formed on the sidewalls, the bottom of the via hole 45, and the insulating film pattern 44. At this time, the formation of the tantalum nitride film 46 is mainly achieved by sputtering. As described above, since the tantalum nitride film 46 is continuously formed, the tantalum nitride film 46 has a uniform thickness on the sidewalls, the bottom of the via hole 45, and the insulating film pattern 44.

도 4c를 참조하면, 상기 질화 탄탈륨막(46) 상에 구리막을 형성하기 위한 구리막의 시드(47)를 형성한다. 그리고, 상기 시드(47)를 형성한 상태에서 수소 환원 반응을 실시한다. 이에 따라, 도 2를 참조하여 설명한 바와 같이, 상기 시드(47)의 구리와 상기 질화 탄탈륨막(46)의 질화 탄탈륨이 수소에 의해 보다 견고하게 결합되는 구조를 갖는다.Referring to FIG. 4C, a seed 47 of a copper film for forming a copper film is formed on the tantalum nitride film 46. Then, a hydrogen reduction reaction is performed in the state where the seed 47 is formed. Accordingly, as described with reference to FIG. 2, the copper of the seed 47 and the tantalum nitride of the tantalum nitride film 46 are more firmly bonded by hydrogen.

도 4d를 참조하면, 상기 시드(47)를 갖는 질화 탄탈륨막(46) 상에 구리막(48)을 형성한다. 상기 구리막(47)의 형성은 스퍼터링, 화학기상증착, 전기 도금 등에 의해 달성될 수 있다. 이때, 상기 비아홀(45)에는 상기 구리막(48)이 매립되도록 형성된다.Referring to FIG. 4D, a copper film 48 is formed on the tantalum nitride film 46 having the seed 47. The copper film 47 may be formed by sputtering, chemical vapor deposition, electroplating, or the like. In this case, the copper layer 48 is buried in the via hole 45.

그리고, 열처리를 실시하여 상기 구리막(48)을 상기 비아홀(45)에 보다 충분하게 매립시킨다. 즉, 상기 열처리를 실시함으로서 보이드와 같은 불량을 제거하는것이다.Then, heat treatment is performed to more fully fill the copper film 48 in the via hole 45. In other words, by performing the heat treatment, defects such as voids are eliminated.

이때, 상기 구리막(48)은 질화 탄탈륨막(46)과의 결합력에 이상이 발생하지 않는다. 특히, 상기 비아홀(45) 부분에서의 구리막(48)과 질화 탄탈륨막(46)과 결합에서도 이상이 발생하지 않는다. 이는, 상기 수소 환원 반응을 통하여 상기 구리막(48)과 상기 질화 탄탈륨막(46)의 결합력을 보다 공고히 만들기 때문이다.At this time, the copper film 48 does not have an abnormality in the bonding force with the tantalum nitride film 46. In particular, no abnormality occurs even when combined with the copper film 48 and the tantalum nitride film 46 in the via hole 45. This is because the bonding force between the copper film 48 and the tantalum nitride film 46 is more firmly formed through the hydrogen reduction reaction.

따라서, 본 발명에 의하면, 열처리를 실시하여도 구리막과 하부 박막과의 결합력에 이상이 발생하지 않는다. 때문에, 상기 구리막과 하부 박막과의 결합 부위에서의 전기적 저항을 줄일 수 있다. 이와 같이, 상기 전기적 저항을 줄임에 따라 반도체 장치에서의 전기적 신호를 보다 원활하게 전달할 수 있다.Therefore, according to the present invention, no abnormality occurs in the bonding force between the copper film and the lower thin film even after the heat treatment. Therefore, the electrical resistance at the bonding portion between the copper film and the lower thin film can be reduced. As such, as the electrical resistance is reduced, electrical signals in the semiconductor device may be more smoothly transmitted.

또한, 상기 열처리를 보다 안정적으로 실시할 수 있기 때문에 상기 리세스에 구리막을 충분하게 매립시킬 수 있다. 따라서, 불충분한 매립으로 인하여 발생하는 불량을 줄일 수 있다.In addition, since the heat treatment can be performed more stably, the copper film can be sufficiently embedded in the recess. Thus, the defects caused by insufficient landfill can be reduced.

이와 같이, 본 발명은 전기적 저항의 감소를 통하여 반도체 장치의 신뢰도를 향상시킬 수 있다. 뿐만 아니라, 리세스에 대상 물질을 충분하게 매립시킬 수 있기 때문에 반도체 장치의 제조에 따른 신뢰도를 향상시킬 수 있다.As described above, the present invention can improve the reliability of the semiconductor device by reducing the electrical resistance. In addition, since the target material can be sufficiently buried in the recess, the reliability of manufacturing the semiconductor device can be improved.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the present invention without departing from the spirit and scope of the invention described in the claims below. I can understand that you can.

Claims (4)

리세스를 갖는 박막 패턴이 형성된 기판을 마련하는 단계;Providing a substrate on which a thin film pattern having a recess is formed; 상기 리세스의 측벽, 저면 및 상기 박막 패턴 상에 균일한 두께를 갖도록 장벽 금속막을 형성하는 단계;Forming a barrier metal film on the sidewalls, the bottom surface of the recess, and the thin film pattern to have a uniform thickness; 상기 장벽 금속막 상에 구리막을 형성하기 위한 시드를 형성하는 단계;Forming a seed for forming a copper film on the barrier metal film; 상기 시드가 형성된 상태에서 수소 환원 반응을 실시하는 단계; 및Performing a hydrogen reduction reaction in the state where the seed is formed; And 상기 시드가 형성된 장벽 금속막 상에 구리막을 형성하되, 상기 리세스에는 상기 구리막을 매립시키는 단계를 포함하는 반도체 장치의 금속막 형성 방법.Forming a copper film on the barrier metal film on which the seed is formed, and embedding the copper film in the recess. 제1항에 있어서, 상기 박막 패턴은 절연막 패턴이고, 상기 리세스는 콘택홀 또는 비아홀인 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.The method of claim 1, wherein the thin film pattern is an insulating film pattern and the recess is a contact hole or a via hole. 제1항에 있어서, 상기 장벽 금속막은 탄탈륨막, 질화 탄탈륨막, 티타늄막 및 질화 티타늄막으로 구성되는 그룹으로부터 선택되는 적어도 어느 하나인 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.2. The method of claim 1, wherein the barrier metal film is at least one selected from the group consisting of a tantalum film, a tantalum nitride film, a titanium film, and a titanium nitride film. 제1항에 있어서, 상기 구리막이 형성된 기판을 열처리함으로서 상기 리세스 내에 상기 구리막을 충분하게 매립시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 금속막 형성 방법.The method of forming a metal film of a semiconductor device according to claim 1, further comprising a step of sufficiently embedding the copper film in the recess by heat-treating the substrate on which the copper film is formed.
KR1020030002010A 2003-01-13 2003-01-13 method of forming a metal layer in a semiconductor device KR20040064977A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030002010A KR20040064977A (en) 2003-01-13 2003-01-13 method of forming a metal layer in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030002010A KR20040064977A (en) 2003-01-13 2003-01-13 method of forming a metal layer in a semiconductor device

Publications (1)

Publication Number Publication Date
KR20040064977A true KR20040064977A (en) 2004-07-21

Family

ID=37355358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030002010A KR20040064977A (en) 2003-01-13 2003-01-13 method of forming a metal layer in a semiconductor device

Country Status (1)

Country Link
KR (1) KR20040064977A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7919862B2 (en) 2006-05-08 2011-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures of integrated circuits
US7956465B2 (en) 2006-05-08 2011-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures of integrated circuits
US8242016B2 (en) 2007-05-14 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for reducing copper line resistivity

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7919862B2 (en) 2006-05-08 2011-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures of integrated circuits
US7956465B2 (en) 2006-05-08 2011-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures of integrated circuits
US8426307B2 (en) 2006-05-08 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures of integrated circuits
US8242016B2 (en) 2007-05-14 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for reducing copper line resistivity
US8759975B2 (en) 2007-05-14 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for reducing copper line resistivity

Similar Documents

Publication Publication Date Title
US11069618B2 (en) Line structure and a method for producing the same
US6057226A (en) Air gap based low dielectric constant interconnect structure and method of making same
JP2000100847A (en) Semiconductor device and manufacture thereof
KR20020083505A (en) Semiconductor device
JPH11251316A (en) Manufacture of multi-chip semiconductor device
JP2001053077A (en) Semiconductor integrated circuit device and its manufacture
KR20040075746A (en) Semiconductor device and fabrication method for thereof
KR20040064977A (en) method of forming a metal layer in a semiconductor device
US6989583B2 (en) Semiconductor device
KR100269928B1 (en) Semiconductor device and method for manufacturing the same
KR100434508B1 (en) Method for forming metal interconnection layer of semiconductor device using modified dual damascene process
US20040099949A1 (en) Semiconductor device and fabrication method thereof
KR100197669B1 (en) Forming method for metal wiring in semiconductor device
KR100373357B1 (en) Method for forming wiring using multi-step sputtering of aluminum in semiconductor device
JP7343407B2 (en) Metal wiring formation method and metal wiring structure
KR100352304B1 (en) Semiconductor device and method of manufacturing the same
KR100408182B1 (en) Copper barrier layer for copper layer
JP2007027234A (en) Semiconductor device and its manufacturing method
TW468262B (en) Copper damascene process to enhance the reliability of electrical characteristics
KR100753132B1 (en) Method for fabricating metal line using dual damascene
KR100766239B1 (en) Method of forming imd in semiconductor device
KR20040081863A (en) Method for forming a metal wire
JPH0786397A (en) Manufacture of semiconductor device
KR19990057888A (en) Method of forming multi-layer metal wiring in semiconductor device
KR20040010872A (en) Semiconductor device having contact plug without crack and method for manufacturing the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination