KR20040059537A - Method for fabricating cmos image sensor - Google Patents
Method for fabricating cmos image sensor Download PDFInfo
- Publication number
- KR20040059537A KR20040059537A KR1020020085211A KR20020085211A KR20040059537A KR 20040059537 A KR20040059537 A KR 20040059537A KR 1020020085211 A KR1020020085211 A KR 1020020085211A KR 20020085211 A KR20020085211 A KR 20020085211A KR 20040059537 A KR20040059537 A KR 20040059537A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- region
- image sensor
- film
- cmos image
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 229910052796 boron Inorganic materials 0.000 claims abstract description 22
- 150000004767 nitrides Chemical class 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 238000002955 isolation Methods 0.000 claims abstract description 15
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims description 41
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910019142 PO4 Inorganic materials 0.000 claims 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 claims 1
- 239000010452 phosphate Substances 0.000 claims 1
- -1 boron ions Chemical class 0.000 abstract description 13
- 238000009792 diffusion process Methods 0.000 abstract description 11
- 239000005388 borosilicate glass Substances 0.000 abstract description 3
- 238000000137 annealing Methods 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 235000014653 Carica parviflora Nutrition 0.000 description 1
- 241000243321 Cnidaria Species 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
본 발명은 시모스 이미지센서의 제조방법에 관한 것으로 특히, 열산화막을 소자분리막으로 사용하는 시모스 이미지센서에서 보론이온을 포함하는 막을 이용하여 소자분리막과 실리콘 기판 사이의 계면을 보론이온으로 감싸주어 암전류 특성을 향상시킨 발명이다.The present invention relates to a method for manufacturing a CMOS image sensor, and in particular, in a CMOS image sensor using a thermal oxide film as a device isolation film, by using a film containing boron ions, an interface between a device isolation film and a silicon substrate is wrapped with boron ions to provide dark current characteristics. The invention is improved.
일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, 시모스(Complementary MOS) 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. Among them, a charge coupled device (CCD) includes individual metal-oxide-silicon (MOS) capacitors. A device in which charge carriers are stored and transported in a capacitor while being in close proximity to each other. Complementary MOS image sensors use CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. A device employing a switching scheme that creates MOS transistors as many as pixels and sequentially detects outputs using the MOS transistors.
CCD(charge coupled device)는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고 시그날 프로세싱 회로를 CCD 칩내에 구현 할 수 없어 원칩(One Chip)화가 곤란하다는 등의 여러 단점이 있는 바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(sub-micron) CMOS 제조기술을 이용한 CMOS 이미지센서의 개발이 많이 연구되고 있다. CMOS 이미지센서는 단위 화소(Pixel) 내에 포토다이오드와 모스트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조기술을 이용하므로전력 소모도 적고 마스크 수도 20개 정도로 30∼40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하며 여러 신호 처리 회로와 원칩화가 가능하여 차세대 이미지센서로 각광을 받고 있다.CCD (charge coupled device) has many disadvantages such as complicated driving method, high power consumption, high number of mask process steps, complicated process, and difficult to implement signal processing circuit in CCD chip. In order to overcome such drawbacks, the development of a CMOS image sensor using a sub-micron CMOS manufacturing technology has been studied in recent years. The CMOS image sensor forms an image by forming a photodiode and a MOS transistor in a unit pixel (Pixel) and sequentially detects signals through a switching method.As a CMOS manufacturing technique, the power consumption is low and the number of masks is 20 to 30 to 40. Compared to CCD process that requires two masks, the process is very simple, and it is possible to make various signal processing circuits and one chip, which is attracting attention as next generation image sensor.
도1a는 통상의 CMOS 이미지센서에서 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(100)와, 포토다이오드(100)에서 모아진 광전하를 플로팅확산영역(102)으로 운송하기 위한 트랜스퍼 트랜지스터(101)와, 원하는 값으로 플로팅확산영역의 전위를 세팅하고 전하를 배출하여 플로팅확산영역(102)를 리셋시키기 위한 리셋 트랜지스터 (103)와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(104), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(105)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(106)가 형성되어 있다.FIG. 1A is a circuit diagram showing a unit pixel composed of one photodiode PD and four MOS transistors in a conventional CMOS image sensor, and includes a photodiode 100 for generating photocharges by receiving light. The transfer transistor 101 for transporting the photocharges collected from the photodiode 100 to the floating diffusion region 102 and resets the floating diffusion region 102 by setting the potential of the floating diffusion region to a desired value and discharging electric charges. A reset transistor (103), a drive transistor (104) serving as a source follower buffer amplifier, and a select transistor (105) for addressing (switching). It is composed. Outside the unit pixel, a load transistor 106 is formed to read an output signal.
도1b는 도1a에 도시된 이미지센서의 단위화소에서 포토다이오드(100)와 트랜스퍼 트랜지스터(101)를 중심으로 그 단면구조를 도시한 도면으로, 단위화소를 구성하는 4개의 트랜지스터 중에서 트랜스퍼 트랜지스터만을 도시하였으며 나머지 트랜지스터들은 도시하지 않았다.FIG. 1B is a cross-sectional view of the photodiode 100 and the transfer transistor 101 in the unit pixel of the image sensor shown in FIG. 1A. FIG. 1B shows only the transfer transistor among the four transistors constituting the unit pixel. The remaining transistors are not shown.
도1b를 참조하여 종래기술에 따른 시모스 이미지센서를 설명하면, 먼저 p형 기판(10) 상의 일정영역에 활성영역과 필드영역을 정의하는 소자분리막(11)이 형성되어 있으며, 활성영역 상에는 트랜스퍼 트랜지스터(12)가 형성되어 있다. 통상적으로 소자분리막(11)의 하부에는 n 채널스톱 이온주입영역(미도시)이 형성되어 있다.Referring to FIG. 1B, a CMOS image sensor according to the related art is described. First, an isolation layer 11 defining an active region and a field region is formed in a predetermined region on a p-type substrate 10, and a transfer transistor is formed on the active region. (12) is formed. Typically, an n-channel stop ion implantation region (not shown) is formed under the device isolation layer 11.
트랜스퍼 트랜지스터(12)의 양 측벽에는 스페이서(13)가 형성되어 있으며, 소자분리막(11)과 트랜스퍼 트랜지스터(12)의 사이에는 포토다이오드용 도핑영역(13, 14)이 형성되어 있다. 포토다이오드용 도핑영역은 p형 이온주입영역(13)과 그 하부에 위치한 n형 이온주입영역(14)으로 구성되어 있다.Spacers 13 are formed on both sidewalls of the transfer transistor 12, and doped regions 13 and 14 for photodiodes are formed between the device isolation layer 11 and the transfer transistor 12. The doped region for the photodiode is composed of a p-type ion implantation region 13 and an n-type ion implantation region 14 located below it.
p형 이온주입영역(113)은 기판(10) 표면에서 표면하부쪽으로 일정거리 확장되어 형성되어 있으며, 일측은 스페이서(15)에 정렬되고 타측은 소자분리막(11)에 정렬되어 형성되어 있다. n형 이온주입영역(14)은 p형 이온주입영역의 하부에 위치하고 있으며, 일측은 트랜스퍼 트랜지스터(15)에 정렬되고 타측은 소자분리막(11)에 정렬되어 형성되어 있다.The p-type ion implantation region 113 is formed by extending a predetermined distance from the surface of the substrate 10 to the lower surface, one side of which is aligned with the spacer 15, and the other side of the p-type ion implantation region 113. The n-type ion implantation region 14 is positioned below the p-type ion implantation region, one side of which is aligned with the transfer transistor 15 and the other side of the n-type ion implantation region 11.
트랜스퍼 트랜지스터(12)의 타측에는 포토다이오드에서 생성된 전하를 트랜스퍼 트랜지스터(12)를 통해 전달받는 플로팅확산영역(16)이 형성되어 있으며, 플로팅확산영역(16)은 전기적으로 드라이브 트랜지스터(미도시)와 연결되어 있다.The other side of the transfer transistor 12 is formed with a floating diffusion region 16 that receives the charge generated by the photodiode through the transfer transistor 12, the floating diffusion region 16 is electrically drive transistor (not shown) Connected with
도1b를 참조하면 소자분리막(11)과 포토다이오드(13, 14) 사이의 계면 부근에 ×표시되어 있는 부분(A)이 도시되어 있다. 이 부분에서는 각종 결함(defect)과 댕글링본드(dangling bond)들이 많이 존재하는 영역으로, 미세한 실리콘 격자구조의 결함이 전자를 포획하는 전자함정으로 작용하여 암전류(dark current)의 주요한 원천이 되고 있다.Referring to FIG. 1B, a portion A marked with x is shown near the interface between the device isolation film 11 and the photodiodes 13 and 14. In this area, there are many defects and dangling bonds, and the fine silicon lattice structure acts as an electron trap to trap electrons, which is a major source of dark current. .
암전류란 빛이 전혀 없는 상태에서도 포토다이오드에서 플로팅확산영역으로이동하는 전자에 기인하는 것으로, 이러한 암전류는 주로 활성영역과 필드영역사이의 엣지 부분에 존재하는 각종 결함들(line defect, point defect, etc)이나 댕글링 본드(Dangling bond)에서 비롯된다고 보고되고 있으며, 암전류는 저조도(low illumunation) 환경에서는 심각한 문제를 야기할 수도 있다.The dark current is caused by electrons moving from the photodiode to the floating diffusion region even when there is no light. The dark current is mainly caused by various defects (line defects, point defects, etc.) in the edge portion between the active region and the field region. And dangling bonds, and dark currents can cause serious problems in low illumunation environments.
종래에는 이러한 암전류를 감소시키기 위해서 채널스톱 이온주입영역을 이용하는 방법을 사용하였는데, 이를 도1c 내지 도1d를 참조하여 설명한다.Conventionally, a method using a channel stop ion implantation region has been used to reduce the dark current, which will be described with reference to FIGS. 1C to 1D.
도1c를 참조하여 채널스톱 이온주입영역을 이용하여 암전류를 감소시킨 종래의 시모스 이미지센서 제조방법을 설명하면 먼저, 반도체 기판(10) 상에 패드질화막(40)을 형성하고 패드질화막(40)의 소정부분을 제거하여 반도체 기판(10)의 표면을 노출시킨다. 다음으로 활성영역과 필드영역을 정의하는 열산화막(11)을 노출된 기판(10) 상에 형성한다. 다음으로 열산화막(11) 하부의 상기 기판(10) 내부에 채널스톱 이온주입영역(50)을 형성하는데, 이때 이온주입에너지를 감소시켜 채널스톱 이온주입영역(50)이 격자결함이 있는 경계부분(A)을 감싸도록 한다.Referring to FIG. 1C, a method of manufacturing a conventional CMOS image sensor having reduced dark current using a channel stop ion implantation region is described below. First, a pad nitride film 40 is formed on a semiconductor substrate 10, and the pad nitride film 40 is formed. The predetermined portion is removed to expose the surface of the semiconductor substrate 10. Next, a thermal oxide film 11 defining an active region and a field region is formed on the exposed substrate 10. Next, a channel stop ion implantation region 50 is formed in the substrate 10 under the thermal oxide film 11, at which time the channel stop ion implantation region 50 is lattice-defected by reducing ion implantation energy. Wrap (A).
이와같이 이온주입에너지를 감소시켜 채널스톱 이온주입영역(50)을 형성하게 되면, 도1c에 도시된 바와같이 활성영역과 필드영역사이의 계면부분(A)을 채널스톱 이온주입영역(50)으로 감싸줄 수 있어 암전류를 감소시킬 수 있다. 하지만, 이온주입에너지를 감소시켜서 채널스톱 이온주입영역을 형성하였기 때문에, 열산화막(11) 하부에 존재하는 이온주입영역(50)의 도판트(dopant) 농도가 낮아져, 채널스톱 이온주입영역이 갖는 본래의 기능이 저하되는 단점이 있었다. 즉, ISO(Isolation) 펀치뜨루 (punchtrough) 특성이 악화되거나 또는, 디바이스의 특성의 저하되는 단점이 생겼다.As such, when the ion implantation energy is reduced to form the channel stop ion implantation region 50, the interface portion A between the active region and the field region is surrounded by the channel stop ion implantation region 50 as shown in FIG. 1C. It can reduce the dark current. However, since the channel stop ion implantation region is formed by reducing the ion implantation energy, the dopant concentration of the ion implantation region 50 existing under the thermal oxide film 11 is lowered, so that the channel stop ion implantation region has There was a disadvantage that the original function is degraded. That is, a disadvantage arises in that the ISO (Isolation) punchchtrough characteristics are deteriorated or the characteristics of the device are deteriorated.
이와같은 단점을 보완하기 위하여 도1d에 도시된 바와같이 고에너지를 이용하여 채널스톱 이온주입영역(50)을 형성하게 되면, 열산화막 하부의 기판내부에 형성되는 채널스톱 이온주입영역의 도판트 농도는 충분히 높아지지만, 도1d에 도시된 바와같이 활성영역과 필드영역사이의 계면부분(A)을 채널스톱 이온주입영역으로 감싸주지 못해 암전류가 증가하는 문제가 생긴다.When the channel stop ion implantation region 50 is formed using high energy as shown in FIG. 1D to compensate for this disadvantage, the dopant concentration of the channel stop ion implantation region formed in the substrate under the thermal oxide film is formed. Is sufficiently high, but as shown in FIG. 1D, the interface portion A between the active region and the field region cannot be wrapped in the channel stop ion implantation region, resulting in a problem of increasing the dark current.
따라서, 암전류를 감소시키면서도 채널스톱 이온주입영역 고유의 기능을 확보할 수 있는 새로운 이미지센서 제조방법이 요구되고 있다.Therefore, there is a need for a new image sensor manufacturing method capable of securing a unique function of the channel stop ion implantation region while reducing dark current.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 열산화막을 소자분리막으로 사용하는 시모스 이미지센서에서, 채널스톱 이온주입영역 이외에 보론이 함유된 막을 추가로 사용하여 활성영역과 필드영역사이의 계면부분을 보론이온으로 감싸줌으로서, ISO punch through 특성의 저하없이 암전류를 감소시킬 수 있는 시모스 이미지센서 제조방법을 제공함을 목적으로 한다.The present invention is to solve the above problems, in the CMOS image sensor using a thermal oxide film as a device isolation film, the interface between the active region and the field region by additionally using a boron-containing film in addition to the channel stop ion implantation region By wrapping the portion with boron ions, an object of the present invention is to provide a method for manufacturing a CMOS image sensor that can reduce the dark current without deteriorating the ISO punch through property.
도1a는 4개의 트랜지스터와 1개의 포토다이오드로 구성된 통상적인 시모스 이미지센서의 단위화소의 구성을 도시한 회로도,1A is a circuit diagram showing the configuration of unit pixels of a conventional CMOS image sensor composed of four transistors and one photodiode;
도1b는 종래기술에 따른 시모스 이미지센서의 구조를 도시한 단면도,Figure 1b is a cross-sectional view showing the structure of the CMOS image sensor according to the prior art,
도1c및 도1d는 종래기술에 따라 형성된 소자분리막과 채널스톱 이온주입영역을 도시한 단면도.1C and 1D are cross-sectional views showing a device isolation film and a channel stop ion implantation region formed in accordance with the prior art;
도2a 내지 도2d는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조공정을 도시한 공정단면도.2A to 2D are cross-sectional views illustrating a manufacturing process of the CMOS image sensor according to an exemplary embodiment of the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
21 : 기판 22 : 패드질화막21 substrate 22 pad nitride film
23 : 열산화막 24 : n 채널스톱 이온주입영역23: thermal oxide film 24: n channel stop ion implantation region
25 : BSG 막 26 : 보론이온 확산영역25: BSG membrane 26: boron ion diffusion region
상기한 목적을 달성하기 위한 본 발명은, 열산화막을 소자분리막으로 사용하는 시모스 이미지센서의 제조방법에 있어서, 기판 상에 형성된 패드질화막의 소정부분을 제거하여 기판을 노출시키는 단계; 활성영역과 필드영역을 정의하는 열산화막을 노출된 상기 기판 상에 형성하는 단계; 상기 패드질화막과 상기 열산화막을 일정두께 제거하여 상기 활성영역과 필드영역 사이의 상기 기판영역을 노출시키는 단계; 전체 구조상에 보론을 포함하는 막을 형성하는 단계; 및 열공정을 수행하여 상기 활성영역과 필드영역 사이의 노출된 상기 기판영역 내부로 보론을 확산시키는 단계를 포함하여 이루어진다.According to an aspect of the present invention, there is provided a method of manufacturing a CMOS image sensor using a thermal oxide film as an isolation layer, the method comprising: exposing a substrate by removing a predetermined portion of a pad nitride film formed on the substrate; Forming a thermal oxide film defining an active region and a field region on the exposed substrate; Removing the pad nitride film and the thermal oxide film by a predetermined thickness to expose the substrate area between the active area and the field area; Forming a film comprising boron on the entire structure; And diffusing boron into the exposed substrate region between the active region and the field region by performing a thermal process.
본 발명은 고에너지를 이용하여 채널스톱 이온주입영역을 형성하여 채널스톱 이온주입영역 고유의 기능을 확보하고, 추가로 보론을 포함한 막을 이용하여 활성영역과 필드영역사이의 계면부분을 보론이온으로 감싸줌으써 소자특성의 저하없이 암전류를 감소시킨 발명이다.The present invention forms a channel stop ion implantation region using high energy to secure unique functions of the channel stop ion implantation region, and additionally wraps the interface portion between the active region and the field region with boron ions using a membrane including boron. Thus, the present invention reduces dark current without degrading device characteristics.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention.
도2a 내지 도2d는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조공정을 도시한 공정단면도로서 이를 참조하여 설명한다.2A to 2D are cross-sectional views illustrating a manufacturing process of a CMOS image sensor according to an exemplary embodiment of the present invention.
먼저, 도2a에 도시된 바와같이 기판(21) 상에 패드질화막(22)을 형성하고 감광막 등을 이용한 사진/식각 공정을 통해 패드질화막(22)의 소정부분을 제거하여 기판(21)의 표면을 노출시킨다. 이와같이 노출된 기판표면은 후속공정으로 소자분리막이 형성될 영역이다. 패드질화막(22)은 약 1400Å의 두께를 갖게 형성된다. 그리고 패드질화막(22)과 기판(21) 사이에는 스트레스 완화를 위한 버퍼산화막(미도시)이 형성될 수도 있다.First, as shown in FIG. 2A, the pad nitride film 22 is formed on the substrate 21, and a predetermined portion of the pad nitride film 22 is removed by a photo / etching process using a photosensitive film or the like, thereby removing the surface of the substrate 21. Expose The exposed substrate surface is a region where the device isolation film is to be formed in a subsequent process. The pad nitride film 22 is formed to have a thickness of about 1400 kPa. In addition, a buffer oxide layer (not shown) may be formed between the pad nitride layer 22 and the substrate 21 to reduce stress.
다음으로 도2b에 도시된 바와같이 노출된 기판(21) 표면에 활성영역과 필드영역을 정의하는 열산화막(23)을 형성한다. 이어서, iso 펀치뜨루를 막기위한 채널스톱 이온주입영역(24)을 열산화막(23) 하부의 기판(21) 내부에 형성한다.Next, as shown in FIG. 2B, a thermal oxide film 23 defining an active region and a field region is formed on the exposed surface of the substrate 21. Subsequently, a channel stop ion implantation region 24 for blocking iso punch through is formed in the substrate 21 under the thermal oxide film 23.
채널스톱 이온주입영역을 형성하기 위한 이온주입공정은 B11을 소스로 하고, 150 ∼ 250kev의 이온주입에너지와, 4.0 ×1012∼ 8.0 ×1012atoms/㎠의 도즈량(doze)을 이용하여 수행된다. 이때, 경사각(tilt)이나 회전공정(rotation scheme)은 적용되지 않는다. 본 발명의 일실시예에서는 채널스톱 이온주입영역(24)을 형성하기 위한 이온주입공정에서, 150 ∼ 250kev의 고 에너지가 사용되었기 때문에 채널스톱 이온주입영역(24)이 활성영역과 필드영역사이의 계면부분(B)을 감싸며 형성되진 않는다.The ion implantation process for forming the channel stop ion implantation region uses B 11 as a source, using ion implantation energy of 150 to 250 kev, and dose of 4.0 × 10 12 to 8.0 × 10 12 atoms / cm 2. Is performed. At this time, no tilt or rotation scheme is applied. In the embodiment of the present invention, since the high energy of 150 to 250 kev is used in the ion implantation process for forming the channel stop ion implantation region 24, the channel stop ion implantation region 24 is formed between the active region and the field region. It is not formed surrounding the interface portion (B).
본 발명의 일실시예에서는 채널스톱 이온주입영역이 열산호막을 형성한 직후에 형성되었지만, 후속공정을 통해 나중에 형성될 수도 있다. 이에 대해서는 후술한다.In one embodiment of the present invention, the channel stop ion implantation region is formed immediately after forming the thermal coral film, but may be formed later through a subsequent process. This will be described later.
다음으로, 완충산화막식각제(Bufferd Oxide Etchant : BOE)과 인산을 이용한 습식식각을 실시하여, 패드질화막(22)과 열산화막(23)을 일정두께 식각하여 활성영역과 필드영역사이의 계면부분(B)에 존재하는 기판표면을 노출시킨다. 도2c에 도시된 점선부분은 습식식각전의 패드질화막(22)과 열산화막(23)의 형태를 나타낸다.Next, a wet etching process using a buffered oxide etchant (BOE) and phosphoric acid is performed to etch the pad nitride layer 22 and the thermal oxide layer 23 to a predetermined thickness to form an interface portion between the active region and the field region ( The substrate surface present in B) is exposed. The dotted line shown in FIG. 2C shows the shape of the pad nitride film 22 and the thermal oxide film 23 before the wet etching.
이때 활성영역 상에는 패드질화막(22)이 잔존해 있어야 하는데, 이는 후속 보론이온 확산공정에서 활성영역의 기판 내부로는 보론이온이 확산되지 않아야 하기 때문에, 확산을 방지할 목적으로 활성영역상에는 패드질화막(22)을 잔존시킨다.In this case, the pad nitride film 22 must remain on the active region. In the subsequent boron ion diffusion process, since the boron ions must not diffuse into the substrate of the active region, the pad nitride film ( 22) remains.
다음으로 패드질화막(22)과 열산화막(23)을 포함하는 전체구조 상에 보론을 함유하는 막(예를 들면, BSG 막 또는 BPSG 막)을 형성한다. 본 발명의 일실시예에서는 BGS(Boro Silicate Glass) 막(25)을 사용하였다. BSG 막(25)은 잔존한 패드질화막(22)과 열산화막(23) 및 활성영역과 필드영역사이의 계면부분(B)에 노출된 기판영역을 덮으며 형성되며, 2000 ∼ 6000Å의 두께를 갖는다.Next, a boron-containing film (for example, a BSG film or a BPSG film) is formed on the entire structure including the pad nitride film 22 and the thermal oxide film 23. In an embodiment of the present invention, a BGS (Boro Silicate Glass) film 25 is used. The BSG film 25 is formed to cover the remaining pad nitride film 22 and the thermal oxide film 23 and the substrate area exposed to the interface portion B between the active area and the field area, and has a thickness of 2000 to 6000 mV. .
이어서, 800 ∼ 1000℃의 온도에서 수행되는 열공정을 통해 BSG 막(25)에 함유된 보론이온을 활성영역과 필드영역사이의 계면부분(B)에 노출된 기판 내부로 확산시켜 보론이온 확산영역(26)을 형성한다. 이때, BSG 막에 함유된 보론이온은 잔존한 패드질화막(22) 때문에 활성영역의 기판내부로는 확산되지 못한다.Subsequently, the boron ions contained in the BSG film 25 are diffused into the substrate exposed to the interface portion B between the active region and the field region through a thermal process performed at a temperature of 800 to 1000 ° C. (26) is formed. At this time, the boron ions contained in the BSG film cannot diffuse into the substrate of the active region due to the remaining pad nitride film 22.
본 발명의 일실시예에서는 열산화막(23)을 형성한 직후에, 채널스톱 이온주입영역(24)을 형성하였지만, 보론이온 확산영역(26)을 형성한 이후에 채널스톱 이온주입영역(24)을 형성하여도 무방하다.In one embodiment of the present invention, the channel stop ion implantation region 24 is formed immediately after the thermal oxide film 23 is formed, but the channel stop ion implantation region 24 is formed after the boron ion diffusion region 26 is formed. It may be formed.
이와같이 열공정을 통해 형성된 보론이온 확산영역(26)은 활성영역과 필드영역사이의 계면부분(B)을 감싸면서 형성되며, 따라서 이 부분(B)에 존재하는 암전류 소스들을 격리시킬 수 있어 암전류를 감소시킬 수 있게 된다.Thus, the boron ion diffusion region 26 formed through the thermal process is formed surrounding the interface portion (B) between the active region and the field region, thus isolating the dark current sources present in this portion (B) to prevent dark current. Can be reduced.
다음으로, 잔존한 패드질화막(22)을 모두 제거한 후에, 트랜지스터 및 포토다이오드를 비롯한 통상적인 시모스 이미지센서 구성소자의 제조공정을 진행하여 시모스 이미지센서를 제조한다.Next, after all of the remaining pad nitride film 22 is removed, a process of manufacturing a conventional CMOS image sensor component including a transistor and a photodiode is performed to manufacture a CMOS image sensor.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in the art.
상기한 바와같은 본 발명을 적용하면, 채널스톱 이온주입영역 고유의 기능을 확보하면서도 동시에 암전류를 감소시킬 수 있어 시모스 이미지센서의 특성을 개선하는 효과가 있다.Application of the present invention as described above, it is possible to ensure a unique function of the channel stop ion implantation region while reducing the dark current, thereby improving the characteristics of the CMOS image sensor.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020085211A KR20040059537A (en) | 2002-12-27 | 2002-12-27 | Method for fabricating cmos image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020085211A KR20040059537A (en) | 2002-12-27 | 2002-12-27 | Method for fabricating cmos image sensor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040059537A true KR20040059537A (en) | 2004-07-06 |
Family
ID=37351531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020085211A KR20040059537A (en) | 2002-12-27 | 2002-12-27 | Method for fabricating cmos image sensor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040059537A (en) |
-
2002
- 2002-12-27 KR KR1020020085211A patent/KR20040059537A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100461975B1 (en) | Method for forming trench isolation layer in image sensor | |
| US7595210B2 (en) | Method of manufacturing complementary metal oxide semiconductor image sensor | |
| KR20040008912A (en) | Hybrid isolation method for Image sensor | |
| KR20080084849A (en) | Method and apparatus for providing an integrated circuit having p and n doped gates | |
| JP2006191100A (en) | Complementary metal oxide semiconductor (cmos) image sensor and manufacturing method therefor | |
| JP2013042178A (en) | Image sensor and method of manufacturing the same | |
| KR100562668B1 (en) | A fabricating method of image sensor with decreased dark signal | |
| CN216084890U (en) | Pixel, image sensor and image acquisition device | |
| JP2921567B1 (en) | Solid-state imaging device and method of manufacturing the same | |
| US7537971B2 (en) | Method for fabricating CMOS image sensor | |
| US6207984B1 (en) | CMOS sensor | |
| KR100748318B1 (en) | Image sensor and method for fabricating the same | |
| JP5274118B2 (en) | Solid-state imaging device | |
| KR20040058692A (en) | CMOS image sensor with shield layer protecting surface of photo diode and method for fabricating thereof | |
| KR100776151B1 (en) | A fabricating method of image sensor with improved high intergation | |
| KR20040059537A (en) | Method for fabricating cmos image sensor | |
| KR100813800B1 (en) | Image sensor with improved dark current and saturation characteristic and the method for fabricating the same | |
| KR100766675B1 (en) | A fabricating method of image sensor with decreased dark signal | |
| KR20040058689A (en) | Fabricating method of cmos image sensor | |
| KR20040058697A (en) | CMOS image sensor with curing photo diode's surface defects and method for fabricating thereof | |
| KR100716914B1 (en) | Fabrication method of cmos image sensor | |
| JPS6018957A (en) | Solid-state image pickup element | |
| KR20040058754A (en) | CMOS image sensor and method for fabricating thereof | |
| KR100705214B1 (en) | Fabricating method of pinned photodiode in image sensor | |
| KR100700266B1 (en) | Fabricating method for Image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |