KR20040059376A - Method of local oxidation of silicon isolation by using slanted etch - Google Patents

Method of local oxidation of silicon isolation by using slanted etch Download PDF

Info

Publication number
KR20040059376A
KR20040059376A KR1020020085991A KR20020085991A KR20040059376A KR 20040059376 A KR20040059376 A KR 20040059376A KR 1020020085991 A KR1020020085991 A KR 1020020085991A KR 20020085991 A KR20020085991 A KR 20020085991A KR 20040059376 A KR20040059376 A KR 20040059376A
Authority
KR
South Korea
Prior art keywords
pad
pad nitride
oxide film
etching
nitride film
Prior art date
Application number
KR1020020085991A
Other languages
Korean (ko)
Inventor
김태우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020085991A priority Critical patent/KR20040059376A/en
Publication of KR20040059376A publication Critical patent/KR20040059376A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

PURPOSE: A LOCOS(LOCal Oxidation of Silicon) method is provided to reduce bird's beak and lattice defects by using slope etching. CONSTITUTION: A pad oxide layer and a pad nitride layer are sequentially formed on a silicon substrate(100). By slope etching of the pad nitride layer using a photoresist pattern, a desired portion of the pad oxide layer is exposed. A field oxide layer(110) is formed at the exposed region of the pad oxide layer by LOCOS. The remaining pad nitride layer is removed.

Description

경사 식각을 이용한 실리콘 국부산화 아이솔레이션 방법{METHOD OF LOCAL OXIDATION OF SILICON ISOLATION BY USING SLANTED ETCH}Silicon Localization Isolation Method Using Inclined Etching {METHOD OF LOCAL OXIDATION OF SILICON ISOLATION BY USING SLANTED ETCH}

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는, 경사 식각을 이용한 실리콘 국부산화 아이솔레이션 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a silicon localized isolation method using a gradient etching.

일반적으로 필드영역과 능동영역의 경계면의 패드 질화막의 두께를 국부적으로 감소시킴으로써 버드 비크(bird's beak)의 길이를 조절하며 동시에 격자 결함도 감소시킬 수 있다.In general, by locally reducing the thickness of the pad nitride film at the interface between the field region and the active region, the length of the bird's beak can be adjusted and the lattice defects can be reduced at the same time.

하지만, 도 1에 도시한 바와 같이, 이러한 종래의 방식을 이용하여 패드 질화막(10)의 두께를 감소시키면 격자 결함은 감소하지만, 버드 비크의 길이(Lbb)가 증가됨으로써 액티브 면적이 감소하는 문제점을 나타낸다.However, as shown in FIG. 1, when the thickness of the pad nitride film 10 is reduced by using the conventional method, lattice defects are reduced, but the active area is decreased by increasing the length L bb of the bird beak. Indicates.

반면, 도 2에 도시한 바와 같이, 패드 질화막(20)의 두께를 증가시키면 버드 비크의 길이(Lbb)를 감소시킬 수는 있으나 격자 결함은 증가하는 문제점을 나타낸다.On the other hand, as shown in FIG. 2, increasing the thickness of the pad nitride film 20 may reduce the length L bb of the bird beak, but the lattice defect may increase.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 주목적은 패드 질화막의 두께가 두꺼우면 버드 비크를 줄일 수 있으며 얇으면 격자의 격자 결함을 줄일 수 있는 경사 식각을 이용한 실리콘 국부산화 아이솔레이션 방법을 제공하는 것이다.The present invention has been made to solve the above problems, the main purpose of the present invention is to thicken the thickness of the pad nitride film can reduce the bud beak, and if thin, silicon localization using the inclined etching that can reduce the lattice defects of the lattice It provides an isolation method.

또한, 본 발명의 다른 목적은 2단계의 식각을 통하여 필드 산화막 경계면의 패드 질화막 두께를 국부적으로 감소시킴으로써 버드 비크의 길이를 조절하는 방법이 아닌 질화막 식각시 폴리머를 형성하여 질화막을 경사지게 식각하여 이후 필드 산화막 형성시 버드 비크를 줄일 수도 있으며 격자 결함을 감소시킬 수 있는 경사식각을 이용한 실리콘 국부산화 아이솔레이션 방법을 제공하는 것이다.In addition, another object of the present invention is to reduce the thickness of the pad nitride film of the field oxide layer through the two-step etching to form a polymer during etching of the nitride film rather than to adjust the length of the bud beak so that the nitride film is etched obliquely and then the field It is to provide a silicon localization isolation method using an inclined etching that can reduce the bud beak and reduce the lattice defects when forming the oxide film.

도 1a 및 1b는 종래 기술의 문제점을 도시한 도면들이다.1A and 1B illustrate the problems of the prior art.

도 2a 및 2e는 본 발명의 바람직한 실시예에 따른 경사 식각을 이용한 실리콘 국부산화 아이솔레이션 방법을 도시한 단면도들이다.2A and 2E are cross-sectional views illustrating a silicon localization isolation method using gradient etching according to a preferred embodiment of the present invention.

- 도면의 주요부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawings-

100 : 실리콘 기판 102 : 패드 산화막100 silicon substrate 102 pad oxide film

104 : 패드 질화막 106 : 포토레지스트104: pad nitride film 106: photoresist

108 : 패드 산화막의 일부 영역 110 : 필드 산화막108: partial region of the pad oxide film 110: field oxide film

상기와 같은 목적을 실현하기 위한 본 발명은 소정의 하부구조가 형성된 기판 상에 패드 산화막 및 패드 질화막을 형성하는 단계와, 상기 패드 질화막 상에 소정 형상의 포토레지스트를 형성하는 단계와, 상기 소정 형상의 포토레지스트를 마스크로 하여 상기 패드 질화막을 경사 식각하여 상기 패드 산화막의 소정 영역을 노출시키는 단계와, 상기 기판을 산화시켜 상기 패드 산화막의 상기 노출된 영역에서 필드 산화막을 형성하는 단계와, 상기 패드 산화막 상에 잔류하는 상기 패드 질화막을 제거하는 단계를 포함하는 것을 특징으로 하는 경사 식각을 이용한 실리콘 국부산화 아이솔레이션 방법을 제공한다.The present invention for achieving the above object is a step of forming a pad oxide film and a pad nitride film on a substrate having a predetermined substructure, forming a photoresist of a predetermined shape on the pad nitride film, and the predetermined shape Exposing a predetermined area of the pad oxide film by obliquely etching the pad nitride film using a photoresist as a mask; oxidizing the substrate to form a field oxide film in the exposed area of the pad oxide film; It provides a silicon localization isolation method using a gradient etching comprising the step of removing the pad nitride film remaining on the oxide film.

또한, 본 발명은 상기 패드 질화막을 경사 식각하는 단계에서, 상기 패드 질화막의 측면에 폴리머가 쌓이는 것을 이용하는 것을 특징으로 하는 경사 식각을 이용한 실리콘 국부산화 아이솔레이션 방법을 제공한다.In addition, the present invention provides a silicon localized isolation method using a gradient etching, characterized in that in the step of obliquely etching the pad nitride film, the polymer is stacked on the side of the pad nitride film.

또한, 본 발명은 상기 패드 질화막이 경사 식각됨으로써 상기 필드 산화막과의 경계면에서 상기 패드 질화막의 두께가 국부적으로 감소됨으로써 버드 비크(bird's beak)의 길이를 줄임과 동시에 격자 결함(crystalline defect)도 동시에 줄일 수 있는 것을 특징으로 하는 경사 식각을 이용한 실리콘 국부산화 아이솔레이션 방법을 제공한다.In addition, according to the present invention, the thickness of the pad nitride layer is locally reduced at the interface with the field oxide layer by the inclined etching of the pad nitride layer, thereby reducing the length of the bird's beak and simultaneously reducing the crystalline defect. It provides a silicon localization isolation method using a gradient etching characterized in that it can be.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. In addition, this embodiment is not intended to limit the scope of the present invention, but is presented by way of example only.

도 2a 내지 도 2e는 본 발명에 의한 경사 식각을 이용한 실리콘 국부산화 아이솔레이션 방법을 나타낸 단면도들이다.2A to 2E are cross-sectional views illustrating a silicon localization isolation method using gradient etching according to the present invention.

먼저, 도 2a에 도시된 바와 같이, 소정의 하부구조가 형성된 기판(100) 상에 패드 산화막(102)를 형성한 후, 상기 패드 산화막(102) 상에 패드 질화막(104)을 형성한다.First, as shown in FIG. 2A, a pad oxide film 102 is formed on a substrate 100 on which a predetermined substructure is formed, and then a pad nitride film 104 is formed on the pad oxide film 102.

그리고 나서, 도 2b에 도시된 바와 같이, 먼저 포토레지스을 형성한 후, 포토레지스트를 소정 형상으로 패터닝하여 소정 형상으로 패터닝된 포토레지스트(106)을 얻는다. 이 단계에서 소정 형상으로 패터닝된 포토레지스트(106)을 제거할 수도 있다.Then, as shown in FIG. 2B, first, a photoresist is formed, and then the photoresist is patterned into a predetermined shape to obtain a photoresist 106 patterned into a predetermined shape. In this step, the photoresist 106 patterned to a predetermined shape may be removed.

이어서, 도 2c에 도시된 바와 같이, 폴리머가 패드 질화막(104)의 측면에 쌓이도록 하여 패드 질화막(104)이 경사지도록 식각을 진행함으로써, 패드 산화막(102)의 일부 영역(108)을 노출시킨다.Subsequently, as shown in FIG. 2C, the polymer is deposited on the side of the pad nitride film 104 to etch the pad nitride film 104 to be inclined, thereby exposing a partial region 108 of the pad oxide film 102. .

다음 단계로, 도 2d에 도시된 바와 같이, 산화 공정을 수행하여 노출된 패드 산화막(102)에서 필드 산화막(110)이 형성된다. 본 발명의 바람직한 실시예에 따르면, 필드 산화막(110)의 경계면의 패드 질화막(104)의 두께를 경사지도록 식각함으로써 국부적으로 감소시킴으로써 버드 비크의 길이를 조절할 수 있는 동시에 격자 결함도 줄일 수 있다. 따라서, 현재와 동일한 종래의 실리콘 국부산화(local oxidation of silicon; LOCOS) 기술을 가지고도 결정 결함없이 버드 비크를 줄일수 있음으로써, 디자인룰(design rule)의 축소를 가져오는 효과를 얻을 수 있게 된다.Next, as shown in FIG. 2D, a field oxide film 110 is formed in the exposed pad oxide film 102 by performing an oxidation process. According to a preferred embodiment of the present invention, by etching the thickness of the pad nitride film 104 at the interface of the field oxide film 110 to be inclined locally, the length of the bird beak can be adjusted and the lattice defects can be reduced. Therefore, even with the same conventional local oxidation of silicon (LOCOS) technology as it is now, it is possible to reduce the bud beak without crystal defects, thereby achieving the effect of reducing the design rule. .

다음으로, 도 2e에 도시된 바와 같이, 패드 산화막(102) 상에 잔류하는 패드 질화막(104)을 식각 공정에 의하여 제거한다. 이때, 패드 산화막(102)을 제거할 수도 있다. 본 발명의 바람직한 실시예에 따르면, 별도의 추가 공정없이 패드 질화막 식각시 폴리머가 많이 발생하는 식각 공정을 이용하여, 질화막을 경사지게 식각함으로써 필드 산화 공정에서 버드 비크의 길이를 감소시킬 수 있으며, 스트레스에 기인한 격자 결함을 줄일 수 있는 장점을 갖게된다.Next, as shown in FIG. 2E, the pad nitride film 104 remaining on the pad oxide film 102 is removed by an etching process. In this case, the pad oxide film 102 may be removed. According to a preferred embodiment of the present invention, by using an etching process that generates a lot of polymer during the etching of the pad nitride layer without any additional process, it is possible to reduce the length of the bud beak in the field oxidation process by inclining the nitride layer, It has the advantage of reducing the lattice defects caused.

상기한 바와 같이 본 발명은 필드 산화막의 경계면의 패드 질화막의 두께를 경사지도록 식각함으로써 국부적으로 감소시킴으로써 버드 비크의 길이를 조절할 수 있는 동시에 격자 결함도 줄일 수 있다. 따라서, 현재와 동일한 종래의 실리콘 국부산화(local oxidation of silicon; LOCOS) 기술을 가지고도 결정 결함없이 버드 비크를 줄일 수 있음으로써, 디자인 룰(design rule)의 축소를 가져오는 효과를 얻을 수 있게 된다.As described above, according to the present invention, the thickness of the pad nitride film at the interface of the field oxide film is etched to be inclined to be locally reduced to adjust the length of the bird beak and to reduce the lattice defects. Therefore, even with the same conventional local oxidation of silicon (LOCOS) technology as it is now, it is possible to reduce the bud beak without crystal defects, thereby achieving the effect of reducing the design rule. .

또한, 본 발명은 별도의 추가 공정없이 패드 질화막 식각시 폴리머가 많이 발생하는 식각 공정을 이용하여, 질화막을 경사지게 식각함으로써 필드 산화 공정에서 버드 비크의 길이를 감소시킬 수 있으며, 스트레스에 기인한 격자 결함을 줄일 수 있는 장점을 갖게된다.In addition, the present invention can be used to reduce the length of the bud beak in the field oxidation process by using an etch process inclined to the nitride film by using an etching process that generates a lot of polymer during the pad nitride film etching without additional process, lattice defect due to stress Will have the advantage of reducing.

Claims (2)

소정의 하부구조가 형성된 기판 상에 패드 산화막 및 패드 질화막을 형성하는 단계와,Forming a pad oxide film and a pad nitride film on the substrate on which the predetermined substructure is formed; 상기 패드 질화막 상에 소정 형상의 포토레지스트를 형성하는 단계와,Forming a photoresist having a predetermined shape on the pad nitride film; 상기 소정 형상의 포토레지스트를 마스크로 하여 상기 패드 질화막을 경사 식각하여 상기 패드 산화막의 소정 영역을 노출시키는 단계와,Exposing the pad oxide film to a predetermined region by obliquely etching the pad nitride film using the photoresist having the predetermined shape as a mask; 상기 기판을 산화시켜 상기 패드 산화막의 상기 노출된 영역에서 필드 산화막을 형성하는 단계와,Oxidizing the substrate to form a field oxide film in the exposed region of the pad oxide film; 상기 패드 산화막 상에 잔류하는 상기 패드 질화막을 제거하는 단계를Removing the pad nitride film remaining on the pad oxide film 포함하는 것을 특징으로 하는 경사 식각을 이용한 실리콘 국부산화 아이솔레이션 방법.Silicon localization isolation method using a gradient etching comprising a. 제 1항에 있어서, 상기 패드 질화막을 경사 식각하는 단계에서, 상기 패드 질화막의 측면에 폴리머가 쌓이는 것을 이용하는 것을 특징으로 하는 경사 식각을 이용한 실리콘 국부산화 아이솔레이션 방법The method of claim 1, wherein in the step of obliquely etching the pad nitride layer, polymer is stacked on a side surface of the pad nitride layer.
KR1020020085991A 2002-12-28 2002-12-28 Method of local oxidation of silicon isolation by using slanted etch KR20040059376A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020085991A KR20040059376A (en) 2002-12-28 2002-12-28 Method of local oxidation of silicon isolation by using slanted etch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020085991A KR20040059376A (en) 2002-12-28 2002-12-28 Method of local oxidation of silicon isolation by using slanted etch

Publications (1)

Publication Number Publication Date
KR20040059376A true KR20040059376A (en) 2004-07-05

Family

ID=37351385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020085991A KR20040059376A (en) 2002-12-28 2002-12-28 Method of local oxidation of silicon isolation by using slanted etch

Country Status (1)

Country Link
KR (1) KR20040059376A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465367A (en) * 2013-09-16 2015-03-25 北大方正集团有限公司 Method and application for processing field oxide layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465367A (en) * 2013-09-16 2015-03-25 北大方正集团有限公司 Method and application for processing field oxide layer

Similar Documents

Publication Publication Date Title
KR20040059376A (en) Method of local oxidation of silicon isolation by using slanted etch
KR20000042870A (en) Forming method of trench of semiconductor device
US20090170276A1 (en) Method of Forming Trench of Semiconductor Device
KR100422960B1 (en) Method for forming isolation layer of semiconductor device
KR100249167B1 (en) Isolating film manufacturing method
KR0140658B1 (en) Manufacture of element isolation for semiconductor integrated circuit device
KR100268902B1 (en) Method for forming isolation layer of semiconductor device
KR0146257B1 (en) Method for manufacturing the insulation film of semiconductor device
KR100241518B1 (en) Method of manufacturing field oxide film in semiconductor device
KR100301251B1 (en) Method for forming field oxide layer of semiconductor device
KR100649027B1 (en) Method for forming epitaxial layer in semiconductor device
KR100831676B1 (en) Method of manufacturing isolation layers in semiconductor device
KR20050012584A (en) Method for forming isolation layer of semiconductor device
KR100261966B1 (en) Method of manufacturing field oxidation film
KR100364416B1 (en) Isolation method of semiconductor device
KR100521449B1 (en) Isolation Layer of Semiconductor Device and manufacturing process thereof
KR100396792B1 (en) Method for chemical mechanical polishing isolation region of semiconductor device
KR100835420B1 (en) Method for fabricating semiconductor device
KR19990032753A (en) Semiconductor Device Separation Method
KR20040003768A (en) Method for forming the Isolation Layer of Semiconductor Device
KR20060104199A (en) Method for manufacturing isolation layer in semiconductor device
KR19980026851A (en) Separation Device Separation Method
KR19990004616A (en) Device isolation insulating film formation method of semiconductor device
KR20060071936A (en) Method for forming element isolation layer of semiconductor device
KR19990003058A (en) Device Separation Method of Semiconductor Device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination