KR20040058802A - 과전압 보호회로 - Google Patents

Abstract

본 발명은 휴대폰 등의 이동통신 단말기에서 파워 온오프시 레귤레이터간의 출력전압 차가 일정치 이상으로 되어 집적소자가 손상되는 것을 방지하는 기술에 관한 것이다. 이러한 본 발명은, 파워 소스부(1)의 출력전압을 입력받아 입출력단자에 제1전압을 출력하는 입출력단 레귤레이터(2)와; 파워 소스부(1)의 출력전압을 입력받아 코어단자에 제2전압을 출력하는 코어 레귤레이터(3)와; 파워 온시 상기 제1전압이 제2전압보다 일정치 이상 상승되는 순간 온되어 그들간의 전압차가 더 이상 증가되는 것을 방지하는 파워온 과전압 방지부(4)와; 파워 오프시 상기 제2전압 상기 제1전압보다 일정치 이상 상승되는 순간 온되어 그들간의 전압차가 더 이상 증가되는 것을 방지하는 파워오프 과전압 방지부(5)에 의해 달성된다.

Description

과전압 보호회로{PREVENTION CIRCUIT FOR OVER VOLTAGE}

본 발명은 휴대폰 등의 이동통신 단말기에서 레귤레이터의 출력전압에 의해 집적소자가 손상되는 것을 방지하는 기술에 관한 것으로, 특히 파워 온오프시 레귤레이터간의 출력전압 차가 일정치 이상으로 되어 집적소자가 손상되는 것을 방지할 수 있도록 한 과전압 보호회로에 관한 것이다.

일반적으로, 입출력단(I/O) 레귤레이터에서는 파워 소스로부터 일정 전압(예: 5V)을 입력받아 집적소자의 입출력단자에 소정의 전압(3.3V)을 공급하고, 코어 레귤레이터에서는 그 일정 전압을 입력받아 집적소자의 코어단자에 소정의 전압(예: 2.5V)을 공급하도록 되어 있다.

그런데, 상기 두 레귤레이터가 적용되는 보드의 파워가 온되어 정격전압에 도달되는 시간 동안에 부하 정도에 따라 두 출력전압의 차가 일정치 이상으로 벌어질 수 있다. 또한, 상기 보드의 파워가 오프될 때에는 0V에 도달되는 시간 동안에도 부하 정도에 따라 두 출력전압의 차가 일정치 이상으로 벌어질 수 있다.

그럼에도 불구하고 종래에 있어서는 파워 온오프시 입출력단 레귤레이터와 코어 레귤레이터의 출력전압이 일정치 이상으로 되는 것을 방지하는 기능이 구비되어 있지 않아 집적소자가 과전압에 의해 손상되는 문제점이 있었다. 예를 들어, MPC107의 경우 입출력단 레귤레이터의 출력전압이 코어 레귤레이터의 출력전압 1.8V 이상이 되거나, 코어 레귤레이터의 출력전압이 입출력단 레귤레이터의 출력전압보다 0.6V 이상이 되는 경우 집적소자가 손상되는 문제점이 있었다.

따라서, 본 발명의 목적은 다이오드를 이용하여, 파워 온오프시 입출력전압과 코어전압을 각기 공급하는 레귤레이터간의 출력 전압차가 일정치 이상으로 되는 것을 방지하는 과전압 보호회로를 제공함에 있다.

도 1은 본 발명에 의한 과전압 보호회로도.

***도면의 주요 부분에 대한 부호의 설명***

1 : 파워 소스부 2 : 입출력단 레귤레이터

3 : 코어 레귤레이터 4 : 파워온 과전압 방지부

5 : 파워오프 과전압 방지부

도 1은 본 발명에 의한 과전압 보호 회로도로서 이에 도시한 바와 같이, 시스템 각부에서 필요로 하는 전압을 출력하는 파워 소스부(1)와; 상기 파워 소스부(1)의 출력전압(5V)을 입력받아 입출력단자에 일정 전압(예: 3.3V)을 출력하는 입출력단 레귤레이터(2)와; 파워 소스부(1)의 출력전압(3.3V)을 입력받아 코어단자에 일정 전압(예: 2.5V)을 출력하는 코어 레귤레이터(3)와; 파워 온시 상기 입출력단 레귤레이터(2)의 출력전압이 상기 코어 레귤레이터(3)의 출력전압보다 일정치 이상 상승되는 것을 방지하기 위한 파워온 과전압 방지부(4)와; 파워 오프시 상기 코어 레귤레이터(3)의 출력전압이 상기 입출력단 레귤레이터(2)의 출력전압보다 일정치 이상 상승되는 것을 방지하기 위한 파워오프 과전압 방지부(5)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용을 상세히 설명하면 다음과 같다.

파워 소스부(1)에서는 시스템 각부에서 필요로 하는 전압을 출력하는데, 입출력단 레귤레이터(2)에서는 그로부터 소정의 전압(5V)을 입력받아 집적소자가 장착된 보드의 입출력단자에 일정 전압(예: 3.3V)을 출력하고, 코어 레귤레이터(3) 또한 소정 전압(3.3V)을 입력받아 집적소자가 장착된 보드의 코어단자에 일정 전압(예: 2.5V)을 출력하게 된다.

파워 온시 상기 입출력단 레귤레이터(2)에서 상기 정격전압(3.3V)이 출력되기 까지의 시간은 연결된 부하에 따라 달라질 수 있다. 이와 마찬가지로 파워 온시 상기 코어 레귤레이터(3)에서 상기 정격전압(2.5V)이 출력되기 까지의 시간도 연결된 부하에 따라 달라질 수 있다.

따라서, 파워 온시 상기 입출력단 레귤레이터(2)의 출력전압이 상기 코어 레귤레이터(3)의 출력전압 이상이 될 수 있다. 하지만, 상기 입출력단 레귤레이터(2)와 코어 레귤레이터(3)의 출력단자(VOUT_I/O),(VOUT_CORE)의 사이에 두 개의 다이오드(D1),(D2)가 직렬 접속된 파워온 과전압 방지부(4)가 설치되어 있으며, 이들의 정격전압은 0.8V이고, 정격전류는 3A이다.

이에 따라, 상기 파워 온시 상기 입출력단 레귤레이터(2)의 출력전압이 상기코어 레귤레이터(3)의 출력전압보다 1.6V 이상 상승되는 순간 그 다이오드(D1),(D2)가 도통되어 이들간의 전압차가 더 이상 증가되지 않는다. 물론, 상기 다이오드(D1),(D2)가 도통된 상태에서 입출력단 레귤레이터(2)의 출력전압이 상기 코어 레귤레이터(3)의 출력전압보다 1.6V 이하로 하강되면 그 다이오드(D1),(D2)는 다시 오프된다.

결국, 상기 파워온 과전압 방지부(4)로 인하여 상기 입출력단 레귤레이터(2)의 출력전압이 상기 코어 레귤레이터(3)의 출력전압보다 1.6V 이상으로 증가되지 못한다.

한편, 파워 오프시에도 상기 입출력단 레귤레이터(2)의 출력전압이 0V로 되기 까지의 시간은 연결된 부하에 따라 달라질 수 있다. 이와 마찬가지로 파워 오프시 상기 코어 레귤레이터(3)의 출력전압이 0V로 되기 까지의 시간도 연결된 부하에 따라 달라질 수 있다.

따라서, 파워 오프시 상기 코어 레귤레이터(3)의 출력전압이 상기 입출력단 레귤레이터(2)의 출력전압 이상이 될 수 있다. 하지만, 상기 코어 레귤레이터(3)와 입출력단 레귤레이터(2)의 출력단자(VOUT_CORE),(VOUT_I/O)의 사이에 두 개의 다이오드(D3),(D4)가 병렬 접속된 파워오프 과전압 방지부(5)가 설치되어 있으며, 이들의 정격전압은 0.475V이고, 정격전류는 3A이다.

이에 따라, 상기 파워 오프시 상기 코어 레귤레이터(3)의 출력전압이 입출력단 레귤레이터(2)의 출력전압보다 0.475V 이상 상승되는 순간 그 다이오드(D3),(D4)가 도통되어 이들간의 전압차가 더 이상 증가되지 않는다. 결국,상기 파워오프 과전압 방지부(5)로 인하여 상기 코어 레귤레이터(3)의 출력전압이 입출력단 레귤레이터(2)의 출력전압보다 0.475V 이상으로 증가되지 못한다.

이상에서 상세히 설명한 바와 같이 본 발명은 파워 온오프시 입출력전압과 코어전압을 각기 공급하는 레귤레이터간의 출력 전압의 차가 일정치 이상으로 벌어질 때, 파워온 과전압 방지부, 파워오프 과전압 방지부가 각기 구동되게 함으로써, 과전압에 의하여 집적소자가 손상되는 것을 미연에 방지할 수 있는 효과가 있다.

Claims (3)

1. 파워 소스부(1)의 출력전압을 입력받아 입출력단자에 제1전압을 출력하는 입출력단 레귤레이터(2)와; 파워 소스부(1)의 출력전압을 입력받아 코어단자에 제2전압을 출력하는 코어 레귤레이터(3)와; 파워 온시 상기 제1전압이 제2전압보다 일정치 이상 상승되는 순간 온되어 그들간의 전압차가 더 이상 증가되는 것을 방지하는 파워온 과전압 방지부(4)와; 파워 오프시 상기 제2전압 상기 제1전압보다 일정치 이상 상승되는 순간 온되어 그들간의 전압차가 더 이상 증가되는 것을 방지하는 파워오프 과전압 방지부(5)로 구성한 것을 특징으로 하는 과전압 보호회로.
2. 제1항에 있어서, 파워온 과전압 방지부(4)는 입출력단 레귤레이터(2)의 출력단과 코어 레귤레이터(3)의 출력단 사이에 직렬 접속된 다이오드(D1),(D2)를 포함하여 구성된 것을 특징으로 하는 과전압 보호회로.
3. 제1항에 있어서, 파워오프 과전압 방지부(5)는 코어 레귤레이터(3)의 출력단과 입출력단 레귤레이터(2)의 출력단 사이에 병렬접속된 다이오드(D3),(D4)를 포함하여 구성된 것을 특징으로 하는 과전압 보호회로.