KR20040058775A - 이미지센서의 불량픽셀 보상장치 - Google Patents

Abstract

본 발명은 시모스 이미지센서에 관한 것으로, 특히, 불량픽셀을 보상해주는 불량픽셀 보상장치에 관한 것이다. 이를 위한 본 발명은, 복수개 불량픽셀들의 주소가 저장된 퓨즈부; 상기 퓨즈부에 저장된 불량픽셀들의 주소중에서 로 주소를 출력받아 저장하는 제 1 레지스터; 상기 퓨즈부에 저장된 불량픽셀들의 주소중에서 컬럼 주소를 출력받아 저장하는 제 2 레지스터; 상기 제 1 레지스터의 출력과 픽셀의 로 주소를 입력받아 그 비교결과를 출력하는 로 어드레스 비교기; 상기 로 어드레스 비교기의 출력에 제어되어 상기 제 2 레지스터의 출력과 픽셀의 컬럼주소를 입력받아 그 비교결과를 출력하는 컬럼 어드레스 비교기; 픽셀데이터를 차례로 입력받는 쉬프트 레지스터; 상기 쉬프트 레지스터에 입력된 픽셀 데이터중에서 읽고자 하는 픽셀의 주변 픽셀 데이터의 평균값을 출력하는 평균값 발생부; 상기 컬럼 어드레스 비교기의 출력에 제어되어 상기 평균값 발생부의 출력 또는 읽고자 하는 픽셀의 데이터 중 어느 하나를 선택하여 출력하는 멀티플렉서를 포함하여 이루어진다.

Description

이미지센서의 불량픽셀 보상장치{Apparatus for concealment of defective pixel in image sensor}

본 발명은 시모스 이미지센서에 관한 것으로 특히, 이미지센서의 제조공정상에서 발생할 수 있는 불량픽셀(Defective Pixel)의 위치를 퓨즈를 이용하여 기록하고 이를 이용하여 불량픽셀을 보상해 주는 불량픽셀 보상장치에 관한 것이다.

일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, 시모스(Complementary MOS) 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.

이러한 이미지센서는 디지탈 카메라, 디지탈 캠코더, 이동통신수단 및 스캐너 등에 주로 사용되어 그 이용이 급증하고 있으며, 이미지센서에서 사용되는 이미지정보는 빛의 정보라 할 수 있는데 밝기와 색상으로 구분하여 표현이 가능하다.

이미지센서는 여러개의 픽셀이 2차원 구조로 배열되어 있으며 각 픽셀은 들어오는 빛의 밝기에 따라서 이를 전기적인 신호로 변환시키게 되는데, 이러한 전기신호를 측정하면 각 픽셀에 들어오는 빛의 양을 알 수 있고 이를 이용하여 픽셀단위의 이미지를 구성할 수 있다.

이러한 이미지센서는 수십만에서 수백만개의 픽셀로 이루어진 픽셀어레이와 픽셀에서 감지한 아날로그 데이터를 디지탈 데이터로 바꿔주는 장치와 수백에서 수천개의 저장장치 등으로 구성되는데 이때, 이러한 많은 수의 장치들로 인하여 이미지센서는 공정상의 오류를 항상 가지게 되는 바, 이러한 이유때문에 픽셀들 중에서 불량픽셀이 발생하게 되고 이러한 불량픽셀은 이미지센서의 등급과 가격을 결정하는 중요한 요소가 되고 있다.

따라서, 이러한 불량픽셀을 보상하는 장치(Defective Pixel Concealment 회로, 이하 'DPC 회로' 라 한다.)가 필요하게 되었다.

본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 퓨즈를 이용해 불량픽셀의 위치를 기록하고 이를 이용하여 불량픽셀을 보상해주는 불량픽셀 보상장치를 제공함을 그 목적으로 한다.

도1은 본 발명의 일실시예에 따른 불량픽셀 보상장치에서 단위퓨즈부의 구성을 도시한 회로도,

도2는 본 발명의 일실시예에 따른 불량픽셀 보상장치에서 단위퓨즈부의 동작 타이밍도,

도3은 본 발명의 일실시예에 따른 불량픽셀 보상장치에서 복수개의 단위퓨즈부로 이루어진 퓨즈부를 도시한 블록도,

도4는 본 발명의 일실시예에 따른 불량픽셀 보상장치의 구성을 도시한 블록도,

도5는 통상적인 베이어 패턴을 갖는 픽셀어레이를 도시한 도면.

*도면의 주요부분에 대한 부호의 설명*

101 : 퓨즈부 102 : 제 1 레지스터

103 : 제 2 레지스터 104 : 로 어드레스 비교기

105 : 컬럼 어드레스 비교기 106 ~ 110: 쉬프트 레지스터

111 : 평균값 발생부 112 : 멀티플렉서

상기한 목적을 달성하기 위한 본 발명은, 이미지센서의 불량픽셀을 보상하는 장치에 있어서, 복수개 불량픽셀들의 주소가 저장된 퓨즈부; 상기 퓨즈부에 저장된불량픽셀들의 주소중에서 로 주소를 출력받아 저장하는 제 1 레지스터; 상기 퓨즈부에 저장된 불량픽셀들의 주소중에서 컬럼 주소를 출력받아 저장하는 제 2 레지스터; 상기 제 1 레지스터의 출력과 픽셀의 로 주소를 입력받아 그 비교결과를 출력하는 로 어드레스 비교기; 상기 로 어드레스 비교기의 출력에 제어되어 상기 제 2 레지스터의 출력과 픽셀의 컬럼주소를 입력받아 그 비교결과를 출력하는 컬럼 어드레스 비교기; 픽셀데이터를 차례로 입력받는 쉬프트 레지스터; 상기 쉬프트 레지스터에 입력된 픽셀 데이터중에서 읽고자 하는 픽셀의 주변 픽셀 데이터의 평균값을 출력하는 평균값 발생부; 상기 컬럼 어드레스 비교기의 출력에 제어되어 상기 평균값 발생부의 출력 또는 읽고자 하는 픽셀의 데이터 중 어느 하나를 선택하여 출력하는 멀티플렉서를 포함하여 이루어진다.

본 발명은 선행 테스트를 통해 발견된 불량픽셀의 주소를 기록장치에 저장시키고, 이미지센서 동작시에 저장된 불량픽셀의 주소와 읽고자 하는 픽셀의 주소를 비교하여 양 주소가 일치할 경우에, 주위픽셀의 평균값으로 불량픽셀을 보상해주는 불량픽셀 보상장치의 상세한 구현에 관한 것이다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.

도1은 본 발명의 일실시예에 따른 불량픽셀 보상장치에서 불량픽셀의 주소를기록하는 단위퓨즈부의 구성을 도시한 회로도로서, 이를 참조하여 단위퓨즈부에 대해 설명한다.

도1에 도시된 단위퓨즈부는 불량픽셀의 어드레스를 나타내는 복수개의 비트(bit) 중에서 하나의 비트만을 출력하는 회로이며, 퓨즈의 갯수(도1에서는 n개)는 픽셀어레이에 존재하는 불량픽셀의 갯수와 연관이 있다.

이러한 단위퓨즈부는 전원전압단과 복수개의 퓨즈 사이에 접속되고 게이트로 En 신호를 입력받는 제 1 피모스 트랜지스터(P1)와, 상기 제 1 피모스 트랜지스터(P1)의 일측과 복수개의 엔모스 트랜지스터(N0, N1...Nn-1) 사이에 접속된 복수개의 퓨즈와, 복수개의 퓨즈와 접지단 사이에 접속되고 게이트로는 bit_add 신호를 각각 입력받는 복수개의 엔모스 트랜지스터(N0, N1...Nn-1)와, 전원전압단과 복수개의 퓨즈 사이에 접속되고 게이트로 제 1 인버터(INV 1)의 출력을 입력받는 제 2 피모스 트랜지스터(P2)와, 제 2 피모스 트랜지스터(P2)의 일측에 인가된 신호를 반전하여 출력하는 제 1 인버터(INV 1)와, 제 1 인버터(INV 1)의 출력을 반전하여 bit_out 신호를 출력하는 제 2 인버터(INV 2)로 구성되어 있다.

이와같이 구성된 단위퓨즈부의 동작을 살펴보기에 앞서, 신호레벨중 '하이' 는 '1'로 표현하고 '로우'는 '0'으로 표현하기로 하고 이를 참조하여 단위퓨즈부의 동작을 설명한다.

먼저, En 신호가 '1'에서 '0'로 변환되면 복수개의 bit_add 신호 중 하나만이 선택되어 해당 엔모스 트랜지스터의 게이트로 입력된다. 즉, 복수개의 bit_add 신호 중 하나만이 '1'이 되고, 나머지 bit_add 신호는 '0'이 되어 엔모스 트랜지스터의 게이트로 입력된다.

'1' 로 선택된 bit_add 신호를 입력받는 엔모스 트랜지스터의 일측에 연결된 퓨즈가 절단되었다면 bit_out 신호로 '1'이 출력되고, 퓨즈가 절단되지 않았다면 bit_out 신호로 '0'이 출력된다. 여기서 퓨즈는 레이저 빔을 이용하면 절단이 가능하다.

제 2 피모스 트랜지스터(P2)와 제 1 인버터(INV 1) 및 제 2 인버터(INV2)로 구성되어 점선으로 표시된 회로는 신호유지회로로써 En 신호가 '0' 으로 떨어져도, 단위퓨즈부의 출력인 bit_out 신호를 현상태로 유지시키는 역할을 한다.

도2는 본 발명의 일실시예에 따른 불량픽셀 보상장치에서 단위퓨즈부의 동작 타이밍도로서 bit_add 신호가 입력되어 안정화된 이후에 En 신호를 '0'에서 '1'으로 변화시키면 그에 응답하여 bit_out 신호가 출력되는 것을 도시하고 있다.

다음으로 도3은 도1에 도시된 단위퓨즈부가 모여서 이루어진 퓨즈부의 구성을 도시한 블록도이다. En 신호와 bit_add 신호를 입력받는 복수개(m 개)의 단위퓨즈부는 각각 bit_out 신호를 출력한다.

VGA 급의 이미지센서에는 픽셀어레이의 크기가 640 ×480 인데 VGA 급의 이미지센서를 예로 들어 퓨즈를 이용하여 불량픽셀의 주소를 기록하는 방법에 대해 설명한다.

VGA 급에서는 픽셀어레이의 크기가 640 ×480 이므로, 픽셀의 컬럼 어드레스는 640 까지 있으므로 이를 표현하기 위해서는 10 bit가 필요하다. 마찬가지로 픽셀의 로 어드레스는 480 까지 있으므로 이를 표현하기 위해서는 9 bit가 필요하다.

따라서, 640 ×480 의 픽셀어레이에 존재하는 불량픽셀의 어드레스를 표현하기 위해서는 총 19 bit(로 9 bit ＋ 컬럼 10 bit)가 필요하다. 불량픽셀의 주소는 총 19 bit로 표현되는데 앞의 9 bit는 로 어드레스를 나타내고 그 다음의 10 bit는 컬럼 어드레스를 나타낸다.

전술하였듯이 도1에 도시된 단위퓨즈부는 불량픽셀의 어드레스중에서 1 bit 만을 출력하는 회로이므로, 불량픽셀의 주소를 표현하기 위해서는 이러한 단위퓨즈부가 19개 필요하며, 따라서 도3에 도시된 퓨즈부는 단위퓨즈부가 19개 모여서 이루어진다.(도3에서 m은 19가 됨)

그리고 픽셀어레이에 존재하는 불량픽셀은 여러개가 있을 수 있기 때문에, 이러한 복수개의 불량픽셀들의 주소를 모두 기록하고 읽기 위하여 단위퓨즈부로 입력되는 bit_add 신호를 이용한다.

첫번째 불량픽셀의 주소는 bit-add0 신호를 입력받는 엔모스 트랜지스터(N0)에 연결된 퓨즈를 절단하거나 절단하지 않음으로서 기록할 수 있으며 총 19개의 단위퓨즈부를 이용하여 19 bit의 어드레스를 표현한다.

첫번째 불량픽셀의 주소를 읽어내고자 할 경우에는, bit-add0 신호만을 '1'로 입력하고 나머지 bit-add 신호는 모두 '0'으로 입력하면, bit_out 신호가 첫번째 불량픽셀의 주소가 된다.

도4는 본 발명의 일실시예에 따른 불량픽셀 보상장치의 구성을 도시한 블록도로서 퓨즈부(101)에 기록된 불량픽셀의 주소를 이용하여 불량픽셀의 데이터를 보상해주는 장치를 도시하고 있다.

본 발명의 일실시예에 따른 불량픽셀 보상장치는 불량픽셀의 주소가 기록되어 있는 퓨즈부(101)와, 퓨즈부(101)에 기록된 불량픽셀의 주소 중 로 어드레스를 입력받는 제 1 레지스터(102)와, 불량픽셀의 주소 중 컬럼 어드레스를 입력받는 제 2 레지스터(103)와, 제 1 레지스터(102)의 출력인 불량픽셀의 로 어드레스와 읽고자 하는 픽셀의 로 어드레스를 비교하여 양 어드레스가 일치하면 Row detect 신호를 출력하는 로 어드레스 비교기(104)와, Row detect 신호에 활성화되어 제 2 레지스터(103)의 출력인 불량픽셀의 컬럼 어드레스와 읽고자 하는 픽셀의 컬럼 어드레스를 비교하여 양 어드레스가 일치하면 Column detect 신호를 출력하는 컬럼 어드레스 비교기(105)와, 픽셀의 데이터를 입력받는 5단의 버퍼링수단으로 구성된 쉬프트 레지스터(106 ∼ 110)와, 쉬프트 레지스터의 첫번째 버퍼링 수단과 마지막 버퍼링 수단의 평균값을 생성해 내는 평균값 발생부(111)와, 평균값 발생부(111)의 출력과 쉬프트 레지스터의 가운데 버퍼링 수단(108)에 입력된 픽셀데이터를 입력으로 받아 Column detect 신호에 따라 이들 중 하나를 선택하여 출력하는 멀티플렉서(112)로 구성되어 있다.

도5는 통상적인 베이어 패턴을 갖는 픽셀어레이를 도시한 도면으로 픽셀어레이의 제 1 라인은 RGRGR... 형태, 제 2 라인은 GBGBG... 형태로 반복구성된다. 여기서 RGB는 해당픽셀에 씌워진 칼라필터를 의미한다.

따라서, 도4에 도시된 5단 쉬프트 레지스터로 입력되는 픽셀 데이터는 R→G→R→G→R 또는 G→B→G→B→G 가 되므로, 쉬프트 레지스터의 가운데 버퍼링 수단에 입력된 데이터와 같은 칼라를 갖는 데이터는 쉬프트 레지스터의 첫번째 버퍼링수단과 마지막 버퍼링 수단에 입력된 데이터이다.

이와 같은 사항을 참조하여 본 발명의 일실시예에 따른 불량픽셀 보상장치의 동작을 개략적으로 설명한다. 읽고자 하는 픽셀데이터는 쉬프트 레지스터의 가운데 버퍼링 수단(108)으로 입력되는 값이며, 로 어드레스 비교기(104)와 컬럼 어드레스 비교기(105)로 입력되는 픽셀의 어드레스는 읽고자 하는 픽셀의 어드레스 즉, 쉬프트 레지스터의 가운데 버퍼링 수단(108)에 입력된 픽셀의 어드레스이다.

불량픽셀의 어드레스와 읽고자 하는 픽셀의 어드레스가 일치하지 않으면, 멀티플렉서는 읽고자 하는 픽셀의 데이터를 선택하여 출력하고, 양 어드레스가 일치하면 멀티플렉서는 주변픽셀 데이터(쉬프트 레지스터의 첫번째 버퍼링 수단과 마지막 버퍼링 수단에 입력된 데이터)의 평균값을 선택하여 출력함으로써 불량픽셀의 데이터를 보상해 준다.

도4와 도5를 참조하여 본 발명의 일실시예에 따른 불량픽셀 보상장치의 동작을 상세히 설명하면 다음과 같다. 퓨즈부(101)는 불량픽셀의 어드레스를 기록하고 있는 곳으로, 불량픽셀의 어드레스를 읽고자 할 경우 En 신호와 bit_add[0:n-1]가 퓨즈부(101)로 입력되어 해당 불량픽셀의 어드레스가 제 1 및 제 2 레지스터로 출력된다.

제 1 레지스터(102)는 불량픽셀의 어드레스 중에서 로 어드레스를 입력받아 로 어드레스 비교기(104)로 출력한다. 로 어드레스 비교기(104)는 불량픽셀의 로 어드레스와 읽고자 하는 픽셀의 로 어드레스를 입력받아 이를 비교하여 양 어드레스가 일치할 경우 Row detect 신호를 컬럼 어드레스 비교기(105)로 출력한다.

제 2 레지스터(103)는 불량픽셀의 어드레스 중에서 컬럼 어드레스를 입력받아 컬럼 어드레스 비교기(105)로 출력한다. 컬럼 어드레스 비교기(105)는 로 어드레스 비교기(104)의 출력인 Row detect 신호에 활성화 되어 동작하며, 불량픽셀의 컬럼 어드레스와 읽고자 하는 픽셀의 컬럼 어드레스를 입력받아 이를 비교하여 양 어드레스가 일치할 경우 column detect 신호를 멀티플렉서(112)로 출력한다.

컬럼 어드레스 비교기(105)의 출력인 column detect 신호는 멀티플렉서(112)로 입력되어 멀티플렉서(112)를 제어하며, 멀티플멀티플렉서(112)는 column detect 신호가 입력되면 평균값을 출력한다.

픽셀 데이터를 입력받는 쉬프트 레지스터는 모두 5단의 버퍼링 수단(106 ~ 110)으로 구성되어 있으며, 각각의 버퍼링 수단은 픽셀 데이터를 순차적으로 입력받는다. 또한, 쉬프트 레지스터의 첫번째 버퍼링 수단(106)의 출력과 마지막 버퍼링 수단(110)의 출력은 평균값 발생부(111)로 입력되어 평균값 계산에 사용된다.

다음으로 가운데 버퍼링 수단(108)의 출력과 평균값 발생부(111)의 출력은 멀티플렉서(112)로 입력되는데, 멀티플렉서(112)는 column detect 신호가 활성화될 경우에는 평균값을 출력하고, column detect 신호가 활성화되지 않을 경우에는 가운데 버퍼링 수단(108)의 값을 출력한다.

즉, column detect 신호가 활성화되지 않을 경우에는 해당 픽셀이 불량픽셀이 아니라는 의미이므로 읽고자 하는 픽셀의 데이터를 그대로 출력하는 것이다.

또한, 도4에는 도시되지 않았지만 column detect 신호는 퓨즈부(101)로 입력되는 bit_add 신호를 제어하기 위해서도 사용된다. 즉, column detect 신호가 활성화되었다면, 이는 불량픽셀을 보상해야함을 의미하므로, 다음번 불량픽셀의 어드레스를 퓨즈부(101)에서 읽어내기 위하여 bit_add 신호를 증가시킨다.

좀더 상세히 설명하면 다음과 같다. 첫번째 불량픽셀의 주소를 퓨즈부(101)에서 읽어내는 경우에는, 퓨즈부(101)로 입력되는 bit_add[0:n-1] 신호 중에서 bit_add0 만이 '1'이고 나머지 bit_add 신호는 '0'임은 전술한 바와 같다. 이렇게 읽어낸 첫번째 불량픽셀의 주소를 이용하면 column detect 신호가 활성화 되므로, 활성화된 column detect 신호를 이용하여 bit_add 신호를 제어한다. 즉, 다음번 불량픽셀의 주소를 읽기위해 bit_add1 만이 '1' 되고 나머지 bit_add 신호는 '0'이 되도록 bit_add 신호를 제어한다.

이상과 같은 동작을 통하여 본 발명의 일실시예에 따른 불량픽셀 보상장치는 불량픽셀의 픽셀데이터를 주변픽셀의 픽셀데이터들의 평균값으로 대체하여 줌으로써 불량픽셀을 보상할 수 있으며 이에 따라 제품의 수율향상에 큰 도움을 줄 수 있다.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.

메모리 소자와 마찬가지로 이미지센서에서도 픽셀 하나만 불량이어도 전체 칩의 동작여부를 떠나서 불량제품으로 구분된다. 따라서 본 발명을 적용하면 소수에 불과한 불량픽셀의 데이터를 보정해 줄 수 있어 제품의 수율을 향상시킬 수 있다.

Claims (5)

1. 이미지센서의 불량픽셀을 보상하는 장치에 있어서,

   복수개 불량픽셀들의 주소가 저장된 퓨즈부;

   상기 퓨즈부에 저장된 불량픽셀들의 주소중에서 로 주소를 출력받아 저장하는 제 1 레지스터;

   상기 퓨즈부에 저장된 불량픽셀들의 주소중에서 컬럼 주소를 출력받아 저장하는 제 2 레지스터;

   상기 제 1 레지스터의 출력과 픽셀의 로 주소를 입력받아 그 비교결과를 출력하는 로 어드레스 비교기;

   상기 로 어드레스 비교기의 출력에 제어되어 상기 제 2 레지스터의 출력과 픽셀의 컬럼주소를 입력받아 그 비교결과를 출력하는 컬럼 어드레스 비교기;

   픽셀데이터를 차례로 입력받는 쉬프트 레지스터;

   상기 쉬프트 레지스터에 입력된 픽셀 데이터중에서 읽고자 하는 픽셀의 주변 픽셀 데이터의 평균값을 출력하는 평균값 발생부;

   상기 컬럼 어드레스 비교기의 출력에 제어되어 상기 평균값 발생부의 출력 또는 읽고자 하는 픽셀의 데이터 중 어느 하나를 선택하여 출력하는 멀티플렉서

   를 포함하여 이루어지는 이미지센서의 불량픽셀 보상장치.
2. 제1항에 있어서,

   상기 퓨즈부는 복수개의 단위퓨즈부로 구성되며, 단위퓨즈부는

   전원전압단과 복수개의 퓨즈 사이에 접속된 제 1 트랜지스터;

   상기 제 1 피모스 트랜지스터의 일측과 복수개의 제 2 트랜지스터 사이에 접속된 복수개의 퓨즈;

   복수개의 퓨즈와 접지단 사이에 접속된 복수개의 제 2 트랜지스터;

   단위퓨즈부의 출력을 일정하게 유지해주는 신호유지회로

   를 포함하여 이루어지는 것을 특징으로 하는 이미지센서의 불량픽셀 보상장치.
3. 제2항에 있어서,

   상기 퓨즈부는 상기 단위퓨즈부의 상기 제 2 트랜지스터의 게이트로 입력되는 신호에 의해 복수개의 불량픽셀들의 주소를 저장할 수 있는 것을 특징으로 하는 이미지센서의 불량픽셀 보상장치.
4. 제1항에 있어서,

   상기 쉬프트 레지스터는 5단의 버퍼링 수단으로 구성되는 것을 특징으로 하는 이미지센서의 불량픽셀 보상장치.
5. 제4항에 있어서,

   상기 평균값 발생부는 첫번째 버퍼링 수단과 마지막 버퍼링 수단에 입력된 픽셀데이터의 평균값을 생성하는 것을 특징으로 하는 이미지센서의 불량픽셀 보상장치.