KR20040056090A - ＧａＮ 나노막대를 이용한 전계방출형 디스플레이 - Google Patents

Abstract

본 발명에 따른 GaN 나노막대를 이용한 전계방출형 디스플레이는, 일면에 캐소드 전극층이 형성된 베이스 기판; GaClx 기체와 NH3 기체를 400 내지 600℃의 온도범위에서 반응시켜서 상기 캐소드 전극층 상에 수직하게 서도록 형성된 복수개의 GaN 나노막대; 상기 베이스 기판과 대향하도록 위치하며 그 대향면에는 투명한 아노드 전극층이 형성된 투명기판; 상기 투명기판과 상기 베이스 기판을 이격시키도록 상기 투명기판과 상기 베이스 기판 사이에 설치되는 절연성 스페이서; 및 상기 아노드 전극 상에 형성된 형광층; 을 구비하는 것을 특징으로 한다. 본 발명에 따른 전계방출형 디스플레이는, GaN을 전계방출 팁으로 사용하기 때문에 화학적 기계적으로 안정할 뿐만 아니라 낮은 전계방출전압을 가진다.

Description

ＧａＮ 나노막대를 이용한 전계방출형 디스플레이{Field emission display using GaN nanorods}

본 발명은 전계방출형 디스플레이(Field Emission Display, 이하 'FED' 라 함)에 관한 것으로서, 특히 GaN 나노막대를 전계방출 팁으로 이용한 전계방출형 디스플레이에 관한 것이다.

현재 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), EL(Electroluminescence) 등의 다양한 평판 디스플레이가 개발되고 실용화되고 있다. 그 중 비교적 최근에 제안된 FED는 진공 내에서 방출된 전자와 형광체의 충돌에 의해 발광하는 CRT와 동일한 발광기구를 가지며 형태상으로는 수mm의 박형구조를 하고 있다. 이에 따라 FED는 CRT의 장점인 고해상도, 풀칼라가 가능하면서도 가볍고 얇아 적은 소비전력을 갖는다. 특히 FED는 TFT LCD의 단점인 시야각, 내환경성, 수율 등의 측면에서도 우수한 특성을 가진다.

FED는 이렇게 잠재적으로 매우 매력적이지만 전계방출 캐소드(cathode)를 제조하기가 매우 어렵다는 단점이 있다. 캐소드는 스크린의 각 픽셀에 대해 수천개의 미세한 전계방출 팁(emitter tip)을 포함한다.

전계방출 팁의 방출 특성은 전자친화력(electron affinity)에 의해 큰 영향을 받는데, 전자친화력이 작을수록 전자방출에 필요한 전압이 낮아진다. 전자친화력이 음이면 공간대전(space charge)에 의해서 전자방출이 정지될 때까지 전자가 팁에서 자발적으로 방출된다. 이 때, 상기 공간대전은 예를 들어 5볼트의 작은 전압을 가함으로써 극복할 수 있다. 전계방출 재료로서 널리 사용되는 텅스텐의 경우 전계방출되는데 통상적으로 10,000 내지 20,000볼트가 필요함을 고려해 볼 때 위와 같은 작은 전압은 아주 유리하다고 볼 수 있다.

음의 전자친화력을 보이는 재료는 여러가지가 있는데, 이들 재료의 거의 대부분은 알칼리 금속이다. 그러나, 알칼리 금속은 대기조건에 아주 민감하고 공기나 습기에 노출되면 분해되는 경향이 있으며, 통상적으로 100℃ 이하의 저융점을 가지기 때문에 그 응용에 매우 많은 제한이 따른다.

이 밖에도 전계방출 팁으로서 몰리브덴, 흑연/다이아몬드 구조의 탄소, 탄소나노튜브, 실리콘 등이 제시되고 있으나, 그 제조가 다소 어렵다. 예컨대, 실리콘을 이용할 경우는 기존의 IC 공정과 양립할수 있고 구동회로를 내장시킬 수 있기 때문에 좋다는 장점이 있다. 그러나, 실리콘은 일함수가 크고 쉽게 산화가 일어나기 때문에 낮은 전계 방출 효율을 보이며 열적으로나 기계적으로 불안정하여 장시간 전계방출을 할 경우 전류에 요동이 발생하는 불안정성을 보인다. 이러한 단점을 극복하기 위하여 열전도성이 우수하고 녹는점이 우수하며 낮은 일함수를 가지는 물질, 예컨대 Mo, DLC, 다이아몬드, 금속 실리사이드 등으로 실리콘 팁을 코팅하여야 한다.

전계방출 팁은 화학적 기계적 안정성이 뛰어날 뿐만 아니라 전자친화력이 낮아야 하는 등의 요건을 갖추어야 하는데 이러한 요건들을 충족하는 전계방출 팁을 만들기는 상술한 바와 같이 쉽지 않다.

따라서, 본 발명이 이루고자 하는 기술적 과제는, 화학적 기계적 안정성이 뛰어날 뿐만 아니라 2.7 내지 3.3eV의 낮은 전자친화력을 갖는다고 이미 알려져 있는 GaN을 특별한 방법으로 나노막대 형태로 성장시켜서 이를 전계방출 팁(field emission tip)으로 이용하는 새로운 전계방출형 디스플레이를 제공하는 데 있다.

도 1은 본 발명에 따른 전계방출형 디스플레이를 설명하기 위한 단면도;

도 2a 내지 도 2f는 도 1의 GaN 나노막대(20)를 형성시키는 방법을 설명하기 위한 도면들;

도 3a 내지 3c는 GaN 박막(120)이 형성되는 과정을 설명하기 위한 도면들;

도 4는 GaN 나노막대의 성장메카니즘을 실제로 보여주는 SEM 사진;

도 5는 동일한 시간 동안 GaN 나노막대를 성장시킬 경우에 성장온도에 따른 GaN 나노막대의 성장결과를 보여주는 SEM 사진;

도 6은 도 4c에 대한 XRD 그래프이다.

<도면의 주요 부분에 대한 참조번호의 설명>

10: 베이스 기판 12: 캐소드 전극층

20: GaN 나노막대 30: 스페이서

40: 투명기판 42: 아노드 전극층

44: 형광층

상기 기술적 과제를 달성하기 위한 본 발명에 따른 GaN 나노막대를 이용한 전계방출형 디스플레이는, 일면에 캐소드 전극층이 형성된 베이스 기판; GaClx 기체와 NH3 기체를 400 내지 600℃의 온도범위에서 반응시켜서 상기 캐소드 전극층 상에 수직하게 서도록 형성된 복수개의 GaN 나노막대; 상기 베이스 기판과 대향하도록 위치하며 그 대향면에는 투명한 아노드 전극층이 형성된 투명기판; 상기 투명기판과 상기 베이스 기판을 이격시키도록 상기 투명기판과 상기 베이스 기판 사이에 설치되는 절연성 스페이서; 및 상기 아노드 전극 상에 형성된 형광층; 을 구비하는 것을 특징으로 한다.

이하에서, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명한다.

도 1은 본 발명에 따른 전계방출형 디스플레이를 설명하기 위한 단면도이다.

도 1을 참조하면, 베이스 기판(10)의 일면에는 캐소드 전극층(12)이 형성되며, 캐소드 전극층(12) 상에는 복수개의 GaN 나노막대(20)가 수직하게 형성된다. 캐소드 전극층(12)에 음의 전압을 인가하면 GaN 나노막대(20)에서 전자가 전계방출된다.

전계방출효율을 좋게 하기 위해서는 GaN 나노막대(20)가 에피텍셜 성장되어 단결정을 이루는 것이 바람직하다. 따라서, 베이스 기판(10)으로는 GaN과 격자상수가 비슷한 것을 사용하는 것이 바람직한데, 이러한 예로는 사파이어 기판을 들 수 있다.

GaN 나노막대(20)를 에피텍셜 성장시키기 위해서는 캐소드 전극층(12)도 베이스 기판(10)에 에피텍셜 성장이 가능한 것을 사용하는 것이 바람직하다. 또한, 캐소드 전극층(12)의 재질로는 전도성이 좋으며 열역학적으로 안정한 것을 선택하는 것이 바람직하다. 이러한 캐소드 전극층(12)의 예로는 백금층(Pt layer)을 들 수 있다.

사파이어는 육방정계(Hexagonal Close Packed, HCP) 결정구조를 가지고 백금은 면심입방(Face Centered Cubic, FCC) 결정구조를 가지면서 격자상수가 사파이어와 비슷하기 때문에 격자부정합을 최소화시키면서 사파이어의 (0001)면 상에 백금의 (111)면이 우선배향(preferentially oriented)되도록 성장시킬 수 있다.

투명기판(40), 예컨대 유리기판은 베이스 기판(10)에 대향하도록 위치하며, 그 대향면에는 아노드 전극층(42)이 형성된다. 아노드 전극층(42)의 재질로는 투명하면서 전도성이 있는 것이어야 한다. 아노드 전극층(42)의 예로는 ITO(Indium-Tin Oxide)막을 들 수 있다. 아노드 전극층(42) 상에는 형광층(Phosphor layer, 44)이형성된다.

GaN 나노막대(20)에서 전계방출된 전자는 아노드 전극층(42)과 캐소드 전극층(12) 사이에 걸린 전계에 의해 가속되어 형광층(44)을 때리고, 이로 인해 형광층(44)에서 빛이 나오게 된다. 형광층(44)에서 방출되는 빛은 아노드 전극층(42)과 투명기판(40)을 통하여 외부로 나간다.

베이스 기판(10) 상에는 스페이서(spacer, 30)가 수직하게 세워져 있고, 투명기판(40)은 스페이서(30) 상에 올려놓여진다. 스페이서(30)는 아노드 전극층(42)과 캐소드 전극층(12) 사이의 절연을 위해 절연체, 예컨대 알루미나(Alumina)로 이루어지는 것이 바람직하다.

도 2a 내지 도 2f는 도 1의 GaN 나노막대(20)를 형성시키는 방법을 설명하기 위한 도면들이다.

에피층(epilayer)을 성장시키는 방법으로는 크게 VPE(Vapor Phase Epitaxial growth), LPE(Liquid Phase Epitaxial growth), 및 SPE(Solid Phase Epitaxial growth)를 들 수 있다. 여기서, VPE는 반응가스를 기판위로 흘리면서 열에 의한 분해와 반응을 통해 기판위에 결정을 성장시키는 것으로서 반응가스의 원료형태에 따라 수소화물 VPE(hydride VPE, HVPE), 할로겐화물 VPE(halide VPE), 유기금속 VPE(metal organic VPE, MOVPE) 등으로 분류할 수 있다. 본 발명은 이 중에서 HVPE(hydride VPE)방법을 사용한다.

이를 구체적으로 설명하면, 먼저, 베이스 기판(10) 상에 캐소드 전극층(12)을 형성하고, 캐소드 전극층(12) 상에 패턴형성용 물질층(14), 예컨대 SiO2층을 성장시킨다(도 2a). 그리고, 임의의 패터닝 방법, 예컨대 포토리소그래피 방법을 통하여 패턴형성용 물질층(14)을 패터닝하여 소정의 패턴층(14a)을 형성한다(도 2b).

다음에, 패턴층(14a)이 형성된 베이스 기판(10)을 HVPE 반응기 안으로 장입시킨 후에 상기 반응기 안으로 GaClx 기체와 NH3 기체를 흘려보내고 베이스 기판(10)의 온도를 400 내지 600℃ 로 유지한다. 그러면, GaClx 기체와 NH3기체가 서로 반응하여 GaN 씨앗층(20a)이 형성된 다음에 참조번호 20b의 형태를 거쳐 이들이 주로 위로 성장하여 GaN 나노막대(20)가 캐소드 전극층(12) 상에 저절로 형성된다(도 2c 내지 도 2e). 성장시간은 400 내지 600℃에서는 30분 내지 10 시간 정도가 좋다. 상기 GaClx 기체는 예컨대 Ga 금속과 HCl 기체를 600 내지 900℃의 온도범위, 예컨대 750℃에서 서로 반응시킴으로서 얻을 수 있다.

GaN 나노막대(20)가 원하는 대로 성장되면 패턴층(14a)을 제거한다. 패턴층(14a)으로 SiO2막을 사용한 경우에는 불산을 이용하여 SiO2막을 제거하면 좋다. 패턴층(14a)이 제거되면 원하는 형태로 GaN 나노막대(20)가 위치하게 된다.

물론, 패턴층(14a)의 형성없이 캐소드 전극층(12) 상에 바로 감광막 패턴을 패턴층(14a)과 동일한 모양으로 형성하고 GaN 나노막대(20)를 형성시킨 후에 상기 감광막 패턴을 제거하는 전형적인 리프트 오프(lift-off) 공정으로 GaN 나노막대(20)를 원하는 위치에 형성시킬 수도 있다.

만약, 약 1050℃ 정도의 고온에서 GaN을 증착하면 도 3a 내지 도 3c에 도시된 바와 같이 GaN 씨앗층(20a)이 형성된 다음에 이들이 어느 정도 위로 자라기 전에 참조번호 120b로 표시한 바와 같이 순식간에 옆으로도 성장하여 GaN박막(120)이형성되어 버린다. 이러한 과정은 매우 순식간에 이루어지기 때문에 GaN이 나노막대 형태가 되도록 시간으로 제어하는 것은 사실상 불가능하다.

도 4는 GaN 나노막대의 성장메카니즘을 실제로 보여주는 SEM 사진으로서, GaN 나노막대가 480℃에서 시간의 경과에 따라 사파이어 기판 상에 형성되는 과정을 보여준다. 도면에 있어서, 10분인 경우의 스케일 바(scale bar) 크기는 100nm이고, 20분의 경우는 200nm이며, 1시간의 경우는 500nm이다. 1시간 성장 시켰을 때, 나노막대는 직경이 80~120 nm 정도되며 매우 균일하게 분포하고 있음을 알 수 있다.

도 5는 동일한 시간 동안 GaN 나노막대를 성장시킬 경우에 성장온도에 따른 GaN 나노막대의 성장결과를 보여주는 SEM 사진이다. 도 5를 참조하면, 성장온도가 낮을수록 GaN 나노막대의 직경이 감소하고 밀도는 증가함을 볼 수 있다. 따라서, 성장온도 및 시간을 조절함으로써 GaN 나노막대들의 밀도 및 두께를 제어할 수 있음을 알 수 있다.

도 6은 도 4c에 대한 XRD 그래프이다. (0002) 및 (0004) 피크는 부르자이트(Wurzite) 구조의 GaN 피크이며, 이 피크로 인해 GaN 나노막대가 c-축방향으로 제대로 우선배향(preferentially oriented) 되었음을 알 수 있다.

상술한 바와 같은 본 발명에 따른 전계방출형 디스플레이는, GaN을 전계방출 팁으로 사용하기 때문에 화학적 기계적으로 안정할 뿐만 아니라 낮은 전계방출전압을 가진다. 전계방출 팁으로 사용되는 GaN 나노막대는 HVPE법을 이용하여 400 내지 600℃의 저온에서 용이하게 얻을 수 있다.

본 발명은 상기 실시예에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.

Claims (4)

1. 일면에 캐소드 전극층이 형성된 베이스 기판;

   GaClx 기체와 NH3 기체를 400 내지 600℃의 온도범위에서 반응시켜서 상기 캐소드 전극층 상에 수직하게 서도록 형성된 복수개의 GaN 나노막대;

   상기 베이스 기판과 대향하도록 위치하며 그 대향면에는 투명한 아노드 전극층이 형성된 투명기판;

   상기 투명기판과 상기 베이스 기판을 이격시키도록 상기 투명기판과 상기 베이스 기판 사이에 설치되는 절연성 스페이서; 및

   상기 아노드 전극 상에 형성된 형광층; 을 구비하는 것을 특징으로 하는 GaN 나노막대를 이용한 전계방출형 디스플레이.
2. 제1항에 있어서, 상기 GaN 나노막대가 에피텍셜 성장된 것임을 특징으로 하는 GaN 나노막대를 이용한 전계방출형 디스플레이.
3. 제1항에 있어서, 상기 GaN 나노막대는, 상기 캐소드 전극층 상에 소정의 패턴층을 형성한 후에 그 결과물 상에 GaN 나노막대를 성장시키고 그 다음에 상기 패턴층을 제거함으로써, 상기 패턴층이 형성되어 있지 않았던 부분에만 선택적으로 형성된 것임을 특징으로 하는 GaN 나노막대를 이용한 전계방출형 디스플레이.
4. 제1항에 있어서, 상기 반응은 30분 내지 10 시간 동안 이루어지는 것을 특징으로 하는 GaN 나노막대를 이용한 전계방출형 디스플레이.