KR20040054749A - 압축 - Google Patents

압축 Download PDF

Info

Publication number
KR20040054749A
KR20040054749A KR10-2004-7006309A KR20047006309A KR20040054749A KR 20040054749 A KR20040054749 A KR 20040054749A KR 20047006309 A KR20047006309 A KR 20047006309A KR 20040054749 A KR20040054749 A KR 20040054749A
Authority
KR
South Korea
Prior art keywords
encoder
decoder
compression
output
decoded
Prior art date
Application number
KR10-2004-7006309A
Other languages
English (en)
Inventor
페세트로피스라팰
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20040054749A publication Critical patent/KR20040054749A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
    • H04N19/428—Recompression, e.g. by spatial or temporal decimation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명은, 코딩 루프의 제 1 통과에서 엔코더(76)에 대한 비트스트림 입력과 디코더(79)의 디코딩된 비트스트림 출력을 제공하는 단계로서, 상기 엔코더(76)에 대한 상기 비트스트림 입력은 상기 디코더(79)의 상기 디코딩된 비트스트림 출력에 기초하는, 상기 제공 단계; 상기 엔코더(76)에 대한 상기 비트스트림 입력과 상기 디코더(79)의 상기 디코딩된 비트스트림 출력 사이의 차를 결정하는 단계로서, 상기 차는 상기 제 1 코딩 루프 동안 상기 엔코더(76)에서 상기 디코더(79)의 상기 디코딩된 비트스트림 출력의 압축으로 인한 것인, 상기 결정 단계; 및 상기 코딩 루프의 제 2 통과에서 상기 결정된 차에 의존하여 상기 디코더(79)의 상기 디코딩된 비트스트림 출력을 정정하는 단계를 포함하는, 메모리 압축을 위해 디코더 편차를 제어하는 방법에 관한 것이다.

Description

압축{Compression}
동화상을 전송 링크를 통해 텔레비전에 전송해야 하는 경우들이 많이 있다. 방송 품질 텔레비전은 디지털 형태로 전송될 때 100Mbit/s를 초과하여 요구하며, 이는 전송하는 비용이 많이 들고 높은 대역폭의 링크들을 요구한다. 전송되는 정보 컨텐트를 감소시키기 위하여, 수용 가능한 정도의 화상 품질 열화가 도입될 수 있다.
변환 코딩은 화소 크기들을 다른 값들의 세트로 변환함으로써 프레임 내의 화소 크기들의 상관(correlation)을 이용하며, 상기 다른 값들 중 상당수는 상대적으로 작고, 따라서 보다 소수의 비트들을 이용하여 코딩된다. 가장 흔한 형태의 전송 코딩은 이산 코사인 변환(DCT : Discrete Cosine Transform)을 이용한다.
MPEG2 및 H.263과 같은 기존 비디오 압축 방식들은 예측 시간 코딩을 위한 기준 이미지를 저장해야 한다. 이러한 이미지는 주요 레벨(720 x 576 화소들) 이미지 포맷에 대해 거의 5Mbit의 메모리를 필요로 한다. 통상적으로, 이러한 이미지는직선 움직임 추정 및 보상을 위한 공간 도메인에 저장된다. VLSI 구현들에서 주목할만 한 단점은 이러한 도메인에서의 저장량이 전형적으로 너무 커서 외부 메모리 IC들을 이용하여 구현되어야 한다는 점이다. 이것은 전체 시스템의 구성 요소들의 수를 증가시키고, 따라서 그 비용도 증가한다. 저장 크기가 감소될 수 있다면, 단일 IC 상의 프로세싱 하드웨어에 메모리를 내장하는 것이 가능하게 된다. 이러한 감소는 부모 시스템(parent system)의 양자화 결과들을 이용하여 압축된 도메인에 이미지를 저장하고, 이어서 스케일러블 코딩 기법에 의해 달성될 수 있다.
2000년, VLSI 신호 처리 시스템들의 저널 24, 31 내지 41페이지의 Kleihorst 등에 의한 “하이브리드 비디오 코더들에 대한 DCT-도메인 내장된 메모리 압축”에서 엔코더 구조는 DCT-도메인에서 유지하는 것이 제안되어 있다. 엔코더의 엔코딩된 프레임은 디코딩되어, 움직임 추정/보상에 이용될 프레임을 저장하는 프레임 메모리에 공급된다. 프레임 메모리 앞에, 스케일러블 코더가 존재한다. 저장 용량이 주어진 디코딩된 프레임 메모리의 최상의 가능한 표현을 제공하기 위하여, 프레임 메모리가 채워지면, 스케일링 가능하게 코딩된 비트스트림(디코딩된 프레임을 표시)이 생략된다(truncated). 프레임 메모리에 공급된 비트스트림이 생략되면, 엔코더 프레임 메모리 내에서 이용 가능한 프레임 표현은 디코더 프레임 메모리 내의 대응하는 프레임 표현과 다를 것이다. 따라서, 디코더에서 고려되지 않은 에러가 존재한다. 이것은 소위 디코더 편차(decoder drift)를 초래한다. 더 많은 인트라-코딩된 프레임들, 또는 더 적은 압축을 이용하는 것이 제안되었다. 그러나 이것은 더 높은 비트율을 초래한다.
내장된 압축은 또한, 공간 도메인 엔코더들에 이용될 수 있다.
WO 95/29561호에는 트랜스코더가 개시되어 있다. 움직임 보상을 이용하는 제 1 및 제 2 코딩 방식간의 비디오 신호들의 변환을 위한 트랜스코더는 제 1 코딩 방식에 따라 엔코딩된 수신된 데이터 스트림을 디코딩하기 위한 디코더와, 디코더로부터의 데이터 스트림을 제 2 코딩 방식에 따른 데이터 스트림으로 엔코딩하기 위한 엔코더를 포함한다. 디코더는 수신된 데이터 스트림으로부터 움직임 벡터들을 추출하고, 그것들을 엔코더의 데이터 스트림에 넘겨주어(pass), 움직임 벡터들의 재계산을 회피한다. 화상 프레임 후의 임의의 결과로서 생긴 편차를 보상하기 위하여 편차 보상 수단이 제공될 수 있다.
본 발명은 디코더 편차를 제어하는 방법 및 장치에 관한 것이며, 특히 내장된(embedded) 메모리 압축에서 디코더 편차(decoder drift)를 제어하는 방법에 관한 것이다.
도 1은 하이브리드 엔코더가 스케일러블 코더를 이용하여 스케일러블 비트스트림을 메모리에 공급하는 경우의 카메라 시스템에 적용된 하이브리드 엔코더를 도시한 도면.
도 2는 다른 하이브리드 엔코더가 스케일러블 코더를 이용하여 스케일러블 비트스트림을 메모리에 공급하는 경우의 카메라 시스템에 적용된 다른 하이브리드 엔코더를 도시한 도면.
본 발명의 목적은 메모리 압축을 위해 디코더 편차를 제어하는 개선된 방법 및 장치를 제공하는 것이다.
본 발명의 한 측면에 따라, 메모리 압축을 위해 디코더 편차를 제어하는 방법이 제공된다. 상기 방법은, 코딩 루프의 제 1 통과에서 엔코더에 대한 엔코딩된 프레임 입력과 디코더의 디코딩된 프레임 출력을 제공하는 단계로서, 상기 디코더의 상기 디코딩된 프레임 출력은 상기 엔코더의 상기 엔코딩된 프레임 입력에 기초하는, 상기 제공 단계; 상기 엔코더에 대한 상기 엔코딩된 프레임 입력과 상기 디코더의 상기 디코딩된 프레임 출력 사이의 차를 결정하는 단계로서, 상기 차는 상기 제 1 코딩 루프 동안 상기 엔코더의 출력의 압축으로 인한 것인, 상기 결정 단계; 및 상기 코딩 루프의 제 2 통과에서 상기 결정된 차에 의존하여 상기 엔코더에대한 상기 엔코딩된 프레임 입력을 정정하는 단계를 포함한다. 내장된 메모리 압축 응용들에 대해, 압축은 바람직하게 생략이다. 생략은 압축을 구현하기 쉽고 효율적이게 한다. 생략된 비트스트림이 여전히 디코딩하기 쉽도록 더 잘 보장하기 위해, 엔코더는 스케일러블 비트스트림을 생성해야 한다.
본 발명의 전술된 및 다른 측면들은 이후에 기술되는 실시예들을 참조하여 명백해질 것이다.
MPEG2 및 H.263과 같은 하이브리드 비디오 압축 방식들은, 움직임 보상된 코딩을 위한 이미지 메모리를 이용한다. VLSI 구현들에서, 이러한 이미지는 그 큰 크기로 인해 외부 RAM에 일반적으로 저장된다. 전체 시스템 비용을 줄이기 위해, 이미지의 압축은 저장 전에 인자 4 내지 5에 의해 제안되었으며, 엔코더 IC 자체 상에 이미지 메모리를 내장할 수 있게 한다. DCT 도메인 엔코더에서, 입력 신호는 엔코딩 루프 외부의 DCT에 직접 영향을 받는다(도 1 및 도 2 참조). 이것은 움직임추정 및 보상이 DCT 도메인에서 수행되기 전에 필요함을 의미한다. 국부적 디코딩은 역양자화(IQ) 및 역MC(IMC)를 수행하는 동안에만 수행된다. 양자화(Q)후 다수의 제로 계수들의 이점을 취하기 위하여(IQ후 여전히 존재), 스케일러블 코더(LLC)는 저장 전에 이용된다. 스케일러블 코딩 방법은 본래 손실이 없지만, 필요한 경우 비트스트림으로부터 양자화될 수 있다. 움직임 보상을 위한 메모리(MEM)로부터의 추출은 스케일러블 디코더(LLD)에 의해 수행된다. 모든 엔코더 부분들이 DCT 도메인에 놓여 있는 반면, 종래의 비-DCT 영역 엔코더에 대해서는 제한된 부분만이 DCT 도메인에 놓여 있음을 주지한다. 실제 저장을 제어 및 보증하기 위하여 스케일러블 압축이 이용된다.
도 1은 제 1 DCT 도메인 하이브리드 엔코더를 포함하는 카메라 시스템을 도시한 것이다. 이 경우, 하이브리드 엔코더는 I(인트라) 및 P(인트라) 프레임들을 교호하여 엔코딩하는 것을 나타내는 소위 'PIPI' 엔코더이다. 카메라 시스템은 카메라(4) 및 하이브리드 엔코더(5)를 포함한다. 카메라(4)에 의해 발생된 신호는 DCT(50)에서 변환된 제 1 DCT이다. 그 후, 변환된 신호는 ME(51)에서 움직임 추정과 MC(52)에서 움직임 보상을 받는다. 움직임 보상된 신호는 Q(53)에서 양자화된다. 양자화된 신호는, 예컨대 MPEG 엔코딩된 신호를 얻기 위하여 지그-재그 스캐너(ZZ; 58), 런-랭스 엔코더(RLE; 59) 및 가변 길이 엔코더(VLE; 60)에 의해 더 처리된다. 양자화된 신호는 LLC(54)에서 더 스케일러블 코딩되고, 그 후 메모리(55)에 공급된다. 필요한 크기의 메모리(55)는 엔코더(5)의 버퍼/레이트 제어 메커니즘에 의해 보증될 수 있다. 이것은, 사실 인트라 프레임 I의 계수들만이메모리(55)에 저장되기 때문이다. 엔코더 비용 및 편집 능력이 압축비보다 더 중요한 경우의 응용들, 예컨대, 저장 응용들에 대해, 이것은 적절한 엔코더이다. 루프 메모리(55)는 양자화(53) 바로 다음(LLC(54)를 통해)에 배치되며 부모 엔코더 결과들의 거의 대부분의 장점을 취한다. 움직임 추정기(51)에 이용될 수 있는 재구성된 프레임을 얻기 위하여, 엔코더는 스케일러블 디코더(LLD; 56) 및 역양자화기(IQ; 57)를 더 포함하며, 둘다 메모리(55)에 결합된다. 스케일러블 디코더(LLD; 56)는 스케일러블 코더(LLC; 54)의 반대 동작을 수행한다.
저비트율에 요구되는 더 높은 압축비에서, 연속적인 P 프레임들이 이용되어야 한다. 다중 P 프레임 엔코더(7)를 포함하는 카메라 시스템의 구조는 도 2에 도시되어 있다. 도 1과 유사하게, 엔코더(7)는 DCT(70), 움직임 추정기(ME; 71), 모션 보상기(MC; 72), 양자화(Q; 73), ZZ(80), RLE(81) 및 VLE(82)를 포함한다. Q(73)는 재구성된 신호를 얻기 위하여 역양자화(IQ; 74)를 통해 역움직임 보상기(IMC; 75)에 결합된다. 인터-코딩된 프레임들 P 사이에서, 규정되지 않은 수의 비-제로 계수들은 Q(73)를 바이패싱함으로써, IMC 메커니즘(75)을 통한 슬립(slip)을 루프 메모리(78)에 직접 지휘한다(con). 저장 요구들을 활성적으로 제어하기 위한 방법은 루프 메모리(78)로 들어가는 신호들을 양자화한다. 양자화의 일부량은 이미지 품질이 엔코더의 목표된 출력 품질보다 (상당히) 더 높게 있는 한 허용 가능하고, 연속적인 P 프레임들의 수는 제한된다. 이러한 양자화는 스케일러블 코딩 원리에 따라 각 DCT 블록에 대한 비트스트림의 어떤 비율을 단순히 제거함으로써 수행된다. 별도의 버퍼 제어 메커니즘은 이미지 컨텐트들을 프로파일링하고, 작동 중에 이러한 비율을 조정할 수 있다. 양자화 정보는 LLD(79)에서 수행되는 디코딩 단계가 요구되지 않는다. 부가의 양자화는 LLC(76)에 의해 생성되는 스케일러블 비트스트림에 대해 생략기(T; 77)에 의해 수행된다. 고장시 대체 메커니즘(fall-back mechanism)은 비-제로 계수들이 수용할 수 있는 것보다 더 높을 경우 인트라-블록들을 스위칭함으로써 이용될 수 있다. 도 1 및 도 2에 도시된 실시예들은 표준 MPEG 또는 유사한 엔코딩된 비트스트림을 생성한다. 이러한 비트스트림은 표준 디코더에 의해 디코딩될 수 있다.
도 2에 도시된 엔코더(7)는 프레임 메모리 앞에서 내장된 메모리 압축이 부가의 압축(바람직하게 스케일러블)을 이용하는 엔코더들의 예이다. 엔코더(7)의 엔코딩된 프레임은 디코딩되어 프레임 메모리(78)에 공급되며, 프레임 메모리(78)는 움직임 추정/보상에 이용하기 위해 프레임을 저장한다. 프레임 메모리(78)의 앞에, 스케일러블 코더(76) 및 생략기(77)가 존재한다. 프레임 메모리(78)가 차면, 스케일링 가능하게 코딩된 비트스트림(디코딩된 프레임을 표현)은 저장 용량이 주어진 디코딩된 프레임 메모리(78)의 최상의 가능한 표현을 제공하기 위하여, 생략기(77)에 의해 생략된다.
프레임 메모리(78)에 공급된 비트스트림이 생략되면, 엔코더 프레임 메모리에서 이용 가능한 프레임 표현은 디코더 프레임 메모리에서 대응하는 프레임 표현과 다를 것이다. 따라서, 생략기(77)는 디코더(LLD; 79)에서 고려되지 않는 에러를 도입한다. 이것은 소위 디코더 편차를 초래한다; 디코더(LLD; 79)에서의 움직임 추정/보상이 엔코더(LLC; 76)에서의 프레임들과 다른 프레임들에 기초하기 때문에,디코딩된 프레임들은 에러를 포함한다.
이러한 문제점을 해결하기 위하여, 코딩 루프의 제 1 통과 동안, 스케일러블 디코더(LLD; 79)의 출력과 스케일러블 엔코더(LLC; 76)의 입력 사이의 차가 되는 에러 소스가 결정된다(도 2 참조). 이러한 프레임을 저장할 필요는 없다. 유리하게, LLC(76)에서 LLC(79)까지 쇼트컷(100)이 제공될 수 있다. 결정된 에러는 엔코딩될 입력 프레임으로부터 감산된다. 입력 프레임은 다시 코딩되고(에러를 포함함), 엔코딩된 프레임이 출력된다. 이러한 제 2 통과에서, 움직임 추정은 필요하지 않는다. 움직임 추정은 엔코더에서 가장 집약적인 처리이다. 입력 프레임으로부터 에러를 감산하는 것은 제 1 차 정정으로서 이해될 수 있다. 디코더는 디코더 편차가 감소되도록 엔코더에서의 에러들과 유사한 에러들을 만들 것이다.
코딩 루프의 제 1 통과에서 결정된 에러는 입력으로부터 감산되는 대신 전송될 수도 있다.
상술된 실시예들은, 본 발명을 제한하기보다는 예시하기 위한 것이며, 당업자는 첨부된 청구항들의 범위를 벗어나지 않고 많은 대안적인 실시예들을 설계할 수 있다는 것을 주지해야 한다. 청구항들에서, 괄호 안의 임의의 참조 부호들은 청구항을 제한하는 것으로 구성되어서는 안 된다. 단어 “포함(comprising)”은 청구항에 나열된 것들 이외의 소자들 또는 단계들의 존재를 배제하지 않는다. 본 발명은 여러 개의 별개의 소자들을 포함하는 하드웨어에 의해, 그리고 적절히 프로그램된 컴퓨터에 의해 구현될 수 있다. 여러 수단들을 나열한 디바이스 청구항에서, 이들 여러 수단들은 하나 또는 하드웨어의 동일 항목에 의해 구현될 수 있다. 특정측정들이 서로 다른 종속 청구항들에서 인용되는 단순한 사실은 이들 측정들의 조합이 유리하게 사용될 수 없음을 나타내지 않는다.

Claims (8)

  1. 메모리 압축을 위해 디코더 편차(decoder drift)를 제어하는 방법에 있어서,
    - 코딩 루프의 제 1 통과에서 엔코더(76)에 대한 엔코딩된 프레임 입력과 디코더(79)의 디코딩된 프레임 출력을 제공하는 단계로서, 상기 디코더(79)의 상기 디코딩된 프레임 출력은 상기 엔코더(76)의 상기 엔코딩된 프레임 입력에 기초하는, 상기 제공 단계;
    - 상기 엔코더(76)에 대한 상기 엔코딩된 프레임 입력과 상기 디코더(79)의 상기 디코딩된 출력 사이의 차를 결정하는 단계로서, 상기 차는 상기 제 1 코딩 루프 동안 상기 엔코더(76)의 출력의 압축으로 인한 것인, 상기 결정 단계; 및
    - 상기 코딩 루프의 제 2 통과에서 상기 결정된 차에 의존하여 상기 엔코더(76)에 대한 상기 엔코딩된 프레임 입력을 정정하는 단계를 포함하는 디코더 편차 제어 방법.
  2. 제 1 항에 있어서, 상기 결정된 차는 상기 코딩 루프의 상기 제 2 통과에서 상기 엔코더(76)에 대한 상기 프레임 입력으로부터 감산되는, 디코더 편차 제어 방법.
  3. 제 1 항에 있어서, 상기 결정된 차는 상기 코딩 루프의 상기 제 2 통과에서 전송되는, 디코더 편차 제어 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 엔코더(76)와 상기 디코더(79) 사이에 쇼트컷(shortcut; 100)이 제공되는, 디코더 편차 제어 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 압축은 생략 (truncation)인, 디코더 편차 제어 방법.
  6. 메모리 압축을 위해 디코더 편차를 제어하는 장치에 있어서,
    - 엔코더(76), 및 상기 엔코더(76)에 접속된 디코더(79);
    - 코딩 루프의 제 1 통과에서 상기 엔코더(76)에 대한 엔코딩된 프레임 입력과 상기 디코더(79)의 디코딩된 프레임 출력을 제공하는 수단으로서, 상기 디코더(79)의 상기 디코딩된 프레임 출력은 상기 엔코더(76)의 상기 엔코딩된 프레임 입력에 기초하는, 상기 제공 수단;
    - 상기 엔코더(76)에 대한 상기 엔코딩된 프레임 입력과 상기 디코더(79)의 상기 디코딩된 출력 사이의 차를 결정하는 수단으로서, 상기 차는 상기 제 1 코딩 루프 동안 상기 엔코더(76)의 출력의 압축으로 인한 것인, 상기 결정 수단; 및
    - 상기 코딩 루프의 제 2 통과에서 상기 결정된 차에 의존하여, 상기 엔코더(76)에 대한 상기 엔코딩된 프레임 입력을 정정하는 수단을 포함하는 디코더 편차 제어 장치.
  7. 제 6 항에 있어서, 상기 엔코더(76)와 상기 디코더(79) 사이에 쇼트컷(100)이 제공되는, 디코더 편차 제어 장치.
  8. 제 6 항 또는 제 7 항에 청구된 바와 같은 장치를 포함하는 카메라 시스템.
KR10-2004-7006309A 2001-10-29 2002-10-16 압축 KR20040054749A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP01204128 2001-10-29
EP01204128.1 2001-10-29
PCT/IB2002/004285 WO2003039158A1 (en) 2001-10-29 2002-10-16 Compression

Publications (1)

Publication Number Publication Date
KR20040054749A true KR20040054749A (ko) 2004-06-25

Family

ID=8181155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7006309A KR20040054749A (ko) 2001-10-29 2002-10-16 압축

Country Status (6)

Country Link
US (1) US7085321B2 (ko)
EP (1) EP1442599A1 (ko)
JP (1) JP2005507620A (ko)
KR (1) KR20040054749A (ko)
CN (1) CN1579097A (ko)
WO (1) WO2003039158A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7248632B1 (en) * 2002-06-28 2007-07-24 Len Gollobin Video data storage and transmission system and method
CN101924945B (zh) * 2004-03-08 2012-07-18 三叉微系统(远东)有限公司 具有可变压缩比和用于存储及检索参考帧数据的缓冲器的视频解码器
EP1994756A2 (en) 2006-03-03 2008-11-26 Koninklijke Philips Electronics N.V. Differential coding with lossy embedded compression
JP2009100424A (ja) * 2007-10-19 2009-05-07 Fujitsu Ltd 受信装置、受信方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG43051A1 (en) * 1994-04-21 1997-10-17 British Telecomm A transcoder
DE69535228T2 (de) * 1994-06-08 2007-09-13 Matsushita Electric Industrial Co., Ltd., Kadoma Bildumsetzungsvorrichtung

Also Published As

Publication number Publication date
EP1442599A1 (en) 2004-08-04
CN1579097A (zh) 2005-02-09
WO2003039158A1 (en) 2003-05-08
JP2005507620A (ja) 2005-03-17
US20030086493A1 (en) 2003-05-08
US7085321B2 (en) 2006-08-01

Similar Documents

Publication Publication Date Title
US6393059B1 (en) Conversion of video data bit stream
KR100484333B1 (ko) 영상신호프로세서를위한메모리관리
EP0690392B1 (en) Method and device for transcoding a sequence of coded digital signals
US6188728B1 (en) Block motion video coding and decoding
US6912253B1 (en) Method and apparatus for transcoding coded video image data
EP0945026B1 (en) Image element processor for a memory management system using recompression
US20050002458A1 (en) Spatial scalable compression
US5760836A (en) FIFO feedback and control for digital video encoder
US5838265A (en) Method, encoder and decoder for resynchronization to a data stream which contains errors
US20040081237A1 (en) Transcoder system for compressed digital video bitstreams
JP4260894B2 (ja) 画像処理システム内のメモリ効率のよい圧縮装置
US7436889B2 (en) Methods and systems for reducing requantization-originated generational error in predictive video streams using motion compensation
US20050259733A1 (en) Frequential-based data modifying method and device
KR100549208B1 (ko) 메모리 효율적인 이미지 처리 시스템에서의 오버헤드 데이터 프로세서 및 처리 방법
KR100364748B1 (ko) 영상 변환 부호화 장치
US20080253447A1 (en) Video Transcoding with Selection of Data Portions to be Processed
US7085321B2 (en) Compression
US20030016757A1 (en) Signal processing apparatus and method
KR100394014B1 (ko) 영상 변환 부호화 장치
EP0868084B1 (en) Adaptive video signal compression
JP2003520512A (ja) 伝送符号化方法及び伝送符号化装置
US6205250B1 (en) System and method for minimizing clock cycles lost to overhead data in a video decoder
KR100207380B1 (ko) 동영상 단말기의 간축장치
EP1790166A2 (en) A method and apparatus for motion estimation
KR100386374B1 (ko) 트랜스코더

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid