KR20040050531A - 액정 표시 장치를 구동하는 소스 드라이버의 출력버퍼제어장치 - Google Patents

액정 표시 장치를 구동하는 소스 드라이버의 출력버퍼제어장치 Download PDF

Info

Publication number
KR20040050531A
KR20040050531A KR1020020078384A KR20020078384A KR20040050531A KR 20040050531 A KR20040050531 A KR 20040050531A KR 1020020078384 A KR1020020078384 A KR 1020020078384A KR 20020078384 A KR20020078384 A KR 20020078384A KR 20040050531 A KR20040050531 A KR 20040050531A
Authority
KR
South Korea
Prior art keywords
signal
output
switching control
share
control signal
Prior art date
Application number
KR1020020078384A
Other languages
English (en)
Inventor
김도윤
성시왕
최창휘
이승정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020078384A priority Critical patent/KR20040050531A/ko
Publication of KR20040050531A publication Critical patent/KR20040050531A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

액정 표시 장치를 구동하는 소스 드라이버의 출력버퍼 제어장치가 개시된다. 본 발명에 따른 액정 표시 장치를 구동하는 소스 드라이버의 출력버퍼 제어장치는, 먼저 카운터부가 소정의 입력 신호에 대응하여 메인 클럭(SCLK)(5) 주기의 소정 개수만큼 논리 상태가 반전되는 쉐어 스위칭 제어신호(3)와 출력 스위칭 제어신호를 발생시킨다. 이에 따라, 쉐어 스위칭 제어부는 쉐어 스위칭 제어신호(3)를 받아, 액정 패널의 소스 라인에 연결되는 쉐어 전압 출력용 패스 게이트의 스위칭을 구동할 수 있도록 전류구동 능력이 증가된 신호로 변경시켜 출력한다. 영상 스위칭 제어부는 출력 스위칭 제어신호(4신호를 출력하는 인버터 입력단 신호)와 소정의 입력 신호에 대응하여, 액정 패널의 소스 라인에 연결되는 영상 신호 출력용 패스 게이트의 스위칭을 구동할 수 있도록 전류구동 능력이 증가된 신호를 발생시켜 출력한다. 따라서 LCD 소스 드라이버의 반도체 제조 공정 상 나타날 수 있는 소자 특성의 불균일성으로 인하여 발생하는 소스 드라이버간의 출력시간의 편차로 인한 LCD 패널의 블록 디펙트 현상을 개선할 수 있는 효과가 있다.

Description

액정 표시 장치를 구동하는 소스 드라이버의 출력버퍼 제어장치{Output buffer control apparatus of source driver driving the liquid-crystal display}
본 발명은 액정 표시 장치(LCD:Liquid crystal display)에 관한 것으로, 특히 LCD 소스 드라이버의 출력버퍼 제어 장치에 관한 것이다.
일반적으로 LCD는 게이트 라인에 주사신호를 공급하는 게이트 드라이버와 데이터 라인에 영상 신호를 공급하는 소스 드라이버가 구동됨으로써, 액정 패널의 하판을 구성하는 각 픽셀의 TFT(Thin Film Transistor)의 스위칭과 그에 의한 영상신호 공급이 주기적으로 반복되도록 되어있다.
도 1은 일반적인 액정 표시 장치의 구동을 설명하기 위한 도면이다.
도 1을 참조하면, 통상적으로 액정표시 장치는, RGB(Red Green Blue)로 구성된 3개의 액정을 하나의 픽셀로 구성하는데 각 액정에 가해지는 전압에 따라 그 휘도가 변경되며, 그 픽셀의 수도 액정표시 장치의 해상도에 따라 다르다. 예를 들어 XGA급 액정표시 장치이면 액정의 수가 "1024*3(가로)×768(세로)"로 그 숫자만 해도 무려 2,360K 개가된다. 따라서 액정을 구동하기 위해서는 3,072개 라인의 소스 출력(DL:Data Line)이 필요하고, 768개의 게이트 라인(GL)이 필요하게 된다. 따라서, n과 m이 액정 표시장치의 해상도에 따라 정해지는 수라고할 때, 액정표시 장치를 구성하는 소스 드라이버부(110)는, n개의 출력을 갖는 소스 드라이버 m개를 사용하여 액정 패널(130)을 구동하게 되는 것이다.
도 2는 일반적인 액정 표시 장치의 소스 드라이버의 출력버퍼를 설명하기 위한 회로도이다.
도 2를 참조하면, 소스 드라이버의 출력버퍼는, 일반적으로 DAC(Digital to Analog Converter)(210)로부터의 영상 신호 출력을 받는 오피 앰프(operational Amplifier)(220)가 전류증폭 등을 행하여 안정된 영상 신호로 공급함으로써, 패스게이트(230,240)로 구성되는 스위칭 소자를 통하여 액정 패널의 데이터 라인(CL)에 영상신호를 출력하도록 되어 있다. 이때, 각 소스 드라이버의 출력은 수직으로 연결된 각 데이터 라인을 구동하게 되는데, CL로 표시된 부하는 그 구동되는 데이터 라인에 연결된 총 부하로서, 임의의 해상도의 액정표시 장치를 구성하는 액정을 구동하기 위해서는 각 앰프(220)들이 데이터 라인에 연결된 부하를 충분히 충전시킬 수 있도록 전류 구동 능력이 매우 커야 한다. 즉, 일정한 시간 내에(t) 부하를(CL) 충분히 충전시켜 일정한 전압까지(V) 올리기 위해서 필요한 전류(I)를 식으로 표시하면,
와 같이 된다. 여기서, CL은 액정표시 장치의 해상도 및 적용 패널에 따라 그 크기가 다르며, 이에 따라 소비되는 전류도 다르게 된다. 이처럼 액정표시 장치를 구동하는데 있어서 소비되는 전류를 최대한 줄이고, 소스 드라이버의 출력 버퍼의 부담을 줄이기 위하여 소스 드라이버는 통상적으로 전하 쉐어링(sharing) 방법을 사용한다. 보통 소스 드라이버 출력버퍼의 패스 게이트 구동 신호가 발생될 때, 전하 쉐어링을 거치지 않고 바로 소스 드라이버 출력버퍼가 데이터 라인을 구동하게 되는 것과는 달리, 전하 쉐어링 방법은, 출력버퍼의 끝단에 쉐어(share) 전압 출력용 패스 게이트(230)와 영상 신호 출력용 패스 게이트(240)를 별도로 두고, 쉐어 전압 출력용 패스 게이트(230) 구동 신호(SWS,SWSB)에 의하여 쉐어 전압 출력용 패스 게이트(230)가 턴온(turn-on)될 때는, 일정한 쉐어 전압이 전체 데이터 라인에 공급되도록 하고, 영상 신호 출력용 패스 게이트(240) 구동 신호(SWO,SWOB)에 의하여 영상 신호 출력용 패스 게이트(240)가 턴온(turn-on)될 때는, 앰프(220)로부터의 영상신호가 데이터 라인에 공급되도록 함으로써 각 패널의 액정을 구동하게 하는 방법이다. 예를 들어, 색상을 표시하기 위하여, 액정에 인가되어야 하는 전압의 일부는 쉐어 전압 출력용 패스 게이트(230)를 통하여 프리차징(precharging)하고, 그 나머지 일부 전압은 영상 신호 출력용 패스 게이트(240)를 통하여 공급하게 된다. 이와 같은 방법은 앰프(220)의 전류공급 능력 부담을 줄이기 위하여 대형 패널 구동용 소스 드라이버에서 대부분 채용되고 있다. 이때, 쉐어 전압 출력용 패스 게이트(230) 구동신호와 영상 신호 출력용 패스 게이트(240) 구동 신호는 소스 드라이버 내부에서 발생되도록 되어 있다.
도 3은 종래의 소스 드라이버 출력버퍼의 패스 게이트(230,240) 제어 신호를 생성하는 블럭을 설명하기 위한 회로도이고, 도 4는 도 3에 도시된 소스 드라이버출력버퍼의 패스 게이트(230,240) 제어를 설명하기 위한 타이밍도이다.
도 3 및 도 4를 참조하면, 소스 드라이버를 제어하는 PCB(Printed Circuit Board) 모듈로부터 출력 인에이블 신호(OEN)와 쉐어 인에이블 신호(SEN)를 받는 상기 종래의 소스 드라이버에 있어서, 영상 신호 출력용 패스 게이트(240) 구동 신호(SWO)는 출력 인에이블 신호(OEN)의 라이징(rising)에서 디스에이블(disable)되고, 출력 인에이블 신호(OEN)의 폴링 에지로부터 T1 기간동안에는 쉐어 전압 출력용 패스 게이트(230) 구동 신호(SWS)가 인에이블 되어 프리차징이 일어나도록 되어있다. 또한, T2 시간 이후에는 영상 신호 출력용 패스 게이트(240) 구동 신호가 인에이블 되어 앰프(220)의 영상 신호가 출력되어 각 채널에 연결된 픽셀을 일정한 영상 전압으로 충전하게 됨으로써 데이터 라인에서는 도 4와 같은 출력(OS) 파형을 갖게된다. 이때, 출력 인에이블 신호(OEN)의 폴링 에지로부터, 쉐어 전압이 출력되는 기간인 T1과 그 편차를 고려한 마진 기간인 T2를 만들기 위해, 일정한 크기의 캐패시터(C)에 전류(I)를 공급하여 전압 V1과 V2를 생성하여야 하는데, 이렇게 하면 Vref로 표시된 기준 전압과 비교하여 크거나 작을 때 최종 출력(SWS, SWO)에 트리거가 일어나게 된다.
즉, 전압 V1 및 V2와 시간 T1 및 T2는,
와 같이 나타낼 수 있으며, T1 및 T2의 폭을 조절하기 위해서는 전류가 변수로 됨을 알 수 있다. 이와 같이, 소스 드라이버 출력버퍼의 쉐어전압 출력기간(T1)과 그 마진 기간(T2) 간의 상관관계는, 도 5에 도시된 그래프와 같게된다.
위에 기술한 바와 같은, 전압 V1 및 V2와 시간 T1 및 T2의 수식에서 볼 수 있듯이, 소스 드라이버의 제조 공정상의 여러 가지 문제로 인한 소자 특성 불균일 성은, 전류(I), 캐패시터(C), 기준전압(Vref) 등을 가변적으로 만들어 결국 액정패널의 휘도 특성 등의 불량으로 나타나게 한다.
즉, 도 6은 도 3에 도시된 소스 드라이버가 실장된 액정 표시 장치에서 측정한 출력전압 파형도이며, 도 7은 도 3에 도시된 소스 드라이버가 실장된 액정표시장치의 불량 현상을 설명하기 위한 도면이다.
도 6 및 도 7을 참조하면, 종래의 소스 드라이버에 의한 소스 드라이버간의 출력은, 동일한 시간에 쉐어 전압을 출력하지 못하고, 이에 따라 영상신호의 출력시간도 일정하지 않다. 즉, 도 6에 도시한 바와 같이, 도 3에 도시된 소스 드라이버의 출력버퍼 제어 장치가 실장된 경우에, 소스 드라이버간의 출력시간 간에 300nsec 이상의 출력시간 편차가 발생하였다.
이와 같이, 소스 드라이버간의 출력시간 간에 편차가 발생함으로써, 소스 드라이버가 데이터 라인에 영상 신호를 충분히 충전시키지 못하게 되는 현상이 발생하고, 이로 인하여 액정 패널 상의 일정 블록마다 휘도가 다르게 되는 블록 디펙트(block defect) 현상을 유발한다.
따라서 본 발명이 이루고자하는 기술적 과제는, LCD 패널의 블록 디펙트 현상을 개선할 수 있는 소스 드라이버의 출력버퍼 제어장치를 제공하는 데 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 일반적인 액정 표시 장치의 구동을 설명하기 위한 도면이다.
도 2는 일반적인 액정 표시 장치의 소스 드라이버의 출력버퍼를 설명하기 위한 회로도이다.
도 3은 종래의 소스 드라이버 출력버퍼의 패스 게이트 제어 신호를 생성하는 블럭을 설명하기 위한 회로도이다.
도 4는 도 3에 도시된 소스 드라이버 출력버퍼의 패스 게이트 제어를 설명하기 위한 타이밍도이다.
도 5는 도 3에 도시된 소스 드라이버 출력버퍼의 쉐어전압 출력기간과 영상 신호 차단기간 간의 상관관계를 설명하기 위한 그래프이다.
도 6은 도 3에 도시된 소스 드라이버가 실장된 액정 표시 장치에서 측정한 출력전압 파형도이다.
도 7은 도 3에 도시된 소스 드라이버가 실장된 액정표시장치의 불량 현상을 설명하기 위한 도면이다.
도 8은 본 발명에 따른 액정 표시 장치를 구동하는 소스 드라이버의 출력버퍼 제어장치의 회로도이다.
도 9a, 및 도 9b는 도 8에 도시된 소스 드라이버의 출력버퍼 제어장치의 스위칭 제어를 설명하기 위한 타이밍도이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 액정 표시 장치를 구동하는 소스 드라이버의 출력버퍼 제어장치는, 소정의 제 1입력 신호에 대응하여 메인 클럭 주기의 소정 개수만큼 논리 상태가 반전되는 쉐어 스위칭 제어신호와 출력 스위칭 제어신호를 발생시키는 카운터부; 상기 쉐어 스위칭 제어신호를 받아, 액정 패널의 소스 라인에 연결되는 쉐어 전압 출력용 패스 게이트의 스위칭을 구동할 수 있도록 전류구동 능력이 증가된 신호로 변경시켜 출력하는 쉐어 스위칭 제어부; 및상기 출력 스위칭 제어신호와 소정의 제 2입력 신호에 대응하여, 액정 패널의 소스 라인에 연결되는 영상 신호 출력용 패스 게이트의 스위칭을 구동할 수 있도록 전류구동 능력이 증가된 신호를 발생시켜 출력하는 영상 스위칭 제어부를 구비하는 것을 특징으로 한다.
상기 소정의 제 1입력 신호는, 상기 쉐어 스위칭 제어신호의 발생을 제어하는 쉐어 인에블 신호 및 상기 출력 스위칭 제어신호의 발생을 제어하는 출력 인에블 신호인 것을 특징으로 하며, 특히 상기 쉐어 인에블 신호는 제 1논리 상태이고, 상기 출력 인에블 신호가 제 2논리 상태로 활성화 될 때에 상기 카운터부가 상기쉐어 스위칭 제어신호와 상기 출력 스위칭 제어신호를 활성화시키는 것을 특징으로 한다.
또한, 상기 소정의 제 2입력 신호는, 상기 출력 스위칭 제어신호의 발생을 제어하는 출력 인에블 신호인 것을 특징으로 하며, 특히 상기 출력 스위칭 제어신호와 소정의 제 2입력 신호는 논리 상태가 동일한 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 8은 본 발명에 따른 액정 표시 장치를 구동하는 소스 드라이버의 출력버퍼 제어장치의 회로도이다.
도 8을 참조하면, 본 발명에 따른 액정 표시 장치를 구동하는 소스 드라이버의 출력버퍼 제어장치는 카운터부(100), 쉐어 스위칭 제어부(200), 및 영상 스위칭 제어부(300)를 구비한다.
카운터부(100)는 소정의 제 1입력 신호에 대응하여 메인 클럭(SCLK)(또는 시스템 클럭) 주기의 소정 개수만큼 논리 상태가 반전되는 쉐어 스위칭 제어신호와 출력 스위칭 제어신호를 발생시킨다.
쉐어 스위칭 제어부(200)는 상기 쉐어 스위칭 제어신호를 받아, 액정 패널의 소스 라인에 연결되는 쉐어 전압 출력용 패스 게이트의 스위칭을 구동할 수 있도록전류구동 능력이 증가된 신호로 변경시켜 출력한다.
영상 스위칭 제어부(300)는 상기 출력 스위칭 제어신호와 소정의 제 2입력 신호에 대응하여, 액정 패널의 소스 라인에 연결되는 영상 신호 출력용 패스 게이트의 스위칭을 구동할 수 있도록 전류구동 능력이 증가된 신호를 발생시켜 출력한다.
여기서, 상기 카운터부(100)의 소정의 제 1입력 신호가 상기 쉐어 스위칭 제어신호의 발생을 제어하는 쉐어 인에블 신호 및 상기 출력 스위칭 제어신호의 발생을 제어하는 출력 인에블 신호일 때에, 상기 카운터부(100)가 상기 쉐어 스위칭 제어신호와 상기 출력 스위칭 제어신호를 발생시킨다. 또한, 상기 쉐어 인에블 신호는 제 1논리 상태이고, 상기 출력 인에블 신호가 제 2논리 상태로 활성화 될 때, 즉 상기 쉐어 인에블 신호는 하이 상태이고, 상기 출력 인에블 신호가 폴링 에지일 때에 상기 카운터부(100)가 상기 쉐어 스위칭 제어신호와 상기 출력 스위칭 제어신호를 활성화시키게 된다. 여기서, 논리 상태는 서로 바뀔 수 있으며, 이때의 논리회로 구현은 용이하게 이루어 질 수 있다.
또한, 상기 영상 스위칭 제어부(300)의 상기 소정의 제 2입력 신호는, 상기 출력 스위칭 제어신호 발생을 제어하는 출력 인에블 신호일 때에, 상기 영상 스위칭 제어부(300)가 상기 영상 신호 출력용 패스 게이트 구동 신호를 발생시켜 출력한다. 또한, 상기 출력 스위칭 제어신호와 소정의 제 2입력 신호는 논리 상태가 동일 할 때, 즉 모두가 로우 상태일 때에, 상기 영상 스위칭 제어부(300)가 상기 영상 신호 출력용 패스 게이트 구동 신호를 발생시켜 출력하게 된다. 여기서, 논리상태는 서로 바뀔 수 있으며, 이때의 논리회로 구현은 용이하게 이루어 질 수 있다.
도 9a, 및 도 9b는 도 8에 도시된 소스 드라이버 출력버퍼의 스위칭 제어를 좀더 상세히 설명하기 위한 타이밍도이다. 여기서, 도 9a는 쉐어 인에블 모드 일 때의 타이밍도를 나타내며, 도 9b는 쉐어 디스에이블 모드 일 때의 타이밍도를 나타낸다. 쉐어 인에블 모드는 디지털 로직 상에서 쉐어 인에이블 신호(6)가 하이(high) 상태가 되는 경우로 가정하고, 쉐어 디스에이블 모드는 쉐어 인에이블 신호(6)가 로우(low) 상태로 되는 경우로 가정하였다. 이때의 출력 인에이블 신호(OEN)와 쉐어 인에이블 신호(SEN)(6)는 소스 드라이버를 제어하는 PCB 모듈로부터 받게 되어있다.
도 9a를 참조하면, 영상 신호 출력용 패스 게이트 구동 신호(SWO)는 출력 인에이블 신호(OEN)(1)의 라이징(rising)에서 디스에이블(disable)되고, 출력 인에이블 신호(OEN)(1)의 폴링 에지로부터 T1 기간(쉐어링 폭)동안에는 쉐어 전압 출력용 패스 게이트 구동 신호(SWS)가 인에이블 되어 프리차징이 일어나도록 되어있다. 또한, T2 시간 이후에는 영상 신호 출력용 패스 게이트 구동 신호(SWO)가 인에이블 되어 상기한 앰프(220)의 영상 신호가 데이터 라인으로 출력되어 각 채널에 연결된 픽셀을 일정한 영상 전압으로 구동하도록 되어 있다.
즉, 쉐어 인에이블 모드 시에는, 쉐어 인에이블 신호(SEN)(6)는 하이(high) 상태이고, 이때 출력 인에이블 신호(OEN)(1)가 일정한 주기를 가지고 상기 카운터부(100)의 입력으로 들어 올 때에, 상기 카운터부(100)는 출력 인에이블신호(OEN)(1)의 폴링 에지에서 메인 클럭(SCLK)(5)의 임의의 개수(n)를 카운팅하여 T1 구간 동안 논리 상태가 반전되는 쉐어 스위칭 제어신호(3)를 발생시킨다. 또한, 상기 카운터부(100)는 출력 인에이블 신호(OEN)(1)의 폴링 에지에서 메인 클럭(SCLK)(5)의 임의의 개수(m)를 카운팅하여 T2 구간 동안 논리 상태가 반전되는 출력 스위칭 제어신호(4신호를 출력하는 인버터 입력단 신호)를 발생시킨다. 여기서, 메인 클럭(SCLK)(5)의 임의의 개수인 n과 m은 액정 패널의 설계 시에 고려하여 결정되는 것으로서, T1 구간 동안에 쉐어 전압(또는 프리차지 전압)이 데이터 라인에 충분히 충전되도록 결정되며, 전체 액정 패널의 T1구간 편차를 고려하여 상당한 마진을 두기 위하여 T2 기간을 결정한다. 상기 카운터부(100)는 이렇게 결정된 T1 및 T2를 만족하도록 메인 클럭(SCLK)(5) 주기의 소정 개수만큼 카운트하게 되는 것이다.
따라서, 상기와 같이 발생된 쉐어 스위칭 제어신호(3)는 상기 쉐어 스위칭 제어부(200)에 입력되고, 이에 따라 전류구동 능력을 향상시키도록 하는 소정의 인버터 등의 회로로 구성되는 상기 쉐어 스위칭 제어부(200)는 액정 패널의 소스 라인에 연결되는 쉐어 전압 출력용 패스 게이트의 스위칭을 구동할 수 있는 전류구동 능력이 증가된 신호(SWS)로 변경시켜 출력한다. 또한, 상기와 같이 발생된 출력 스위칭 제어신호(4신호를 출력하는 인버터 입력단 신호)와 로우 상태로 된 상기 출력 인에이블 신호(1)는 상기 영상 스위칭 제어부(300)로 입력되어, 모두 반전 된 후 상기 영상 스위칭 제어부(300)는 앤드(AND) 로직 회로로 입력되어져, 결국은 액정 패널의 소스 라인에 연결되는 영상 신호 출력용 패스 게이트의 스위칭을 구동할 수있도록 전류구동 능력이 증가된 신호(SWO)를 하이 상태로 발생시켜 출력한다.
도 9b를 참조하면, 쉐어 인에이블 신호(6)가 로우(low) 상태인 쉐어 디스에이블 모드로서, 이때 출력 인에이블 신호(OEN)(1)가 일정한 주기를 가지고 상기 카운터부(100)의 입력으로 들어오더라도, 상기 카운터부(100)는 쉐어 스위칭 제어신호(3)와 출력 스위칭 제어신호(4신호를 출력하는 인버터 입력단 신호)를 로우 상태로 유지시켜서 프리차징 구간은 없도록 한다. 이에 따라, 상기와 같은 메인 클럭(SCLK)(5) 카운팅 없이 출력 인에이블 신호(1)의 폴링 에지에서 바로 액정 패널의 소스 라인에 연결되는 영상 신호 출력용 패스 게이트의 스위칭을 구동할 수 있는 전류구동 능력이 증가된 신호(SWS)만 하이 상태로 출력 되도록 되어 있다.
상기한 바와 같이 구성된 본 발명에 따른 액정 표시 장치를 구동하는 소스 드라이버의 출력버퍼 제어장치 출력에 대한 실험 결과가 [표 1]에 나타나 있다.
[표 2]에는 액정 표시 장치의 해상도 및 프레임(frame) 주파수에 따른 메인 클럭(SCLK)(5)의 주파수를 나타내었으며, 상기 [표 1]에서 나타낸 바와 같이 제조 공정상의 소자 특성 불균일성으로 인한 소스 드라이버간의 쉐어링 폭 편차는 메인 클럭(SCLK)(5) 스큐(skew) 이하로 낮아지는 것을 볼 수 있다.
[표 1]
[표 2]
이상에서와 같이 본 발명에 따른 액정 표시 장치를 구동하는 소스 드라이버의 출력버퍼 제어장치는, 먼저 상기 카운터부(100)가 소정의 입력 신호에 대응하여 메인 클럭(SCLK)(5) 주기의 소정 개수만큼 논리 상태가 반전되는 쉐어 스위칭 제어신호(3)와 출력 스위칭 제어신호(4신호를 출력하는 인버터 입력단 신호)를 발생시킨다. 이에 따라, 상기 쉐어 스위칭 제어부(200)는 상기 쉐어 스위칭 제어신호(3)를 받아, 액정 패널의 소스 라인에 연결되는 쉐어 전압 출력용 패스 게이트의 스위칭을 구동할 수 있도록 전류구동 능력이 증가된 신호로 변경시켜 출력한다. 상기 영상 스위칭 제어부(300)는 상기 출력 스위칭 제어신호(4신호를 출력하는 인버터 입력단 신호)와 소정의 입력 신호에 대응하여, 액정 패널의 소스 라인에 연결되는영상 신호 출력용 패스 게이트의 스위칭을 구동할 수 있도록 전류구동 능력이 증가된 신호를 발생시켜 출력한다.
이상 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 액정 표시 장치를 구동하는 소스 드라이버의 출력버퍼 제어장치는, LCD 소스 드라이버의 반도체 제조 공정상 나타날 수 있는 소자 특성의 불균일성으로 인하여 발생하는 소스 드라이버간의 출력시간의 편차로 인한 LCD 패널의 블록 디펙트 현상을 개선할 수 있는 효과가 있다.

Claims (5)

  1. 소정의 제 1입력 신호에 대응하여 메인 클럭 주기의 소정 개수만큼 논리 상태가 반전되는 쉐어 스위칭 제어신호와 출력 스위칭 제어신호를 발생시키는 카운터부;
    상기 쉐어 스위칭 제어신호를 받아, 액정 패널의 소스 라인에 연결되는 쉐어전압 출력용 패스 게이트의 스위칭을 구동할 수 있도록 전류구동 능력이 증가된 신호로 변경시켜 출력하는 쉐어 스위칭 제어부; 및
    상기 출력 스위칭 제어신호와 소정의 제 2입력 신호에 대응하여, 액정 패널의 소스 라인에 연결되는 영상 신호 출력용 패스 게이트의 스위칭을 구동할 수 있도록 전류구동 능력이 증가된 신호를 발생시켜 출력하는 영상 스위칭 제어부를 구비하는 것을 특징으로 하는 액정 표시 장치를 구동하는 소스 드라이버의 출력버퍼 제어장치.
  2. 제 1항에 있어서, 상기 소정의 제 1입력 신호가,
    상기 쉐어 스위칭 제어신호의 발생을 제어하는 쉐어 인에블 신호 및 상기 출력 스위칭 제어신호의 발생을 제어하는 출력 인에블 신호인 것을 특징으로 하는 액정 표시 장치를 구동하는 소스 드라이버의 출력버퍼 제어장치.
  3. 제 2항에 있어서, 상기 쉐어 인에블 신호는 제 1논리 상태이고, 상기 출력 인에블 신호가 제 2논리 상태로 활성화 될 때에 상기 카운터부가 상기 쉐어 스위칭 제어신호와 상기 출력 스위칭 제어신호를 활성화시키는 것을 특징으로 하는 액정 표시 장치를 구동하는 소스 드라이버의 출력버퍼 제어장치.
  4. 제1항에 있어서, 상기 소정의 제 2입력 신호는,
    상기 출력 스위칭 제어신호의 발생을 제어하는 출력 인에블 신호인 것을 특징으로 하는 액정 표시 장치를 구동하는 소스 드라이버의 출력버퍼 제어장치.
  5. 제 1항에 있어서, 상기 출력 스위칭 제어신호와 소정의 제 2입력 신호는 논리 상태가 동일한 것을 특징으로 하는 액정 표시 장치를 구동하는 소스 드라이버의 출력버퍼 제어장치.
KR1020020078384A 2002-12-10 2002-12-10 액정 표시 장치를 구동하는 소스 드라이버의 출력버퍼제어장치 KR20040050531A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020078384A KR20040050531A (ko) 2002-12-10 2002-12-10 액정 표시 장치를 구동하는 소스 드라이버의 출력버퍼제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020078384A KR20040050531A (ko) 2002-12-10 2002-12-10 액정 표시 장치를 구동하는 소스 드라이버의 출력버퍼제어장치

Publications (1)

Publication Number Publication Date
KR20040050531A true KR20040050531A (ko) 2004-06-16

Family

ID=37344709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020078384A KR20040050531A (ko) 2002-12-10 2002-12-10 액정 표시 장치를 구동하는 소스 드라이버의 출력버퍼제어장치

Country Status (1)

Country Link
KR (1) KR20040050531A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06313874A (ja) * 1993-04-28 1994-11-08 Seiko Instr Inc 液晶表示素子の駆動方法
JPH07219480A (ja) * 1994-01-27 1995-08-18 Sanyo Electric Co Ltd カウンタ回路
JP2001005432A (ja) * 1999-06-22 2001-01-12 Sharp Corp 液晶表示装置
KR20020052608A (ko) * 2000-12-26 2002-07-04 윤종용 감소된 플리커를 갖는 액정 표시 장치 및 그것의 플리커저감 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06313874A (ja) * 1993-04-28 1994-11-08 Seiko Instr Inc 液晶表示素子の駆動方法
JPH07219480A (ja) * 1994-01-27 1995-08-18 Sanyo Electric Co Ltd カウンタ回路
JP2001005432A (ja) * 1999-06-22 2001-01-12 Sharp Corp 液晶表示装置
KR20020052608A (ko) * 2000-12-26 2002-07-04 윤종용 감소된 플리커를 갖는 액정 표시 장치 및 그것의 플리커저감 방법

Similar Documents

Publication Publication Date Title
US7196683B2 (en) Driving method of image display device, driving device of image display device, and image display device
KR100800490B1 (ko) 액정 표시 장치 및 이의 구동 방법
US20060164376A1 (en) Shift resister and liquid crystal display having the same
EP1884917A2 (en) Gate-on voltage generation circuit, gate-off voltage generation circuit, and liquid crystal display device having the same
KR20070002544A (ko) 모바일용 액정 표시 장치 및 그 구동 방법
KR20020026862A (ko) 컬러 전기광학 디스플레이 디바이스내의 화소들의 개별열들에 전압들을 인가하는 장치
US20070236435A1 (en) Driver circuit, display apparatus, and method of driving the same
US20050057480A1 (en) Gate driving circuit of LCD
JP2004054292A (ja) 液晶表示装置
KR100848953B1 (ko) 액정표시장치의 게이트 구동회로
KR101284940B1 (ko) 액정표시소자의 구동 장치 및 방법
US6717468B1 (en) Dynamically biased full-swing operation amplifier for an active matrix liquid crystal display driver
KR101354432B1 (ko) 액정표시장치와 그 구동방법
KR20100069900A (ko) 액정표시장치의 구동장치 및 그 구동방법
US20100045585A1 (en) Method for eliminating deficient image on liquid crystal display
KR101112063B1 (ko) 게이트드라이버 및 이를 구비한 액정표시장치
KR20040071507A (ko) 액정표시장치
US20140354609A1 (en) Liquid crystal display device and method of driving liquid crystal display device
KR20040050531A (ko) 액정 표시 장치를 구동하는 소스 드라이버의 출력버퍼제어장치
KR100764049B1 (ko) 박막 트랜지스터 액정 디스플레이 장치의 게이트 구동회로 및 그의 구동 방법
KR100984347B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20010053782A (ko) 액정표시장치의 구동회로
KR101352936B1 (ko) 액정 표시 장치
KR20110051398A (ko) 슬루 레이트를 제어하는 소스 드라이버
JP2003223148A (ja) 液晶表示装置の駆動方法および液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application