KR20040047242A - Method for driving a Liquid Crystal Display of large panel and high resolution - Google Patents
Method for driving a Liquid Crystal Display of large panel and high resolution Download PDFInfo
- Publication number
- KR20040047242A KR20040047242A KR1020020075379A KR20020075379A KR20040047242A KR 20040047242 A KR20040047242 A KR 20040047242A KR 1020020075379 A KR1020020075379 A KR 1020020075379A KR 20020075379 A KR20020075379 A KR 20020075379A KR 20040047242 A KR20040047242 A KR 20040047242A
- Authority
- KR
- South Korea
- Prior art keywords
- pixels
- time
- liquid crystal
- crystal display
- driving
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
Abstract
Description
본 발명은 대면적 고해상도 액정표시장치의 구동방법에 관한 것으로서, 더욱 구체적으로 본 발명은 화소에 전압을 제공하는 소오스 드라이버와 화소들 사이의 데이터 라인 길이에 따라 상기 화소들에 대한 전압 인가 시간을 상이하게 조정하여 구동하는 것을 특징으로 하는 액정표시장치 구동방법에 관한 것이다.The present invention relates to a method for driving a large-area high-resolution liquid crystal display device. More particularly, the present invention provides a method of varying a voltage application time for the pixels according to a source line providing a voltage to the pixels and a data line length between the pixels. The present invention relates to a method for driving a liquid crystal display device, characterized in that for adjusting and driving.
문자, 기호 또는 그래픽을 디스플레이하기 위한 평판 디스플레이 장치 중 하나인 액정표시장치(LCD, Liquid Crystal Display)는 전기장에 의하여 분자배열이 변화하는 액정의 광학적 성질을 이용하여 액정기술과 반도체 기술을 융합한 표시장치이다. 박막트랜지스터(TFT, Thin Film Transistor) 액정표시장치는 내부의 픽셀을 온/오프시키는 스위칭 소자로서 TFT를 이용하며, 이 TFT가 온/오프됨에 따라 화소(pixel)들이 온/오프된다. 일반적인 TFT 액정표시장치는 도 1에 도시된 바와 같이, 화소를 구성하는 셀(130)들이 어레이 형태로 배열되어 있고, 각 셀들은 액정 셀(134), 저장 커패시터(Storage Capacitor, CST) 및 스위치 기능을 하는 TFT(132)로 구성된다.Liquid crystal display (LCD), one of the flat panel display devices for displaying letters, symbols, or graphics, is a display that combines liquid crystal technology and semiconductor technology by using the optical properties of liquid crystals whose molecular arrangement is changed by an electric field. Device. A thin film transistor (TFT) liquid crystal display uses a TFT as a switching element for turning an internal pixel on and off, and the pixels are turned on and off as the TFT is turned on and off. In a typical TFT liquid crystal display device, as shown in FIG. 1, cells 130 constituting pixels are arranged in an array, and each cell has a liquid crystal cell 134, a storage capacitor (CST), and a switch function. It consists of TFT 132 which makes.
각각의 TFT의 소오스 전극은 컬럼(column) 방향으로 공통으로 연결되어 데이터 라인(D1∼DN)을 형성한 후, 데이터 드라이버(120)에 연결되고, 각각의 TFT의 게이트 전극은 로우(row) 방향으로 공통으로 연결되어 스캔 라인(S1∼SM)을 형성한 후, 게이트 드라이버(110)에 연결되어, N × M 해상도를 갖는 표시장치를 구현한다. 여기서, 데이터 드라이버(120)는 소오스 드라이버 또는 컬럼 드라이버라고도 칭하고, 게이트 드라이버는 로우 드라이버 또는 스캔 드라이버라고도 칭한다.The source electrodes of each TFT are commonly connected in the column direction to form data lines D1 to D N , and then connected to the data driver 120, and the gate electrodes of each TFT are rowed. The scan lines S1 to S M are connected in common to each other, and then connected to the gate driver 110 to implement a display device having N × M resolution. The data driver 120 may also be referred to as a source driver or a column driver, and the gate driver may also be referred to as a row driver or a scan driver.
상기 픽셀 어레이를 구동시킬 때, 픽셀의 액정에 한쪽 방향으로만 전압이 인가되면 액정의 열화(degradation)가 촉진되므로, 액정에 인가되는 화상 데이터 전압을 주기적으로 반대 극성으로 인버전시켜야 한다. 데이터 전압을 정방향과 반대 방향으로 바꾸어 인가하는 주기는 보통 한 필드마다 바꾸어 주는데, 매 필드마다 패널의 모든 픽셀의 전압 극성을 한꺼번에 인버전시키는 필드 인버전 또는 프레임 인버전 방법, 로우 라인별로 인버전시키는 라인 인버전 방법, 컬럼 라인별로 인버전시키는 컬럼 인버전 방법, 및 각 픽셀 별로 인버전시키는 도트 인버전 방법 등이 있다. 어느 경우에나 인버전시킬 때 화소전압(TFT의 드레인에 연결된 화소전극에인가된 전압)이 공통전압(Vcom)에 대하여 양(+)의 방향이거나 음(-)의 방향이 되도록 교대로 변화시킨다.When driving the pixel array, if voltage is applied to only one direction of the liquid crystal of the pixel, the degradation of the liquid crystal is promoted, and thus the image data voltage applied to the liquid crystal should be periodically inverted to the opposite polarity. The period in which the data voltage is applied in the opposite direction to the normal direction is changed every field. The field inversion or frame inversion method of inverting the voltage polarity of all the pixels of the panel at once in each field, inverting by row line The line inversion method, the column inversion method to invert by column line, and the dot inversion method to invert by each pixel, etc. are mentioned. In either case, the pixel voltage (the voltage applied to the pixel electrode connected to the drain of the TFT) is alternately changed so that the pixel voltage (the voltage applied to the pixel electrode connected to the drain of the TFT) is positive or negative with respect to the common voltage Vcom.
도 2는 일반적인 액정표시장치의 데이터 드라이버를 도시한 것이다. 도 2에서, 데이터 드라이버는 시프트 레지스터, 샘플링 래치 및 홀딩 래치로 구성된 래치부(200), D/A 변환기, 출력 버퍼, 데이터 래치(도시 안함) 및 양방향 극성 반전 회로(도시 안함) 등으로 구성된다. 시프트 레지스터는 샘플링 래치에서 데이터를 래치하기 위한 클럭을 발생하고, 샘플링 래치에 순차적으로 저장된 한 라인에 대한 데이터 신호는 홀딩 래치로 전달되어 D/A 변환기에 제공하며, D/A 변환기는 디지털 데이터를 아날로그 신호로 변환한다. 출력 버퍼는 D/A 변환기의 출력을 입력받아 데이터 라인(D1, D2, ......)을 구동한다.2 illustrates a data driver of a general liquid crystal display device. In Fig. 2, the data driver is composed of a latch unit 200 composed of a shift register, a sampling latch and a holding latch, a D / A converter, an output buffer, a data latch (not shown), a bidirectional polarity inversion circuit (not shown), and the like. . The shift register generates a clock for latching data in the sampling latch, and the data signal for one line sequentially stored in the sampling latch is transferred to the holding latch and provided to the D / A converter, and the D / A converter provides digital data. Convert to an analog signal. The output buffer receives the output of the D / A converter and drives the data lines D1, D2, ....
이러한 액정표시장치는 CRT(음극선관)에 비하여 초박형, 고해상도, 저소비전력을 갖는 등 여러 가지 장점이 있다.Such a liquid crystal display device has various advantages, such as ultra-thin, high resolution, and low power consumption, compared to a CRT (cathode ray tube).
도 3은 일반적인 액정표시장치의 전압 인가 파형(스캔 파형)을 도시한 것이다. 일반적인 액정표시장치 구동은 G1행, G2행, G3행 등을 순차적으로 선택하여 균일한 시간동안 화소의 TFT를 온시키고, 상기 화소의 TFT가 온되어 있는 시간(스캔 시간) 동안 소오스 드라이버에서 출력된 데이터 신호 전압을 화소에 인가하여 충전시킨다.3 illustrates a voltage application waveform (scan waveform) of a general liquid crystal display device. In general, a liquid crystal display device is driven by sequentially selecting G1 row, G2 row, and G3 row to turn on the TFT of the pixel for a uniform time, and outputting from the source driver during the time (scan time) of the TFT of the pixel. The data signal voltage is applied to the pixel to charge it.
그러나, 액정표시장치의 면적이 커지고, 해상도가 높아지면, 액정표시장치의 신호선(즉, 데이터 라인 또는 소오스 라인)의 길이가 늘어나게 되고, 이에 따라 신호선의 저항과 커패시턴스가 증가하게 되어, 신호선으로 전달되는 신호의 RC지연을발생시킨다.However, when the area of the liquid crystal display device is increased and the resolution is increased, the length of the signal line (that is, the data line or the source line) of the liquid crystal display device is increased, thereby increasing the resistance and capacitance of the signal line and transferring the signal lines to the signal line. It causes RC delay of the signal.
도 4는 데이터 라인의 저항 및 커패시터가 신호에 미치는 영향을 도시한 것이다. 도 4에서, RC로 등가된 데이터 라인(420)을 통과하기 전의 파형을 소오스 드라이버에서 출력되는 데이터 신호(410)라고 가정하면, 데이터 라인을 통과한 데이터 신호(430)는 상기 데이터 라인(420)의 저항 및 커패시터로 인한 RC 지연에 의하여 충방전 시간이 증가하는 것을 확인할 수 있다.Figure 4 illustrates the effect of the resistors and capacitors on the data line on the signal. In FIG. 4, assuming that the waveform before passing through the RC equivalent data line 420 is the data signal 410 output from the source driver, the data signal 430 passing through the data line is the data line 420. It can be seen that the charge and discharge time increases due to the RC delay caused by the resistor and the capacitor.
이와 같이, RC의 영향으로 신호지연이 발생하면, 주어진 스캔시간, 즉 화소의 TFT를 온시키는 시간 동안 RC 영향을 받은 데이터 신호가 화소에 완전히 충전하지 못하여 충전 에러를 발생시키게 된다.As such, if a signal delay occurs due to the RC, the RC-affected data signal does not fully charge the pixel during a given scan time, that is, a time for turning on the TFT of the pixel, thereby causing a charging error.
이러한 RC지연은 액정표시장치의 특성상 반전 구동을 하는 소오스 드라이버의 출력 데이터 신호에서 가장 크게 나타난다. 특히, 신호의 RC 지연은 소오스 드라이버의 출력단과의 거리가 먼 화소들에게서 더욱 크게 나타난다. 이러한 데이터 라인의 RC 지연으로 인하여, 정해진 TFT의 스캔 시간 안에 화소에 충전되어야 하는 데이터 신호가 충전되지 못하여 원하는 데이터 신호를 화소에 표시하지 못하게 되는 문제가 있다.This RC delay is greatest in the output data signal of the source driver which performs the inversion driving due to the characteristics of the LCD. In particular, the RC delay of the signal is greater in pixels that are far from the output of the source driver. Due to the RC delay of this data line, there is a problem in that the data signal to be charged in the pixel cannot be charged within the scan time of the TFT, and thus the desired data signal cannot be displayed in the pixel.
이에 본 발명자들은 상기한 바와 같이 대면적 및 고해상도의 액정표시장치에서 가장 큰 문제인 신호선의 RC 지연에 의한 데이터 신호의 충전 시간 부족 문제를 해결하기 위하여 연구한 결과, 화소에 전압을 제공하는 소오스 드라이버와 화소들 사이의 데이터 라인 길이에 따라 상기 화소들에 대한 전압 인가 시간을 상이하게조정하여 구동하는 경우, 예를 들어, RC의 영향이 적은 화소들에 데이터 신호를 충전시키고 남은 스캔 시간을 RC 영향이 큰 화소들의 충전에 필요한 시간에 더해주는 경우, RC 지연에 의한 신호 지연을 보상할 수 있고, 충전에 필요한 시간동안 전압을 인가하여 충전하기 때문에 충전 에러 및 대면적 고해상도의 액정표시장치 디스플레이 패널 전체에서의 계조의 불균일성 문제를 해결할 수 있음을 확인하고, 본 발명을 완성하였다.Therefore, the present inventors have studied to solve the problem of insufficient charging time of the data signal due to the RC delay of the signal line, which is the biggest problem in the large-area and high-resolution liquid crystal display device as described above. In the case of driving the voltage application time for the pixels differently according to the data line length between the pixels, for example, the data signal is charged to the pixels with less RC influence and the remaining scan time is not affected by the RC influence. In addition to the time required for charging the large pixels, the signal delay due to the RC delay can be compensated for, and the charging error and the large-area high resolution LCD display panel can be compensated for by applying a voltage during the time required for charging. It was confirmed that the problem of non-uniformity of gradation could be solved, and the present invention was completed.
따라서, 본 발명의 목적은 대면적 고해상도의 액정표시장치를 구동하는 신규의 구동방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide a novel driving method for driving a large area high resolution liquid crystal display device.
도 1은 일반적인 TFT-LCD를 도시한 것이고,1 shows a typical TFT-LCD,
도 2는 일반적인 액정표시장치의 데이터 드라이버를 도시한 것이며,2 illustrates a data driver of a general liquid crystal display device.
도 3은 액정표시장치 구동시 일반적인 전압 인가 파형(스캔 파형)을 도시한 것이고,FIG. 3 illustrates a typical voltage application waveform (scan waveform) when the liquid crystal display is driven.
도 4는 데이터 라인의 RC 영향으로 인한 신호의 지연 결과를 도시한 것이며,4 illustrates a delay result of a signal due to RC influence of a data line,
도 5는 본 발명에 따른 구동방법에서의 스캔 파형을 도시한 것이고,5 illustrates a scan waveform in the driving method according to the present invention,
도 6은 데이터 라인 및 게이트 라인의 커패시턴스 값을 구하기 위한 단위 화소의 레이아웃이며,6 is a layout of unit pixels for obtaining capacitance values of a data line and a gate line.
도 7은 단위 화소의 등가 회로 모델이고,7 is an equivalent circuit model of a unit pixel,
도 8은 게이트 라인의 저항 및 커패시턴스를 T3 등가 회로로 모델링한 것이며,8 is a model of the resistance and capacitance of the gate line as a T3 equivalent circuit,
도 9는 액정표시장치의 패널의 모델링된 등가 회로를 도시한 것이고,9 shows a modeled equivalent circuit of a panel of a liquid crystal display,
도 10은 커패시터가 충전되는데 소요되는 각 블록당 충전 소요 시간을 HSPICE로 시뮬레이션한 결과이며,10 is a result of simulating the charging time for each block required to charge the capacitor by HSPICE,
도 11은 본 발명에 따른 구동 방법을 적용하여 블록 당 스캔 시간을 상이하게 조정한 경우의 각 블록 당 스캔 시간을 도시한 것이다.FIG. 11 illustrates scan time per block when the scan time per block is adjusted differently by applying the driving method according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
110 : 게이트 드라이버120 : 데이터 드라이버110: gate driver 120: data driver
130 : 화소 구성 셀132 : TFT130: pixel configuration cell 132: TFT
134 : 액정 셀134: liquid crystal cell
410 : 소오스 드라이버에서 출력되는 데이터 신호410: data signal output from the source driver
420 : RC로 등가된 데이터 라인420: RC equivalent data line
430 : 데이터 라인을 통과한 후의 데이터 신호430: data signal after passing through the data line
본 발명은 대면적 고해상도의 액정표시장치 구동방법에 있어서, 화소에 전압을 제공하는 소오스 드라이버와 화소들 사이의 데이터 라인 길이에 따라 상기 화소들에 대한 전압 인가 시간(스캔 시간)을 상이하게 조정하여 구동하는 것을 특징으로 하는 액정표시장치 구동방법에 관한 것이다.The present invention provides a method of driving a large-area, high-resolution liquid crystal display device, by adjusting a voltage application time (scan time) for the pixels differently according to a data line length between the pixels and a source driver for providing a voltage to the pixels. The present invention relates to a liquid crystal display driving method.
상기 구동방법에 있어서, 소오스 드라이버와 근접한 곳에 위치하여 상기 데이터 라인의 RC 지연에 의한 영향을 적게 받는 화소들에 대해서는 전압 인가 시간을 짧게 하고, 소오스 드라이버로부터 멀리 떨어져 있는 곳에 위치하여 상기 데이터 라인의 RC 지연에 의한 영향을 크게 받는 화소들에 대해서는 전압 인가 시간을 길게 함으로써, RC 지연에 의하여 부족한 충전 시간을 보상할 수 있다.In the above driving method, the voltage application time is shortened for pixels that are located close to the source driver and are less affected by the RC delay of the data line, and are located far from the source driver so that the RC of the data line can be located. By increasing the voltage application time for the pixels affected by the delay, the insufficient charging time may be compensated for by the RC delay.
바람직하게는, 상기 화소들에 대한 전압 인가 시간은 상기 화소들과 소오스 드라이버 사이의 데이터 라인 길이에 따른 RC 지연에 비례하여 전압 인가 시간을정하는 것이 바람직하다.Preferably, the voltage application time for the pixels is preferably determined in proportion to the RC delay according to the data line length between the pixels and the source driver.
일반적으로 액정표시장치에 있어서, 동일한 행의 화소들과 소오스 드라이버 사이의 데이터 라인 길이는 서로 동일하므로, 상기 동일한 행의 화소들에 대해서는 전압을 동시에 인가하여 전압 인가 시간을 동일하게 한다. 또한, 각 행의 화소들에 대한 전압 인가 시간의 총합은 프레임 주기와 동일한 것이 바람직하다.In general, in a liquid crystal display, since the data line lengths between the pixels of the same row and the source driver are the same, the voltage application time is made the same by applying the voltage to the pixels of the same row at the same time. Also, it is preferable that the sum of the voltage application times for the pixels in each row is equal to the frame period.
한편, 상기 전압 인가 시간의 총합이 1프레임 주기보다 작은 경우에는 구동 주파수를 늘리는 것이 가능하다. 1프레임 주기란 화면 전체를 한번 주사하여 생성하는데 걸리는 시간으로서, 예를 들어, 60Hz 구동인 경우, 1프레임 주기는 60장의 화면을 1초에 화면상에 표시하는 시간, 즉 1/60초의 시간을 의미한다. 본 발명에 따른 구동방식을 적용한 결과, 전체 패널의 충전시간이 1/60sec보다 작다면, 상기 60Hz의 구동 주파수보다 더 높은 구동 주파수로 구동하는 것이 가능하다.On the other hand, when the total of the voltage application time is less than one frame period, it is possible to increase the driving frequency. One frame period is the time taken to generate the entire screen by scanning it once. For example, in the case of driving at 60 Hz, one frame period is the time for displaying 60 screens on the screen in one second, that is, the time of 1/60 second. it means. As a result of applying the driving method according to the present invention, if the charging time of the entire panel is less than 1/60 sec, it is possible to drive at a driving frequency higher than the driving frequency of 60 Hz.
이하에서는, 도면을 참조하여 본 발명에 따른 대면적 고해상도 액정표시장치의 구동방법의 실시예를 구체적으로 설명한다. 그러나, 본 발명이 하기 실시예에 의하여 제한되는 것은 아니다.Hereinafter, an embodiment of a method of driving a large area high resolution liquid crystal display according to the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited by the following examples.
도 5는 본 발명에 따른 대면적 고해상도의 액정표시장치의 구동방법에 있어서 스캔 파형을 도시한 것이다.5 illustrates a scan waveform in a method of driving a large area high resolution liquid crystal display according to the present invention.
상기 도 5에 도시한 바와 같이, 화소에 전압을 제공하는 소오스 드라이버와 화소들 사이의 데이터 라인 길이에 따라, 상기 화소들에 대한 전압 인가 시간을 상이하게 조정하여 구동한다. 즉, 소오스 드라이버와 근접한 곳에 위치하여 상기 데이터 라인의 RC 지연에 의한 영향을 적게 받는 화소들(예를 들어, G1행의 화소들)에 대해서는 전압 인가 시간을 짧게 한다. 반대로, 소오스 드라이버로부터 멀리 떨어져 있는 곳에 위치하여 상기 데이터 라인의 RC 지연에 의한 영향을 크게 받는 화소들(예를 들어, Gn행의 화소들)에 대해서는 전압 인가 시간을 길게 한다. 따라서, RC 지연에 의하여 부족한 충전 시간을 보상할 수 있다.As shown in FIG. 5, the driving time is adjusted by differently adjusting the voltage application time for the pixels according to the source line providing the voltage to the pixels and the data line length between the pixels. That is, the voltage application time is shortened for pixels (for example, pixels in the G1 row) that are located close to the source driver and are less affected by the RC delay of the data line. On the contrary, the voltage application time is extended for the pixels (eg, pixels in the Gn row) which are located far from the source driver and greatly affected by the RC delay of the data line. Therefore, the insufficient charging time can be compensated for by the RC delay.
이하에서는, 대면적 고해상도의 액정표시장치를 구동하는 시뮬레이션 실험을 통하여 본 발명에 따른 구동방법을 설명한다.Hereinafter, a driving method according to the present invention will be described through a simulation experiment for driving a large area high resolution liquid crystal display device.
1. 실험 조건1. Experimental conditions
가. 액정표시장치 패널의 모델링end. Modeling of LCD Panel
본 발명에 따른 구동방법의 효과를 확인하기 위하여, 전기적으로 모델링된 30인치 UXGA급(1600×1200)의 대면적 고해상도 TFT-LCD를 구동하는 시뮬레이션을 실시하였다.In order to confirm the effect of the driving method according to the present invention, a simulation was performed to drive a large-resolution high-resolution TFT-LCD of the 30-inch UXGA class (1600 × 1200), which was electrically modeled.
상기 30인치 UXGA TFT-LCD에서 데이터 라인의 저항값, 커패시턴스값 및 TFT의 이동도를 제외한 모든 값을 고정하여 시뮬레이션하였다. 이는 화소에 충전 에러를 일으킬 수 있는 요소 중에서 데이터 라인의 저항 및 커패시턴스값과 TFT의 이동도가 가장 지배적인 요소이기 때문이다. 상기 TFT의 채널 폭(Width) 및 채널 길이(Length)는 각각 20㎛ 및 4㎛로 고정하였다.In the 30-inch UXGA TFT-LCD, all values except the resistance value of the data line, the capacitance value, and the mobility of the TFT were fixed and simulated. This is because the resistance and capacitance values of the data line and the mobility of the TFT are the most dominant elements among the factors that can cause the charging error in the pixel. The channel width and channel length of the TFT were fixed to 20 μm and 4 μm, respectively.
상기 30인치 UXGA TFT-LCD의 패널을 전기적으로 모델링하기 위하여 저항과 커패시턴스 값을 다음과 같이 구하였다.In order to electrically model the panel of the 30-inch UXGA TFT-LCD, the resistance and capacitance values were calculated as follows.
커패시턴스 값을 구하기 위하여 단위 화소를 도 6과 같이 레이아웃하였다. 상기 단위 화소의 등가 모델은 도 7에 도시하였다. 상기 등가 모델에서, Cgs는 게이트-소오스 오버랩 커패시터이고, Cgd는 게이트-드레인 오버랩 커패서터이며, Csd는 소오스-드레인 오버랩 커패시터이고, Cs는 저장 커패시터이며, CLC는 부하 커패시터이다.In order to obtain the capacitance value, the unit pixels are laid out as shown in FIG. 6. An equivalent model of the unit pixel is illustrated in FIG. 7. In the equivalent model, C gs is a gate-source overlap capacitor, C gd is a gate-drain overlap capacitor, C sd is a source-drain overlap capacitor, C s is a storage capacitor, and C LC is a load capacitor .
RLC 추출 시뮬레이터인 라파엘(Raphael)TM을 사용하여 30인치 UXGA 액정표시장치의 각 단위 화소의 기생 커패시턴스를 추출하였다. 추출한 각 단위 화소의 기생 커패시턴스는 하기 표 1과 같다:The parasitic capacitance of each unit pixel of the 30-inch UXGA liquid crystal display was extracted using Raphael ™ , an RLC extraction simulator. Parasitic capacitances of the extracted unit pixels are shown in Table 1 below:
[표 1] 30인치 UXGA 액정표시장치의 각 단위 화소의 기생 커패시턴스[Table 1] Parasitic capacitance of each unit pixel of 30-inch UXGA LCD
단위 화소에 대한 상기 기생 커패시턴스 값을 해상도에 따른 화소의 개수로 곱하면 게이트 라인과 데이터 라인의 전체 커패시턴스 값을 구할 수 있다.By multiplying the parasitic capacitance value for the unit pixel by the number of pixels according to the resolution, it is possible to obtain the total capacitance value of the gate line and the data line.
게이트 라인과 데이터 라인의 저항값은 게이트 라인 및 데이터 라인의 재질을 각각 Al합금 및 Mo으로 가정하고(이 물질의 각각의 비저항은 5.2Ωcm 및 12Ωcm이다), 선폭은 10㎛로 가정하여 계산하였다.The resistance values of the gate line and the data line were calculated assuming that the materials of the gate line and the data line were Al alloy and Mo (the specific resistivity of this material was 5.2 kcm and 12 kcm, respectively) and the line width was 10 m.
상기한 바와 같이 계산된 게이트 라인 및 데이터 라인의 저항 및 커패시턴스 값은 하기 표 2와 같다:The resistance and capacitance values of the gate line and data line calculated as described above are shown in Table 2 below:
[표 2] 게이트 라인 및 데이터 라인의 저항 및 커패시턴스 값[Table 2] Resistance and capacitance values of gate lines and data lines
상기 표 1 및 표 2의 저항 및 커패시턴스 값을 이용하여 30인치 UXGA 액정표시장치의 패널을 전기적으로 모델링하였다.The panel of the 30-inch UXGA LCD was electrically modeled using the resistance and capacitance values of Tables 1 and 2.
게이트 라인의 저항 및 커패시턴스는 T3 등가 회로로 모델링할 수 있다. 예를 들어, 저항이 R이고, 커패시턴스가 C인 경우 도 8과 같이 T3 등가 회로로 모델링할 수 있다.The resistance and capacitance of the gate line can be modeled with a T3 equivalent circuit. For example, when the resistance is R and the capacitance is C, it may be modeled as a T3 equivalent circuit as shown in FIG. 8.
상기 가정한 TFT-LCD의 해상도는 1600×1200의 UXGA로서, 세로 화소의 개수는 1200개이므로, 게이트 라인은 모두 1200개 존재한다. 상기 1200개의 게이트 라인을 20개의 블록으로 나누면, 각 블록은 60개의 화소를 갖게 되며, 상기 가정한 저항값 및 커페시턴스 값을 이용하여 이를 등가회로로 모델링하였다. 이와 같이 모델링된 패널을 이용하여 HSPICE로 시뮬레이션하였다. 패널의 모델링된 등가 회로를 도 9에 도시하였다.The assumed TFT-LCD has a resolution of 1600 x 1200 UXGA, and the number of vertical pixels is 1200, so that there are 1200 gate lines. When the 1200 gate lines are divided into 20 blocks, each block has 60 pixels, which is modeled as an equivalent circuit using the assumed resistance value and capacitance value. The modeled panel was used to simulate HSPICE. The modeled equivalent circuit of the panel is shown in FIG. 9.
나. 한 행의 스캔 시간I. Scan time of one row
1프레임 시간이란 화면 전체를 한번 주사하여 생성하는데 걸리는 시간으로서, 예를 들어, 60Hz 구동인 경우, 1프레임 주기는 60장의 화면을 1초에 화면상에 표시하는 시간, 즉 1/60초의 시간을 의미한다. 따라서, UXGA 해상도(1200개의 세로 화소 존재)에서 시뮬레이션을 위한 한 행의 스캔 시간은 1/60/1200=13.8㎲이다.그러나, 화소 충전을 위한 실질적인 충전 시간은 선택된 한 행의 화소에 입력되는 정보가 다음 행에 영향을 주지 않는 시간으로 결정되어야 한다. 따라서, 한 행의 스캔 시 발생하는 스캔 파형의 라이징 타임(rising time)과 폴링 타임(falling time)을 고려하여, 10㎲를 한 행의 스캔 시간으로 정하였다.One frame time is the time taken to generate the entire screen by scanning it once. For example, in the case of driving at 60 Hz, one frame period is a time for displaying 60 screens on the screen in one second, that is, a time of 1/60 second. it means. Thus, the scan time of one row for simulation at UXGA resolution (with 1200 vertical pixels) is 1/60/1200 = 13.8 ms. However, the actual charging time for pixel charging is the information input to the selected one row of pixels. Should be determined as the time that does not affect the next row. Therefore, in consideration of the rising time and the falling time of the scan waveform generated during the scan of one row, 10 ms is set as the scan time of one row.
다. 충전 에러의 정의All. Definition of charging error
블록 화소에 충전되는 전압은 0.5V 내지 9.5V의 범위에서 공통 전압을 중심으로 음의 영역의 가장 낮은 전압에서 양의 영역의 가장 높은 전압으로 반전되는 것으로 가정하였다. 8비트로 구현되는 256그레이 중 1그레이 간격 전압의 1/2보다 더 적은 7mV를 기준으로 하여, 이보다 더 큰 전압 오차가 발생하는 경우 충전 에러가 발생한 것으로 정의하였다.It is assumed that the voltage charged in the block pixel is inverted from the lowest voltage of the negative region to the highest voltage of the positive region in the range of 0.5V to 9.5V. Based on 7mV, which is less than 1/2 of the 1-gray spacing voltage among 256 grays implemented with 8 bits, it is defined that a charging error occurs when a larger voltage error occurs.
또한, 임의의 화소에 원하는 전압을 충전하는데 소요되는 전압 충전 소요 시간이 상기 한 행의 선택 시간(10㎲)보다 긴 경우에도 충전 에러가 발생하는 것으로 정의하였다.In addition, it is defined that a charging error occurs even when a voltage charging time required to charge a desired voltage in an arbitrary pixel is longer than the selection time (10 ms) of the one row.
2. 시뮬레이션2. Simulation
가. 데이터 라인의 저항값 및 TFT 이동도의 설정end. Setting resistance value and TFT mobility of data line
상기 30인치 UXGA TFT-LCD의 데이터 라인의 저항값은 15kΩ으로 설정하고, TFT의 이동도는 0.65cm2/V·sec로 설정하였다. 그밖의 값은 상기 모델링한 값으로시뮬레이션하였다. 이는 전술한 바와 같이, 화소에 충전 에러를 일으킬 수 있는 요소 중에서 데이터 라인의 저항과 TFT의 이동도가 가장 지배적인 요소이기 때문이다.The resistance value of the data line of the 30-inch UXGA TFT-LCD was set to 15 kPa, and the mobility of the TFT was set to 0.65 cm 2 / V · sec. Other values were simulated with the modeled values. This is because, as described above, the resistance of the data line and the mobility of the TFT are the most dominant elements among the factors that can cause the charging error in the pixel.
나. 충전 소요 시간 측정I. Charge time measurement
화소 충전 소요 시간을 측정하기 위하여, 상기한 바와 같이 20개의 블록으로 모델링된 게이트 라인의 각 블록에서 화소에 대응하는 TFT를 통하여 커패시터가 충전되는데 소요되는 각 블록당 충전 소요 시간을 HSPICE로 시뮬레이션하여 측정하였다.In order to measure the pixel charging time, HSPICE simulates the charging time required for each block to charge the capacitor through the TFT corresponding to the pixel in each block of the gate line modeled as 20 blocks as described above. It was.
도 10은 시뮬레이션 결과를 도시한 것이다. 도 10으로부터 알 수 있는 바와 같이, 구동 드라이버와 가까운 B1, B2 및 B3 블록 등은 저항 및 커패시턴스의 영향이 적기 때문에, 전압을 충전하기 위한 충전 소요 시간이 한 행의 스캔 시간(10㎲)보다 짧다는 것을 알 수 있다. 그러나, 블록의 화소가 드라이버와 멀어질수록 저항과 커패시턴스의 영향으로 인하여 충전 소요 시간은 한 행의 스캔 시간보다 늘어난다는 것을 알 수 있다. 따라서, 소정의 스캔 시간을 초과하여 충전되는 화소들에 대해서는 일반적인 구동방식을 적용하는 경우 충전 에러가 발생될 수 있음을 알 수 있다.10 shows the simulation results. As can be seen from Fig. 10, since the B1, B2, and B3 blocks, etc., which are close to the driving driver have little effect of resistance and capacitance, the charging time for charging the voltage is shorter than the scan time (10 ms) of a row. It can be seen that. However, as the pixel of the block moves away from the driver, it can be seen that the charging time is longer than the scan time of one row due to the influence of resistance and capacitance. Therefore, it can be seen that a charging error may occur when the general driving method is applied to the pixels that are charged over a predetermined scan time.
하기 표 3은 각 블록의 화소에 충전되는 충전 전압의 충전 시간을 표로 나타낸 것이다:Table 3 below shows the charging time of the charging voltage charged in the pixels of each block:
[표 3] 각 블록의 화소에 충전되는 충전 전압의 충전 시간[Table 3] Charging time of charging voltage charged in pixel of each block
상기 표 3의 충전 소요 시간은 각 블록 화소의 충전에 소요되는 시간을 나타낸다. 여유 시간은 한 행의 스캔 시간(10㎲)에서 상기 충전 소요 시간을 뺀 값이다. 합산 시간은 여유 시간을 한 블록 전체의 화소, 즉, 60개의 화소에 대한 값으로 환산한 시간이다. 누적 합산 시간은 각 블록의 상기 합산 시간을 누적한 시간이다.The charging time required in Table 3 represents the time required for charging each block pixel. The spare time is a value obtained by subtracting the charging time from the scan time (10 ms) of one row. The summation time is a time obtained by converting the spare time into a value for the entire pixel, that is, 60 pixels. The cumulative summation time is a time in which the summation time of each block is accumulated.
상기 표에서 알 수 있는 바와 같이, B13 내지 B20 블록의 화소에서 충전 소요 시간이 한 행의 스캔 시간보더 더 오래 걸리게 되므로, 충전 에러가 발생하였다는 것을 알 수 있다.As can be seen from the above table, it can be seen that a charging error has occurred since the charging time takes longer than the scan time of one row in the pixels of blocks B13 to B20.
다. 스캔 시간의 조정All. Adjusting Scan Time
본 발명에 따라 화소들에 대한 스캔 시간을 상이하게 조정하여 액정표시장치를 구동하기 위해서 상기 스캔 시간을 다음과 같은 방법으로 조정하였다:According to the present invention, the scan time was adjusted in the following manner in order to drive the liquid crystal display by differently adjusting the scan time for the pixels:
먼저, 한 행의 선택 시간 내에 충전이 완료되는 화소 블록을 찾아내었다. 상기 실험에서는 B1 내지 B12이 해당된다.First, a pixel block in which charging is completed within a selection time of one row was found. In the above experiment, B1 to B12 correspond.
이후, 이 블록들이 완전히 충전된 후의 남은 시간, 즉, 실제 스캔 시간에서 충전 소요 시간을 뺀 나머지 시간인 여유시간을 구한다. 이후, 상기 여유시간을 한 블록 전체의 화소, 즉, 60개의 화소에 대한 값으로 환산한 합산 시간을 구한다.Then, the remaining time after the blocks are fully charged, that is, the remaining time after subtracting the charging time from the actual scan time is obtained. Subsequently, the summation time obtained by converting the spare time into values for all the pixels, that is, 60 pixels, is calculated.
이후, 한 행의 선택 시간을 넘겨서 충전되는 충전 에러 발생 화소 블록들을 찾아내고(상기 실험에서 B13 내지 B20), 이 블록들이 완전히 충전되기 위하여 필요한 시간을 계산한다.Then, the charging error generating pixel blocks which are charged by passing the selection time of one row are found (B13 to B20 in the above experiment), and the time required to fully charge these blocks is calculated.
마지막으로, 완전 충전한 블록들의 합산 시간과 충전 에러가 발생한 화소 블록을 완전 충전시키는데 필요한 시간을 비교한다. 비교 결과, 완전 충전한 블록들의 합산 시간이, 충전 에러가 발생한 화소 블록들을 완전 충전시키는데 필요한 시간보다 큰 경우, 본 발명에 따라 스캔 시간을 상이하게 조정하여 구동할 수 있다.Finally, the total time of the fully charged blocks is compared with the time required to fully charge the pixel block in which the charging error occurs. As a result of the comparison, when the summation time of the fully charged blocks is larger than the time required to fully charge the pixel blocks in which the charging error has occurred, the scan time may be adjusted and driven differently according to the present invention.
도 11은 본 발명에 따른 구동 방법을 적용하여 블록 당 스캔 시간을 상이하게 조정한 경우의 각 블록 당 스캔 시간을 도시한 것이다. 상기 도 11에서, B1 내지 B12의 블록들은 한 행의 스캔 시간인 10㎲보다 적은 충전 시간으로 충전되고, B13 내지 B20의 블록들은 이보다 더 많은 시간 동안 충전된다.FIG. 11 illustrates scan time per block when the scan time per block is adjusted differently by applying the driving method according to the present invention. In FIG. 11, blocks B1 to B12 are charged with a charging time less than 10 ms, which is a scan time of one row, and blocks of B13 to B20 are charged for a longer time than this.
즉, RC의 영향이 적은 화소들은 데이터 신호의 완전 충전을 위한 최소의 스캔 타임으로 정해지고, RC의 영향이 큰 화소들은 완전 충전시간에 필요한 만큼 스캔 시간을 길게 정하여 충전하게 된다. 이와 같이, 데이터 라인의 RC로 인한 영향을 보상함으로써, 데이터 신호 전압 인가시 충전 에러를 방지하면서 영상을 표현할수 있다.That is, the pixels with less RC influence are determined as the minimum scan time for full charging of the data signal, and the pixels with large RC influence are charged with the scan time as long as necessary for the full charging time. In this way, by compensating the effect of the RC of the data line, it is possible to represent the image while preventing the charging error when applying the data signal voltage.
종래의 균일한 행 선택 시간으로 구동하는 경우에는 액정표시장치의 대면적화에 따른 데이터 라인의 저항값 및 커패시턴스값의 증가로 인하여 화소 충전 에러가 발생되었다.In the case of driving with a conventional uniform row selection time, a pixel charging error occurs due to an increase in the resistance value and the capacitance value of the data line due to the large area of the LCD.
그러나, 상기 실험으로부터 알 수 있는 바와 같이, 본 발명의 구동방법에 따라 대면적 고해상도의 액정표시장치를 구동하는 경우, 대면적 고해상도의 액정표시장치 구동시 가장 큰 문제인 RC 지연에 의한 신호 지연을 보상하고, 충전에 필요한 시간동안 전압을 인가하여 충전하기 때문에, RC 지연에 의한 충전 에러 및 액정표시장치 표시의 불균일성 문제를 해소할 수 있다.However, as can be seen from the above experiment, when driving a large-area high-resolution liquid crystal display device according to the driving method of the present invention, a signal delay due to RC delay, which is the biggest problem when driving a large-area high-resolution liquid crystal display device, is compensated. In addition, since charging is performed by applying a voltage for the time required for charging, the charging error due to the RC delay and the nonuniformity of the display of the liquid crystal display can be solved.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0075379A KR100493823B1 (en) | 2002-11-29 | 2002-11-29 | Method for driving a Liquid Crystal Display of large panel and high resolution |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0075379A KR100493823B1 (en) | 2002-11-29 | 2002-11-29 | Method for driving a Liquid Crystal Display of large panel and high resolution |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040047242A true KR20040047242A (en) | 2004-06-05 |
KR100493823B1 KR100493823B1 (en) | 2005-06-08 |
Family
ID=37342660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0075379A KR100493823B1 (en) | 2002-11-29 | 2002-11-29 | Method for driving a Liquid Crystal Display of large panel and high resolution |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100493823B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101409514B1 (en) * | 2007-06-05 | 2014-06-19 | 엘지디스플레이 주식회사 | Liquid Crystal Display And Method Of Dirving The Same |
KR20160124995A (en) * | 2015-04-20 | 2016-10-31 | 삼성디스플레이 주식회사 | Data driving device and display device having the same |
KR20170124666A (en) * | 2016-05-02 | 2017-11-13 | 엘지디스플레이 주식회사 | Display device, controller and the method for driving the controller |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10253942A (en) * | 1997-03-13 | 1998-09-25 | Advanced Display:Kk | Liquid crystal display device and driving method therefor |
JP3338849B2 (en) * | 1997-07-17 | 2002-10-28 | シャープ株式会社 | Active matrix type liquid crystal display device and driving method thereof |
KR19990059983A (en) * | 1997-12-31 | 1999-07-26 | 윤종용 | How to Apply Liquid Crystal Voltage |
KR19990064991A (en) * | 1997-12-31 | 1999-08-05 | 윤종용 | How to apply data voltage of TF LCD |
KR100329465B1 (en) * | 1999-02-22 | 2002-03-23 | 윤종용 | system for driving of an LCD apparatus and method for an LCD panel |
KR100751197B1 (en) * | 2000-12-29 | 2007-08-22 | 엘지.필립스 엘시디 주식회사 | Circuit driving Gate of Liquid Crystal display |
KR100864489B1 (en) * | 2002-05-14 | 2008-10-20 | 삼성전자주식회사 | A liquid crystal display apparatus |
-
2002
- 2002-11-29 KR KR10-2002-0075379A patent/KR100493823B1/en not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101409514B1 (en) * | 2007-06-05 | 2014-06-19 | 엘지디스플레이 주식회사 | Liquid Crystal Display And Method Of Dirving The Same |
KR20160124995A (en) * | 2015-04-20 | 2016-10-31 | 삼성디스플레이 주식회사 | Data driving device and display device having the same |
KR20170124666A (en) * | 2016-05-02 | 2017-11-13 | 엘지디스플레이 주식회사 | Display device, controller and the method for driving the controller |
Also Published As
Publication number | Publication date |
---|---|
KR100493823B1 (en) | 2005-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101233710B1 (en) | Common electrode driving circuit and liquid crystal display | |
KR101645618B1 (en) | Display panel and driving circuit thereof | |
US10163392B2 (en) | Active matrix display device and method for driving same | |
US6246385B1 (en) | Liquid crystal display device and its driving method | |
KR100338012B1 (en) | Liquid Crystal Display apparatus using a swing common voltage and driving method therefor the same | |
KR101322002B1 (en) | Liquid Crystal Display | |
US7221352B2 (en) | Driving method for improving display uniformity in multiplexed pixel | |
JP4330059B2 (en) | Liquid crystal display device and drive control method thereof | |
US20080079703A1 (en) | Method of driving the display device and display device | |
WO2007052408A1 (en) | Display device | |
JPWO2006006376A1 (en) | Active matrix substrate and driving circuit thereof | |
KR100930162B1 (en) | Display device and mobile terminal | |
JP2007279539A (en) | Driver circuit, and display device and its driving method | |
JP4127249B2 (en) | Electro-optical device adjustment method, electro-optical device adjustment device, and electronic apparatus | |
KR101507152B1 (en) | Liquid crystal display and driving method there | |
WO2014050719A1 (en) | Liquid-crystal display device | |
KR100493823B1 (en) | Method for driving a Liquid Crystal Display of large panel and high resolution | |
KR101167929B1 (en) | In plane switching mode liquid crystal display device | |
KR20050106125A (en) | Active matrix displays and drive control methods | |
KR101127850B1 (en) | A driving circuit of a lquid crystal display device | |
KR101001991B1 (en) | Gamma-correction circuit | |
JP2005017934A (en) | Display device | |
KR100900540B1 (en) | Gamma viltage generating circuit and apparatus for driving liquid crystal device using the same | |
KR20040048623A (en) | Liquid crystal display and method of dirving the same | |
KR20070068096A (en) | Liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130410 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140401 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |