KR20040046527A - 반도체 기판의 오염 측정 방법 및 이를 수행하기 위한 장치 - Google Patents

반도체 기판의 오염 측정 방법 및 이를 수행하기 위한 장치 Download PDF

Info

Publication number
KR20040046527A
KR20040046527A KR1020020074473A KR20020074473A KR20040046527A KR 20040046527 A KR20040046527 A KR 20040046527A KR 1020020074473 A KR1020020074473 A KR 1020020074473A KR 20020074473 A KR20020074473 A KR 20020074473A KR 20040046527 A KR20040046527 A KR 20040046527A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
contamination
unit
light
measuring
Prior art date
Application number
KR1020020074473A
Other languages
English (en)
Other versions
KR100499176B1 (ko
Inventor
엄태민
전상문
최선용
전충삼
류관우
김박송
양유신
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0074473A priority Critical patent/KR100499176B1/ko
Priority to US10/704,753 priority patent/US6927077B2/en
Publication of KR20040046527A publication Critical patent/KR20040046527A/ko
Application granted granted Critical
Publication of KR100499176B1 publication Critical patent/KR100499176B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/303—Contactless testing of integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

상부면에 패턴이 형성되어 있는 반도체 기판에서 금속에 의한 오염을 측정하는 방법 및 장치가 개시되어 있다. 반도체 기판에서 측정 부위의 위치 정보를 파악한다. 상기 측정 부위와 대응하는 반도체 기판의 이면 부위가 측정되도록 상기 반도체 기판을 이동한다. 상기 측정 부위와 대응하는 반도체 기판의 이면 부위에서 금속에 의한 반도체 기판의 오염을 측정한다. 따라서, 측정을 원하는 영역에서 금속에 의한 오염을 측정할 수 있다.

Description

반도체 기판의 오염 측정 방법 및 이를 수행하기 위한 장치{Method for measurement of wafer contamination and apparatus for the same}
본 발명은 반도체 기판의 오염 측정 방법 및 이를 수행하기 위한 장치에 관한 것이다. 보다 상세하게는 상부면에 패턴이 형성되어 있는 반도체 기판에서 금속에 의한 오염을 측정하는 방법 및 이를 수행하기 위한 장치에 관한 것이다.
반도체 장치의 디자인 룰이 감소함에 따라 각종 소오스에 의한 반도체 기판의 오염이 심각한 불량을 유발하고 있다. 따라서, 상기 반도체 기판의 오염 정도를 모니터링하는 방법이 점점 더 중요하게 여겨지고 있다. 특히, 실리콘으로 이루어지는 반도체 기판은 반도체 장치를 제조하는 공정 중에 반도체 기판의 표면 및 내부에 철, 구리, 알루미늄등과 같은 원치 않는 금속 소오스에 의해 오염되기 쉽다. 상기 금속 소오스는 상기 실리콘으로 이루어지는 반도체 기판의 내부로 빠르게 확산되어 반도체 장치의 동작 불량을 발생시킨다.
상기 반도체 기판이 금속 소오스에 의해 오염되었는지를 검사하는 방법은 직접적인 측정 방법 및 간접적인 측정 방법이 있다. 대표적인 예로, 직접적인 측정 방법은 이차 이온 질량 분석법등이 있으며, 간접적인 측정 방법은 표면 광전압 측정법(SPV, surface photo voltage)등이 있다. 상기 표면 광전압 측정법은 상기 반도체 기판 내부의 금속 소오스에 의한 오염 정도를 소수 케리어의 확산 길이 및 라이프 타임 등을 검사하여 간접적으로 측정하는 방법이다.
상기 표면 광전압 측정법은 별도의 시편 제작 과정이 필요없고, 반도체 기판 전면에 걸쳐 오염 정도를 측정할 수 있어 매우 널리 이용되고 있다. 상기 표면 광전압 측정법에 의해 반도체 기판의 오염을 측정하는 장치 및 방법의 일 예가 Reiss 등에게 허여된 미합중국 특허 제5,087,876호에 개시되어 있다.
그러나, 상기 표면 광전압 측정법은 패턴이 형성되어 있지 않는 반도체 기판 상에서만 오염 정도를 측정할 수 있다. 만일, 상기 패턴이 형성되어 있는 반도체 기판 상에서 직접 표면 광전압을 측정하는 경우, 상기 표면 광전압을 측정하기 위해 상기 기판상에 주사하는 광은 상기 기판 상에 형성된 패턴에 의해 산란된다. 때문에, 상기 표면으로부터 유도되는 유도 전류가 왜곡되어 정확한 표면 광전압이 측정되지 않는다. 그러므로, 반도체 기판 상의 오염 정도는 패턴이 형성되어 있지 않는 별도의 모니터링 기판을 사용하여 평가하고 있다. 따라서, 반도체 공정을 수행하여 패턴이 형성되어 있는 기판에서 직접 금속에 의한 오염 정도를 정확히 판단할 수 없는 단점이 있다.
또한, 반도체 기판 전면에 걸쳐 오염 정도를 측정하기 위해 상기 모니터링 기판 상부면의 설정된 측정 포인트들에서 각각 표면 광전압을 측정한다. 그리고, 상기 측정된 광전압을 통해 상기 모니터링 기판의 각 부위에 대해 맵 형태로 오염 측정 데이터를 출력한다. 그러나, 상기 패턴이 형성된 기판에서 매우 작은 영역에 국부적으로 오염이 발생하는 경우에는 상기 오염 발생 부위가 설정된 측정 포인트를 벗어날 가능성이 커서 오염이 측정되지 않게되는 단점이 있다.
따라서, 본 발명의 제1 목적은 상부면에 패턴이 형성되어 있는 반도체 기판에서 금속에 의한 오염을 측정하는 방법을 제공하는데 있다.
본 발명의 제2 목적은 상부면에 패턴이 형성되어 있는 반도체 기판에서 금속에 의한 오염을 측정하는 장치를 제공하는데 있다.
도 1은 본 발명의 일 실시예에 따른 오염 측정 장치를 나타내는 개략적인 구성도이다.
도 2는 오염 측정 장치에서 얼라이너를 포함하는 부위를 확대한 것이다.
도 3a는 상기 광의 강도가 가장 높은 부분이 설정된 위치(A)로부터 벗어나서 센싱되는 것을 보여준다.
도 3b는 상기 광의 강도가 가장 높은 부분이 설정된 위치(A)에서 센싱되는 것을 보여준다.
도 4는 본 발명의 제1 실시예에 따른 금속에 의한 오염의 측정 방법을 설명하는 플로 챠트이다.
도 5는 위치 정보를 파악하는 과정을 설명하기 위한 도면이다.
도 6은 본 발명의 제2 실시예에 따른 금속에 의한 오염의 측정 방법을 설명하는 플로 챠트이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 척 12 : 위치 인식부
14 : 제1 구동부 16 : 제2 구동부
18 : 제3 구동부 20 : 표면 측정부
22 : 얼라이너
상기한 제1 목적을 달성하기 위하여 본 발명은, 상부면에 패턴이 형성되어 있는 반도체 기판을 로딩한다. 상기 로딩된 반도체 기판의 상부면의 패턴을 인식하여 측정할 부위의 위치 정보를 파악한다. 상기 위치 정보를 전달 받아 상기 측정 부위와 대응하는 반도체 기판의 이면 부위가 측정되도록 상기 로딩된 반도체 기판을 이동시킨다. 이어서, 상기 측정 부위와 대응하는 반도체 기판의 이면 부위에서 선택적으로 금속에 의한 반도체 기판의 오염을 측정한다.
상기한 제2 목적을 달성하기 위하여 본 발명은, 반도체 기판을 로딩하는 척, 상기 척 상에 위치하고, 상기 로딩된 반도체 기판의 상부면을 인식하여 측정 부위의 위치 정보를 파악하는 위치 인식부, 상기 척과 연결되고 상기 위치 정보를 전달받아 상기 측정 부위와 대응하는 반도체 기판의 이면 부위가 측정되도록 상기 척을 이동시키는 제1 구동부 및 상기 척 아래에 위치하고, 상기 측정 부위와 대응하는 반도체 기판의 이면 부위에서 선택적으로 금속에 의한 반도체 기판의 오염을 측정하는 표면 측정부를 포함하는 반도체 기판의 오염 측정 장치를 제공한다.
상기 오염 측정 방법에 의하면, 상부면에 패턴이 형성되어 있는 반도체 기판을 사용하여 기판의 오염을 측정할 수 있다. 또한, 반도체 기판에서 측정을 원하는 영역에서 선택적으로 금속에 의한 오염을 측정할 수 있다. 따라서, 상기 반도체 기판에서 제조 공정 중에 빈번하게 오염이 발생하는 부위만 선택하여 오염을 측정할 수 있는 장점이 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 오염 측정 장치를 나타내는 개략적인 구성도이다.
반도체 기판(W)을 로딩하는 척(10)이 구비된다. 상기 척(10)은 상기 반도체 기판(W) 이면의 가장자리 부위를 지지한다. 따라서, 상기 척(10)에 지지되어 있는 부위를 제외한 반도체 기판(W)의 상부면 및 이면은 외부에 노출된다. 상기 척(10)상에 로딩되는 반도체 기판(W)은 통상의 반도체 공정이 수행되어 상부면에 소정의 패턴들이 형성되어 있다.
상기 척(10)과 이격되면서 상기 척(10) 상에 위치하고, 상기 척(10)에 로딩되어 있는 반도체 기판 상부면에서 오염을 측정하기 위한 측정 부위의 위치 정보를 파악하는 위치 인식부(12)가 구비된다. 상기 위치 인식부(12)는 상기 반도체 기판 (W)상부면에 반복적으로 형성되어 있는 패턴들을 인식하여 측정 부위의 위치 좌표를 수득한다.
구체적으로, 상기 위치 인식부(12)는 상기 척(10)에 놓여진 반도체 기판(W) 상부면에 형성되어 있는 패턴들을 광학적으로 인식하고 상기 패턴들을 촬상하는 이미지 촬상 소자(12a)를 포함한다. 상기 이미지 촬상 소자(12a)는 CCD를 포함한다.
상기 이미지 촬상 소자(12a)에 의해 획득한 상기 패턴들의 이미지 중에서 기준 패턴을 지정하고, 상기 기준 패턴으로부터 반도체 기판(W)상의 소정 위치를 좌표로 계산하는 위치 좌표 계산부(12b)를 포함한다.
상기 위치 좌표 계산부(12b)는 상기 패턴의 모양, 크기 및 배열 상태 등을 저장하는 기억 소자를 포함한다. 또한, 상기 기준 패턴을 (0, 0) 좌표로 지정하고 상기 기준 패턴으로부터 X,Y 방향으로 이격되어 형성되어 있는 상기 기준 패턴과 동일한 형태의 각 패턴들에 대해 좌표들을 부여한다. 그리고, 상기 반도체 기판 상의 측정 부위에 해당하는 좌표를 수득한다.
상기 척(10) 및 위치 인식부(12)와 각각 연결되고, 상기 위치 인식부(12)로부터 상기 측정 위치의 위치 정보를 전달받아 상기 위치 정보와 대응하는 반도체 기판의 이면 부위가 측정되도록 상기 척을 이동시키는 제1 구동부(14)를 구비한다.
또한, 상기 위치 인식부(12)의 이미지 촬상 소자(12a)와 연결되는 제2 구동부(16)를 구비한다. 상기 제2 구동부(16)는 상기 이미지 촬상 소자(12a)의 위치를 이동시킨다.
상기 척(10)과 이격되어 상기 척(10)의 아래에 위치하고, 반도체 기판(W) 이면에서 금속에 의한 반도체 기판의 오염을 측정하는 표면 측정부(20)가 구비된다.
구체적으로, 상기 표면 측정부(20)는 상기 척(10)상에 놓여있는 반도체 기판(W)의 이면의 소정 부위에 변조된 광(modulated light)을 조사하는 광원(20a)을 구비한다. 상기 광원(20a)으로부터 조사되는 광은 상기 반도체 기판(W)의 이면으로부터 최대 150㎛ 정도의 깊이까지 투과한다. 상기 광이 조사된 반도체 기판(W)의 이면으로부터 발생하는 광전압 신호를 받아들이는 픽-업 전극(20b)을 구비한다. 상기 픽-업 전극(20b)과 연결되고, 상기 광전압 신호로부터 유도되는 유도 전류를 증폭시키는 증폭기(20c)를 구비한다. 상기 증폭된 유도 전류에 의해 표면 광전압을 계산하여 기판 오염을 검출하는 검출부(20d)를 구비한다. 상기 검출부(20d)는 상기 유도 전류로부터 표면 광전압을 계산하는 단계, 상기 광원(20a)으로부터 조사된 광의 파장 및 상기 표면 광전압의 관계에 의해 소수 케리어들의 확산 거리를 계산하는 단계 및 상기 소수 케리어들의 확산 거리로부터 금속에 의한 반도체 기판(W)의 오염 정도를 판단하는 단계를 순차적으로 수행하도록 프로그래밍 되어있다.
상기 표면 측정부(20)와 연결되는 제3 구동부(18)를 구비한다. 상기 제3 구동부(18)는 상기 표면 측정부(20)의 픽업 전극(20b) 및 광원(20a)을 이동시킨다.
상기 제2 구동부(16) 및 제3 구동부(18)는 상기 위치 인식부(12)와 표면 측정부(20)의 위치를 얼라인시키기 위해 구비된다. 상기 위치 인식부(12)와 표면 측정부(20)의 얼라인은 상기 위치 인식부(12)와 표면 측정부(20) 중 어느 하나만을 이동시켜서 수행할 수도 있다. 때문에, 상기 제2 구동부(16)와 제3 구동부(18) 중 어느 하나는 구비하지 않아도 상관없다.
상기 위치 인식부(12) 및 표면 측정부(20)에 각각 위치하고, 상기 위치 인식부(12)에서 인식한 부위가 상기 표면 측정부(20)에서 표면 광전압이 측정되는 부위와 동일한 위치인지를 판단하는 얼라이너(22)가 구비된다. 상기 위치 인식부(12)에서 인식한 부위와 상기 표면 측정부(20)에서 표면 광전압이 측정되는 부위가 동일하게 되도록 하려면, 상기 위치 인식부(12) 및 표면 측정부(20)가 일직선으로 대응하게 위치하여야 한다.
도 2는 오염 측정 장치에서 얼라이너를 포함하는 부위를 확대한 것이다.
도 2를 참조하면, 상기 얼라이너(22)는 상기 위치 인식부(12)의 일측에 구비되고, 상기 표면 측정부(20) 방향으로 광을 주사하는 광 발생부(22a)를 포함한다. 또한, 상기 표면 측정부(20)의 일측에 구비되고 상기 광 발생부(22a)로부터 주사된 광을 센싱하는 수광 센서(22b)를 포함한다. 상기 광 발생부(22a)에서 주사되는 광은 레이저 광을 포함한다. 상기 수광 센서(22b)는 상기 주사되는 광의 강도(intensity) 및 상기 광의 강도가 가장 높은 부분의 위치를 센싱한다. 상기 수광 센서(22b)는 상기 광 발생부(22a)로부터 주사된 광이 상기 수광 센서(22b)의 설정된 위치에서 가장 높은 광 강도가 센싱되는 경우에 상기 위치 인식부(12) 및 표면 측정부(20)가 일직선으로 대응하게 되도록 위치시킨다.
도 3a는 상기 광의 강도가 가장 높은 부분이 설정된 위치(A)로부터 벗어나서 센싱되는 것을 보여주는 도면이다. 즉, 상기 위치 인식부(12) 및 표면 측정부(20)가 미스 얼라인된 것이다.
도 3b는 상기 광의 강도가 가장 높은 부분이 설정된 위치(A)에서 센싱되는 것을 보여주는 도면이다. 즉, 상기 위치 인식부(12) 및 표면 측정부(20)가 정확히 얼라인된 것이다.
상기와 같이, 광의 강도가 가장 높은 부분의 위치가 설정된 위치에 있는지 여부를 판단하여 상기 위치 인식부(12) 및 표면 측정부(20)가 서로 일직선으로 대응하게 위치하는지를 알 수 있다. 또한, 상기 위치 인식부(12) 및 표면 측정부(20)의 미스 얼라인 정도를 알 수 있다.
상기 얼라이너(22)에 의해 상기 위치 인식부(12) 및 표면 측정부(20)가 서로 일직선으로 대응하는지를 판단한 후, 상기 제2 및/또는 제3 구동부(16, 18)를 작동하여 상기 위치 인식부(12) 및 표면 측정부(20)가 서로 대응하도록 이동시킬 수 있다.
상기 위치 인식부(12)와 표면 측정부(20)의 미스 얼라인에 관한 데이터를 상기 위치 인식부 내에 포함된 위치 좌표 계산부(12b)로 피드백하는 데이터 라인(30)을 더 포함할 수 있다. 그리고, 상기 위치 좌표 계산부(12b)는 상기 위치 인식부(12)에서 인식한 상기 위치 정보에 상기 미스 얼라인 정도를 보상하여 보정된 위치 정보를 계산하는 단계를 더 수행하도록 프로그래밍 할 수 있다. 즉, 상기 보정된 위치 정보는 상기 측정 부위의 이면에서 표면 광전압이 측정되는 위치의 좌표이다.
상기 부재들이 더 포함되는 경우에는, 상기 위치 인식부(12)와 표면 측정부(20)의 미스 얼라인 정도에 따라 보정된 위치 정보를 적용하여 상기 제1 구동부(14)를 구동한다. 때문에, 상기 제2 구동부(16) 및 제3 구동부(18)를 구동시켜 상기 위치 인식부(12)와 표면 측정부(20)를 얼라인시킬 필요가 없다. 따라서, 상기 부재들을 더 포함하는 경우에는, 상기 제2 구동부(16) 및 제3 구동부(18)는 구비하지 않을 수도 있다.
실시예 1
도 4는 본 발명의 제1 실시예에 따른 금속에 의한 오염의 측정 방법을 설명하는 플로 챠트이다.
이하에서는, 상기 설명한 오염 측정 장치를 사용하여 반도체 기판의 표면 및 내부에서 금속에 의한 오염이 발생하였는지 여부를 측정하는 방법을 설명한다.
상기 위치 인식부(12)에서 인식되는 부위가 상기 표면 측정부(20)에서 표면 광전압이 측정되는 부위와 동일한 위치가 되도록 상기 위치 인식부(12) 및 표면 측정부(20)를 얼라인한다.(S10) 즉, 상기 위치 인식부(12) 및 상기 표면 측정부(20)는 척(10)을 사이에 두고 일직선으로 대응하게 되도록 얼라인한다.
이를 위해, 상기 위치 인식부(12)의 일측에 부착된 광 발생부(22a)는 상기 표면 측정부(20)의 일측에 부착된 수광 센서(22b)를 향해 광을 조사한다. 상기 수광 센서(22b)는 상기 광의 강도 및 상기 광의 강도가 가장 높은 부분의 위치를 센싱한다. 그리고, 상기 광의 강도가 가장 높은 부분이 설정된 위치에서 센싱되는지를 판단한다.
상기 광의 강도가 가장 높은 부분의 위치가 수광 센서의 설정된 위치에서 센싱되면 상기 위치 인식부(12) 및 상기 표면 측정부(20)가 일직선으로 대응된 것이다. 만약, 상기 광의 강도가 가장 높은 부분의 위치가 설정된 위치에서 센싱되지 않으면, 상기 위치 인식부(12)에 연결되어 있는 제2 구동부(16) 및 상기 표면 측정부에 연결되어 있는 제3 구동부(18)를 구동시켜 상기 광의 강도가 가장 높은 부분의 위치가 설정된 위치에서 센싱되도록 상기 위치 인식부(12) 및 상기 표면 측정부(20)를 이동시킨다. 이 때, 상기 제2 구동부(16) 및 제3 구동부(18) 중 어느하나만을 구동시켜 상기 위치 인식부(12)와 상기 표면 측정부(20)를 얼라인할 수도 있다. 상기 위치 인식부(12)와 표면 측정부(20)가 일직선으로 대응되면, 상기 위치 인식부(12) 및 표면 측정부(20)는 오염 측정 과정을 수행하는 중에 더 이상 이동시키지 않는다.
상부면에 패턴이 형성되어 있는 반도체 기판(W)을 척(10)에 로딩한다.(S12) 상기 척(10)은 상기 반도체 기판(W) 이면의 가장자리 부위를 지지한다. 때문에, 상기 척(10)에 의해 지지되는 반도체 기판(W) 이면 부위를 제외한 상기 반도체 기판(W)의 상부면 및 이면은 외부에 노출되어 있다.
상기 척(10)에 로딩되어 있는 반도체 기판(W) 상의 패턴을 인식하여 측정할 부위의 위치 정보를 파악한다.(S14)
상기 위치 정보를 파악하는 과정을 도 5를 참조하여 구체적으로 설명한다.
상기 위치 인식부(12)에 포함된 이미지 촬상 소자(12a)는 상기 반도체 기판(W) 상부면에 형성되어 있는 패턴들을 광학적으로 인식하여 패턴의 이미지(100)를 출력한다. 상기 패턴의 이미지(100)를 통해 상기 패턴의 모양, 크기 및 배열 상태 등을 알 수 있다. 상기 패턴을 갖는 반도체 기판(W)들을 계속하여 검사하기 위해 상기 패턴의 모양, 크기 및 배열 상태 등의 정보는 좌표 계산부(12b)내에 기억시킨다. 이어서, 상기 반도체 기판(W)상에 형성되어 있는 패턴들이 나란하게 위치되도록 상기 척(10)을 구동시켜 상기 반도체 기판(W)을 얼라인한다.
상기 패턴들 중에서 위치 좌표의 기준이 되는 기준 패턴(102)을 지정한다. 상기 기준 패턴(102)은 상기 반도체(W) 기판 상에 형성되어 있는 패턴들 중에서 인식하기 쉬운 패턴들 중의 하나로 지정할 수 있다.
상기 기준 패턴(100)으로부터 반도체 기판(W)의 측정 부위에 해당하는 위치 좌표를 파악한다. 예컨대, 상기 기준 패턴(102)을 (0, 0) 좌표로 지정하고 상기 기준 패턴(100)으로부터 X, Y 방향으로 이격되어 형성되어 있는 상기 기준 패턴(100)과 동일한 형태의 각 패턴들(104, 106)에 대해 좌표들을 부여한다. 따라서, 상기 반도체 기판(W) 상의 측정 부위에 해당하는 위치 좌표를 알 수 있다.
여기서, 상기 반도체 기판(W)의 측정 부위는 반도체 공정 중에 금속에 의한 오염이 빈번하게 발생하는 특정한 부위로 지정하는 것이 바람직하다. 상기 금속에 의한 오염이 빈번히 발생하는 부위는 반도체 공정 중에 발생하는 불량을 계속적으로 모니터링함으로서 알 수 있다. 상기 금속 오염은 반도체 전 단위 공정에서 발생하고 있지만, 특히 이온 임플란트 공정에서 빈번하게 발생하고 있다.
상기 이온 임플란트 공정은 이온빔을 발생시키는 단계, 이온빔으로부터 특정 이온만을 통과시키 단계, 상기 이온빔을 가속시키는 단계 및 기판으로 주입하는 단계 등을 수행하여 이루어진다. 그런데, 상기 이온빔을 가속시키기 위한 가속기 내에서 고에너지를 갖는 이온빔의 일부가 스케터링되면 상기 가속기 표면과 충돌하게 된다. 이 때, 상기 가속기 표면으로부터 금속 이온이 튀어나오게 되고 상기 금속 이온은 반도체 기판 내로 주입되어 금속 오염을 발생시키는 것이다.
때문에, 상기 반도체 기판(W)에서 상기 이온이 주입된 영역은 금속 오염이 발생하였을 가능성이 매우 높은 영역이다. 상기 이온 임플란트 공정은 기판 전면에 걸쳐 이온이 주입되도록 수행하기도 하지만 때때로 기판의 일부 영역(예컨대, 페리영역의 트랜지스터 형성 부분)에서만 이온이 주입되도록 수행하기도 한다. 그러므로, 상기 측정 부위는 금속 오염이 발생할 가능성이 매우 높은 영역인 이온이 주입되는 영역으로 지정하는 것이 바람직하다.
상기 측정 부위의 위치 정보를 전달받아 상기 로딩된 반도체 기판(W)을 이동시킨다.(S16) 이 때, 상기 위치 인식부(12)와 표면 측정부(20)는 상기 위치 인식부(12)에서 인식한 부위가 상기 표면 측정부(20)에서 표면 광전압을 측정하는 부위와 동일한 위치가 되도록 얼라인되어 있다. 때문에, 상기 전달받은 위치 정보로 상기 반도체 기판(W)을 이동하면 상기 표면 측정부(20)는 상기 측정 부위와 대응하는 반도체 기판(W) 이면에서 금속에 의해 오염 정도를 측정할 수 있다.
상기 측정 부위와 대응하는 반도체 기판(W) 이면에서 금속에 의한 오염을 측정한다.(S18) 이하에서, 상기 반도체 기판(W)이 금속에 의해 오염된 정도를 측정하는 방법에 대해 설명한다.
상기 척(10) 상에 놓여있는 반도체 기판(W)의 이면의 소정 부위에 변조된 광(modulated light)들을 조사한다. 상기 반도체 기판(W)이면의 소정 부위에 광을 조사하면, 상기 기판(W) 이면의 표면 근처에 잉여 케리어들이 생성되어 공간 전하 영역이 형성된다. 상기 공간 전하 영역을 중심으로 하여 다수 케리어는 내부로 확산되고, 소수 케리어는 표면에 축적되면서 상기 기판(W) 이면의 표면으로부터 부가적인 광전압이 발생된다. 상기 픽업 전극(20b)에서 상기 기판(W) 이면의 표면으로부터 발생된 광전압 신호를 받아들인다. 그리고, 상기 광전압 신호로부터 유도되는 유도 전류를 증폭시킨다. 이어서, 상기 증폭된 유도 전류에 의해 표면 광전압을 계산한다. 상기 조사된 광의 파장 및 상기 표면 광전압의 관계에 의해 소수 케리어들의 확산 거리를 계산한다. 상기 소수 케리어들의 확산 거리로부터 금속에 의한 반도체 기판(W)의 오염 정도를 판단한다.
상기 반도체 기판(W)의 오염 소오스인 금속 이온은 반도체 기판(W)의 내부로 빠르고 깊게 확산된다. 즉, 상기 반도체 기판(W)의 상부면으로 상기 금속 이온이 주입되면 상기 금속 이온은 반도체 기판의 하부면 근처까지 빠르게 확산하게 된다. 때문에, 상기 반도체 기판(W)의 상부면에서 금속 오염이 발생하면 상기 오염이 발생된 영역에 대응하는 반도체 기판(W) 이면의 표면에서도 오염이 측정된다. 또한, 상기 표면 광전압을 측정하기 위해 주사되는 상기 광은 상기 반도체 기판(W)내로 최대 150㎛ 정도의 깊이만큼 투과된다. 따라서, 상기 반도체 기판(W) 이면으로부터 최대 150㎛ 정도의 깊이 내에 발생한 금속 오염까지 측정할 수 있다.
상기 금속 오염을 측정한 후 측정 부위가 더 남아있는지를 확인한다.(S20) 그리고, 또 다른 측정 부위로 이동하여 상기 오염 측정 과정을 반복한다. 측정이 완료되었을 경우에는 상기 반도체 기판을 척으로부터 언로딩한다.(S22)
제2 실시예
도 6은 본 발명의 제2 실시예에 따른 금속에 의한 오염의 측정 방법을 설명하는 플로 챠트이다.
이하에서 설명하는 실시예 2는 상기 위치 인식부에서 인식한 부위가 상기 표면 측정부에서 표면 광전압을 측정하는 부위와 동일한 위치가 되도록 상기 위치 인식부 및 표면 측정부를 얼라인하는 과정이 생략되는 것을 제외하고는 상기 실시예1과 거의 동일하다. 그러므로, 중복되는 설명은 생략하기로 한다.
먼저, 상기 위치 인식부(12)에서 인식되는 부위와 상기 표면 측정부(20)에서 표면 광전압이 측정되는 부위가 동일하도록 얼라인 되었는지를 확인하고, 상기 위치 인식부(12)와 표면 측정부(20)의 미스 얼라인 보정값을 구한다.(S100)
구체적으로, 상기 위치 인식부(12)의 일측에 부착된 광 발생부(22a)는 상기 표면 측정부(20)의 일측에 부착된 수광 센서(22b)를 향해 광을 조사한다. 상기 수광 센서(22b)는 상기 광의 강도 및 상기 광의 강도가 가장 높은 부분의 위치를 센싱한다. 그리고, 상기 광의 강도가 가장 높은 부분이 설정된 위치에서 센싱되는지를 판단한다. 상기 광의 강도가 가장 높은 부분의 위치가 수광 센서(22b)의 설정된 위치에서 센싱되면 상기 위치 인식부(12) 및 상기 표면 측정부(20)가 일직선으로 대응된 것이다. 만약, 상기 광의 강도가 가장 높은 부분의 위치가 상기 설정된 위치에서 센싱되지 않으면, 상기 광의 강도가 가장 높은 부분의 위치가 상기 설정된 위치로부터 벗어난 정도를 파악한다. 이어서, 상기 광의 강도가 가장 높은 부분의 위치가 상기 설정된 위치와 동일하게 되도록 하기 위한 미스 얼라인 보정값을 구한다.
상부면에 패턴이 형성되어 있는 반도체 기판(W)을 척(10)에 로딩한다. 상기 척(10)은 상기 반도체 기판 이면의 가장자리 부위를 지지한다.(S102)
상기 척(10)에 로딩되어 있는 반도체 기판(W) 상의 패턴을 인식하여 측정할 부위의 위치 정보를 파악한다.(S104)
상기 측정 부위의 위치 정보 및 상기 미스 얼라인 보정값을 전달받아 상기측정 부위의 이면에서 표면 광전압이 측정되도록 상기 로딩된 반도체 기판을 이동시킨다.(S106)
상기 위치 인식부(12)와 표면 측정부(20)는 상기 위치 인식부(12)에서 인식한 부위가 상기 표면 측정부(20)에서 표면 광전압이 측정되는 부위와 동일한 위치가 되도록 얼라인되어 있지 않다. 때문에, 상기 측정 부위의 위치 정보로 상기 반도체 기판을 이동하더라도 상기 표면 측정부(20)는 상기 측정 부위와 대응하는 기판 이면에서 반도체 기판(W)이 금속에 의해 오염된 정도를 측정하지 못한다. 그러므로, 상기 위치 인식부(12)에서 인식한 상기 위치 정보에 상기 미스 얼라인 보정값을 반영하여 보정된 위치 정보를 계산한다. 그리고, 상기 보정된 위치 정보를 적용하여 상기 제1 구동부를 구동함으로서, 상기 측정 부위의 이면에서 표면 광전압이 측정되도록 상기 로딩된 반도체 기판(W)을 이동할 수 있다.
상기 반도체 기판의 이면에서 금속에 의한 오염을 측정한다.(S108)
상기 금속 오염을 측정한 후 측정 부위가 더 남아있는지를 확인한다.(S110) 그리고, 또 다른 측정 부위로 이동하여 상기 오염 측정 과정을 반복한다. 측정이 완료되었을 경우에는 상기 반도체 기판을 척으로부터 언로딩한다.(S112)
상기 과정을 수행함으로서, 상부면에 패턴이 형성되어 있는 반도체 기판에서 직접 상기 반도체 기판의 오염을 측정할 수 있다. 또한, 측정을 원하는 영역에서 선택적으로 금속에 의한 오염을 측정할 수 있다. 따라서, 상기 반도체 기판에서 제조 공정 중에 빈번하게 오염이 발생하는 부위만 선택하여 오염을 측정할 수 있다.
상술한 바와 같이 본 발명에 의하면, 상부면에 패턴이 형성되어 있는 반도체 기판을 사용하여 기판의 오염을 측정할 수 있다. 또한, 반도체 기판에서 측정을 원하는 영역에 대응하는 기판 이면에서 금속에 의한 오염을 측정할 수 있다. 따라서, 상기 반도체 기판에서 제조 공정 중에 빈번하게 오염이 발생하는 부위만 선택하여 오염을 측정할 수 있는 장점이 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (18)

  1. i) 상부면에 패턴이 형성되어 있는 반도체 기판을 로딩하는 단계;
    ii) 상기 로딩된 반도체 기판의 상부면의 패턴을 인식하여 측정 부위의 위치 정보를 파악하는 단계;
    iii) 상기 위치 정보를 전달받아 상기 측정 부위와 대응하는 반도체 기판의 이면 부위가 측정되도록 상기 로딩된 반도체 기판을 이동시키는 단계; 및
    iv) 상기 측정 부위와 대응하는 반도체 기판의 이면 부위에서 선택적으로 금속에 의한 반도체 기판의 오염을 측정하는 단계를 수행하는 것을 특징으로 하는 반도체 기판의 오염 측정 방법.
  2. 제1항에 있어서, 상기 위치 정보를 파악하는 단계는,
    상기 반도체 기판 상부면에 형성되어 있는 패턴의 모양을 광학적으로 인식하고 상기 반도체 기판의 위치를 얼라인하는 단계;
    상기 정렬된 반도체 기판에 형성되어 있는 패턴들 중에서 기준 패턴을 지정하는 단계; 및
    상기 기준 패턴으로부터 반도체 기판의 측정 부위에 해당하는 위치 좌표를 수득하는 단계를 수행하여 이루어지는 것을 특징으로 하는 반도체 기판의 오염 측정 방법.
  3. 제1항에 있어서, 상기 i)단계를 수행하기 이 전에, 인식되는 위치 정보와 오염이 측정되는 부위가 동일한 위치가 되도록 상기 위치 정보를 인식하기 위한 부재와 반도체 기판의 오염을 측정하는 부재가 서로 일직선으로 대응하게 얼라인하는 단계를 더 수행하는 것을 특징으로 하는 반도체 기판의 오염 측정 방법.
  4. 제3항에 있어서, 상기 얼라인은,
    상기 위치 정보를 확인하기 위한 부재의 소정 부위에서 광을 주사하는 단계;
    상기 반도체 기판의 오염을 측정하는 부재의 소정 부위에서 상기 주사된 광을 센싱하는 단계;
    상기 광의 강도가 가장 높은 부분이 설정된 위치에서 센싱되는지를 판단하는 단계; 및
    상기 광의 강도가 가장 높은 부분이 설정된 위치에서 센싱되도록 위치 정보를 확인하기 위한 부재 또는 반도체 기판의 오염을 측정하는 부재를 이동시키는 단계를 수행하여 이루어지는 것을 특징으로 하는 반도체 기판의 오염 측정 방법.
  5. 제3항에 있어서, 상기 iii)단계는 상기 위치 정보로 상기 반도체 기판을 이동하여 수행하는 것을 특징으로 하는 반도체 기판의 오염 측정 방법.
  6. 제1항에 있어서, 상기 i)단계를 수행하기 이 전에, 인식되는 위치 정보와 오염이 측정되는 부위가 동일한 위치가 되는지 여부를 판단하여 위치 정보를 인식하기 위한 부재와 반도체 기판의 오염을 측정하는 부재의 미스 얼라인 보정값을 구하는 단계를 더 수행하는 것을 특징으로 하는 반도체 기판의 오염 측정 방법.
  7. 제6항에 있어서, 상기 iii)단계는
    상기 위치 정보에 상기 미스 얼라인 보정값을 반영하여 보정된 위치 정보를 계산하는 단계; 및
    상기 보정된 위치 정보로 상기 반도체 기판을 이동하는 단계를 수행하는 것을 특징으로 하는 반도체 기판의 오염 측정 방법.
  8. 제1항에 있어서, 상기 iv)단계는, 상기 위치 정보와 대응하는 반도체 기판의 이면에서 광전압을 검출하고, 상기 검출된 광전압을 통해 반도체 기판 표면 및 내부의 금속 이온 오염 정도를 검사하는 단계를 포함하는 것을 특징으로 하는 반도체 기판의 오염 측정 방법.
  9. 제1항에 있어서, 상기 반도체 기판 상의 측정 부위는 이온 주입이 수행된 부위인 것을 특징으로 하는 반도체 기판의 오염 측정 방법.
  10. 반도체 기판을 로딩하는 척;
    상기 척 상에 위치하고, 상기 로딩된 반도체 기판의 상부면을 인식하여 측정 부위의 위치 정보를 파악하는 위치 인식부;
    상기 척과 연결되고 상기 위치 정보를 전달받아 상기 측정 부위와 대응하는 반도체 기판의 이면 부위가 측정되도록 상기 척을 이동시키는 제1 구동부;
    상기 척 아래에 위치하고, 상기 측정 부위와 대응하는 반도체 기판의 이면 부위에서 선택적으로 금속에 의한 반도체 기판의 오염을 측정하는 표면 측정부를 구비하는 것을 특징으로 하는 반도체 기판의 오염 측정 장치.
  11. 제10항에 있어서, 상기 위치 인식부는,
    상기 척에 놓여진 반도체 기판 상의 패턴을 광학적으로 인식하여 촬상하는 이미지 촬상 소자;
    상기 이미지 촬상 소자에 의해 획득한 반도체 기판 상의 패턴의 이미지를 이용하여 상기 반도체 기판 상에 기준 패턴을 지정하고, 상기 기준 패턴으로부터 반도체 기판 상의 위치를 좌표로 계산하는 위치 좌표 계산부를 포함하는 것을 특징으로 하는 반도체 기판의 오염 측정 장치.
  12. 제10항에 있어서, 상기 위치 인식부와 연결되고, 상기 위치 인식부를 이동시키는 제2 구동부를 더 구비하는 것을 특징으로 하는 반도체 기판의 오염 측정 장치.
  13. 제10항에 있어서, 상기 위치 인식부 및 상기 표면 측정부에는 각각 상기 위치 인식부 및 표면 측정부를 서로 대응하게 위치하도록 하기 위한 얼라이너를 더구비하는 것을 특징으로 하는 반도체 기판의 오염 측정 장치.
  14. 제13항에 있어서, 상기 얼라이너는,
    상기 위치 인식부의 일측에 구비되고, 상기 표면 측정부 방향으로 광을 주사하는 광 발생부;
    상기 표면 측정부의 일측에 구비되고 상기 광 발생부로부터 주사된 광을 센싱하는 수광 센서를 포함하는 것을 특징으로 하는 반도체 기판의 오염 측정 장치.
  15. 제14항에 있어서, 상기 수광 센서는 상기 광의 강도가 가장 높은 부분 및 상기 광의 강도가 가장 높은 부분의 위치가 상기 설정된 위치로부터 벗어난 정도를 센싱하는 것을 특징으로 하는 반도체 기판의 오염 측정 장치.
  16. 제14항에 있어서, 상기 수광 센서와 연결되고, 상기 위치 인식부 및 표면 측정부가 미스 얼라인된 정도를 상기 위치 좌표 계산부로 피드백하는 데이터 라인을 더 구비하는 것을 특징으로 하는 반도체 기판의 오염 측정 장치.
  17. 제10항에 있어서, 상기 표면 측정부는,
    상기 척 상에 놓여있는 반도체 기판의 이면의 소정 부위에 변조된 광(modulated light)을 조사하는 광원;
    상기 광이 조사된 반도체 기판의 이면으로부터 표면 광전압 시그널을 받아들이는 픽-업 전극;
    상기 픽-업 전극과 연결되고 상기 픽-업 전극으로부터 유도되는 유도 전류를 증폭시키는 증폭기; 및
    상기 증폭된 유도 전류에 의해 표면 광전압을 검출하는 검출부를 포함하는 것을 특징으로 하는 반도체 기판의 오염 측정 장치.
  18. 제10항에 있어서, 상기 표면 측정부와 연결되고, 상기 표면 측정부를 이동시키는 제3 구동부를 더 구비하는 것을 특징으로 하는 반도체 기판의 오염 측정 장치.
KR10-2002-0074473A 2002-11-27 2002-11-27 반도체 기판의 오염 측정 방법 및 이를 수행하기 위한 장치 KR100499176B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0074473A KR100499176B1 (ko) 2002-11-27 2002-11-27 반도체 기판의 오염 측정 방법 및 이를 수행하기 위한 장치
US10/704,753 US6927077B2 (en) 2002-11-27 2003-11-12 Method and apparatus for measuring contamination of a semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0074473A KR100499176B1 (ko) 2002-11-27 2002-11-27 반도체 기판의 오염 측정 방법 및 이를 수행하기 위한 장치

Publications (2)

Publication Number Publication Date
KR20040046527A true KR20040046527A (ko) 2004-06-05
KR100499176B1 KR100499176B1 (ko) 2005-07-01

Family

ID=32322354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0074473A KR100499176B1 (ko) 2002-11-27 2002-11-27 반도체 기판의 오염 측정 방법 및 이를 수행하기 위한 장치

Country Status (2)

Country Link
US (1) US6927077B2 (ko)
KR (1) KR100499176B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788357B1 (ko) * 2006-11-01 2008-01-02 동부일렉트로닉스 주식회사 인시츄로 파티클을 검출하는 이온주입 시스템 및 그검출방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103658A (ja) * 2005-10-04 2007-04-19 Canon Inc 露光方法および装置ならびにデバイス製造方法
JP2010502487A (ja) * 2006-09-05 2010-01-28 フジフイルム ハント ケミカルズ ユー．エス．エイ． インコーポレイテッド レーザー−マーキング性被膜を形成するための組成物および有機吸収性増強添加剤を含むレーザー−マーキング性物質
DE102007016922A1 (de) * 2007-04-05 2008-10-09 Vistec Semiconductor Systems Gmbh Verfahren zur Detektion von Defekten auf der Rückseite eines Halbleiterwafers
JP4983705B2 (ja) * 2008-04-10 2012-07-25 株式会社Ｓｕｍｃｏ シリコン単結晶の金属汚染評価方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087876A (en) * 1990-07-16 1992-02-11 Semitest, Inc. Apparatus and method for making surface photovoltage measurements of a semiconductor
JPH07249666A (ja) * 1994-03-11 1995-09-26 Komatsu Electron Metals Co Ltd シリコンウェーハの鉄濃度測定方法
JPH09139342A (ja) 1995-11-15 1997-05-27 Nikon Corp プリアライメント方法及び装置
EP0869352A1 (en) * 1997-04-03 1998-10-07 Applied Materials, Inc. Method for detecting metallic contaminants in submicron silicon surface layers of a semiconductor wafer
US5963315A (en) * 1997-08-18 1999-10-05 Motorola, Inc. Method and apparatus for processing a semiconductor wafer on a robotic track having access to in situ wafer backside particle detection
JP2000150603A (ja) * 1998-11-13 2000-05-30 Horiba Ltd 半導体ウェーハの結晶欠陥検査方法
US6627466B1 (en) * 2002-05-03 2003-09-30 Lsi Logic Corporation Method and apparatus for detecting backside contamination during fabrication of a semiconductor wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788357B1 (ko) * 2006-11-01 2008-01-02 동부일렉트로닉스 주식회사 인시츄로 파티클을 검출하는 이온주입 시스템 및 그검출방법

Also Published As

Publication number Publication date
KR100499176B1 (ko) 2005-07-01
US20040100298A1 (en) 2004-05-27
US6927077B2 (en) 2005-08-09

Similar Documents

Publication Publication Date Title
US7538564B2 (en) Methods and apparatus for utilizing an optical reference
US7211797B2 (en) Inspection method and inspection system using charged particle beam
US7248931B2 (en) Semiconductor wafer position shift measurement and correction
US7417445B2 (en) Probing method and prober for measuring electrical characteristics of circuit devices
US7135883B2 (en) Inspection method and inspection apparatus for inspecting electrical characteristics of inspection object
TWI431703B (zh) A method of detecting the leading position of the probe, and a recording medium and a probe device for recording the method
US7414409B1 (en) Non-contact method and apparatus for measurement of leakage current of p-n junctions in IC product wafers
US20050229684A1 (en) Method and apparatus for detecting topographical features of microelectronic substrates
US7642772B1 (en) Non-contact method and apparatus for measurement of leakage current of p-n junctions in IC product wafers
KR100499176B1 (ko) 반도체 기판의 오염 측정 방법 및 이를 수행하기 위한 장치
JP2008139251A (ja) イオン注入パターン検出方法
JP2023045194A (ja) プリアライメント装置及び方法
US10854420B2 (en) Pattern evaluation device
KR20040040737A (ko) 반도체 웨이퍼 검사 방법 및 장치
US20050112853A1 (en) System and method for non-destructive implantation characterization of quiescent material
JP7138479B2 (ja) 検出装置、検出方法、リソグラフィ装置および物品製造方法
KR100667254B1 (ko) 노광 장치 및 이를 이용한 노광 방법
JPH1123482A (ja) ビームの照射位置調整方法、レーザビームを用いた異物検出装置、走査型電子顕微鏡及び組成分析装置
JPH11114737A (ja) 導電性ボールの移載方法
JPS60246645A (ja) 半導体ウエハチツプの位置合わせ方法
JP2004079733A (ja) プローバ精度の測定方法
KR20000015472A (ko) 반도체장치 분석용 인라인 주사전자현미경을이용한 패턴의 수직높이 측정방법
JPH0326904A (ja) 厚み検出方法
JP2005172698A (ja) パターン検査方法、及び、パターン検査装置
KR19980019975U (ko) 시료 표면 초점 조정 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee