KR20040045184A - methods of forming a contact hole in a semiconductor device - Google Patents

methods of forming a contact hole in a semiconductor device Download PDF

Info

Publication number
KR20040045184A
KR20040045184A KR1020020073228A KR20020073228A KR20040045184A KR 20040045184 A KR20040045184 A KR 20040045184A KR 1020020073228 A KR1020020073228 A KR 1020020073228A KR 20020073228 A KR20020073228 A KR 20020073228A KR 20040045184 A KR20040045184 A KR 20040045184A
Authority
KR
South Korea
Prior art keywords
contact hole
photoresist pattern
interlayer insulating
forming
insulating film
Prior art date
Application number
KR1020020073228A
Other languages
Korean (ko)
Inventor
한동화
정규환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020073228A priority Critical patent/KR20040045184A/en
Publication of KR20040045184A publication Critical patent/KR20040045184A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

PURPOSE: A method for forming a contact hole of a semiconductor device is provided to be capable of improving the profile of a contact hole. CONSTITUTION: An interlayer dielectric(3) is formed on a semiconductor substrate(1). A photoresist pattern(5) is formed on the interlayer dielectric. A pre-contact hole(7) is formed on the resultant structure for exposing the predetermined portion of the semiconductor substrate by carrying out an etching process on the interlayer dielectric using the photoresist pattern as an etching mask. At this time, the pre-contact hole has a bowing portion(7a) at its inner sidewall. The photoresist pattern is then removed from the resultant structure. A contact hole is completed by carrying out an etching process on the interlayer dielectric until the bowing portion is completely removed.

Description

반도체장치의 콘택홀 형성방법{methods of forming a contact hole in a semiconductor device}Method of forming a contact hole in a semiconductor device

본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 콘택홀을 형성하는 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming contact holes.

반도체장치는 트랜지스터들과 같은 개별소자들(discrete devices)을 서로 전기적으로 연결시키기 위한 배선들을 포함한다. 상기 배선들은 층간절연막을 관통하는 콘택홀을 통하여 상기 개별소자들과 접촉한다. 이에 따라, 상기 콘택홀을 형성하는 공정은 반도체장치의 제조에 있어서 필수적으로 요구된다.Semiconductor devices include wirings for electrically connecting discrete devices such as transistors to each other. The wires contact the individual elements through contact holes penetrating through the interlayer insulating film. Accordingly, the process of forming the contact hole is essentially required in the manufacture of a semiconductor device.

한편, 반도체장치의 집적도가 증가함에 따라, 상기 콘택홀은 높은 어스펙트 비를 갖는다. 다시 말해서, 고집적 반도체장치를 구현하기 위해서는 좁고 깊은 콘택홀을 형성하여야 한다. 특히, 상기 층간절연막이 다층의 절연막들(multi-layered inslulating layers)로 구성되는 경우에, 상기 콘택홀은 바우잉(bowing) 영역을 갖는 측벽 프로파일을 보일 수 있다. 이는, 상기 다층의 절연막들이 서로 다른 식각률을 갖기 때문이다. 상기 바우잉 영역의 직경은 상기 콘택홀의 상부직경 및 하부직경보다 크다. 이러한 바우잉 영역은 후속공정에서 상기 콘택홀을 채우는 금속배선을 형성하는 동안 상기 콘택홀 내에 보이드를 유발시킨다. 이에 따라, 콘택 불량이 발생하거나 상기 금속배선의 신뢰성이 저하된다.On the other hand, as the degree of integration of a semiconductor device increases, the contact hole has a high aspect ratio. In other words, in order to implement a highly integrated semiconductor device, a narrow and deep contact hole must be formed. In particular, when the interlayer insulating film is composed of multi-layered inslulating layers, the contact hole may exhibit a sidewall profile having a bowing area. This is because the multilayer insulating layers have different etching rates. The diameter of the bowing area is larger than the upper diameter and the lower diameter of the contact hole. This bowing area causes voids in the contact hole during subsequent formation of the metallization that fills the contact hole. As a result, contact failure occurs or the reliability of the metal wiring is reduced.

본 발명이 이루고자 하는 기술적 과제는 측벽 프로파일을 개선시킬 수 있는 콘택홀 형성방법을 제공하는 데 있다.The present invention is to provide a method for forming a contact hole that can improve the sidewall profile.

도 1 및 도 2는 본 발명의 제1 실시예에 따른 콘택홀 형성방법을 설명하기 위한 단면도들이다.1 and 2 are cross-sectional views illustrating a method for forming a contact hole according to a first embodiment of the present invention.

도 3 및 도 4는 본 발명의 제2 실시예에 따른 콘택홀 형성방법을 설명하기 위한 단면도들이다.3 and 4 are cross-sectional views illustrating a method for forming a contact hole according to a second embodiment of the present invention.

도 5 내지 도 7은 본 발명의 제3 실시예에 따른 콘택홀 형성방법을 설명하기 위한 단면도들이다.5 to 7 are cross-sectional views illustrating a method for forming a contact hole according to a third embodiment of the present invention.

상기 기술적 과제를 이루기 위하여 본 발명은 콘택홀 형성방법을 제공한다.In order to achieve the above technical problem, the present invention provides a method for forming a contact hole.

본 발명의 일 양태에 따르면, 상기 콘택홀 형성방법은 반도체기판 상에 층간절연막을 형성하고, 상기 층간절연막 상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 층간절연막을 식각하여 상기 반도체기판의 소정영역을 노출시키는 예비 콘택홀을 형성하되, 상기 예비 콘택홀은 바우잉 영역을 보이는 측벽 프로파일을 갖고, 상기 포토레지스트 패턴을 제거하고, 상기 바우잉 영역이 제거될 때까지 상기 층간절연막을 전면식각하여 최종 콘택홀을형성하는 것을 포함한다.According to an aspect of the present invention, the method for forming a contact hole may include forming an interlayer insulating film on a semiconductor substrate, forming a photoresist pattern on the interlayer insulating film, and using the photoresist pattern as an etching mask. Etching to form a preliminary contact hole exposing a predetermined region of the semiconductor substrate, the preliminary contact hole having a sidewall profile showing a bowing region, removing the photoresist pattern, and removing the bowing region Etching the entire surface of the insulating interlayer to form a final contact hole.

본 발명의 다른 양태에 따르면, 상기 콘택홀 형성방법은 반도체기판 상에 층간절연막을 형성하고, 상기 층간절연막 상에 제1 포토레지스트 패턴을 형성하고, 상기 제1 포토레지스트 패턴을 식각 마스크로 사용하여 상기 층간절연막을 식각하여 상기 반도체기판의 소정영역을 노출시키는 예비 콘택홀을 형성하되, 상기 예비 콘택홀은 바우잉 영역을 보이는 측벽 프로파일을 갖고, 상기 제1 포토레지스트 패턴 상에 상기 예비 콘택홀을 채우는 제2 포토레지스트막을 형성하고, 상기 바우잉 영역이 제거될 때까지 상기 제2 포토레지스트막, 상기 제1 포토레지스트 패턴 및 상기 층간절연막을 연속적으로 전면식각하여 최종 콘택홀을 형성하고, 상기 최종 콘택홀 내에 잔존하는 제2 포토레지스트 패턴을 제거하는 것을 포함한다.According to another aspect of the present invention, the method for forming a contact hole may include forming an interlayer insulating film on a semiconductor substrate, forming a first photoresist pattern on the interlayer insulating film, and using the first photoresist pattern as an etching mask. The preliminary contact hole is formed by etching the interlayer insulating layer, wherein the preliminary contact hole has a sidewall profile showing a bowing area, and the preliminary contact hole is formed on the first photoresist pattern. Forming a second photoresist film to be filled; continuously etching the second photoresist film, the first photoresist pattern, and the interlayer insulating film to form a final contact hole until the bowing region is removed; And removing the second photoresist pattern remaining in the contact hole.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 및 도 2는 본 발명의 제1 실시예에 따른 콘택홀 형성방법을 설명하기 위한 단면도들이다.1 and 2 are cross-sectional views illustrating a method for forming a contact hole according to a first embodiment of the present invention.

도 1을 참조하면, 반도체기판(1) 상에 층간절연막(3)을 형성한다. 상기 층간절연막(3)은 적어도 2층의 절연막들이 차례로 적층된 구조를 가질 수 있다. 예를 들면, 상기 층간절연막(3)은 고온 산화막, BPSG막 및 고온 산화막이 차례로 적층된 다층구조를 가질 수 있다. 상기 층간절연막(3) 상에 콘택홀을 한정하는 개구부를 갖는 포토레지스트 패턴(5)을 형성한다. 상기 포토레지스트 패턴(5)을 식각 마스크로 사용하여 상기 층간절연막(3)을 식각한다. 그 결과, 상기 반도체기판(1)의 소정영역을 노출시키는 예비 콘택홀(7)이 형성된다. 상기 예비 콘택홀(7)은 도시된 바와 같이 바우잉 영역(7a)을 갖는 측벽 프로파일을 보일 수 있다. 이러한 바우잉 영역(7a)은 상기 층간절연막(3)을 구성하는 다층의 절연막들이 서로 다른 식각률을 갖는 데 기인하여 형성된다.Referring to FIG. 1, an interlayer insulating film 3 is formed on a semiconductor substrate 1. The interlayer insulating film 3 may have a structure in which at least two insulating films are sequentially stacked. For example, the interlayer insulating film 3 may have a multilayer structure in which a high temperature oxide film, a BPSG film, and a high temperature oxide film are sequentially stacked. A photoresist pattern 5 having an opening defining a contact hole is formed on the interlayer insulating film 3. The interlayer insulating layer 3 is etched using the photoresist pattern 5 as an etching mask. As a result, a preliminary contact hole 7 exposing a predetermined region of the semiconductor substrate 1 is formed. The preliminary contact hole 7 may exhibit a sidewall profile with a bowing area 7a as shown. The bowing region 7a is formed due to the fact that the multilayer insulating films constituting the interlayer insulating film 3 have different etching rates.

도 2를 참조하면, 상기 포토레지스트 패턴(5)을 제거하여 상기 층간절연막(3)의 상부면을 노출시킨다. 이어서, 상기 바우잉 영역(7a)이 제거될 때까지 상기 층간절연막(3)을 전면식각하여 최종 콘택홀(7b)을 형성한다. 그 결과, 상기 초기의 층간절연막(3)에 비하여 얇은 두께를 갖는 전면식각된 층간절연막(3a)이 형성되고, 상기 최종 콘택홀(7b)은 상기 예비 콘택홀(7)에 비하여 얕은 깊이를 갖는다.Referring to FIG. 2, the photoresist pattern 5 is removed to expose the top surface of the interlayer insulating film 3. Subsequently, the interlayer insulating layer 3 is etched entirely until the bowing region 7a is removed to form a final contact hole 7b. As a result, a front etched interlayer insulating film 3a having a thickness thinner than that of the initial interlayer insulating film 3 is formed, and the final contact hole 7b has a shallower depth than the preliminary contact hole 7. .

도 3 및 도 4는 본 발명의 제2 실시예에 따른 콘택홀 형성방법을 설명하기 위한 단면도들이다.3 and 4 are cross-sectional views illustrating a method for forming a contact hole according to a second embodiment of the present invention.

도 3을 참조하면, 제1 실시예와 동일한 방법을 사용하여 반도체기판(11) 상에 층간절연막(13), 제1 포토레지스트 패턴(15) 및 예비 콘택홀을 형성한다. 따라서, 상기 예비 콘택홀은 제1 실시예에서 설명한 바와 같이 바우잉 영역(17a)을 갖는 측벽 프로파일을 보일 수 있다. 상기 예비 콘택홀을 갖는 반도체기판의 전면 상에 상기 예비 콘택홀을 채우는 제2 포토레지스트막(19)을 형성한다.Referring to FIG. 3, an interlayer insulating film 13, a first photoresist pattern 15, and a preliminary contact hole are formed on the semiconductor substrate 11 using the same method as in the first embodiment. Thus, the preliminary contact hole may exhibit a sidewall profile having the bowing region 17a as described in the first embodiment. A second photoresist film 19 filling the preliminary contact hole is formed on the entire surface of the semiconductor substrate having the preliminary contact hole.

도 4를 참조하면, 상기 바우잉 영역(17a)이 제거될 때까지 상기 제2 포토레지스트막(19), 상기 제1 포토레지스트 패턴(15) 및 상기 층간절연막(13)을 연속적으로 전면식각한다. 그 결과, 상기 초기의 층간절연막(13)보다 얇은 두께를 갖는전면식각된 층간절연막(13a)이 형성되고, 상기 예비 콘택홀보다 얕은 깊이를 갖는 최종 콘택홀이 형성된다. 또한, 상기 최종 콘택홀 내에 제2 포토레지스트 패턴(19a)이 잔존한다. 이어서, 도시하지는 않았지만, 상기 제2 포토레지스트 패턴(19a)을 선택적으로 제거하여 상기 반도체기판(1)의 소정영역을 다시 노출시킨다. 상기 전면식각 공정은 상기 제1 포토레지스트 패턴(15), 제2 포토레지스트막(17) 및 상기 층간절연막(13)에 대하여 동일한 식각률을 보이는 식각 레서피를 사용하여 실시하는 것이 바람직하다.Referring to FIG. 4, the second photoresist film 19, the first photoresist pattern 15, and the interlayer insulating film 13 are successively etched until the bowing region 17a is removed. . As a result, a front etched interlayer insulating film 13a having a thickness thinner than the initial interlayer insulating film 13 is formed, and a final contact hole having a depth shallower than that of the preliminary contact hole is formed. In addition, a second photoresist pattern 19a remains in the final contact hole. Subsequently, although not shown, the second photoresist pattern 19a is selectively removed to expose a predetermined region of the semiconductor substrate 1 again. The front surface etching process may be performed using an etching recipe showing the same etching rate with respect to the first photoresist pattern 15, the second photoresist layer 17, and the interlayer insulating layer 13.

도 5 내지 도 7은 본 발명의 제3 실시예에 따른 콘택홀 형성방법을 설명하기 위한 단면도들이다.5 to 7 are cross-sectional views illustrating a method for forming a contact hole according to a third embodiment of the present invention.

도 5를 참조하면, 제2 실시예와 동일한 방법을 사용하여 반도체기판(21) 상에 층간절연막(23), 제1 포토레지스트 패턴(25), 예비 콘택홀 및 제2 포토레지스트막(29)을 형성한다. 이에 따라, 상기 예비 콘택홀은 바우잉 영역(27a)을 갖는 측벽 프로파일을 보일 수 있다.Referring to FIG. 5, the interlayer insulating film 23, the first photoresist pattern 25, the preliminary contact hole, and the second photoresist film 29 are formed on the semiconductor substrate 21 using the same method as in the second embodiment. To form. Accordingly, the preliminary contact hole may exhibit a sidewall profile having a bowing area 27a.

도 6을 참조하면, 상기 제2 포토레지스트막(29) 및 상기 제1 포토레지스트 패턴(25)을 선택적으로 전면식각하여 상기 층간절연막(23)의 상부면을 노출시킨다. 그 결과, 상기 예비 콘택홀 내에 제2 포토레지스트 패턴(29a)이 잔존한다.Referring to FIG. 6, the top surface of the interlayer insulating layer 23 is exposed by selectively etching the second photoresist layer 29 and the first photoresist pattern 25. As a result, the second photoresist pattern 29a remains in the preliminary contact hole.

도 7을 참조하면, 상기 층간절연막(23)을 선택적으로 전면식각하여 상기 바우잉 영역(27a)을 제거한다. 이에 따라, 상기 초기의 층간절연막(23)에 비하여 얇은 두께를 갖는 전면식각된 층간절연막(23a)이 형성되고, 상기 전면식각된 층간절연막(23a) 내에 최종 콘택홀이 형성된다. 이어서, 도시하지는 않았지만, 상기 제2포토레지스트 패턴(29a)을 선택적으로 제거하여 상기 반도체기판(21)의 소정영역을 다시 노출시킨다.Referring to FIG. 7, the bowing region 27a is removed by selectively etching the interlayer insulating layer 23. As a result, a front etched interlayer insulating film 23a having a thickness thinner than that of the initial interlayer insulating film 23 is formed, and a final contact hole is formed in the front etched interlayer insulating film 23a. Subsequently, although not shown, the second photoresist pattern 29a is selectively removed to expose a predetermined region of the semiconductor substrate 21 again.

상술한 바와 같이 본 발명에 따르면, 콘택홀의 바우잉 영역을 제거하여 후속공정에서 상기 콘택홀을 채우는 금속배선을 형성하는 동안 상기 콘택홀 내에 보이드가 형성되는 것을 방지할 수 있다.As described above, according to the present invention, the bowing region of the contact hole may be removed to prevent voids from being formed in the contact hole during the subsequent formation of the metal wiring to fill the contact hole.

Claims (6)

반도체기판 상에 층간절연막을 형성하고,An interlayer insulating film is formed on the semiconductor substrate, 상기 층간절연막 상에 포토레지스트 패턴을 형성하고,Forming a photoresist pattern on the interlayer insulating film, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 층간절연막을 식각하여 상기 반도체기판의 소정영역을 노출시키는 예비 콘택홀을 형성하되, 상기 예비 콘택홀은 바우잉 영역을 보이는 측벽 프로파일을 갖고,Using the photoresist pattern as an etch mask to form a preliminary contact hole for etching the interlayer insulating layer to expose a predetermined region of the semiconductor substrate, the preliminary contact hole having a sidewall profile showing a bowing region, 상기 포토레지스트 패턴을 제거하고,Removing the photoresist pattern, 상기 바우잉 영역이 제거될 때까지 상기 층간절연막을 전면식각하여 최종 콘택홀을 형성하는 것을 포함하는 콘택홀 형성방법.Forming a final contact hole by etching the interlayer dielectric layer until the bowing region is removed. 제 1 항에 있어서,The method of claim 1, 상기 층간절연막은 적어도 2층의 절연막들로 형성하는 것을 특징으로 하는 콘택홀 형성방법.And said interlayer insulating film is formed of at least two insulating films. 제 1 항에 있어서,The method of claim 1, 상기 바우잉 영역의 직경은 상기 예비 콘택홀의 상부직경 및 하부직경보다 큰 것을 특징으로 하는 콘택홀 형성방법.The diameter of the bowing area is larger than the upper diameter and the lower diameter of the preliminary contact hole forming method. 반도체기판 상에 층간절연막을 형성하고,An interlayer insulating film is formed on the semiconductor substrate, 상기 층간절연막 상에 제1 포토레지스트 패턴을 형성하고,Forming a first photoresist pattern on the interlayer insulating film; 상기 제1 포토레지스트 패턴을 식각 마스크로 사용하여 상기 층간절연막을 식각하여 상기 반도체기판의 소정영역을 노출시키는 예비 콘택홀을 형성하되, 상기 예비 콘택홀은 바우잉 영역을 보이는 측벽 프로파일을 갖고,Using the first photoresist pattern as an etch mask to form a preliminary contact hole for etching the interlayer insulating layer to expose a predetermined region of the semiconductor substrate, wherein the preliminary contact hole has a sidewall profile showing a bowing region, 상기 제1 포토레지스트 패턴 상에 상기 예비 콘택홀을 채우는 제2 포토레지스트막을 형성하고,Forming a second photoresist film filling the preliminary contact hole on the first photoresist pattern, 상기 바우잉 영역이 제거될 때까지 상기 제2 포토레지스트막, 상기 제1 포토레지스트 패턴 및 상기 층간절연막을 연속적으로 전면식각하여 최종 콘택홀을 형성하고,The second photoresist layer, the first photoresist pattern, and the interlayer dielectric layer are successively etched to form a final contact hole until the bowing region is removed; 상기 최종 콘택홀 내에 잔존하는 제2 포토레지스트 패턴을 제거하는 것을 포함하는 콘택홀 형성방법.Removing the second photoresist pattern remaining in the final contact hole. 제 4 항에 있어서,The method of claim 4, wherein 상기 전면식각 공정은 상기 제2 포토레지스트막, 상기 제1 포토레지스트 패턴 및 상기 층간절연막에 대하여 동일한 식각률을 보이는 식각 레서피를 사용하여 실시하는 것을 특징으로 하는 콘택홀 형성방법.The front surface etching process may be performed using an etch recipe that exhibits the same etch rate with respect to the second photoresist film, the first photoresist pattern, and the interlayer insulating film. 제 4 항에 있어서,The method of claim 4, wherein 상기 최종 콘택홀을 형성하는 것은Forming the final contact hole 상기 층간절연막의 상부면이 노출될 때까지 상기 제2 포토레지스트막 및 상기 제1 포토레지스트 패턴을 연속적으로 전면식각하고,Continuously etching the second photoresist film and the first photoresist pattern until the upper surface of the interlayer insulating film is exposed; 상기 바우잉 영역이 제거될 때까지 상기 층간절연막을 선택적으로 전면식각하는 것을 포함하는 것을 특징으로 하는 콘택홀 형성방법.Selectively etching the interlayer dielectric layer until the bowing region is removed.
KR1020020073228A 2002-11-22 2002-11-22 methods of forming a contact hole in a semiconductor device KR20040045184A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020073228A KR20040045184A (en) 2002-11-22 2002-11-22 methods of forming a contact hole in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020073228A KR20040045184A (en) 2002-11-22 2002-11-22 methods of forming a contact hole in a semiconductor device

Publications (1)

Publication Number Publication Date
KR20040045184A true KR20040045184A (en) 2004-06-01

Family

ID=37341210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020073228A KR20040045184A (en) 2002-11-22 2002-11-22 methods of forming a contact hole in a semiconductor device

Country Status (1)

Country Link
KR (1) KR20040045184A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100953022B1 (en) * 2007-03-15 2010-04-14 주식회사 하이닉스반도체 Method of forming a contact plug in semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100953022B1 (en) * 2007-03-15 2010-04-14 주식회사 하이닉스반도체 Method of forming a contact plug in semiconductor device

Similar Documents

Publication Publication Date Title
KR100739252B1 (en) Method of manufacturing a semiconductor device
KR100460771B1 (en) Method of fabricating multi-level interconnects by dual damascene process
KR100876532B1 (en) Manufacturing Method of Semiconductor Device
KR20040045184A (en) methods of forming a contact hole in a semiconductor device
KR100399909B1 (en) Method of forming inter-metal dielectric in a semiconductor device
KR100474953B1 (en) Semiconductor device and its manufacturing method
KR101106049B1 (en) Manufacturing Method of Semiconductor Device and Semiconductor Device Thereby
KR100395907B1 (en) Method for forming the line of semiconductor device
KR100408683B1 (en) Method for forming contact of semiconductor device
KR100641488B1 (en) Method for manufacturing contact of the semiconductor device
KR100284302B1 (en) Method for forming metal wire of semiconductor device
KR100996160B1 (en) Method of manufacturing a capacitor in a semiconductor devices
KR100383084B1 (en) Plug forming method of semiconductor devices
KR20220060675A (en) Method of manufacturing void-free through silicon via electrode
KR940011731B1 (en) Forming method of contact hole
KR100532981B1 (en) Etching method of semiconductor device
KR100641487B1 (en) Method for forming a tungsten plug of semiconductor device
KR20030086089A (en) Fabrication method of semiconductor device
KR20070066435A (en) Method for manufacturing a semiconductor device
KR20020018822A (en) Method for forming contact hole of semiconductor device
KR19990004659A (en) Manufacturing method of semiconductor device
KR20070003033A (en) Method for fabricating semiconductor device
KR20030056083A (en) Method for fabricating in semiconductor device
KR20030002530A (en) Method for forming a metal line
KR20040001851A (en) Method for fabricating multi-layer copper interconnect in semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination