KR20040027167A - 원자 프로토콜들의 집합을 이용한 프로토콜 변환기 및이의 설계 방법 - Google Patents

원자 프로토콜들의 집합을 이용한 프로토콜 변환기 및이의 설계 방법 Download PDF

Info

Publication number
KR20040027167A
KR20040027167A KR1020020058937A KR20020058937A KR20040027167A KR 20040027167 A KR20040027167 A KR 20040027167A KR 1020020058937 A KR1020020058937 A KR 1020020058937A KR 20020058937 A KR20020058937 A KR 20020058937A KR 20040027167 A KR20040027167 A KR 20040027167A
Authority
KR
South Korea
Prior art keywords
protocol
protocols
sub
modules
dual
Prior art date
Application number
KR1020020058937A
Other languages
English (en)
Inventor
이영무
Original Assignee
주식회사 케이티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이티 filed Critical 주식회사 케이티
Priority to KR1020020058937A priority Critical patent/KR20040027167A/ko
Publication of KR20040027167A publication Critical patent/KR20040027167A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/08—Protocols for interworking; Protocol conversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/18—Multiprotocol handlers, e.g. single devices capable of handling multiple protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

본 발명은 프로토콜 변환기를 구현함에 있어서, 종래의 기술에 비해서 그 상태 머신의 상태 수를 줄임으로써, 변환기 회로의 합성 시간을 줄이고 실리콘 사용 면적을 줄임으로써, 회로의 경제성을 높일 수 있는 프로토콜 변환기 및 이의 설계방법에 관한 것으로,
본 발명은, 상태머신을 이용해 상이한 프로토콜을 갖는 프로세서간 통신이 가능하도록 하기 위한 프로토콜 변환기에 있어서, 제1 프로세서의 프로토콜 및 제2 프로세서의 프로토콜에 각각 대응되는 것으로 상기 제1 및 제2 프로세서 프로토콜과 입출력 방향만 반대 방향이고 동일한 상태 전이를 갖는 듀얼 프로토콜을 구비하되, 상기 듀얼 프로토콜은, 전체 프로토콜을 분할한 것으로 통신 상대방에 대한 입출력 신호 작용이 독립적이고, 고정된 순서를 가지고서 일단 그 프로토콜이 수행되면 그 프로토콜의 상태 머신이 가진 모든 상태를 거쳐서 중단되지 않고 사이클로 수행되는 다수개의 서브 프로토콜 모듈들을 포함하되, 상기 서브 프로토콜 모듈들 각각에 대응되는 다수개의 듀얼 프로토콜 모듈들로 구성되는 것을 특징으로 한다.

Description

원자 프로토콜들의 집합을 이용한 프로토콜 변환기 및 이의 설계 방법{A protocol converter that implements a composite protocol converter as a set of atomic protocols converters}
본 발명은 프로토콜 변환기에 관한 것으로, 더욱 상세하게는 복합 프로토콜 변환기를 전자 회로로 구현함에 있어서 전자 회로의 경제성을 높이기 위하여 변환기 회로의 합성 속도를 개선하고 합성된 회로가 차지하는 반도체의 면적을 줄일 수 있는 프로토콜 변환기 및 이의 설계방법에 관한 것이다.
도 1은 일반적인 프로토콜 변환기의 개념을 도시한 것이다.
프로토콜 변환기는 서로 다른 두 프로토콜(프로토콜 A, 프로토콜 B) 사이에서 두 프로토콜들이 통신할 수 있도록 도와준다.
일반적으로 프로토콜 변환기는 주어진 두 입력 프로토콜에 대해 각각의 듀얼(dual) 프로토콜을 구현함으로써 달성된다. 듀얼 프로토콜이란 상태 그래프 상에서 생각할 때, 동일한 상태 그래프를 가지는 프로토콜인데, 듀얼 프로토콜은 신호의 입출력 방향만 원 프로토콜과 반대 방향이다. 그러므로 어떤 프로토콜이 출력 신호를 발생시키면, 듀얼 프로토콜은 입력 신호로 그 신호를 받아들인다. 이와 같은 이유로 어떤 프로토콜과 그것의 듀얼 프로토콜은 항상 통신이 가능하다. 그리고 프로토콜 변환기가 두 입력 프로토콜의 듀얼 프로토콜을 포함하기 때문에, 프로토콜 변환기는 서로 다른 두 입력 프로토콜과 모두 통신이 가능하다. 그리고, 두 입력 프로토콜의 두 듀얼 프로토콜들이 동시에 동작하여야 하기 때문에, 프로토콜 변환기는 이 듀얼 프로토콜의 상태 머신의 곱으로 구현된다.
일반적으로 프로토콜 변환기는 변환이 필요한 두 프로토콜의 상태 머신을 입력으로 하여, 상기 두 상태 머신의 듀얼 머신을 얻어내고, 이것이 듀얼 프로토콜의 상태 머신을 얻은 것과 같다. 그리고 상기 두 듀얼 상태 머신의 곱으로 얻을 수 있는 프로덕트 머신을 구현하는 것을 기반으로 한다. 어떤 상태 머신과 그것의 듀얼 상태 머신은 상태의 수가 같다. 그러므로 두 상태 머신의 프로덕트 머신과 그 듀얼 상태 머신들의 프로덕트 머신은 상태수가 같다.
종래에는 주어진 프로토콜의 복잡도에 관계없이 같은 방법으로 프로덕트 머신을 구현한다. 실제로 곱으로 얻어진 프로덕트 머신은 듀얼 프로토콜의 곱이다. 상태 머신의 크기는 상태 머신이 가지고 있는 상태의 수에 비례한다. 프로덕트 머신의 크기는 두 입력 상태 머신의 크기의 곱이 된다.
일반적으로 회로의 구현에 있어서 경제성은 구현된 회로의 시장 진입 시간과 회로의 단가로서 결정된다. 회로의 시장 진입 시간은 주로 회로의 합성 시간에 의해 결정되고, 회로의 단가는 주로 회로가 차지하는 반도체 실리콘상의 면적에 의해 결정된다. 따라서 회로의 경제성을 높이기 위해서는 합성 시간과 실리콘 면적을 줄여야 한다. 회로의 구현에 있어서 합성 시간과 실리콘 면적에 가장 큰 영향을 미치는 것은 회로의 상태 머신에서 가지고 있는 상태의 수이다. 따라서 프로토콜 변환기를 구현하는 방법은 프로토콜 변환기의 상태 수를 줄일 수 있어야 한다.
따라서, 본 발명은 프로토콜 변환기를 구현함에 있어서, 종래의 기술에 비해서 그 상태 머신의 상태 수를 줄임으로써, 변환기 회로의 합성 시간을 줄이고 실리콘 사용 면적을 줄임으로써, 회로의 경제성을 높일 수 있는 프로토콜 변환기 및 이의 설계방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 프로토콜 변환기의 개념을 나타낸 도면.
도 2는 본 발명에 따른 프로토콜 변환기를 설명하기 위한 도면.
도 3a 및 도 3b는 본 발명에 따른 원자 프로토콜을 설명하기 위한 도면.
도 4a 및 도 4b는 본 발명에 따른 원자 프로토콜의 한 예를 설명하기 위한 도면.
상기 목적을 달성하기 위한 본 발명은, 상태머신을 이용해 상이한 프로토콜을 갖는 프로세서간 통신이 가능하도록 하기 위한 프로토콜 변환기에 있어서, 제1프로세서의 프로토콜 및 제2 프로세서의 프로토콜에 각각 대응되는 것으로 상기 제1 및 제2 프로세서 프로토콜과 입출력 방향만 반대 방향이고 동일한 상태 전이를 갖는 듀얼 프로토콜을 구비하되, 상기 듀얼 프로토콜은, 전체 프로토콜을 분할한 것으로 통신 상대방에 대한 입출력 신호 작용이 독립적이고, 고정된 순서를 가지고서 일단 그 프로토콜이 수행되면 그 프로토콜의 상태 머신이 가진 모든 상태를 거쳐서 중단되지 않고 사이클로 수행되는 다수개의 서브 프로토콜 모듈들을 포함하되, 상기 서브 프로토콜 모듈들 각각에 대응되는 다수개의 듀얼 프로토콜 모듈들로 구성되는 것을 특징으로 한다.
또한, 본 발명에 따른 프로토콜 변환기 설계방법은, 상이한 프로토콜을 갖는 프로세서간 통신이 가능하도록 하기 위한 프로토콜 변환기의 설계방법에 있어서, 제1 프로세서와 제2 프로세서의 프로토콜들을 각각 분석하여, 상기 제1 및 제2 프로토콜들의 상태 전이 다이어그램을 생성하는 제1 단계; 상기 생성된 상태 전이 다이어그램을 통해 상기 제1 및 제2 프로세서의 서브 프로토콜 모듈(여기서, 상기 서브 프로토콜이란 전체 프로토콜을 분할한 것으로 통신 상대방에 대한 입출력 신호 작용이 독립적이고, 고정된 순서를 가지고서 일단 그 프로토콜이 수행되면 그 프로토콜의 상태 머신이 가진 모든 상태를 거쳐서 중단되지 않고 사이클로 수행되는 프로토콜을 말함)을 추출하는 제2 단계; 및 상기 추출된 서브 프로토콜 모듈들의 듀얼 프로토콜 모듈들을 각각 생성하는 제3 단계를 포함한다.
더욱이, 본 발명은 전술한 바와 같은 프로토콜 변환기를 설계하기 위한 상기 단계들을 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를제공한다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부된 도면을 참조하여 설명한다.
임의의 복잡한 통신 프로토콜은 더 단순한 통신프로토콜들을 계층적으로 엮어놓은 것과 같은 것이다. 그러므로 그러한 복잡한 통신 프로토콜들에 대한 프로토콜 변환기는 그 통신 프로토콜을 구성하는 단순한 프로토콜들의 프로토콜 변환기들을 모아서 만들 수 있다.
도 2는 본 발명에 따른 프로토콜 변환기를 설명하기 위한 도면으로, 어떤 프로세서와 버퍼 제어기가 서로 다른 프로토콜을 가지고 있는 경우의 프로토콜 변환기의 예를 든 것이다.
프로토콜 변환기는 양측의 프로토콜의 듀얼 프로토콜로 구현된다. 본 발명에서는 복잡한 프로토콜의 듀얼 프로토콜을 바로 구현하지 않고, 복잡한 입력 프로토콜에 포함된 더 단순한 서브 프로토콜들을 찾아서 그것들의 듀얼 프로토콜을 구현하는 방식으로, 더 단순한 서브 프로토콜들의 프로토콜 변환기를 다수 구현하여 복잡한 프로토콜 변환기를 대신하도록 하였다. 도면에서 D(a)로 표시된 것은 a라는 프로토콜의 듀얼 프로토콜임을 의미한다.
도 3a는 도 2의 프로세서가 가진 프로토콜의 계층도를 나타낸 것이다. 가장 낮은 계층의 프로토콜들은 원자 프로토콜들인데, 도면에서 1 내지 7로 지시된 것이 원자 프로토콜에 해당된다. 도 3b는 프로세서의 프로토콜의 상태 머신을 그래프로도시한 것이다.
원자 프로토콜이란 그 프로토콜의 통신 상대방에 대한 입출력 신호 작용이 독립적이고 분할할 수 없고 고정된 순서를 가지고서 일단 그 프로토콜이 수행되면 그 프로토콜의 상태 머신이 가진 모든 상태를 거쳐서 중단되지 않고 수행되는 프로토콜을 말한다. 따라서, 원자 프로토콜의 상태 머신을 그래프로 나타내면 항상 사이클(cycle)이 된다. 왜냐하면, 원자 프로토콜은 초기 상태에서 정해진 입출력 신호 작용을 순차적으로 수행하고 다시 초기 상태로 복귀하기 때문이다.
예를 들어, 도 4a 및 도 4b는 원자 프로토콜 pArbiter 의 상태 머신의 그래프와 타이밍 다이어그램을 도시한 것이다. 각 신호 이름에서 ＼#은 그 신호가 '0'일 때 동작한다는 의미이다. 이 프로토콜의 상태 그래프는 `Idle' 상태에서 시작해서 다시 `Idle'상태로 종료하는 사이클임을 알 수 있다. `Req' 상태에서 hold# 출력 신호가 발생하고, `Ack' 상태에서 hldai# 입력 신호가 발생한다. 그리고 두 신호 모두 `Idle' 상태에서 종료한다. 모든 신호가 하나의 사이클 그래프인 상태 그래프에서 하나의 순차에 따라서 발생한다.
도 3(b)에서 1 내지 7로 표시된 7개의 종단 상태(leaf-state)는 각각 구분되어 질 수 있는 원자 프로토콜들을 나타낸다. 왼쪽에 있는 점선 다각형은 pArbiter 프로토콜(1)의 상태 그래프를 나타낸다. 오른쪽에 있는 점선 다각형은 도면부호 3으로 표시된 것으로 pMasterWriteBurst 프로토콜을 의미한다. pMasterWriteBurst 프로토콜은 pMasterWrite(2)과 일부 같은 상태를 공유하지만, 각기 독립된 원자 프로토콜이다. 실제 프로토콜의 실행 시에는 상태 그래프에서 한 개의 경로를 통해서만 종단 상태까지 도달할 수 있을 뿐이지, 경로를 거슬러 올라와서 다시 다른 경로로 상태 전이가 진행될 수는 없다. 즉, 여러 개의 원자 프로토콜들이 복합되어 있는 복합 프로토콜에서는 그 상태 그래프 상에서 한 개의 경로로 진행할 수 있으며, 각 경로는 복합 프로토콜을 구성하는 원자 프로토콜의 상태 그래프에 해당한다.
모든 원자 프로토콜의 상태 그래프는 사이클이다. 도 3b에서는 각 경로에서 마지막 종단 상태로부터 초기 상태로 회귀하는 상태 전이를 도시상의 편의를 위하여 생략하였지만, 실제로는 이와 같은 초기 상태로 회귀하는 상태 전이를 포함하여 모두 사이클 그래프가 된다.
원자 프로토콜의 상태 그래프는 사이클 그래프이기 때문에, 그것의 모든 상태들은 오직 한 개로 정해진 다음 상태로의 한 가지뿐인 상태전이만 가능하다. 그러므로 일반적으로 상태 그래프를 이용하여 회로를 설계할 때, 복잡도가 주로 상태 그래프 상에서 가능한 모든 상태전이를 찾기 위해서 발생하기 때문에, 원자 프로토콜의 상태 그래프를 기준으로 회로 설계를 하게 되면 매우 단순해진다. 이 때문에, 일반적으로 회로를 자동으로 설계하기 위해서 이용되는 회로 합성 툴에서 회로 합성 시간을 단축할 수 있게 된다. 또한 한 개의 상태에서 가능한 상태 전이를 회로에서 실제로 구현할 때는 가능한 상태 전이의 가지 수가 많을수록 회로가 복잡해지기 때문에 원자 프로토콜은 회로를 단순화하게 된다.
위에서 살펴본 바와 같이 복합 프로토콜은 여러 개의 원자 프로토콜들의 집합으로 분해할 수 있다. 그리고 복합 프로토콜이 실행될 때에도 시간상 어느 한 시점에서는 그 복합 프로토콜을 구성하는 원자 프로토콜들 중의 오직 한 원자 프로토콜만이 실행된다. 그러므로 복합 프로토콜에 대한 프로토콜 변환기를 구성할 때, 복합 프로토콜의 듀얼 프로토콜을 구현하여야 하는데, 어느 한 시점에서는 그 복합 프로토콜 내의 모든 원자 프로토콜에 대한 듀얼 프로토콜들이 모두 동시에 필요한 것이 아니고, 그 시점에서 실행중인 원자 프로토콜의 듀얼 프로토콜만이 필요하다. 그러므로, 복합 프로토콜의 프로토콜 변환기를 구현할 때, 그 프로토콜의 각 원자 프로토콜의 프로토콜 변환기를 구현하면 원자 프로토콜 변환기들의 집합으로 그 복합 프로토콜 변환기를 대신할 수 있다.
다음, 이와 같은 본 발명의 원리를 이용하여 복합 프로토콜 변환기를 설계하는 과정을 살펴본다. 본 발명에 따른 설계방법은 일반적인 컴퓨터 상에서 동작되는 것으로, 상기 일반 컴퓨터의 구성 및 작용에 대해서는 상세한 설명을 생략하기로 한다.
먼저, 프로세서 A와 프로세서 B의 프로토콜을 분석하여, 각 프로토콜들의 상태 전이 다이어그램을 생성한다. 그리고, 상기 생성된 상태 전이 다이어그램을 통해 원자 프로토콜을 추출한다. 이와 같이 원자 프로토콜들이 추출되면, 상기 추출된 원자 프로토콜들의 듀얼 프로토콜 상태 머신들을 각각 생성한다. 본 발명에 따른 프로토콜 변환기는 이와 같은 원자 프로토콜의 듀얼 프로토콜 상태 머신 모듈들의 집합으로 이루어진다.
이와 같이, 종래와 같이 복합 프로토콜 변환기를 구현하는 것보다 그것을 대신할 수 있는 원자 프로토콜 변환기들을 구현하는 것이 회로 합성 시간과 회로의면적을 줄일 수 있다. 이를 증명하기 위하여, 편의상 두 입력 프로토콜이 m 개의 상태 수를 가진 원자 프로토콜 n개로 구성되는 복합 프로토콜이라고 가정하자. 그러면, 각 입력 복합 프로토콜은 각각 m * n 개의 상태 수를 가진 상태 머신으로 표현된다. 이 때, 두 입력 프로토콜의 프로덕트 머신으로 프로토콜 변환기를 합성하는 종래 기술에 의하면, (m * n) * (m * n) 개의 상태 수를 가진 복합 프로토콜 변환기를 합성하게 된다. 이 변환기의 상태 수는 m2* n2가 된다.
동일한 복합 프로토콜 변환기를 본 발명에 따른 다수의 원자 프로토콜 변환기들의 집합으로 합성하면 m 개의 상태 수를 가진 두 원자 프로토콜에 대한 변환기를 n 개 만드는 것과 같다. 그러므로 (m * m) 개의 상태 수를 가진 두 원자 프로토콜의 프로덕트 머신으로 구현되는 원자 프로토콜 변환기를 n 개 만드는 것과 같다. 즉, 본 발명에 의해서는 (m * m) * n개의 상태 수를 가진 변환기를 합성하게 된다. 그러므로 종래의 기술에 비해 상태 수가 1/n 로 줄어들게 된다. 그러므로 본 발명에 따른 프로토콜 변환기 회로의 구현에서는 일반적으로 구현할 회로의 상태 머신의 상태 수에 비례하여 결정되는 회로 합성 시간과 실리콘 사용 면적을 줄일 수 있어 종래에 비해 경제적으로 회로를 구현할 수 있다.
도2를 참조하여 본 발명을 보다 구체적으로 살펴본다.
도 2에서는 좌측의 프로세서와 우측의 버퍼 제어기를 위한 프로토콜 변환기를 구현한 것이다. 도 2의 프로세서는 그 프로토콜로서 도 3a에 도시된 프로토콜을 가지고 있다. 도 3a에 도시된 바와 같이 도 2의 프로세서가 가지는프로토콜pProcessor은 도 3a에서 도시된 바와 같이 그 보다 작은 프로토콜 pArbiter, pMaster, pSlave의 집합으로 구성되며, pMaster와 pSlave는 더욱 상세하게 나누어 질 수 있다. 도 3b는 프로세서의 프로토콜 pProcessor의 상태 머신을 도시한 것이다. 여기서 보듯이 pProcessor는 총 21개의 상태를 가지고 있는 프로토콜이다. 비교를 간략히 하기 위하여 논리가 손상되지 않는 범위에서 버퍼 제어기의 프로토콜이 프로세서와 같은 개수의 상태를 가지고 있다고 가정하면, 프로세서와 버퍼 제어기를 위한 프로토콜 변환기는 종래의 기술에 의하여 구현하면 21 * 21 = 441개의 상태를 가지는 회로가 된다. 반면에 본 발명에 따라 동일한 프로토콜 변환기를 구현해 보면 더 좋은 결과를 얻을 수 있다. 예를 들어 도 3a에 도시된 바와 같이 프로세서 프로토콜 pProtocol을 작은 세 프로토콜인 pArbiter, pMaster, pSlave의 집합으로 나누고, 도 2에서 확대하여 도시한 바와 같이 각각에 대한 듀얼 머신인 D(pArbiter), D(pMaster), D(pSlave)를 구현한다고 하면, 각각의 듀얼 머신의 상태수는 각각 3, 13, 7이 된다. 전술한 종래의 기술을 이용하는 사례에서 계산한 바와 같이 비교를 간략히 하기 위하여 논리가 손상되지 않는 범위에서 버퍼 제어기의 각기 상응하는 서브 프로토콜들이 프로세서의 서브 프로토콜들과 같은 개수의 상태를 가지고 있다고 가정하면, 각각의 서브 프로토콜 쌍들을 위한 프로토콜 변환기 모듈은 각기 (3*3=9), (13*13=169), (7*7=49)와 같은 개수의 상태를 가지는 회로로 구현된다. 그리고 이들 프로토콜 변환기 모듈들의 집합으로 구현되는 본 발명에 따른 복합 프로토콜 변환기는 각 서브 프로토콜 변환기 모듈의 상태수의 합과 같은 상태수를 가지므로 여기서의 사례에서는 9 + 169 + 49 즉, 227 개의 상태를 가지는 회로가 된다.
그러므로, 도2의 프로토콜 변환기를 구현함에 있어서 본 발명은 종래와 비교하여 약 절반(227 : 441 즉, 51%)에 불과한 상태수의 회로로서 구현할 수 있다.
일반적으로 회로 구현에 있어서, 회로 합성을 위한 소프트웨어의 계산 시간은 어떤 회로의 상태수의 제곱에 비례하고, 구현된 회로가 차지하는 반도체 면적도 어떤 회로의 상태수의 제곱에 비례한다. 따라서, 본 발명은 종래 기술에 의한 것보다 4분의 1에 불과한 시간안에 같은 프로토콜 변환기를 구현할 수 있고, 4분의 1에 불과한 반도체 면적으로 같은 변환기를 구현할 수 있으므로, 시간과 비용면에서 모두 4분의 1로서 기존 기술을 대체할 수 있다.
한편, 전술한 본 발명에서는 원자 프로토콜 모듈들의 집합으로 복합 프로토콜 변환기를 구현하는 것을 설명하였지만, 도2를 참조하여 설명한 바와 같이, 전체 프로토콜의 하위 계층에 속하며, 내부에 다수개의 원자 프로토콜 모듈들을 포함하고 있는 서브 프로토콜 모듈들의 집합으로 복합 프로토콜 변환기를 구현하는 것도 가능하며, 그 효과 또한 동일하다. 즉, 서브 프로토콜은 통신 상대방에 대한 입출력 신호 작용이 독립적이고, 고정된 순서를 가지고서 일단 그 프로토콜이 수행되면 그 프로토콜의 상태 머신이 가진 모든 상태를 거쳐서 중단되지 않고 사이클로 수행되고, 그 내부에 다수개의 원자 프로토콜 모듈들을 포함하고 있다.
이상에서 양호한 실시예에 근거하여 이 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술사상을 벗어남이 없이 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로, 이 발명의 보호범위는 첨부된 청구범위에 의해서만 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.
이상에서 상세히 설명한 바와 같이 본 발명은 복합 프로토콜에 대한 프로토콜 변환기의 회로 합성 구현 시에 프로토콜 변환기의 상태 머신이 가지는 상태 수를 줄임으로써, 회로 합성 시간과 합성된 실리콘 면적을 줄일 수 있어, 경제적인 회로 구현이 가능하다.

Claims (8)

  1. 상태머신을 이용해 상이한 프로토콜을 갖는 프로세서간 통신이 가능하도록 하기 위한 프로토콜 변환기에 있어서,
    제1 프로세서의 프로토콜 및 제2 프로세서의 프로토콜에 각각 대응되는 것으로 상기 제1 및 제2 프로세서 프로토콜과 입출력 방향만 반대 방향이고 동일한 상태 전이를 갖는 듀얼 프로토콜을 구비하되,
    상기 듀얼 프로토콜은,
    전체 프로토콜을 분할한 것으로 통신 상대방에 대한 입출력 신호 작용이 독립적이고, 고정된 순서를 가지고서 일단 그 프로토콜이 수행되면 그 프로토콜의 상태 머신이 가진 모든 상태를 거쳐서 중단되지 않고 사이클로 수행되는 다수개의 서브 프로토콜 모듈들을 포함하되, 상기 서브 프로토콜 모듈들 각각에 대응되는 다수개의 듀얼 프로토콜 모듈들로 구성되는 것을 특징으로 하는 프로토콜 변환기.
  2. 제 1 항에 있어서,
    상기 서브 프로토콜 모듈은, 통신 상대방에 대한 입출력 신호 작용이 독립적이고, 분할할 수 없으며, 고정된 순서를 가지고서 일단 그 프로토콜이 수행되면 그 프로토콜의 상태 머신이 가진 모든 상태를 거쳐서 중단되지 않고 사이클로 수행되는 원자 프로토콜 모듈인 것을 특징으로 하는 프로토콜 변환기.
  3. 제 1 항에 있어서,
    상기 서브 프로토콜 모듈은 통신 상대방에 대한 입출력 신호 작용이 독립적이고, 더 이상 분할할 수 없으며, 고정된 순서를 가지고서 일단 그 프로토콜이 수행되면 그 프로토콜의 상태 머신이 가진 모든 상태를 거쳐서 중단되지 않고 사이클로 수행되는 원자 프로토콜 모듈을 다수 개 포함하는 것을 특징으로 하는 프로토콜 변환기.
  4. 제 1 항에 있어서,
    상기 서브 프로토콜들의 듀얼 프로토콜 모듈들은 활성화된 특정 하나의 모듈만 동작되는 것을 특징으로 하는 프로토콜 변환기.
  5. 상이한 프로토콜을 갖는 프로세서간 통신이 가능하도록 하기 위한 프로토콜 변환기의 설계방법에 있어서,
    제1 프로세서와 제2 프로세서의 프로토콜들을 각각 분석하여, 상기 제1 및 제2 프로토콜들의 상태 전이 다이어그램을 생성하는 제1 단계;
    상기 생성된 상태 전이 다이어그램을 통해 상기 제1 및 제2 프로세서의 서브프로토콜 모듈(여기서, 상기 서브 프로토콜이란 전체 프로토콜을 분할한 것으로 통신 상대방에 대한 입출력 신호 작용이 독립적이고, 고정된 순서를 가지고서 일단 그 프로토콜이 수행되면 그 프로토콜의 상태 머신이 가진 모든 상태를 거쳐서 중단되지 않고 사이클로 수행되는 프로토콜을 말함)을 추출하는 제2 단계; 및
    상기 추출된 서브 프로토콜 모듈들의 듀얼 프로토콜 모듈들을 각각 생성하는 제3 단계를 포함하는 것을 특징으로 하는 프로토콜 변환기의 설계방법.
  6. 제 5 항에 있어서,
    상기 서브 프로토콜 모듈은, 통신 상대방에 대한 입출력 신호 작용이 독립적이고, 더 이상 분할할 수 없으며, 고정된 순서를 가지고서 일단 그 프로토콜이 수행되면 그 프로토콜의 상태 머신이 가진 모든 상태를 거쳐서 중단되지 않고 사이클로 수행되는 원자 프로토콜 모듈인 것을 특징으로 하는 프로토콜 변환기의 설계방법.
  7. 제 5 항에 있어서,
    상기 서브 프로토콜 모듈은 통신 상대방에 대한 입출력 신호 작용이 독립적이고, 분할할 수 없으며, 고정된 순서를 가지고서 일단 그 프로토콜이 수행되면 그 프로토콜의 상태 머신이 가진 모든 상태를 거쳐서 중단되지 않고 사이클로 수행되는 원자 프로토콜 모듈을 다수 개 포함하는 것을 특징으로 하는 프로토콜 변환기의 설계방법.
  8. 컴퓨터에서,
    제1 프로세서와 제2 프로세서의 프로토콜들을 각각 분석하여, 상기 제1 및 제2 프로토콜들의 상태 전이 다이어그램을 생성하는 단계;
    상기 생성된 상태 전이 다이어그램을 통해 상기 제1 및 제2 프로세서의 서브 프로토콜 모듈(여기서, 상기 서브 프로토콜이란 전체 프로토콜을 분할한 것으로 통신 상대방에 대한 입출력 신호 작용이 독립적이고, 고정된 순서를 가지고서 일단 그 프로토콜이 수행되면 그 프로토콜의 상태 머신이 가진 모든 상태를 거쳐서 중단되지 않고 사이클로 수행되는 프로토콜을 말함)을 추출하는 단계; 및
    상기 추출된 서브 프로토콜 모듈들의 듀얼 프로토콜 모듈들을 각각 생성하는 단계를 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR1020020058937A 2002-09-27 2002-09-27 원자 프로토콜들의 집합을 이용한 프로토콜 변환기 및이의 설계 방법 KR20040027167A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020058937A KR20040027167A (ko) 2002-09-27 2002-09-27 원자 프로토콜들의 집합을 이용한 프로토콜 변환기 및이의 설계 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020058937A KR20040027167A (ko) 2002-09-27 2002-09-27 원자 프로토콜들의 집합을 이용한 프로토콜 변환기 및이의 설계 방법

Publications (1)

Publication Number Publication Date
KR20040027167A true KR20040027167A (ko) 2004-04-01

Family

ID=37329758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020058937A KR20040027167A (ko) 2002-09-27 2002-09-27 원자 프로토콜들의 집합을 이용한 프로토콜 변환기 및이의 설계 방법

Country Status (1)

Country Link
KR (1) KR20040027167A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013011B1 (ko) * 2010-10-21 2011-02-10 (주)우신시스템 카세트를 이용한 물류 시스템
KR101110172B1 (ko) * 2007-08-02 2012-01-31 히라따기꼬오 가부시키가이샤 부품이송장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101110172B1 (ko) * 2007-08-02 2012-01-31 히라따기꼬오 가부시키가이샤 부품이송장치 및 방법
KR101013011B1 (ko) * 2010-10-21 2011-02-10 (주)우신시스템 카세트를 이용한 물류 시스템

Similar Documents

Publication Publication Date Title
Davis et al. An introduction to asynchronous circuit design
CN104899182B (zh) 一种支持可变分块的矩阵乘加速方法
Suzuki How to maximize the potential of FPGA resources for modular exponentiation
JP3258000B2 (ja) 電子回路
Mera et al. Compact domain-specific co-processor for accelerating module lattice-based KEM
JP4619252B2 (ja) リコンフィグ可能な集積回路装置
Pontes et al. Hermes-A–an asynchronous NoC router with distributed routing
Xiao et al. Fast linking of separately-compiled FPGA blocks without a NoC
JP6680454B2 (ja) Ｌｓｉチップ積層システム
Ax et al. Comparing synchronous, mesochronous and asynchronous NoCs for GALS based MPSoCs
JP2013045459A (ja) クロック・ネットワーク・メタ合成のためのシステムおよび方法
KR20040027167A (ko) 원자 프로토콜들의 집합을 이용한 프로토콜 변환기 및이의 설계 방법
Hironaka et al. Multi-fpga management on flow-in-cloud prototype system
US20040098685A1 (en) Multi-cycle path analyzing method
Josephs et al. A programming approach to the design of asynchronous logic blocks
Attia et al. Design and implementation of low latency network interface for network on chip
Luk Systematic serialisation of array-based architectures
JP3716967B2 (ja) 高位合成装置および高位合成方法並びにそれに用いられる記録媒体
Rettkowski et al. Application-specific processing using high-level synthesis for networks-on-chip
Han et al. Converting Interfaces on Application-specific Network-on-chip
Jia et al. A novel asynchronous FPGA architecture design and its performance evaluation
Tayan Networks-on-Chip: Challenges, trends and mechanisms for enhancements
JPH0713956A (ja) Ｓｉｍｄ型並列計算機データ転送装置
Guo Mapping applications onto FPGA-centric clusters
Pezzarossa et al. Interfacing hardware accelerators to a time-division multiplexing network-on-chip

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid