KR20040022728A - 다이아몬드 코팅층이 형성된 방열판을 갖는 반도체 칩패키지 - Google Patents

다이아몬드 코팅층이 형성된 방열판을 갖는 반도체 칩패키지 Download PDF

Info

Publication number
KR20040022728A
KR20040022728A KR1020020053473A KR20020053473A KR20040022728A KR 20040022728 A KR20040022728 A KR 20040022728A KR 1020020053473 A KR1020020053473 A KR 1020020053473A KR 20020053473 A KR20020053473 A KR 20020053473A KR 20040022728 A KR20040022728 A KR 20040022728A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
heat sink
substrate
coating layer
attached
Prior art date
Application number
KR1020020053473A
Other languages
English (en)
Inventor
한찬민
이동호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020053473A priority Critical patent/KR20040022728A/ko
Publication of KR20040022728A publication Critical patent/KR20040022728A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 다이아몬드 코팅된 방열판을 갖는 반도체 칩 패키지에 관한 것으로서, 집적회로가 형성된 반도체 칩과, 회로배선이 형성되어 있으며 내측에 관통구멍이 형성된 기판과, 그 기판의 일면에 부착되어 있으며 기판의 관통구멍의 위치에서 반도체 칩의 배면이 부착된 방열판과, 반도체 칩과 기판을 전기적으로 연결하는 본딩와이어, 및 기판에 부착되는 외부접속단자를 구비하는 반도체 칩 패키지에 있어서, 방열판에 다이아몬드 재질의 코팅층이 형성되어 있는 것을 특징으로 한다. 이에 따르면, 정전기 방전 방지 효과에 의해 칩 손상을 방지하면서도 열 특성이 향상된 반도체 칩 패키지를 얻을 수 있다.

Description

다이아몬드 코팅층이 형성된 방열판을 갖는 반도체 칩 패키지{Semiconductor chip package having heat spreader that has diamond coating layer}
본 발명은 반도체 칩 패키지에 관한 것으로서, 더욱 상세하게는 정전기 방전으로 인한 칩 손상을 방지할 수 있는 다이아몬드 코팅층이 형성된 방열판을 갖는 반도체 칩 패키지에 관한 것이다.
현재 반도체 소자는 처리속도의 고속화에 따라 전력소모가 급격하게 증가되고 있다. 그리고, 그에 따른 열 방출의 문제를 해결하고자 열 방출을 위한 방열판을 적용한 반도체 칩 패키지 구조가 최근까지 많이 소개되고 있다. 방열판이 적용된 고전력용 반도체 칩 패키지의 대표적인 구조를 소개하기로 한다.
도 1은 종래 기술에 따른 반도체 칩 패키지의 일 예를 나타낸 단면도이다.
도 1에 도시된 종래의 반도체 칩 패키지(200)는 중앙부분이 다단으로 파여져 있는 다층 배선기판(220)의 일면에 방열판(220)이 접착제(235)로 부착되어 있고, 다층 배선기판(220)의 가장 중앙부분에서 노출된 방열판(230) 부분에 반도체 칩(210)이 실장되어 있는 구조이다. 반도체 칩(210)은 다층 배선기판(220)의 회로배선(221)과 본딩와이어(225)로 연결되어 있고, 방열판(230)이 부착된 반대쪽 면에 외부접속단자로서 솔더 볼(240)이 부착되어 있으며, 반도체 칩(210)과 다층 배선기판(220)간의 와이어 본딩부분을 포함하여 다층 배선기판(220)의 중앙 부분의 파여진 부분에 봉지부(250)가 형성되어 있다.
이와 같은 종래 기술에 따른 반도체 칩 패키지는 방열판을 적용하여 동작시 발생되는 열을 외부로 방출시켜 전력소모의 증가에 따른 열적 문제를 해결하고 있다. 그러나, 방열판이 적용된 종래 기술에 따른 반도체 칩 패키지는 패키지 내부, 특히 방열판에 축적된 전하에 기인된 정전기 방전에 의해 칩 손상이 발생될 수 있다.
정전기 방전의 CDM(Charged Device Model) 항목 검사에 있어서, 고압이 인가되는 측정조건 하에서 판 위에 반도체 칩 패키지를 대드 벅 타입(dead bug type)으로 위치시키면, 이때 패키지 내부와 반도체 칩에 충전된 전하가 탐침으로 방전되면서 이때의 과도전류로 인해 칩 내부에 손상이 발생되는 것으로 나타났다. 손상을 가하는 전류는 패키지 및 칩 내에 충전된 전하가 주 요인이다. 특히 방열판 전체에 많은 전하가 충전되어 일반적인 패키지 대비 많은 전하를 가지게 됨으로서 발생된다.
전하량은 패키지 내부의 도체 표면적에 비례하는데 일반적인 플라스틱 패키지의 리드프레임(Lead Frame)의 면적에 비하여 방열판 적용 반도체 칩 패키지의 경우 패키지 크기가 대부분 상당히 크며 또한 패키지 전체를 방열판이 차지하고 있으므로 전하가 충전되는 도체의 면적이 일반적인 패키지에 비하여 월등하게 커진다. 따라서, 방열판을 적용한 패키지의 경우는 정전기 방전에 민감해진다.
방열판에 충전된 많은 양의 전하는 반도체 칩의 배면을 통해서 칩 패드-본딩와이어-솔더 볼을 통해 방전되기도 하며 혹은 방열판이 GND로 연결된 경우 GND 패턴을 통해서 칩 내부로 연결되기도 한다. 이러한 경우 모두 과도한 많은 양의 전하에 의해 반도체 칩의 내부 회로는 손상을 받게 되는 것이다.
도 2는 방열판이 적용된 352STBGA의 CDM(Charged Device Model) 불량 측정 파형을 나타낸 그래프이다.
도 2를 참조하면, 방열판이 적용된 반도체 칩 패키지, 예컨대 352STBGA의 정전기 방전의 CDM 파형을 측정한 결과에 있어서, A 부분은 일반적인 구조의 플라스틱 패키지에서도 관측이 되는 피크 전류(Peak Current)의 전형적인 파형이다. 그러나, B 부분에서 많은 양의 전하가 방전되는 것이 확인 가능하다. 이로 인해 칩 패드가 타는 번트(burnt) 현상이 발생된다.
이와 같은 정전기 방전에 의한 칩 손상을 방지하기 위하여 방열판의 부착에 사용되는 접착제로서 비전도성 접착제를 사용할 경우 방열판의 축적된 전하량으로부터 안전할 수 있으나 열전도성이 낮아서 방열판의 기능이 약화될 수 있기 때문에 방열의 효과를 높이기 위하여 전도성 접착제의 사용을 배제할 수 없다.
그리고, 방열판에 약 1㎛이하의 얇은 산화막 형태로 절연 코팅된 경우가 있으나, 절연 코팅된 막의 경우 실제 두께가 너무 얇기 때문에 절연막의 역할보다는 조립시 접착면의 밀착성 향상의 역할을 하게 된다. 결국 정전기 방전 불량의 발생을 방지하지는 못하고 있는 실정이다.
따라서 본 발명의 목적은 방열판에 축적된 원하지 않는 전하로 인한 정전기 방전에 의한 칩 손상을 방지할 수 있는 방열판을 갖는 반도체 칩 패키지를 제공하는 데에 있다.
도 1은 종래 기술에 따른 반도체 칩 패키지의 일 예를 나타낸 단면도,
도 2는 방열판이 적용된 352STBGA의 CDM(Charged Device Model) 불량 측정 파형을 나타낸 그래프,
도3은 본 발명에 따른 다이아몬드 코팅층이 형성된 방열판을 갖는 반도체 칩 패키지의 일 실시예를 나타낸 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100,200; 반도체 칩 패키지110,210; 반도체 칩
120,220; 다층 배선기판121,221; 회로배선
125,225; 본딩와이어130,230; 방열판
131; 다이아몬드 코팅층135,235; 접착제
140,240; 솔더 볼150,250; 봉지부
이와 같은 목적을 달성하기 위한 본 발명에 따른 방열판을 갖는 다이아몬드 코팅된 방열판을 갖는 반도체 칩 패키지는, 집적회로가 형성된 반도체 칩과, 회로배선이 형성되어 있으며 안쪽에 위치하는 관통구멍이 형성된 기판과, 그 기판의 일면에 부착되어 있으며 기판의 관통구멍의 위치에서 반도체 칩의 배면이 부착된 방열판과, 반도체 칩과 기판을 전기적으로 연결하는 본딩와이어, 및 기판에 부착되는 외부접속단자를 구비하는 반도체 칩 패키지에 있어서, 방열판에 다이아몬드 재질의 코팅층이 형성되어 있는 것을 특징으로 한다.
방열판에 형성되는 다이아몬드 코팅층은 방열판 전체 면에 형성될 수도 있고 일부분만 형성될 수 있으나 반드시 반도체 칩이 부착되는 면에 형성되도록 하는 것이 바람직하다. 기판은 다층 배선기판이 적용될 수 있으며, 외부접속단자로서는 솔더 볼이 적용될 수 있다.
이하 첨부 도면을 참조하여 본 발명에 따른 다이아몬드 코팅된 방열판을 갖는 반도체 칩 패키지를 보다 상세하게 설명하고자 한다.
도3은 본 발명에 따른 다이아몬드 코팅된 방열판을 갖는 반도체 칩 패키지의 일 실시예를 나타낸 단면도이다.
도 3을 참조하면, 본 발명에 따른 반도체 칩 패키지(100)는 반도체 칩(110)과 다층 배선기판(120)과, 본딩와이어(125), 솔더 볼(140), 봉지부(150), 및 방열판(130)을 포함하여 구성된다. 복수의 층에 회로배선이 형성된 다층 배선기판(120)의 중앙 부분에는 다단으로 파여져 관통구멍이 형성되어 있다.
다층 배선기판(120)의 일면에는 방열판(120)이 전도성 접착제(135)로 부착되어 있다. 다층 배선기판(120)의 관통구멍을 통하여 방열판(130)이 노출되는 부분에 반도체 칩(110)의 배면이 부착되어 있다. 방열판(130)은 반도체 칩(110)이 접착되는 면이 다이아몬드 재질로 코팅 처리되어 다이아몬드 코팅층(131)이 형성되어 있다.
반도체 칩(110)은 다단으로 파여져 형성되는 관통구멍으로 노출되는 회로배선(121)과 와이어 본딩에 의해 본딩와이어(125)로 연결되어 다층 배선기판(120)과 전기적으로 연결된다. 반도체 칩(110)은 다층 배선기판(120)의 방열판(130)이 부착된 면의 반대쪽 면에 부착된 외부접속단자, 예컨대 솔더 볼(140)과 전기적으로 연결이 이루어진다. 반도체 칩(110)과 다층 배선기판(120)간의 와이어 본딩 부분을 포함하여 다층 배선기판(120)의 중앙 부분에 파여진 부분에 에폭시 성형 수지와 같은 수지 봉지재가 들어차 봉지부(150)가 형성되어 외부환경으로부터 동작의 신뢰성이 확보되고 있다.
여기서, 방열판(130)의 반도체 칩(110)이 부착된 면 쪽에는 다이아몬드 코팅층(131)이 형성되어 있다. 다이아몬드는 약 5.5 eV의 큰 에너지 밴드 갭(energy band gap)을 갖는 물질로 매우 우수한 전기적 물성을 가지고 있다. 전자와 정공의 이동도는 각각 약 2150 ㎠/V·s와 1700㎠/V·s로 정공의 이동도가 지금까지 보고된 물질 중 가장 클 뿐만 아니라 전자의 이동도와의 차이도 작다. 다이아몬드의 열전도도는 약 22W/cm·K로 금속 중에 가장 열전도도가 큰 물질로 알려진 구리(Cu: 4.0W/cm·K )보다도 4배 이상 큰 값을 갖는다. 즉, 방열 특성이 가장 우수한 물질이라고 할 수 있다. 또한, 다이아몬드는 에너지 밴드 갭이 크기 때문에 도핑하지 않은 경우 이론적인 비저항은 1015 Ω㎝이상의 값을 갖는다. 즉, 일반적인 물질의 경우 대부분의 경우가 전도성이 우수할수록 열전도도가 높으나 다이아몬드는 특이하게도 절연특성을 지니면서도 열전도도는 가장 우수하다. 이러한 특성으로 인해 방열판(130)의 표면에 형성되는 다이아몬드 코팅층(131)에 의해 우수한 열 특성 확보가 가능하며 절연 효과로 인해 방열판(130)에 충전된 전하의 이동 경로를 차단하여 정전기 방전 불량이 감소될 수 있다.
전술한 실시예에서와 같이 다이아몬드 코팅층이 형성된 방열판을 갖는 반도체 칩 패키지는 다이아몬드의 특성상 절연으로 인한 정전기 방전 방지 효과와 열특성 향상의 목적을 달성 가능하다. 한편 전술한 실시예에서 다이아몬드 코팅층은 비용절감 차원에서 반도체 칩이 부착되는 일면에 형성된 것을 소개하였으나 방열판 전체 면에 형성되도록 하거나 반도체 칩이 부착되는 부분에만 형성하여도 무방하다. 또한 블랙 옥사이드의 주 역할이 접착력 향상이므로 다이아몬드 코팅층을 덮는 블랙 옥사이드층을 더 형성하여 접착력 향상을 꾀할 수도 있다.
이상과 같은 본 발명에 의한 다이아몬드 코팅된 방열판을 갖는 반도체 칩 패키지에 따르면, 정전기 방전 방지 효과에 의해 칩 손상을 방지하면서도 열 특성이 향상된 반도체 칩 패키지를 얻을 수 있는 이점(利點)이 있다.

Claims (2)

  1. 집적회로가 형성된 반도체 칩과, 회로배선이 형성되어 있으며 안쪽에 위치하는 관통구멍이 형성된 기판과, 상기 기판의 일면에 부착되어 있으며 상기 기판의 관통구멍의 위치에서 상기 반도체 칩의 배면이 부착된 방열판과, 상기 반도체 칩과 상기 기판을 전기적으로 연결하는 본딩와이어, 및 상기 기판에 부착되는 외부접속단자를 구비하는 반도체 칩 패키지에 있어서, 상기 방열판은 다이아몬드 재질의 코팅층이 형성되어 있는 것을 특징으로 하는 다이아몬드 코팅된 방열판을 갖는 반도체 칩 패키지.
  2. 제 1항에 있어서, 상기 방열판은 상기 다이아몬드 코팅층은 상기 반도체 칩이 부착되는 면에 형성되어 있는 것을 특징으로 하는 다이아몬드 코팅된 방열판을 갖는 반도체 칩 패키지.
KR1020020053473A 2002-09-05 2002-09-05 다이아몬드 코팅층이 형성된 방열판을 갖는 반도체 칩패키지 KR20040022728A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020053473A KR20040022728A (ko) 2002-09-05 2002-09-05 다이아몬드 코팅층이 형성된 방열판을 갖는 반도체 칩패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020053473A KR20040022728A (ko) 2002-09-05 2002-09-05 다이아몬드 코팅층이 형성된 방열판을 갖는 반도체 칩패키지

Publications (1)

Publication Number Publication Date
KR20040022728A true KR20040022728A (ko) 2004-03-18

Family

ID=37326451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020053473A KR20040022728A (ko) 2002-09-05 2002-09-05 다이아몬드 코팅층이 형성된 방열판을 갖는 반도체 칩패키지

Country Status (1)

Country Link
KR (1) KR20040022728A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781584B1 (ko) 2006-06-21 2007-12-05 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781584B1 (ko) 2006-06-21 2007-12-05 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Similar Documents

Publication Publication Date Title
US7923844B2 (en) Semiconductor devices including voltage switchable materials for over-voltage protection
US7872335B2 (en) Lead frame-BGA package with enhanced thermal performance and I/O counts
US7825498B2 (en) Semiconductor device
US6876069B2 (en) Ground plane for exposed package
US7129572B2 (en) Submember mounted on a chip of electrical device for electrical connection
US7498664B2 (en) Semiconductor package having increased resistance to electrostatic discharge
US7868436B2 (en) Semiconductor device
KR100475079B1 (ko) 고전압용 ｂｇａ 패키지와 그에 사용되는 히트 스프레더및 제조방법
US9589904B2 (en) Semiconductor device with bypass functionality and method thereof
US8847412B2 (en) Microelectronic assembly with thermally and electrically conductive underfill
US7564128B2 (en) Fully testable surface mount die package configured for two-sided cooling
TWI237291B (en) Semiconductor device
US20080105987A1 (en) Semiconductor device having interposer formed on chip
KR100674857B1 (ko) 정전기 방전(ｅｓｄ)을 강화한 엘이디 패키지 및 그제조방법
KR100675030B1 (ko) 집적 회로 패키지
KR20040022728A (ko) 다이아몬드 코팅층이 형성된 방열판을 갖는 반도체 칩패키지
KR102016019B1 (ko) 고열전도성 반도체 패키지
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지
TWI731763B (zh) 可側發光的發光二極體封裝結構
CN212412079U (zh) 可侧发光的发光二极管封装结构
TWM607068U (zh) 可側發光的發光二極體封裝結構
TWI416698B (zh) 半導體封裝結構
CN114068787A (zh) 可侧发光的发光二极管封装结构
KR100708051B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid