KR20040019708A - 2-도트 인버젼 액정표시장치 및 그 구동방법 - Google Patents

2-도트 인버젼 액정표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR20040019708A
KR20040019708A KR1020020051407A KR20020051407A KR20040019708A KR 20040019708 A KR20040019708 A KR 20040019708A KR 1020020051407 A KR1020020051407 A KR 1020020051407A KR 20020051407 A KR20020051407 A KR 20020051407A KR 20040019708 A KR20040019708 A KR 20040019708A
Authority
KR
South Korea
Prior art keywords
gate
signal
high voltage
horizontal period
period
Prior art date
Application number
KR1020020051407A
Other languages
English (en)
Other versions
KR100496542B1 (ko
Inventor
김석수
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2002-0051407A priority Critical patent/KR100496542B1/ko
Publication of KR20040019708A publication Critical patent/KR20040019708A/ko
Application granted granted Critical
Publication of KR100496542B1 publication Critical patent/KR100496542B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 2도트 인버젼 구동방식에서 동일한 극성의 데이터전압이 공급되는 주사라인간에 휘도차가 발생하는 것을 방지할 수 있는 2도트 인버젼 액정표시장치와 그 구동 방법을 제공하는 것이다.
본 발명의 한 특징에 따른 2도트 인버젼 액정표시장치는 게이트라인들과 데이터라인들의 교차부마다 형성된 박막트랜지스터들과, 각각의 박막트랜지스터와 접속된 각각의 액정셀을 포함하는 액정패널과; 게이트라인들에 스캔신호를 공급하는 게이트 드라이버와; 화소신호의 극성이 수직방향으로 2도트 단위로 반전되게 하면서 기수 수평기간과 우수 수평기간에서의 이네이블 기간이 서로 다른 소스 출력 이네이블 변조 신호에 응답하여 화소신호를 데이터라인들에 공급하는 데이터 드라이버와; 게이트 드라이버와 데이터 드라이버를 제어하고, 소스 출력 이네이블 변조 신호를 발생하는 타이밍 제어부를 구비한다.

Description

2-도트 인버젼 액정표시장치 및 그 구동방법{LIQUID CRYSTAL DISPLAY APPARATUS OF 2-DOT INVERSION TYPE AND METHOD OF DIRVING THE SAME}
본 발명은 액정표시장치에 관한 것으로, 특히 2-도트 인버젼 구동방식에서 발생되는 가로선 현상을 방지할 수 있는 액정표시장치 및 그 구동방법에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 이 액정패널을 구동하기 위한 구동회로를 구비한다.
실제로, 액정표시장치는 도 1에 도시된 바와 같이 액정셀들이 매트릭스형으로 배열된 액정패널(2)과, 액정패널(2)의 게이트라인들(GL0 내지 GLn)을 구동하기위한 게이트 드라이버(4)와, 액정패널(2)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(6)와, 게이트 드라이버(4)와 데이터 드라이버(6)를 제어하기 위한 타이밍 제어부(10)를 구비한다.
액정패널(2)은 매트릭스형으로 배열된 액정셀들과, 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성되어 액정셀들 각각과 접속된 박막트랜지스터(TFT)를 구비한다.
박막트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔신호, 즉 게이트 하이전압(VGH)이 공급되는 경우 턴-온되어 데이터라인(DL)으로부터의 화소신호를 액정셀에 공급한다. 그리고, 박막트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트 로우전압(VGL)이 공급되는 경우 턴-오프되어 액정셀에 충전된 화소신호가 유지되게 한다.
액정셀은 등가적으로 액정용량 캐패시터(Clc)로 표현되며, 액정을 사이에 두고 대면하는 공통전극과 박막트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 액정셀은 충전된 화소신호가 다음 화소신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(Cst)를 더 구비한다. 이 스토리지 캐패시터(Cst)는 이전단 게이트라인과 화소전극 사이에 형성된다. 이러한 액정셀은 박막트랜지스터(TFT)를 통해 충전되는 화소신호에 따라 유전이방성을 가지는 액정의 배열상태가 가변하여 광투과율을 조절함으로써 계조를 구현하게 된다.
게이트 드라이버(4)는 타이밍 제어부(10)로부터의 게이트 제어신호들(GSP, GSC, GOE)에 응답하여 게이트라인들(GL1 내지 GLn)에 순차적으로 게이트하이전압(VGH)을 공급한다. 이에 따라, 게이트 드라이버(4)는 게이트라인(GL1 내지 GLn)에 접속된 박막트랜지스터(TFT)가 게이트라인(GL) 단위로 구동되게 한다.
구체적으로, 게이트 드라이버(4)는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 펄스(GSC)에 따라 쉬프트시켜 쉬프트 펄스를 발생한다. 그리고, 게이트 드라이버(4)는 쉬프트 펄스에 응답하여 도 2에 도시된 바와 같이 수평기간(H1, H2, ...)마다 해당 게이트라인(GL)에 게이트 하이전압(VGH)을 공급하게 된다. 이 경우, 게이트 드라이버(4)는 도 2에 도시된 바와 같은 게이트 출력 이네이블 신호(GOE)에 응답하여 이네이블 기간에서만 게이트 하이전압(VGH)을 공급하게 된다. 그리고, 게이트 드라이버(4)는 게이트라인들(GL1 내지 GLn)에 게이트 하이전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우전압(VGL)을 공급하게 된다. 또한, 게이트 드라이버(4)는 첫번째 주사라인의 스토리지 캐패시터(Cst)를 위해 최상측에 형성된 게이트라인(GL0)에는 게이트 로우전압(VGL)을 공급한다.
데이터 드라이버(6)는 타이밍 제어부(10)로부터의 데이터 제어신호들(SSP, SSC, SOE, POL)에 응답하여 수평기간(H1, H2, ...)마다 1라인분씩의 화소신호를 데이터라인들(DL1 내지 DLm)에 공급한다. 특히, 데이터 드라이버(6)는 타이밍 제어부(10)로부터의 디지털 화소데이터(R, G, B)를 감마전압 발생부(도시하지 않음)로부터의 감마전압을 이용하여 아날로그 화소신호로 변환하여 공급한다.
구체적으로, 데이터 드라이버(6)는 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프시켜 샘플링신호를 발생한다. 이어서, 데이터 드라이버(6)는 샘플링신호에 응답하여 비디오 데이터 신호(R, G, B)를 일정단위씩 순차적으로 입력하여 래치한다. 그리고, 데이터 드라이버(6)는 래치된 1라인분의 화소데이터(R, G, B)를 아날로그 화소신호로 변환하여 데이터라인들(DL1 내지 DLm)에 공급하게 된다. 이 경우, 데이터 드라이버(6)는 극성제어신호(POL)에 응답하여 정극성 및 부극성 화소신호로 변환하게 된다. 예를 들면, 데이터 드라이버(6)는 도 2에 도시된 바와 같이 2수평기간 마다 극성반전되는 극성제어신호(POL)에 응답하여 화소신호(SOUT)가 수직 2도트 인버젼 방식으로 극성반전되게 한다. 그리고, 데이터 드라이버(6)는 도 2에 도시된 바와 같은 소스 출력 이네이블 신호(SOE)에 응답하여 이네이블 기간에만 화소신호들을 데이터라인들(DL1 내지 DLm)에 공급하게 된다.
타이밍 제어부(10)는 게이트 제어신호들(GSP, GSC, GOE)을 발생하여 게이트 드라이버(4)를 제어하고, 데이터 제어신호들(SSP, SSC, SOE, POL)을 발생하여 데이터 드라이버(6)를 제어하게 된다. 아울러, 타이밍 제어부(10)는 화소데이터(R, G, B)를 정렬하여 데이터 드라이버(6)에 공급한다.
이와 같이, 액정표시장치는 액정셀들의 열화를 방지함과 아울러 화질을 개선하기 위하여 인버젼 방식을 이용한다. 특히 액정표시장치는 다른 인버젼 방식들에 비하여 뛰어난 화질을 제공하지만 전력소모가 큰 도트 인버젼 방식을 보완하고자 수직 2도트 인버젼 방식을 이용한다. 다시 말하여, 도트 인버젼 방식은 소비전력을 줄이고자 프레임 주파수를 통상의 60Hz에서 50∼30Hz로 낮추는 경우 플리커 현상이 발생하게 되는데, 이를 보완하고자 도 3a 및 도 3b에 도시된 바와 같은 수직 2도트 인버젼 방식이 이용되고 있다.
도 3a 및 도 3b는 수직 2도트 인버젼 방식으로 액정셀들에 공급되는 화소신호 극성을 기수 프레임과 우수 프레임으로 나누어 도시한 것이다.
도 3a 및 도 3b에 도시된 기수 프레임과 우수 프레임에 있어서, 수직 2도트 인버젼 방식은 화소신호의 극성이 수평방향으로는 기존의 도트 인버젼 방식과 같이 도트 단위로 바뀌는 반면에 수직방향으로는 2도트 단위로 바뀌도록 구동됨을 알 수 있다. 이러한 수직 2도트 인버젼 방식은 50Hz의 프레임주파수로 구동되는 상용화면에서 도트 인버젼 방식에 비하여 플리커 현상이 줄어드는 장점을 가지는 반면에, 2 주사라인 주기로 휘도차에 따른 가로선이 발생하는 문제점을 가지고 있다.
도 4a 및 도 4b는 수직 2도트 인버젼 방식에 의해 나타나는 가로선 현상을 기수 프레임과 우수 프레임에서 도시한 것이다.
도 4a 및 도 4b에서 수직 2도트 단위로 액정셀의 극성이 바뀌게 되는 경우 기수번째 주사라인들(G1)과 우수번째 주사라인들(G2) 간의 휘도차에 의해 가로선 현상이 나타나게 된다. 이는 수직 2도트 인버젼 방식의 경우 기수번째 주사라인과 그에 인접하고 동일극성의 데이터전압 신호가 공급되는 우수번째 주사라인(G2)에서의 화소신호(Vd) 충전특성이 서로 다르기 때문이다.
상세히 하면, 도 2에 도시된 바와 같이 기수 수평기간(H1, H3, H5, ...)에서 데이터라인(DL)에 공급되는 화소신호(SOUT)는 이전 수평기간의 화소신호와 극성이 상반됨에 따라 상대적으로 긴 상승(또는 하강)기간을 가지면서 충전된다. 그러나, 우수 수평기간(H2, H4, H6, ...)에서 데이터라인(DL)에 공급되는 화소신호(SOUT)는 이전 수평기간의 화소신호와 동일한 극성을 유지하므로 거의 상승(또는 하강)기간이 없이 충전된다.
이와 같이, 종래의 수직 2도트 인버젼 구동방식은 동일 극성을 가지고 기수 주사라인과 우수 주사라인에 공급되는 화소신호(SOUT)의 충전조건이 서로 다름에 따라 동일휘도 대비 충전전압이 달라지게 된다. 구체적으로는 상대적으로 긴 상승(하강)기간을 갖고 기수 주사라인에 충전된 화소신호 보다 상승(하강)기간이 거의 없이 우수 주사라인에 충전된 화소신호가 더 큰 전압을 가지게 된다. 이에 따라, 노멀 블랙 모드인 경우 우수 주사라인이 기수 주사라인 보다 밝게 보이는 가로선 현상이 발생하여 표시품질이 떨어지게 된다.
따라서, 본 발명의 목적은 수직 2도트 인버젼 구동방식에서 동일한 극성의 데이터전압이 공급되는 주사라인간에 휘도차가 발생하는 것을 방지할 수 있는 2도트 인버젼 액정표시장치와 그 구동 방법을 제공하는 것이다.
도 1은 종래의 액정표시장치를 도시한 도면.
도 2는 도 1에 도시된 액정표시장치의 구동 파형도.
도 3a 및 도 3b는 2도트 인버젼 방식에 의해 액정패널의 액정셀들에 공급되는 데이터신호들의 극성 패턴을 도시하는 도면들.
도 4a 및 도 4b는 2도트 인버젼 구동방식에 의한 가로선 현상을 도시하는 도면들.
도 5는 본 발명의 제1 실시 예에 따른 2도트 인버젼 액정표시장치를 도시한 도면.
도 6은 도 5에 도시된 액정표시장치의 구동 파형도.
도 7은 본 발명의 제2 실시 예에 따른 2도트 인버젼 액정표시장치를 도시한 도면.
도 8은 도 7에 도시된 액정표시장치의 구동 파형도.
도 9는 도 7에 도시된 VGH 변조부의 입출력 파형도.
도 10은 본 발명의 제3 실시 예에 따른 2도트 인버젼 액정표시장치를 도시한도면.
도 11은 도 10에 도시된 액정표시장치의 구동 파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
2, 12, 32, 52 : 액정패널 4, 14, 34, 54 : 게이트 드라이버
6, 16, 36, 56 : 데이터 드라이버 10, 18, 38, 58 : 타이밍 제어부
20, 40, 60 : 데이터 정렬부 22, 42, 62 : 제어신호 발생부
24 : SOE 변조부 44, 66 : VGH 변조부
64 : SOE 및 GOE 변조부
상기 목적을 달성하기 위하여, 본 발명의 한 특징에 따른 2도트 인버젼 액정표시장치는 게이트라인들과 데이터라인들의 교차부마다 형성된 박막트랜지스터들과, 각각의 박막트랜지스터와 접속된 각각의 액정셀을 포함하는 액정패널과; 게이트라인들에 스캔신호를 공급하는 게이트 드라이버와; 화소신호의 극성이 수직방향으로 2도트 단위로 반전되게 하면서 기수 수평기간과 우수 수평기간에서의 이네이블 기간이 서로 다른 소스 출력 이네이블 변조 신호에 응답하여 화소신호를 데이터라인들에 공급하는 데이터 드라이버와; 게이트 드라이버와 데이터 드라이버를 제어하고, 소스 출력 이네이블 변조 신호를 발생하는 타이밍 제어부를 구비한다.
여기서, 소스 출력 이네이블 변조 신호는 우수 수평기간에서의 이네이블 기간이 상기 기수 수평기간에서의 이네이블 기간 보다 짧게 설정된 것을 특징으로 한다.
본 발명의 다른 특징에 따른 2도트 인버젼 액정표시장치는 게이트라인들과 데이터라인들의 교차부마다 형성된 박막트랜지스터들과, 각각의 박막트랜지스터와 접속된 각각의 액정셀을 포함하는 액정패널과; 제1 게이트 하이전압과, 그 보다 작은 제2 게이트 하이전압이 수평기간 단위로 교번되는 게이트 하이전압 변조신호를 발생하는 게이트 하이전압 변조부와; 게이트 하이전압 변조신호를 이용하여 기수 수평라인의 게이트라인과 우수 수평라인의 게이트라인에 서로 다른 레벨의 스캔신호를 공급하는 게이트 드라이버와; 화소신호가 수직방향으로 2도트 단위로 극성이 반전되도록 데이터라인들에 공급하는 데이터 드라이버와; 게이트 드라이버와 데이터 드라이버를 제어하는 타이밍 제어부를 구비하는 것을 특징으로 한다.
여기서, 게이트 드라이버는 기수 게이트라인에는 제1 게이트 하이전압을 선택하여 스캔신호로 공급하고, 우수 게이트라인에는 제2 게이트 하이전압을 선택하여 스캔신호로 공급하는 것을 특징으로 한다.
그리고, 게이트 하이전압 변조부는 타이밍 제어부에서 입력되고 수평기간 단위로 극성반전되는 제어신호에 대한 응답으로 입력 제1 게이트 하이전압 및 제2 게이트 하이전압 중 어느 하나를 선택하여 게이트 하이전압 변조신호를 발생하는 것을 특징으로 한다.
특히, 게이트 하이전압 변조부는 게이트 드라이버에 내장되는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따른 2도트 인버젼 액정표시장치는 게이트라인들과 데이터라인들의 교차부마다 형성된 박막트랜지스터들과, 각각의 박막트랜지스터와 접속된 각각의 액정셀을 포함하는 액정패널과; 제1 게이트 하이전압과, 그 보다 작은 제2 게이트 하이전압이 수평기간 단위로 교번되는 게이트 하이전압 변조신호를 발생하는 게이트 하이전압 변조부와; 게이트 하이전압 변조신호를 이용하여 기수 수평기간과 우수 수평기간에서 서로 다른 레벨 가짐과 아울러 기수 수평기간과 우수 수평기간에서 이네이블 기간이 서로 다른 게이트 출력 이네이블 변조 신호에 응답하는 스캔신호를 게이트라인들에 공급하는 게이트 드라이버와; 화소신호의 극성이 수직방향으로 2도트 단위로 반전되게 하면서 기수 수평기간과 우수 수평기간에서의 이네이블 기간이 서로 다른 소스 출력 이네이블 변조 신호에 응답하여 화소신호를 상기 데이터라인들에 공급하는 데이터 드라이버와; 게이트 드라이버와 데이터 드라이버를 제어하고, 상기 게이트 출력 이네이블 변조신호와 소스 출력 이네이블 변조 신호를 발생하는 타이밍 제어부를 구비한다.
여기서, 타이밍 제어부는 우수 수평기간에서의 이네이블 기간이 기수 수평기간에서의 이네이블 기간 보다 짧게 설정된 게이트 출력 이네이블 신호 및 소스 출력 이네이블 신호를 발생하고, 게이트 드라이버는 기수 수평기간에서는 제1 게이트하이전압을 선택하여 상기 스캔신호로 공급하고, 우수 수평기간에서는 제2 게이트 하이전압을 선택하여 상기 스캔신호로 공급하는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따른 2도트 인버젼 액정표시장치는 게이트라인들과 데이터라인들의 교차부마다 형성된 박막트랜지스터들과, 각각의 박막트랜지스터와 접속된 각각의 액정셀을 포함하는 액정패널과; 제1 게이트 하이전압과, 그 보다 작은 제2 게이트 하이전압이 수평기간 단위로 교번되는 게이트 하이전압 변조신호를 발생하는 게이트 하이전압 변조부와; 게이트 하이전압 변조신호를 이용하여 기수 수평기간과 우수 수평기간에서 서로 다른 레벨 가짐과 아울러 기수 수평기간과 우수 수평기간에서 이네이블 기간이 서로 다른 게이트 출력 이네이블 변조 신호에 응답하는 스캔신호를 게이트라인들에 공급하는 게이트 드라이버와; 화소신호의 극성이 수직방향으로 2도트 단위로 반전되도록 데이터라인들에 공급하는 데이터 드라이버와; 게이트 드라이버와 데이터 드라이버를 제어하고, 게이트 출력 이네이블 변조신호를 발생하는 타이밍 제어부를 구비한다.
여기서, 타이밍 제어부는 우수 수평기간에서의 이네이블 기간이 기수 수평기간에서의 이네이블 기간 보다 짧게 설정된 게이트 출력 이네이블 신호를 발생하고, 게이트 드라이버는 기수 수평기간에서는 제1 게이트 하이전압을 선택하여 스캔신호로 공급하고, 우수 수평기간에서는 제2 게이트 하이전압을 선택하여 스캔신호로 공급하는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따른 2도트 인버젼 액정표시장치는 게이트라인들과 데이터라인들의 교차부마다 형성된 박막트랜지스터들과, 각각의 박막트랜지스터와 접속된 각각의 액정셀을 포함하는 액정패널과; 제1 게이트 하이전압과, 그 보다 작은 제2 게이트 하이전압이 수평기간 단위로 교번되는 게이트 하이전압 변조신호를 발생하는 게이트 하이전압 변조부와; 게이트 하이전압 변조신호를 이용하여 기수 수평기간과 우수 수평기간에서 서로 다른 레벨 가지는 스캔신호를 게이트라인들에 공급하는 게이트 드라이버와; 화소신호의 극성이 수직방향으로 2도트 단위로 반전되게 하면서 기수 수평기간과 우수 수평기간에서의 이네이블 기간이 서로 다른 소스 출력 이네이블 변조 신호에 응답하여 화소신호를 상기 데이터라인들에 공급하는 데이터 드라이버와; 게이트 드라이버와 데이터 드라이버를 제어하고, 소스 출력 이네이블 변조 신호를 발생하는 타이밍 제어부를 구비한다.
여기서, 타이밍 제어부는 우수 수평기간에서의 이네이블 기간이 기수 수평기간에서의 이네이블 기간 보다 짧게 설정된 상기 소스 출력 이네이블 신호를 발생하고, 게이트 드라이버는 기수 수평기간에서는 제1 게이트 하이전압을 선택하여 스캔신호로 공급하고, 우수 수평기간에서는 제2 게이트 하이전압을 선택하여 스캔신호로 공급하는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따른 2도트 인버젼 액정표시장치는 게이트라인들과 데이터라인들의 교차부마다 형성된 박막트랜지스터들과, 각각의 박막트랜지스터와 접속된 각각의 액정셀을 포함하는 액정패널과; 기수 수평기간과 우수 수평기간에서 이네이블 기간이 서로 다른 게이트 출력 이네이블 변조 신호에 응답하는 스캔신호를 게이트라인들에 공급하는 게이트 드라이버와; 화소신호의 극성이 수직방향으로 2도트 단위로 반전되게 하면서 기수 수평기간과 우수 수평기간에서의 이네이블 기간이 서로 다른 소스 출력 이네이블 변조 신호에 응답하여 화소신호를 데이터라인들에 공급하는 데이터 드라이버와; 게이트 드라이버와 데이터 드라이버를 제어하고, 게이트 출력 이네이블 변조신호와 소스 출력 이네이블 변조 신호를 발생하는 타이밍 제어부를 구비한다.
여기서, 타이밍 제어부는 우수 수평기간에서의 이네이블 기간이 기수 수평기간에서의 이네이블 기간 보다 짧게 설정된 게이트 출력 이네이블 신호 및 소스 출력 이네이블 신호를 발생하는 것을 특징으로 한다.
본 발명의 한 특징에 따른 2도트 인버젼 액정표시장치의 구동 방법은 기수 수평기간과 우수 수평기간에서의 이네이블 기간이 서로 다른 소스 출력 이네이블 변조 신호를 발생하는 단계와; 소스 출력 이네이블 변조 신호에 응답하여 수직방향으로 2도트 단위로 극성반전되는 화소신호를 액정셀들에 공급하는 단계를 포함한다.
여기서, 소스 출력 이네이블 변조 신호는 우수 수평기간에서의 이네이블 기간이 기수 수평기간에서의 이네이블 기간 보다 짧게 설정된 것을 특징으로 한다.
본 발명의 다른 특징에 따른 2도트 인버젼 액정표시장치의 구동 방법 제1 게이트 하이전압과, 그 보다 작은 제2 게이트 하이전압이 수평기간 단위로 교번되는 게이트 하이전압 변조신호를 발생하는 단계와; 게이트 하이전압 변조신호를 이용하여 기수 수평기간과 우수 수평기간에서 서로 다른 레벨의 스캔신호를 게이트라인에 공급하는 단계와; 스캔신호에 응답하여 수직방향으로 2도트 단위로 극성반전되는 화소신호를 액정셀들에 공급하는 단계를 포함한다.
여기서, 스캔신호를 공급하는 단계는 기수 수평기간에서는 제1 게이트 하이전압을 선택하여 스캔신호로 공급하고, 우수 수평기간에서는 제2 게이트 하이전압을 선택하여 스캔신호로 공급하는 것을 특징으로 한다.
그리고, 게이트 하이전압 변조신호는 수평기간 단위로 극성반전되는 제어신호에 따라 입력 제1 게이트 하이전압 및 제2 게이트 하이전압 중 어느 하나가 선택되어 발생되는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따른 2도트 인버젼 액정표시장치의 구동 방법은 제1 게이트 하이전압과, 그 보다 작은 제2 게이트 하이전압이 수평기간 단위로 교번되는 게이트 하이전압 변조신호를 발생하는 단계와; 기수 수평기간과 우수 수평기간에서 이네이블 기간이 서로 다른 게이트 출력 이네이블 변조 신호 및 소스 출력 이네이블 신호를 발생하는 발생하는 단계와; 게이트 하이전압 변조신호 및 게이트 출력 이네이블 변조 신호를 를 이용하여 기수 수평기간과 우수 수평기간에서 서로 다른 레벨과 이네이블 기간을 갖는 스캔신호를 게이트라인에 공급하는 단계와; 스캔신호 및 소스 출력 이네이블 변조 신호에 응답하여 수직방향으로 2도트 단위로 극성반전되는 화소신호를 액정셀들에 공급하는 단계를 포함한다.
여기서, 게이트 출력 이네이블 신호 및 소스 출력 이네이블 신호는 우수 수평기간에서의 이네이블 기간이 기수 수평기간에서의 이네이블 기간 보다 짧게 설정되고, 우수 수평기간에서는 제1 게이트 하이전압이 스캔신호로, 우수 수평기간에서는 제2 게이트 하이전압이 스캔신호로 공급되는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따른 2도트 인버젼 액정표시장치의 구동 방법은제1 게이트 하이전압과, 그 보다 작은 제2 게이트 하이전압이 수평기간 단위로 교번되는 게이트 하이전압 변조신호를 발생하는 단계와; 기수 수평기간과 우수 수평기간에서 이네이블 기간이 서로 다른 게이트 출력 이네이블 변조 신호를 발생하는 발생하는 단계와; 게이트 하이전압 변조신호 및 상기 게이트 출력 이네이블 변조 신호를 를 이용하여 기수 수평기간과 우수 수평기간에서 서로 다른 레벨과 이네이블 기간을 갖는 스캔신호를 게이트라인에 공급하는 단계와; 스캔신호에 응답하여 수직방향으로 2도트 단위로 극성반전되는 화소신호를 액정셀들에 공급하는 단계를 포함한다.
여기서, 게이트 출력 이네이블 신호는 우수 수평기간에서의 이네이블 기간이 기수 수평기간에서의 이네이블 기간 보다 짧게 설정되고, 우수 수평기간에서는 제1 게이트 하이전압이 스캔신호로, 우수 수평기간에서는 제2 게이트 하이전압이 스캔신호로 공급되는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따른 2도트 인버젼 액정표시장치의 구동 방법은 제1 게이트 하이전압과, 그 보다 작은 제2 게이트 하이전압이 수평기간 단위로 교번되는 게이트 하이전압 변조신호를 발생하는 단계와; 기수 수평기간과 우수 수평기간에서 이네이블 기간이 서로 다른 소스 출력 이네이블 신호를 발생하는 발생하는 단계와; 게이트 하이전압 변조신호를 이용하여 기수 수평기간과 우수 수평기간에서 서로 다른 레벨을 갖는 스캔신호를 게이트라인에 공급하는 단계와; 스캔신호 및 소스 출력 이네이블 변조 신호에 응답하여 수직방향으로 2도트 단위로 극성반전되는 화소신호를 상기 액정셀들에 공급하는 단계를 포함한다.
여기서, 소스 출력 이네이블 신호는 우수 수평기간에서의 이네이블 기간이 기수 수평기간에서의 이네이블 기간 보다 짧게 설정되고, 우수 수평기간에서는 제1 게이트 하이전압이 스캔신호로, 우수 수평기간에서는 제2 게이트 하이전압이 스캔신호로 공급되는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따른 2도트 인버젼 액정표시장치의 구동 방법은 기수 수평기간과 우수 수평기간에서 이네이블 기간이 서로 다른 게이트 출력 이네이블 변조 신호 및 소스 출력 이네이블 신호를 발생하는 발생하는 단계와; 게이트 출력 이네이블 변조 신호를 이용하여 기수 수평기간과 우수 수평기간에서 서로 다른 이네이블 기간을 갖는 스캔신호를 게이트라인에 공급하는 단계와; 스캔신호에 응답하여 수직방향으로 2도트 단위로 극성반전되는 화소신호를 액정셀들에 공급하는 단계를 포함한다.
여기서, 게이트 출력 이네이블 신호 및 소스 출력 이네이블 신호는 우수 수평기간에서의 이네이블 기간이 기수 수평기간에서의 이네이블 기간 보다 짧게 설정된 것을 특징으로 한다.
상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시예들을 첨부한 도 5 내지 도 11을 참조하여 상세하게 설명하기로 한다.
도 5는 본 발명의 제1 실시 예에 따른 액정표시장치를 도시한 것이다.
도 5에 도시된 액정표시장치는 액정셀들이 매트릭스형으로 배열된액정패널(12)과, 액정패널(12)의 게이트라인들(GL0 내지 GLn)을 구동하기 위한 게이트 드라이버(14)와, 액정패널(12)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(16)와, 게이트 드라이버(14)와 데이터 드라이버(16)를 제어하기 위한 타이밍 제어부(18)를 구비한다.
액정패널(12)은 매트릭스형으로 배열된 액정셀들과, 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성되어 액정셀들 각각과 접속된 박막트랜지스터(TFT)를 구비한다.
박막트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔신호, 즉 게이트 하이전압(VGH)이 공급되는 경우 턴-온되어 데이터라인(DL)으로부터의 화소신호를 액정셀에 공급한다. 그리고, 박막트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트 로우전압(VGL)이 공급되는 경우 턴-오프되어 액정셀에 충전된 화소신호가 유지되게 한다.
액정셀은 등가적으로 액정용량 캐패시터(Clc)로 표현되며, 액정을 사이에 두고 대면하는 공통전극과 박막트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 액정셀은 충전된 화소신호가 다음 화소신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(Cst)를 더 구비한다. 이 스토리지 캐패시터(Cst)는 이전단 게이트라인과 화소전극 사이에 형성된다. 이러한 액정셀은 박막트랜지스터(TFT)를 통해 충전되는 화소신호에 따라 유전이방성을 가지는 액정의 배열상태가 가변하여 광투과율을 조절함으로써 계조를 구현하게 된다.
게이트 드라이버(14)는 타이밍 제어부(18)로부터의 게이트 제어신호들(GSP,GSC, GOE)에 응답하여 게이트라인들(GL1 내지 GLn)에 순차적으로 게이트 하이전압(VGH)을 공급한다. 이에 따라, 게이트 드라이버(14)는 게이트라인(GL1 내지 GLn)에 접속된 박막트랜지스터(TFT)가 게이트라인(GL) 단위로 구동되게 한다.
구체적으로, 게이트 드라이버(14)는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 펄스(GSC)에 따라 쉬프트시켜 쉬프트 펄스를 발생한다. 그리고, 게이트 드라이버(14)는 쉬프트 펄스에 응답하여 도 6에 도시된 바와 같이 수평기간(H1, H2, ...)마다 해당 게이트라인(GL)에 게이트 하이전압(VGH)을 공급하게 된다. 이 경우, 게이트 드라이버(14)는 도 6에 도시된 바와 같이 게이트 출력 이네이블 신호(GOE)에 응답하여 이네이블 기간에서만 게이트 하이전압(VGH)을 공급하게 된다. 그리고, 게이트 드라이버(14)는 게이트라인들(GL1 내지 GLn)에 게이트 하이전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우전압(VGL)을 공급하게 된다. 또한, 게이트 드라이버(14)는 첫번째 주사라인의 스토리지 캐패시터(Cst)를 위해 최상측에 형성된 게이트라인(GL0)에는 게이트 로우전압(VGL)을 공급한다.
데이터 드라이버(16)는 타이밍 제어부(18)로부터의 데이터 제어신호들(SSP, SSC, SOE, POL)에 응답하여 수평기간(H1, H2, ...)마다 1라인분씩의 화소신호를 데이터라인들(DL1 내지 DLm)에 공급한다. 특히, 데이터 드라이버(16)는 타이밍 제어부(10)로부터의 디지털 화소데이터(R, G, B)를 감마전압 발생부(도시하지 않음)로부터의 감마전압을 이용하여 아날로그 화소신호로 변환하여 공급한다.
구체적으로, 데이터 드라이버(16)는 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프시켜 샘플링신호를 발생한다. 이어서, 데이터 드라이버(16)는 샘플링신호에 응답하여 비디오 데이터 신호(R, G, B)를 일정단위씩 순차적으로 입력하여 래치한다. 그리고, 데이터 드라이버(16)는 래치된 1라인분의 화소데이터(R, G, B)를 아날로그 화소신호로 변환하여 데이터라인들(DL1 내지 DLm)에 공급하게 된다. 이 경우, 데이터 드라이버(16)는 극성제어신호(POL)에 응답하여 정극성 및 부극성 화소신호로 변환하게 된다. 예를 들면, 데이터 드라이버(16)는 도 6에 도시된 바와 같이 2수평기간 단위로 극성반전되는 극성제어신호(POL)에 응답하여 화소신호(SOUT)가 수직 2도트 인버젼 방식으로 극성반전되게 한다.
그리고, 데이터 드라이버(16)는 소스 출력 이네이블 변조 신호(MSOE)에 응답하여 이네이블 기간에만 화소신호들을 데이터라인들(DL1 내지 DLm)에 공급하게 된다.
이 경우, 데이터 드라이버(16)에 공급되는 소스 출력 이네이블 변조 신호(MSOE)는 도 6에 도시된 바와 같이 2수평기간 단위로 펄스폭이 가변된다. 다시 말하여, 소스 출력 이네이블 변조 신호(MSOE)는 기수 수평기간과 우수 수평기간에서 이네이블 기간(t1, t2)이 서로 다르게 설정된다. 구체적으로, 기수 수평기간에 공급되는 소스 출력 이네이블 변조 신호(MSOE)의 이네이블 기간(t1) 보다 우수 수평기간에 공급되는 소스 출력 이네이블 변조 신호(MSOE)의 이네이블 기간(t2)이 더 짧게 설정된다. 이에 따라, 기수 수평기간에서 데이터라인(DL)에 공급되는 화소신호(SOUT)의 충전시간 보다 우수 수평기간에서 데이터라인(DL)에 공급되는 화소신호(SOUT)의 충전시간이 더 짧아지게 된다. 이 결과, 이전 수평기간과 상반된 극성의 화소신호가 공급되는 기수 수평라인과, 이전 수평기간과 동일한 극성의 화소신호가 공급되는 우수 수평라인과의 충전시간 차가 보상됨으로써 기수 수평라인과 우수 수평라인 간의 휘도차를 방지할 수 있게 된다.
타이밍 제어부(18)는 게이트 제어신호들(GSP, GSC, GOE)을 발생하여 게이트 드라이버(14)를 제어하고, 데이터 제어신호들(SSP, SSC, MSOE, POL)을 발생하여 데이터 드라이버(16)를 제어하게 된다. 아울러, 타이밍 제어부(18)는 화소데이터(R, G, B)를 정렬하여 데이터 드라이버(16)에 공급한다.
이를 위하여, 타이밍 제어부(18)는 화소데이터(R, G, B)를 정렬하는 데이터 정렬부(20)와, 게이트 및 데이터 제어신호들을 발생하는 제어신호 발생부(22)와, 제어신호 발생부(22)로부터의 소스 출력 이네이블 신호(SOE)를 변조하기 위한 SOE 변조부(24)를 구비한다.
데이터 정렬부(20)는 입력 화소데이터(R, G, B)를 데이터 드라이버(16)의 구동에 적합하게 정렬하여 공급한다.
제어신호 발생부(22)는 게이트 제어신호들(GSP, GSC, GOE) 및 데이터 제어신호들(SSP, SSC, MSOE, POL)을 발생한다.
SOE 변조부(24)는 제어신호 발생부(22)로부터의 소스 출력 이네이블 신호(SOE)의 펄스폭을 도 6에 도시된 바와 같이 2수평기간 단위로 변조하여 출력한다. 다시 말하여, SOE 변조부(24)는 소스 출력 이네이블 신호(SOE)를 우수 수평기간에 해당하는 이네이블 기간이 상대적으로 짧도록 변조하여 출력하게 된다.
이와 같이, 본 발명의 제1 실시 예에 따른 액정표시장치는 소스 출력 이네이블 신호(SOE)를 변조하여 기수 수평라인과 우수 수평라인의 화소신호 충전시간 차를 보상하게 된다. 이에 따라, 본 발명의 제1 실시 예에 따른 액정표시장치는 액정패널을 수직 2도트 인버젼 방식으로 구동하는 경우 기수 수평라인과 우수 수평라인 간의 충전시간 차에 따른 휘도차를 방지할 수 있게 된다.
도 7은 본 발명의 제2 실시 예에 따른 액정표시장치를 도시한 것이다.
도 7에 도시된 액정표시장치는 액정셀들이 매트릭스형으로 배열된 액정패널(32)과, 액정패널(32)의 게이트라인들(GL0 내지 GLn)을 구동하기 위한 게이트 드라이버(34)와, 액정패널(32)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(36)와, 게이트 드라이버(34)와 데이터 드라이버(36)를 제어하기 위한 타이밍 제어부(38)와, 게이트 하이전압 변조 신호(MVGH)를 발생하는 VGH 변조부(44)를 구비한다.
액정패널(32)은 매트릭스형으로 배열된 액정셀들과, 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성되어 액정셀들 각각과 접속된 박막트랜지스터(TFT)를 구비한다.
박막트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔신호, 즉 게이트 하이전압(VGH)이 공급되는 경우 턴-온되어 데이터라인(DL)으로부터의 화소신호를 액정셀에 공급한다. 그리고, 박막트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트 로우전압(VGL)이 공급되는 경우 턴-오프되어 액정셀에 충전된 화소신호가 유지되게 한다.
액정셀은 등가적으로 액정용량 캐패시터(Clc)로 표현되며, 액정을 사이에 두고 대면하는 공통전극과 박막트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 액정셀은 충전된 화소신호가 다음 화소신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(Cst)를 더 구비한다. 이 스토리지 캐패시터(Cst)는 이전단 게이트라인과 화소전극 사이에 형성된다. 이러한 액정셀은 박막트랜지스터(TFT)를 통해 충전되는 화소신호에 따라 유전이방성을 가지는 액정의 배열상태가 가변하여 광투과율을 조절함으로써 계조를 구현하게 된다.
게이트 드라이버(34)는 타이밍 제어부(38)로부터의 게이트 제어신호들(GSP, GSC, GOE)에 응답하여 게이트라인들(GL1 내지 GLn)에 순차적으로 제1 또는 제2 게이트 하이전압(VGH1, VGH2)을 공급하게 된다. 이에 따라, 게이트 드라이버(34)는 게이트라인(GL1 내지 GLn)에 접속된 박막트랜지스터(TFT)가 게이트라인(GL) 단위로 구동되게 한다.
구체적으로, 게이트 드라이버(34)는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 펄스(GSC)에 따라 쉬프트시켜 쉬프트 펄스를 발생한다. 그리고, 게이트 드라이버(34)는 쉬프트 펄스에 응답하여 게이트 하이전압 변조신호(MVGH)를 선택함으로써 도 8에 도시된 바와 같이 수평기간(H1, H2, ...)마다 해당 게이트라인(GL)에 제1 또는 제2 게이트 하이전압(VGH1, VGH2)을 공급하게 된다. 이 경우, 게이트 드라이버(34)는 도 8에 도시된 바와 같이 게이트 출력 이네이블 신호(GOE)에 응답하여 이네이블 기간에서만 제1 또는 제2 게이트 하이전압 신호(VGH1, VGH2)를 공급하게 된다. 그리고, 게이트 드라이버(34)는 게이트라인들(GL1 내지 GLn)에 제1 또는 제2 게이트 하이전압(VGH1, VGH2)이 공급되지 않는 나머지 기간에서는 게이트 로우전압(VGL)을 공급하게 된다. 또한, 게이트 드라이버(34)는 첫번째 주사라인의스토리지 캐패시터(Cst)를 위해 최상측에 형성된 게이트라인(GL0)에는 게이트 로우전압(VGL)을 공급한다.
여기서, 게이트 드라이버(34)에서 공급되는 제1 및 제2 게이트 하이전압(VGH1, VGH2)은 도 8에 도시된 바와 같이 서로 다른 레벨을 갖는다. 다시 말하여, 게이트 드라이버(34)는 기수 수평기간(H1, H3, H5, ...)에서 기수 게이트라인(GL1, GL3, GL5, ...)에 공급되는 제1 게이트 하이전압(VGH1)과, 우수 수평기간(H2, H4, H6, ...)에서 우수 게이트라인(GL2, GL4, GL6, ...)에 공급되는 제2 게이트 하이전압(VGH2))을 다르게 설정한다. 구체적으로, 기수 게이트라인(GL1, GL3, GL5, ...)에 공급되는 제1 게이트 하이전압(VGH1)이 우수 게이트라인(GL2, GL4, GL6, ...)에 공급되는 제2 게이트 하이전압(VGH2) 보다 크게 설정된다. 이에 따라, 기수 게이트라인(GL1, GL3, GL5, ...)에 접속된 박막 트랜지스터(TFT)의 턴-온 특성이 게이트라인(GL2, GL4, GL6, ...)에 접속된 박막 트랜지스터(TFT)의 턴-온 특성 보다 우수해지게 됨으로써 기수 수평라인의 액정셀들에 충전되는 전하량이 우수 수평라인의 액정셀들에 충전되는 전하량 보다 많아지게 된다. 이 결과, 이전 수평기간과 상반된 극성의 화소신호가 공급되는 기수 수평라인과, 이전 수평기간과 동일한 극성의 화소신호가 공급되는 우수 수평라인과의 상이한 충전시간에 따른 충전량 차가 보상됨으로써 기수 수평라인과 우수 수평라인 간의 휘도차를 방지할 수 있게 된다.
데이터 드라이버(36)는 타이밍 제어부(38)로부터의 데이터 제어신호들(SSP, SSC, SOE, POL)에 응답하여 수평기간(H1, H2, ...)마다 1라인분씩의 화소신호를 데이터라인들(DL1 내지 DLm)에 공급한다. 특히, 데이터 드라이버(36)는 타이밍 제어부(38)로부터의 디지털 화소데이터(R, G, B)를 감마전압 발생부(도시하지 않음)로부터의 감마전압을 이용하여 아날로그 화소신호로 변환하여 공급한다.
구체적으로, 데이터 드라이버(36)는 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프시켜 샘플링신호를 발생한다. 이어서, 데이터 드라이버(36)는 샘플링신호에 응답하여 비디오 데이터 신호(R, G, B)를 일정단위씩 순차적으로 입력하여 래치한다. 그리고, 데이터 드라이버(36)는 래치된 1라인분의 화소데이터(R, G, B)를 아날로그 화소신호로 변환하여 데이터라인들(DL1 내지 DLm)에 공급하게 된다. 이 경우, 데이터 드라이버(36)는 극성제어신호(POL)에 응답하여 정극성 및 부극성 화소신호로 변환하게 된다. 예를 들면, 데이터 드라이버(36)는 도 8에 도시된 바와 같이 2수평기간 단위로 극성반전되는 극성제어신호(POL)에 응답하여 화소신호(SOUT)가 수직 2도트 인버젼 방식으로 극성반전되게 한다. 그리고, 데이터 드라이버(36)는 소스 출력 이네이블 신호(SOE)에 응답하여 이네이블 기간에만 화소신호들을 데이터라인들(DL1 내지 DLm)에 공급하게 된다.
타이밍 제어부(38)는 게이트 제어신호들(GSP, GSC, GOE)을 발생하여 게이트 드라이버(34)를 제어하고, 데이터 제어신호들(SSP, SSC, SOE, POL)을 발생하여 데이터 드라이버(36)를 제어하며, 제어신호(CS)를 발생하여 VGH 변조부(44)를 제어하게 된다. 아울러, 타이밍 제어부(38)는 화소데이터(R, G, B)를 정렬하여 데이터 드라이버(36)에 공급한다. 이를 위하여, 타이밍 제어부(38)는 화소데이터(R, G, B)를 정렬하는 데이터 정렬부(40)와, 제어신호들을 발생하는 제어신호 발생부(42)를 구비한다.
VGH 변조부(44)는 타이밍 제어부(38)로부터의 제어신호(CS)에 응답하여 게이트 하이전압 변조 신호(MVGH)를 발생하게 된다. 구체적으로, VGH 변조부(44)는 도 9에 도시된 바와 같이 수평기간 단위로 극성이 반전되는 제어신호(CS)를 타이밍 제어부(38)의 제어신호 발생부(42)로부터 공급받는다. 또한, VGH 변조부(44)는 전원부(도시하지 않음)로부터 제1 및 제2 게이트 하이전압(VGH)을 공급받는다. 그리고, VGH 변조부(44)는 제어신호(CS)에 응답하여 제1 또는 제2 게이트 하이전압(VGH)을 선택함으로써 게이트 하이전압 변조 신호(MVGH)를 발생하여 게이트 드라이버(34)에 공급하게 된다. 여기서, 게이트 하이전압 변조 신호(MVGH)는 도 9에 도시된 바와 같이 수평기간 마다 교번하는 제1 게이트 하이전압(VGH1)과 제2 게이트 하이전압(VGH2)으로 구성된다. 이러한 VGH 변조부(44)는 도 7에 도시된 바와 같이 게이트 드라이버(34)와 분리되어 구성되거나, 게이트 드라이버(34)와 일체화되어 내장될 수 있다.
이와 같이, 본 발명의 제2 실시 예에 따른 액정표시장치는 게이트 하이전압을 변조하여 기수 수평라인과 우수 수평라인의 상이한 충전시간에 따른 충전량 차를 보상하게 된다. 이에 따라, 본 발명의 제2 실시 예에 따른 액정표시장치는 액정패널을 수직 2도트 인버젼 방식으로 구동하는 경우 기수 수평라인과 우수 수평라인 간의 충전량 차에 따른 휘도차를 방지할 수 있게 된다.
도 10은 본 발명의 제3 실시 예에 따른 액정표시장치를 도시한 것이다.
도 10에 도시된 액정표시장치는 액정셀들이 매트릭스형으로 배열된액정패널(52)과, 액정패널(52)의 게이트라인들(GL0 내지 GLn)을 구동하기 위한 게이트 드라이버(54)와, 액정패널(52)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(56)와, 게이트 드라이버(54)와 데이터 드라이버(56)를 제어하기 위한 타이밍 제어부(58)와, 게이트 하이전압 변조 신호(MVGH)를 발생하는 VGH 변조부(66)를 구비한다.
액정패널(52)은 매트릭스형으로 배열된 액정셀들과, 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성되어 액정셀들 각각과 접속된 박막트랜지스터(TFT)를 구비한다.
박막트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔신호, 즉 게이트 하이전압(VGH)이 공급되는 경우 턴-온되어 데이터라인(DL)으로부터의 화소신호를 액정셀에 공급한다. 그리고, 박막트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트 로우전압(VGL)이 공급되는 경우 턴-오프되어 액정셀에 충전된 화소신호가 유지되게 한다.
액정셀은 등가적으로 액정용량 캐패시터(Clc)로 표현되며, 액정을 사이에 두고 대면하는 공통전극과 박막트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 액정셀은 충전된 화소신호가 다음 화소신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(Cst)를 더 구비한다. 이 스토리지 캐패시터(Cst)는 이전단 게이트라인과 화소전극 사이에 형성된다. 이러한 액정셀은 박막트랜지스터(TFT)를 통해 충전되는 화소신호에 따라 유전이방성을 가지는 액정의 배열상태가 가변하여 광투과율을 조절함으로써 계조를 구현하게 된다.
게이트 드라이버(54)는 타이밍 제어부(58)로부터의 게이트 제어신호들(GSP, GSC, MGOE)에 응답하여 게이트라인들(GL1 내지 GLn)에 순차적으로 제1 또는 제2 게이트 하이전압(VGH1, VGH2)을 공급하게 된다. 이에 따라, 게이트 드라이버(54)는 게이트라인(GL1 내지 GLn)에 접속된 박막트랜지스터(TFT)가 게이트라인(GL) 단위로 구동되게 한다.
구체적으로, 게이트 드라이버(54)는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 펄스(GSC)에 따라 쉬프트시켜 쉬프트 펄스를 발생한다. 그리고, 게이트 드라이버(34)는 쉬프트 펄스에 응답하여 게이트 하이전압 변조신호(MVGH)를 선택함으로써 도 11에 도시된 바와 같이 수평기간(H1, H2, ...)마다 해당 게이트라인(GL)에 제1 또는 제2 게이트 하이전압(VGH1, VGH2)을 공급하게 된다. 이 경우, 게이트 드라이버(34)는 도 11에 도시된 바와 같이 게이트 출력 이네이블 변조 신호(MGOE)에 응답하여 이네이블 기간에서만 제1 또는 제2 게이트 하이전압 신호(VGH1, VGH2)를 공급하게 된다. 그리고, 게이트 드라이버(54)는 게이트라인들(GL1 내지 GLn)에 제1 또는 제2 게이트 하이전압(VGH1, VGH2)이 공급되지 않는 나머지 기간에서는 게이트 로우전압(VGL)을 공급하게 된다. 또한, 게이트 드라이버(54)는 첫번째 주사라인의 스토리지 캐패시터(Cst)를 위해 최상측에 형성된 게이트라인(GL0)에는 게이트 로우전압(VGL)을 공급한다.
여기서, 게이트 드라이버(54)에서 공급되는 제1 및 제2 게이트 하이전압(VGH1, VGH2)은 도 11에 도시된 바와 같이 서로 다른 레벨을 갖는다. 다시 말하여, 게이트 드라이버(54)는 기수 수평기간(H1, H3, H5, ...)에서 기수 게이트라인(GL1, GL3, GL5, ...)에 공급되는 제1 게이트 하이전압(VGH1)과, 우수 수평기간(H2, H4, H6, ...)에서 우수 게이트라인(GL2, GL4, GL6, ...)에 공급되는 제2 게이트 하이전압(VGH2))을 다르게 설정한다. 구체적으로, 기수 게이트라인(GL1, GL3, GL5, ...)에 공급되는 제1 게이트 하이전압(VGH1)이 우수 게이트라인(GL2, GL4, GL6, ...)에 공급되는 제2 게이트 하이전압(VGH2) 보다 크게 설정된다. 이에 따라, 기수 게이트라인(GL1, GL3, GL5, ...)에 접속된 박막 트랜지스터(TFT)의 턴-온 특성이 게이트라인(GL2, GL4, GL6, ...)에 접속된 박막 트랜지스터(TFT)의 턴-온 특성 보다 우수해지게 됨으로써 기수 수평라인의 액정셀들에 충전되는 전하량이 우수 수평라인의 액정셀들에 충전되는 전하량 보다 많아지게 된다. 이 결과, 이전 수평기간과 상반된 극성의 화소신호가 공급되는 기수 수평라인과, 이전 수평기간과 동일한 극성의 화소신호가 공급되는 우수 수평라인과의 상이한 충전시간에 따른 충전량 차가 보상됨으로써 기수 수평라인과 우수 수평라인 간의 휘도차를 방지할 수 있게 된다.
그리고, 게이트 드라이버(54)에 공급되는 게이트 출력 이네이블 변조 신호(MGOE)는 도 11에 도시된 바와 같이 2수평기간 단위로 펄스폭이 가변된다. 다시 말하여, 게이트 출력 이네이블 변조 신호(MGOE)는 기수 수평기간과 우수 수평기간에서 이네이블 기간(t3, t4)이 서로 다르게 설정된다. 구체적으로, 기수 수평기간에 공급되는 게이트 출력 이네이블 변조 신호(MGOE)의 이네이블 기간(t3) 보다 우수 수평기간에 공급되는 게이트 출력 이네이블 변조 신호(MGOE)의 이네이블 기간(t4)이 더 짧게 설정된다. 이에 따라, 기수 수평라인의 박막트랜지스터(TFT)턴-온 시간 보다 우수 수평라인의 박막트랜지스터(TFT)의 턴-온 시간이 더 짧아지게 된다. 이 결과, 이전 수평기간과 상반된 극성의 화소신호가 공급되는 기수 수평라인과, 이전 수평기간과 동일한 극성의 화소신호가 공급되는 우수 수평라인과의 충전시간 차가 보상됨으로써 기수 수평라인과 우수 수평라인 간의 휘도차를 방지할 수 있게 된다.
데이터 드라이버(56)는 타이밍 제어부(58)로부터의 데이터 제어신호들(SSP, SSC, SOE, POL)에 응답하여 수평기간(H1, H2, ...)마다 1라인분씩의 화소신호를 데이터라인들(DL1 내지 DLm)에 공급한다. 특히, 데이터 드라이버(56)는 타이밍 제어부(58)로부터의 디지털 화소데이터(R, G, B)를 감마전압 발생부(도시하지 않음)로부터의 감마전압을 이용하여 아날로그 화소신호로 변환하여 공급한다.
구체적으로, 데이터 드라이버(56)는 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프시켜 샘플링신호를 발생한다. 이어서, 데이터 드라이버(56)는 샘플링신호에 응답하여 비디오 데이터 신호(R, G, B)를 일정단위씩 순차적으로 입력하여 래치한다. 그리고, 데이터 드라이버(56)는 래치된 1라인분의 화소데이터(R, G, B)를 아날로그 화소신호로 변환하여 데이터라인들(DL1 내지 DLm)에 공급하게 된다. 이 경우, 데이터 드라이버(56)는 극성제어신호(POL)에 응답하여 정극성 및 부극성 화소신호로 변환하게 된다. 예를 들면, 데이터 드라이버(56)는 도 11에 도시된 바와 같이 2수평기간 단위로 극성반전되는 극성제어신호(POL)에 응답하여 화소신호(SOUT)가 수직 2도트 인버젼 방식으로 극성반전되게 한다.
그리고, 데이터 드라이버(56)는 소스 출력 이네이블 변조 신호(MSOE)에 응답하여 이네이블 기간에만 화소신호들을 데이터라인들(DL1 내지 DLm)에 공급하게 된다.
이 경우, 데이터 드라이버(56)에 공급되는 소스 출력 이네이블 변조 신호(MSOE)는 도 11에 도시된 바와 같이 2수평기간 단위로 펄스폭이 가변된다. 다시 말하여, 소스 출력 이네이블 변조 신호(MSOE)는 기수 수평기간과 우수 수평기간에서 이네이블 기간(t1, t2)이 서로 다르게 설정된다. 구체적으로, 기수 수평기간에 공급되는 소스 출력 이네이블 변조 신호(MSOE)의 이네이블 기간(t1) 보다 우수 수평기간에 공급되는 소스 출력 이네이블 변조 신호(MSOE)의 이네이블 기간(t2)이 더 짧게 설정된다. 이에 따라, 기수 수평기간에서 데이터라인(DL)에 공급되는 화소신호(SOUT)의 충전시간 보다 우수 수평기간에서 데이터라인(DL)에 공급되는 화소신호(SOUT)의 충전시간이 더 짧아지게 된다. 이 결과, 이전 수평기간과 상반된 극성의 화소신호가 공급되는 기수 수평라인과, 이전 수평기간과 동일한 극성의 화소신호가 공급되는 우수 수평라인과의 충전시간 차가 보상됨으로써 기수 수평라인과 우수 수평라인 간의 휘도차를 방지할 수 있게 된다.
타이밍 제어부(58)는 게이트 제어신호들(GSP, GSC, GOE)을 발생하여 게이트 드라이버(54)를 제어하고, 데이터 제어신호들(SSP, SSC, MSOE, POL)을 발생하여 데이터 드라이버(56)를 제어하며, 제어신호(CS)를 발생하여 VGH 변조부(66)를 제어하게 된다. 아울러, 타이밍 제어부(58)는 화소데이터(R, G, B)를 정렬하여 데이터 드라이버(56)에 공급한다.
이를 위하여, 타이밍 제어부(58)는 화소데이터(R, G, B)를 정렬하는 데이터정렬부(60)와, 게이트 및 데이터 제어신호들 및 제어신호(CS)를 발생하는 제어신호 발생부(62)와, 제어신호 발생부(62)로부터의 소스 출력 이네이블 신호(SOE) 및 게이트 출력 이네이블 신호(GOE)를 변조하기 위한 SOE 및 GOE 변조부(64)를 구비한다.
데이터 정렬부(60)는 입력 화소데이터(R, G, B)를 데이터 드라이버(56)의 구동에 적합하게 정렬하여 공급한다.
제어신호 발생부(62)는 게이트 제어신호들(GSP, GSC, GOE) 및 데이터 제어신호들(SSP, SSC, MSOE, POL)과 제어신호(CS)를 발생한다.
SOE 및 GOE 변조부(64)는 제어신호 발생부(62)로부터의 소스 출력 이네이블 신호(SOE)의 펄스폭을 도 11에 도시된 바와 같이 2수평기간 단위로 변조하여 출력한다. 또한, SOE 및 GOE 변조부(64)는 제어신호 발생부(62)로부터의 게이트 출력 이네이블 신호(GOE)의 펄스폭을 도 11에 도시된 바와 같이 2수평기간 단위로 변조하여 출력한다. 다시 말하여, SOE 및 GOE 변조부(64)는 소스 출력 이네이블 신호(SOE) 및 게이트 출력 이네이블 신호(GOE)를 우수 수평기간에 해당하는 이네이블 기간이 상대적으로 짧도록 변조하여 출력하게 된다.
VGH 변조부(66)는 타이밍 제어부(58)로부터의 제어신호(CS)에 응답하여 게이트 하이전압 변조 신호(MVGH)를 발생하게 된다. 구체적으로, VGH 변조부(66)는 도 9에 도시된 바와 같이 수평기간 단위로 극성이 반전되는 제어신호(CS)를 타이밍 제어부(58)의 제어신호 발생부(62)로부터 공급받는다. 또한, VGH 변조부(66)는 전원부(도시하지 않음)로부터 제1 및 제2 게이트 하이전압(VGH)을 공급받는다. 그리고, VGH 변조부(66)는 제어신호(CS)에 응답하여 제1 또는 제2 게이트 하이전압(VGH)을 선택함으로써 게이트 하이전압 변조 신호(MVGH)를 발생하여 게이트 드라이버(54)에 공급하게 된다. 여기서, 게이트 하이전압 변조 신호(MVGH)는 도 9에 도시된 바와 같이 수평기간 마다 교번하는 제1 게이트 하이전압(VGH1)과 제2 게이트 하이전압(VGH2)으로 구성된다. 이러한 VGH 변조부(66)는 도 10에 도시된 바와 같이 게이트 드라이버(54)와 분리되어 구성되거나, 게이트 드라이버(54)와 일체화되어 내장될 수 있다.
이와 같이, 본 발명의 제3 실시 예에 따른 액정표시장치는 소스 출력 이네이블 신호(SOE), 게이트 출력 이네이블 신호(GOE), 그리고 게이트 하이전압(VGH)을 변조하여 기수 수평라인과 우수 수평라인의 상이한 충전시간에 따른 화소신호 충전량 차를 보상하게 된다. 이에 따라, 본 발명의 제3 실시 예에 따른 액정표시장치는 액정패널을 수직 2도트 인버젼 방식으로 구동하는 경우 기수 수평라인과 우수 수평라인 간의 충전량 차에 따른 휘도차를 방지할 수 있게 된다.
이와 달리, 본 발명에 따른 액정표시장치는 소스 출력 이네이블 신호(SOE)와 게이트 출력 이네이블 신호(GOE)를 변조하거나, 소스 출력 이네이블 신호(SOE)와 게이트 하이전압(VGH)을 변조하거나, 게이트 출력 이네이블 신호(GOE)와 게이트 하이전압(VGH)를 변조하는 경우에도 기수 수평라인과 우수 수평라인의 화소신호 충전량 차를 보상하게 된다.
여기서, 첫째로 소스 출력 이네이블 신호(SOE) 및 게이트 출력 이네이블 신호(GOE) 변조 기능을 갖는 액정표시장치는 도 10에 도시된 액정표시장치에서 VGH변조부(66)를 제거하여 구현할 수 있다.
둘째로, 소스 출력 이네이블 신호(SOE)와 게이트 하이전압(VGH) 변조 기능을 갖는 액정표시장치는 도 10에 도시된 액정표시장치에서 타이밍 제어부(58)에 포함되는 SOE 및 GOE 변조부(64)를 소스 출력 이네이블 신호(SOE)만을 변조하는 SOE 변조부로 대체하여 구현할 수 있다.
세째로, 게이트 출력 이네이블 신호(GOE)와 게이트 하이전압(VGH)을 변조하는 액정표시장치는 도 10에 도시된 액정표시장치에서 타이밍 제어부(58)에 포함되는 SOE 및 GOE 변조부(64)를 게이트 출력 이네이블 신호(GOE)만을 변조하는 GOE 변조부로 대체하여 구현할 수 있다.
상술한 바와 같이, 본 발명에 따른 2도트 인버젼 액정표시장치 및 그 구동방법은 소스 출력 이네이블 신호 또는 게이트 하이전압을 변조함으로써 기수 수평라인과 우수 수평라인간의 화소신호 충전량 차를 보상할 수 있게 된다.
또한, 본 발명에 따른 2도트 인버젼 액정표시장치 및 그 구동방법은 소스 출력 이네이블 신호, 게이트 출력 이네이블 신호, 그리고 게이트 하이전압을 변조함으로써 기수 수평라인과 우수 수평라인간의 화소신호 충전량 차를 보상할 수 있게 된다.
이와 달리, 본 발명에 따른 2도트 인버젼 액정표시장치 및 그 구동방법은 소스 출력 이네이블 신호 및 게이트 출력 이네이블 신호를 변조하거나, 소스 출력 이네이블 신호 및 게이트 하이전압을 변조하거나, 게이트 출력 이네이블 신호 및 게이트 하이전압을 변조하는 경우에도 기수 수평라인과 우수 수평라인간의 화소신호 충전량 차를 보상하게 된다.
이 결과, 본 발명에 따른 2도트 인버젼 액정표시장치 및 그 구동방법은 기수 수평라인과 우수 수평라인간의 화소신호 충전량 차로 인한 가로선 현상을 방지하여 화상의 품질을 향상시킬 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (27)

  1. 게이트라인들과 데이터라인들의 교차부마다 형성된 박막트랜지스터들과, 각각의 박막트랜지스터와 접속된 각각의 액정셀을 포함하는 액정패널과;
    상기 게이트라인들에 스캔신호를 공급하는 게이트 드라이버와;
    화소신호의 극성이 수직방향으로 2도트 단위로 반전되게 하면서 기수 수평기간과 우수 수평기간에서의 이네이블 기간이 서로 다른 소스 출력 이네이블 변조 신호에 응답하여 상기 화소신호를 상기 데이터라인들에 공급하는 데이터 드라이버와;
    상기 게이트 드라이버와 상기 데이터 드라이버를 제어하고, 소스 출력 이네이블 신호를 변조하여 상기 소스 출력 이네이블 변조 신호를 발생하는 타이밍 제어부를 구비하는 것을 특징으로 하는 2도트 인버젼 액정표시장치.
  2. 제 1 항에 있어서,
    상기 소스 출력 이네이블 변조 신호는 상기 우수 수평기간에서의 이네이블 기간이 상기 기수 수평기간에서의 이네이블 기간 보다 짧게 설정된 것을 특징으로 하는 2도트 인버젼 액정표시장치.
  3. 게이트라인들과 데이터라인들의 교차부마다 형성된 박막트랜지스터들과, 각각의 박막트랜지스터와 접속된 각각의 액정셀을 포함하는 액정패널과;
    제1 게이트 하이전압과, 그 보다 작은 제2 게이트 하이전압이 수평기간 단위로 교번되는 게이트 하이전압 변조신호를 발생하는 게이트 하이전압 변조부와;
    상기 게이트 하이전압 변조신호를 이용하여 기수 수평라인의 게이트라인과 우수 수평라인의 게이트라인에 서로 다른 레벨의 스캔신호를 공급하는 게이트 드라이버와;
    화소신호가 수직방향으로 2도트 단위로 극성이 반전되도록 데이터라인들에 공급하는 데이터 드라이버와;
    상기 게이트 드라이버와 데이터 드라이버를 제어하는 타이밍 제어부를 구비하는 것을 특징으로 하는 2도트 인버젼 액정표시장치.
  4. 제 3 항에 있어서,
    상기 게이트 드라이버는
    상기 기수 게이트라인에는 상기 제1 게이트 하이전압을 선택하여 상기 스캔신호로 공급하고, 상기 우수 게이트라인에는 상기 제2 게이트 하이전압을 선택하여 상기 스캔신호로 공급하는 것을 특징으로 하는 2도트 인버젼 액정표시장치.
  5. 제 3 항에 있어서,
    상기 게이트 하이전압 변조부는
    상기 타이밍 제어부에서 입력되고 수평기간 단위로 극성반전되는 제어신호에 대한 응답으로 입력 제1 게이트 하이전압 및 제2 게이트 하이전압 중 어느 하나를 선택하여 상기 게이트 하이전압 변조신호를 발생하는 것을 특징으로 하는 2도트 인버젼 액정표시장치.
  6. 제 3 항에 있어서,
    상기 게이트 하이전압 변조부는 상기 게이트 드라이버에 내장되는 것을 특징으로 하는 2도트 인버젼 액정표시장치.
  7. 게이트라인들과 데이터라인들의 교차부마다 형성된 박막트랜지스터들과, 각각의 박막트랜지스터와 접속된 각각의 액정셀을 포함하는 액정패널과;
    제1 게이트 하이전압과, 그 보다 작은 제2 게이트 하이전압이 수평기간 단위로 교번되는 게이트 하이전압 변조신호를 발생하는 게이트 하이전압 변조부와;
    상기 게이트 하이전압 변조신호를 이용하여 기수 수평기간과 우수 수평기간에서 서로 다른 레벨 가짐과 아울러 기수 수평기간과 우수 수평기간에서 이네이블 기간이 서로 다른 게이트 출력 이네이블 변조 신호에 응답하는 스캔신호를 게이트라인들에 공급하는 게이트 드라이버와;
    화소신호의 극성이 수직방향으로 2도트 단위로 반전되게 하면서 기수 수평기간과 우수 수평기간에서의 이네이블 기간이 서로 다른 소스 출력 이네이블 변조 신호에 응답하여 상기 화소신호를 상기 데이터라인들에 공급하는 데이터 드라이버와;
    상기 게이트 드라이버와 상기 데이터 드라이버를 제어하고, 상기 게이트 출력 이네이블 변조신호와 상기 소스 출력 이네이블 변조 신호를 발생하는 타이밍 제어부를 구비하는 것을 특징으로 하는 2도트 인버젼 액정표시장치.
  8. 제 7 항에 있어서,
    상기 타이밍 제어부는 상기 우수 수평기간에서의 이네이블 기간이 상기 기수 수평기간에서의 이네이블 기간 보다 짧게 설정된 상기 게이트 출력 이네이블 신호 및 소스 출력 이네이블 신호를 발생하고,
    상기 게이트 드라이버는 상기 기수 수평기간에서는 상기 제1 게이트 하이전압을 선택하여 상기 스캔신호로 공급하고, 상기 우수 수평기간에서는 상기 제2 게이트 하이전압을 선택하여 상기 스캔신호로 공급하는 것을 특징으로 하는 2도트 인버젼 액정표시장치.
  9. 게이트라인들과 데이터라인들의 교차부마다 형성된 박막트랜지스터들과, 각각의 박막트랜지스터와 접속된 각각의 액정셀을 포함하는 액정패널과;
    제1 게이트 하이전압과, 그 보다 작은 제2 게이트 하이전압이 수평기간 단위로 교번되는 게이트 하이전압 변조신호를 발생하는 게이트 하이전압 변조부와;
    상기 게이트 하이전압 변조신호를 이용하여 기수 수평기간과 우수 수평기간에서 서로 다른 레벨 가짐과 아울러 기수 수평기간과 우수 수평기간에서 이네이블 기간이 서로 다른 게이트 출력 이네이블 변조 신호에 응답하는 스캔신호를 게이트라인들에 공급하는 게이트 드라이버와;
    화소신호의 극성이 수직방향으로 2도트 단위로 반전되도록 데이터라인들에 공급하는 데이터 드라이버와;
    상기 게이트 드라이버와 상기 데이터 드라이버를 제어하고, 상기 게이트 출력 이네이블 변조신호를 발생하는 타이밍 제어부를 구비하는 것을 특징으로 하는 2도트 인버젼 액정표시장치.
  10. 제 9 항에 있어서,
    상기 타이밍 제어부는 상기 우수 수평기간에서의 이네이블 기간이 상기 기수 수평기간에서의 이네이블 기간 보다 짧게 설정된 상기 게이트 출력 이네이블 신호를 발생하고,
    상기 게이트 드라이버는 상기 기수 수평기간에서는 상기 제1 게이트 하이전압을 선택하여 상기 스캔신호로 공급하고, 상기 우수 수평기간에서는 상기 제2 게이트 하이전압을 선택하여 상기 스캔신호로 공급하는 것을 특징으로 하는 2도트 인버젼 액정표시장치.
  11. 게이트라인들과 데이터라인들의 교차부마다 형성된 박막트랜지스터들과, 각각의 박막트랜지스터와 접속된 각각의 액정셀을 포함하는 액정패널과;
    제1 게이트 하이전압과, 그 보다 작은 제2 게이트 하이전압이 수평기간 단위로 교번되는 게이트 하이전압 변조신호를 발생하는 게이트 하이전압 변조부와;
    상기 게이트 하이전압 변조신호를 이용하여 기수 수평기간과 우수 수평기간에서 서로 다른 레벨 가지는 스캔신호를 게이트라인들에 공급하는 게이트 드라이버와;
    화소신호의 극성이 수직방향으로 2도트 단위로 반전되게 하면서 기수 수평기간과 우수 수평기간에서의 이네이블 기간이 서로 다른 소스 출력 이네이블 변조 신호에 응답하여 상기 화소신호를 상기 데이터라인들에 공급하는 데이터 드라이버와;
    상기 게이트 드라이버와 상기 데이터 드라이버를 제어하고, 상기 소스 출력 이네이블 변조 신호를 발생하는 타이밍 제어부를 구비하는 것을 특징으로 하는 2도트 인버젼 액정표시장치.
  12. 제 11 항에 있어서,
    상기 타이밍 제어부는 상기 우수 수평기간에서의 이네이블 기간이 상기 기수 수평기간에서의 이네이블 기간 보다 짧게 설정된 상기 소스 출력 이네이블 신호를 발생하고,
    상기 게이트 드라이버는 상기 기수 수평기간에서는 상기 제1 게이트 하이전압을 선택하여 상기 스캔신호로 공급하고, 상기 우수 수평기간에서는 상기 제2 게이트 하이전압을 선택하여 상기 스캔신호로 공급하는 것을 특징으로 하는 2도트 인버젼 액정표시장치.
  13. 게이트라인들과 데이터라인들의 교차부마다 형성된 박막트랜지스터들과, 각각의 박막트랜지스터와 접속된 각각의 액정셀을 포함하는 액정패널과;
    기수 수평기간과 우수 수평기간에서 이네이블 기간이 서로 다른 게이트 출력 이네이블 변조 신호에 응답하는 스캔신호를 게이트라인들에 공급하는 게이트 드라이버와;
    화소신호의 극성이 수직방향으로 2도트 단위로 반전되게 하면서 기수 수평기간과 우수 수평기간에서의 이네이블 기간이 서로 다른 소스 출력 이네이블 변조 신호에 응답하여 상기 화소신호를 상기 데이터라인들에 공급하는 데이터 드라이버와;
    상기 게이트 드라이버와 상기 데이터 드라이버를 제어하고, 상기 게이트 출력 이네이블 변조신호와 상기 소스 출력 이네이블 변조 신호를 발생하는 타이밍 제어부를 구비하는 것을 특징으로 하는 2도트 인버젼 액정표시장치.
  14. 제 13 항에 있어서,
    상기 타이밍 제어부는 상기 우수 수평기간에서의 이네이블 기간이 상기 기수 수평기간에서의 이네이블 기간 보다 짧게 설정된 상기 게이트 출력 이네이블 신호 및 소스 출력 이네이블 신호를 발생하는 것을 특징으로 하는 2도트 인버젼 액정표시장치.
  15. 기수 수평기간과 우수 수평기간에서의 이네이블 기간이 서로 다른 소스 출력 이네이블 변조 신호를 발생하는 단계와;
    상기 소스 출력 이네이블 변조 신호에 응답하여 수직방향으로 2도트 단위로 극성반전되는 화소신호를 상기 액정셀들에 공급하는 단계를 포함하는 것을 특징으로 하는 2도트 인버젼 액정표시장치의 구동 방법.
  16. 제 15 항에 있어서,
    상기 소스 출력 이네이블 변조 신호는 상기 우수 수평기간에서의 이네이블 기간이 상기 기수 수평기간에서의 이네이블 기간 보다 짧게 설정된 것을 특징으로 하는 2도트 인버젼 액정표시장치의 구동 방법.
  17. 제1 게이트 하이전압과, 그 보다 작은 제2 게이트 하이전압이 수평기간 단위로 교번되는 게이트 하이전압 변조신호를 발생하는 단계와;
    상기 게이트 하이전압 변조신호를 이용하여 기수 수평기간과 우수 수평기간에서 서로 다른 레벨의 스캔신호를 게이트라인에 공급하는 단계와;
    상기 스캔신호에 응답하여 수직방향으로 2도트 단위로 극성반전되는 화소신호를 액정셀들에 공급하는 단계를 포함하는 것을 특징으로 하는 2도트 인버젼 액정표시장치의 구동 방법.
  18. 제 17 항에 있어서,
    상기 스캔신호를 공급하는 단계는
    상기 기수 수평기간에서는 상기 제1 게이트 하이전압을 선택하여 상기 스캔신호로 공급하고, 상기 우수 수평기간에서는 상기 제2 게이트 하이전압을 선택하여 상기 스캔신호로 공급하는 것을 특징으로 하는 2도트 인버젼 액정표시장치의 구동방법.
  19. 제 17 항에 있어서,
    상기 게이트 하이전압 변조신호는
    수평기간 단위로 극성반전되는 제어신호에 따라 입력 제1 게이트 하이전압 및 제2 게이트 하이전압 중 어느 하나가 선택되어 발생되는 것을 특징으로 하는 2도트 인버젼 액정표시장치의 구동 방법.
  20. 제1 게이트 하이전압과, 그 보다 작은 제2 게이트 하이전압이 수평기간 단위로 교번되는 게이트 하이전압 변조신호를 발생하는 단계와;
    기수 수평기간과 우수 수평기간에서 이네이블 기간이 서로 다른 게이트 출력 이네이블 변조 신호 및 소스 출력 이네이블 신호를 발생하는 발생하는 단계와;
    상기 게이트 하이전압 변조신호 및 상기 게이트 출력 이네이블 변조 신호를 를 이용하여 기수 수평기간과 우수 수평기간에서 서로 다른 레벨과 이네이블 기간을 갖는 스캔신호를 게이트라인에 공급하는 단계와;
    상기 스캔신호 및 소스 출력 이네이블 변조 신호에 응답하여 수직방향으로 2도트 단위로 극성반전되는 화소신호를 상기 액정셀들에 공급하는 단계를 포함하는 것을 특징으로 하는 2도트 인버젼 액정표시장치의 구동 방법.
  21. 제 20 항에 있어서,
    상기 게이트 출력 이네이블 신호 및 소스 출력 이네이블 신호는 상기 우수 수평기간에서의 이네이블 기간이 상기 기수 수평기간에서의 이네이블 기간 보다 짧게 설정되고,
    상기 우수 수평기간에서는 상기 제1 게이트 하이전압이 상기 스캔신호로, 상기 우수 수평기간에서는 상기 제2 게이트 하이전압이 상기 스캔신호로 공급되는 것을 특징으로 하는 2도트 인버젼 액정표시장치의 구동 방법.
  22. 제1 게이트 하이전압과, 그 보다 작은 제2 게이트 하이전압이 수평기간 단위로 교번되는 게이트 하이전압 변조신호를 발생하는 단계와;
    기수 수평기간과 우수 수평기간에서 이네이블 기간이 서로 다른 게이트 출력 이네이블 변조 신호를 발생하는 발생하는 단계와;
    상기 게이트 하이전압 변조신호 및 상기 게이트 출력 이네이블 변조 신호를 를 이용하여 기수 수평기간과 우수 수평기간에서 서로 다른 레벨과 이네이블 기간을 갖는 스캔신호를 게이트라인에 공급하는 단계와;
    상기 스캔신호에 응답하여 수직방향으로 2도트 단위로 극성반전되는 화소신호를 상기 액정셀들에 공급하는 단계를 포함하는 것을 특징으로 하는 2도트 인버젼 액정표시장치의 구동 방법.
  23. 제 22 항에 있어서,
    상기 게이트 출력 이네이블 신호는 상기 우수 수평기간에서의 이네이블 기간이 상기 기수 수평기간에서의 이네이블 기간 보다 짧게 설정되고,
    상기 우수 수평기간에서는 상기 제1 게이트 하이전압이 상기 스캔신호로, 상기 우수 수평기간에서는 상기 제2 게이트 하이전압이 상기 스캔신호로 공급되는 것을 특징으로 하는 2도트 인버젼 액정표시장치의 구동 방법.
  24. 제1 게이트 하이전압과, 그 보다 작은 제2 게이트 하이전압이 수평기간 단위로 교번되는 게이트 하이전압 변조신호를 발생하는 단계와;
    기수 수평기간과 우수 수평기간에서 이네이블 기간이 서로 다른 소스 출력 이네이블 신호를 발생하는 발생하는 단계와;
    상기 게이트 하이전압 변조신호를 이용하여 기수 수평기간과 우수 수평기간에서 서로 다른 레벨을 갖는 스캔신호를 게이트라인에 공급하는 단계와;
    상기 스캔신호 및 소스 출력 이네이블 변조 신호에 응답하여 수직방향으로 2도트 단위로 극성반전되는 화소신호를 상기 액정셀들에 공급하는 단계를 포함하는 것을 특징으로 하는 2도트 인버젼 액정표시장치의 구동 방법.
  25. 제 24 항에 있어서,
    상기 소스 출력 이네이블 신호는 상기 우수 수평기간에서의 이네이블 기간이 상기 기수 수평기간에서의 이네이블 기간 보다 짧게 설정되고,
    상기 우수 수평기간에서는 상기 제1 게이트 하이전압이 상기 스캔신호로, 상기 우수 수평기간에서는 상기 제2 게이트 하이전압이 상기 스캔신호로 공급되는 것을 특징으로 하는 2도트 인버젼 액정표시장치의 구동 방법.
  26. 기수 수평기간과 우수 수평기간에서 이네이블 기간이 서로 다른 게이트 출력 이네이블 변조 신호 및 소스 출력 이네이블 신호를 발생하는 발생하는 단계와;
    상기 게이트 출력 이네이블 변조 신호를 이용하여 기수 수평기간과 우수 수평기간에서 서로 다른 이네이블 기간을 갖는 스캔신호를 게이트라인에 공급하는 단계와;
    상기 스캔신호에 응답하여 수직방향으로 2도트 단위로 극성반전되는 화소신호를 상기 액정셀들에 공급하는 단계를 포함하는 것을 특징으로 하는 2도트 인버젼 액정표시장치의 구동 방법.
  27. 제 26 항에 있어서,
    상기 게이트 출력 이네이블 신호 및 소스 출력 이네이블 신호는 상기 우수 수평기간에서의 이네이블 기간이 상기 기수 수평기간에서의 이네이블 기간 보다 짧게 설정된 것을 특징으로 하는 2도트 인버젼 액정표시장치의 구동 방법.
KR10-2002-0051407A 2002-08-29 2002-08-29 2-도트 인버젼 액정표시장치 및 그 구동방법 KR100496542B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0051407A KR100496542B1 (ko) 2002-08-29 2002-08-29 2-도트 인버젼 액정표시장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0051407A KR100496542B1 (ko) 2002-08-29 2002-08-29 2-도트 인버젼 액정표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20040019708A true KR20040019708A (ko) 2004-03-06
KR100496542B1 KR100496542B1 (ko) 2005-06-22

Family

ID=37324467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0051407A KR100496542B1 (ko) 2002-08-29 2002-08-29 2-도트 인버젼 액정표시장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR100496542B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8537095B2 (en) 2007-03-08 2013-09-17 Samsung Display Co., Ltd. Display apparatus and method of driving the same
KR101311677B1 (ko) * 2006-04-03 2013-09-25 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
US8749539B2 (en) 2009-06-02 2014-06-10 Sitronix Technology Corp. Driver circuit for dot inversion of liquid crystals
KR101432568B1 (ko) * 2007-10-31 2014-08-21 엘지디스플레이 주식회사 2도트 인버젼 액정표시장치의 구동 장치 및 방법
US9564454B2 (en) 2013-10-07 2017-02-07 Shanghai Tianma Micro-electronics Co., Ltd. TFT array substrate, display panel and display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483400B1 (ko) * 1997-08-13 2005-11-03 삼성전자주식회사 액정표시장치의구동방법
JP3147867B2 (ja) * 1998-08-26 2001-03-19 日本電気株式会社 アクティブマトリクス型液晶表示装置の駆動回路
KR100361465B1 (ko) * 2000-08-30 2002-11-18 엘지.필립스 엘시디 주식회사 액정 패널 구동 방법 및 그 장치
KR100656918B1 (ko) * 2000-12-23 2006-12-12 삼성전자주식회사 2 이상의 도트 반전 구동 방식에 의한 액정 디스플레이장치, 공통 전극 전압 발생 회로 및 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101311677B1 (ko) * 2006-04-03 2013-09-25 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
US8537095B2 (en) 2007-03-08 2013-09-17 Samsung Display Co., Ltd. Display apparatus and method of driving the same
KR101375863B1 (ko) * 2007-03-08 2014-03-17 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
KR101432568B1 (ko) * 2007-10-31 2014-08-21 엘지디스플레이 주식회사 2도트 인버젼 액정표시장치의 구동 장치 및 방법
US8749539B2 (en) 2009-06-02 2014-06-10 Sitronix Technology Corp. Driver circuit for dot inversion of liquid crystals
US9564454B2 (en) 2013-10-07 2017-02-07 Shanghai Tianma Micro-electronics Co., Ltd. TFT array substrate, display panel and display device

Also Published As

Publication number Publication date
KR100496542B1 (ko) 2005-06-22

Similar Documents

Publication Publication Date Title
KR20080066392A (ko) 액정 표시 장치 및 이의 구동 방법
KR101296641B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
JP4140810B2 (ja) 液晶表示装置及びその駆動方法
KR100496542B1 (ko) 2-도트 인버젼 액정표시장치 및 그 구동방법
KR101308442B1 (ko) 액정표시장치 및 그의 구동 방법
KR100914778B1 (ko) 2도트 인버젼 액정 표시 장치의 구동 방법 및 장치
KR101186018B1 (ko) 액정표시장치 및 그의 구동 방법
KR100947770B1 (ko) 액정 표시 장치 및 그 구동 방법
KR101097643B1 (ko) 액정표시장치 및 그 구동방법
KR100477598B1 (ko) 2도트 인버젼 방식의 액정표시기 구동 방법 및 장치
KR101166829B1 (ko) 액정 표시장치의 구동장치 및 구동방법
KR101246571B1 (ko) 2도트 인버젼 방식의 액정표시장치
KR102526019B1 (ko) 표시장치
KR101084941B1 (ko) 액정표시장치 및 그 구동방법
KR100389023B1 (ko) 액정표시장치의 감마전압 보정 방법 및 장치
KR20070030344A (ko) 액정 표시 장치 및 이의 구동방법
KR101394923B1 (ko) 액정표시장치 및 그의 구동 방법
KR101467213B1 (ko) 2도트 인버젼 액정표시장치의 구동 장치
KR100848958B1 (ko) 액정표시장치 및 그 구동방법
KR20070063638A (ko) 액정 표시 패널의 구동 방법 및 장치
KR100443830B1 (ko) 액정표시장치 및 그 구동방법
KR100994229B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20040107065A (ko) 액정표시장치
KR20070073405A (ko) 액정 표시 장치의 구동 방법 및 장치
KR20080073421A (ko) 액정 표시 장치 및 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 15