KR20040018226A - 적응형 클록 복구 - Google Patents

적응형 클록 복구 Download PDF

Info

Publication number
KR20040018226A
KR20040018226A KR1020030058466A KR20030058466A KR20040018226A KR 20040018226 A KR20040018226 A KR 20040018226A KR 1020030058466 A KR1020030058466 A KR 1020030058466A KR 20030058466 A KR20030058466 A KR 20030058466A KR 20040018226 A KR20040018226 A KR 20040018226A
Authority
KR
South Korea
Prior art keywords
packet
clock
tdm
timestamp
destination
Prior art date
Application number
KR1020030058466A
Other languages
English (en)
Other versions
KR100715736B1 (ko
Inventor
마틴레이몬드 스코트
니콜라스 패이썬
티모씨마이클에드먼드 프로스트
Original Assignee
자알링크 세미컨덕터 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 자알링크 세미컨덕터 리미티드 filed Critical 자알링크 세미컨덕터 리미티드
Publication of KR20040018226A publication Critical patent/KR20040018226A/ko
Application granted granted Critical
Publication of KR100715736B1 publication Critical patent/KR100715736B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/062Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0682Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

송신처 TDM 클록을 갖는 송신처에서 수신처 TDM 클록을 갖는 수신처로 패킷망을 통해 전송된 TDM 데이터의 패킷으로부터의 TDM 출력에 대한 클록 신호를 복구하는 방법에 있어서, 패킷이 생성될 때 송신처 TDM 클록의 상태를 나타내는 원격 타임스탬프를 적어도 일부의 패킷에 제공하는 단계; 상기 패킷이 수신될 때 수신처 TDM 클록의 상태를 나타내는 로컬 타임스탬프를 상기 적어도 일부의 패킷에 제공하는 단계; 상기 로컬 및 원격 타임스탬프 사이의 차를 나타내는 전송 시간값을 결정하는 단계; 및 상기 결정된 상기 전송 시간에 기초하여 TDM 출력의 클록 주파수를 제어하는 단계를 포함하는 방법이 제공된다.

Description

적응형 클록 복구{ADAPTIVE CLOCK RECOVERY}
본 발명은 패킷망을 통해 전송되는 TDM 데이터의 패킷으로부터의 TDM 출력에 대한 클록 신호의 복구에 관한 것이다.
TDM 링크는 서비스 클록 fservice에 의해 관리되는 일정 비트 레이트를 갖는 동기회로이다. 패킷망을 사용하면, 패킷이 시간에 대하여 불연속이므로, 입구(ingress) 및 출구(egress) 주파수간의 접속이 깨진다. 도 1에서, 가입자 댁내(custormer premise)에서의 TDM 서비스 주파수 fservice는 패킷망의 출구에서 정확하게 재생산되어야 한다(fregen). 주파수에서의 장기간 미스매칭의 결과는 패킷망의 출구에서의 큐를 재생성 클록이 원래의 것보다 느린지 빠른지에 따라 완전히 채워우거나 비우게 하는 것이다. 이는 데이터의 소실 및 서비스의 열화를 야기할 것이다.
ATM을 통하는 회로 에물레이션에 대한 관련 표준인 ITU표준 I.363.1과 ATM 포럼표준 af-vtoa-0078은 일반적인 의미에서 적응형 클록 복구의 개념을 지칭한다.
본 발명에 따르면, 첨부된 청구범위에 나타낸 바와 같이, 클록 신호를 복구하는 방법 및 클록 복구 시스템이 제공된다.
도 1은 패킷망을 통해 반송되는 전용 회선 TDM 서비스를 도시하는 개략도.
도 2는 본 발명의 실시예에 따라서 전송 시간에 기초한 클록 복구 방법을 나타내는 개략도.
*도면의 주요부분에 대한 부호의 설명
10: 패킷 입력
12: PDV 버퍼
14: 큐
16: 감산기
20: 클록 제어 알고리즘
22: DCO
이하, 본 발명의 실시예들은 첨부하는 도면을 참조하여 단지 예시로서 보다 상세히 설명될 것이다.
도 1에서, 송신 장치(source device)로부터의 패킷 전송속도는 등시성이며 fservice에 의해 결정된다. 그러나, 수신 장치(destination device)에서 패킷 도달 속도는 방해 패킷망에 의해 교란된다. 통상, 패킷은 지연량을 변경함으로써 분리되는 버스트로서 도달한다. 연속적인 패킷과 버스트들 간의 지연은 네트워크에서 트래픽양에 따라 변하게 된다. 네트워크의 특성은 비결정적이지만, 장기간에 걸친 수신처에서의 도달 속도는 송신처에서의 출발속도와 동일하다(패킷의 손실과 중복이 없다고 가정).
수신처에서의 TDM 출력은 등시성이며 fregen에 의해 결정된다. 이는 도 2에서 디지털 제어 발진기(DC0;22)에 의해 제공된다. 출력은 패킷 지연변동(PDV) 버퍼(12)로부터 공급된다. TDM 출력의 전송을 요구하는 경우에 버퍼가 영의 패킷을 가지면, 바람직하지 않은 언더런(underrun)이 발생할 수 있다. 언더런 이벤트를 최소화하기 위해서는, 대부분의 상호 패킷 지연에 대한 TDM 출력을 공급하기에 충분한 패킷을 포함할 수 있도록 PDV 버퍼(12)를 구축하는 것이 필요하다. 그러나, PDV 버퍼(12)는 통상, 가능한한 작은 값이 요구되는 단 대 단 지연을 직접적으로 증가시키기 때문에 임의적으로 크게 만들 수는 없으며, 최대 허용 지연이 애플리케이션에 의존한다. 예를 들어, 음성은 데이터 보다 적은 지연을 요구한다.
따라서, 최적 PDV 버퍼 깊이는 네트워크 조건 및 애플리케이션에 의존한다. 여기에 개시된 클록 복구 방법은 버퍼 깊이가 클록 복구 메커니즘에 독립적으로 변화할 수 있게 한다. 이는 클록 복구가 PDV 버퍼를 설정하기 이전에 안정되게 하며, 버퍼가 동작 동안에 변경되게 하여 네트워크 특성의 임의의 하부 시프트에 매칭할 수 있게 한다.
패킷이 패킷 입력(10)에 도달하면, 그 패킷은 큐(14)의 PDV 버퍼(12)에 배치된다. 또한, 그 패킷은 추출되어 감산기(Differencer; 16)를 통과하는 타임스탬프(Timestamp)를 갖는다. 원격 타임스탬프는 패킷이 생성될 때 송신 장치에서 도 1에 도시된 송신처 TDM 클록 fservice의 기간을 카운팅함으로써 결정된다. 로컬 타임스탬프는 패킷이 수신될때 도 1에 도시된 로컬 TDM 클록 fregen의 기간을 카운팅함으로써 결정된다.
감산기(16)는 로컬 타임스탬프로부터 원격 타임스탬프를 감산하여 전송 시간(Transit Time)을 구한다.
전송 시간(n) = 로컬 타임스탬프(n) - 원격 타임스탬프(n)
로컬 및 원격 클록 주파수 및 초기 카운트가 초기에 서로에 대하여 동기되지 않으므로, 식(1)의 양 "전송 시간"은 송신처 및 수신처 사이에서 패킷이 이동하는 실제 시간을 나타내지 않지만, 대신 2 클록의 비트 클록 사이클의 카운트들 사이의 차의 크기를 나타낸다.
그러므로, 이상적인 고정 지연 패킷망이 주어진 경우, fservice가 fregen을 초과하면, 전송 시간값이 감소할 것이며, fregen가 fservice를 초과하면, 전송 시간값이 증가할 것이고, 그 주파수들이 동일하면, 일정하게 유지될 것이다. 본 발명의 일실시예에서, 로컬 타임스탬프를 결정하기 위하여 사용된 카운터(30)는 전송 시간의 초기 값을 0으로 설정하면서 원격 타임스탬프의 제1수신값을 초기화한다.
각각의 수신 패킷에 대하여(소실된 패킷이 없는 것으로 가정), 원격 타임스탬프는 이전의 패킷 이후 경과된 송신처에서의 비트 클록 사이클의 수, 즉, 패킷 페이로드(payload)내에 포함된 비트의 수를 나타내는 고정양만큼 증가할 것이다.
이 시스템은, 소실된 패킷(들) 다음에 수신된 다음의 패킷의 원격 및 로컬 타임스탬프가 손실에 의해 영향을 받지 않으므로, 소실된 패킷이 존재하는 경우에 강하다. 소실된 패킷은 단지 측정에서의 해상도의 단기간 손실을 나타낸다. 일반적인 시스템에서, 초당 수천의 패킷 손실이 있어 거의 최대로 발생되는(즉, 수 퍼센트의) 패킷 손실 속도가 알고리즘에 무시해도 될 정도의 효과를 갖는다.
타임스탬프는 클록의 위상으로서 간주될 수 있는 (실제 시간이기보다는 오히려) 카운트이다.
따라서, 상기 식(1)은 다음과 같이 표현될 수 있다.
Φ(n) = θ2(n) - θ1(n)
여기서,
Φ(n)는 전송 시간,
θ2는 비트 기간내의 로컬 클록의 위상, 및
θ1는 비트 기간내의 원격 클록의 위상이다.
주파수차의 표시는 다음과 같이 구해질 수 있다.
ΔΦ(n)=Φ(n)-Φ(n-1)
=[θ2(n)-θ1(n)]-[θ2(n-1)-θ1(n-1)]
=[θ2(n)-θ2(n-1)]-[θ1(n)-θ1(n-1)]
=[f2(n)-f1(n)]·Δt
=Δf·Δt
여기서,
Δt는 패킷 도달 사이의 간격,
f1은 원격 클록 주파수,
f2는 로컬 클록 주파수, 및
Δf는 로컬 및 원격 클록 주파수 사이의 차이다.
Δf는 클록 제어 알고리즘(20)에 의해 사용되어 로컬 클록 주파수를 조절할 수 있다.
실제 네트워크에서, 전송 시간 Φ(n)은 입력 패킷 스트림의 버스트(burst) 성질때문에 요동한다. 이것은 복구된 클록의 요동을 야기한다. 그러므로, 다음의 이점을 제공하는 필터 기능(24)이 제공된다.
수치 프로세싱에 의해 (외부 CPU에 의해 구현될 수 있는) 클록 제어 알고리즘(20)의 워크로드(workload)를 감소시킴
클록 제어 간격이 증가되도록 함으로써 클록 제어 알고리즘(20)의 워크로드를 감소시킴
복구된 클록의 요동을 감소시킴
예를 들어, 필터(24)는 임의의 제산기 또는 승산기를 요구하지 않고 하드웨이에서 구현하기에 간단한 다음의 차분방정식을 갖는 1차 저역 통과 필터일 수 있다.
Φav(n) = Φav(n-1) + (Φ(n) - Φav(n-1))/2P
여기서,
Φav는 필터 출력,
Φ는 차 값,
P는 필터의 시상수를 결정하는 프로그래머블 파라미터, 및
n은 패킷이 패킷 입력에서 수신될 때마다 증가하는 샘플 수이다.
클록 제어 알고리즘(20)은 고정된 간격으로 Φav를 판독하여,
ΔΦav(m) = Φav(m) - Φav(m-1)
을 구한다.
Φav(m) = θ2av(m) - θ1av(m)
로 나타낼 수 있다.
여기서, θ2av(m)과 θ1av(m)은 또한 식(2)에 기재된 바와 같이 필터링에 의해 얻어진다.
그러므로,
ΔΦav(m)=[θ2av(m)-θ2av(m-1)]-[θ1av(m)-θ1av(m-1)]
ΔΦav(m)=[f2(m)-f1(m-1)]·Δt
=Δf·Δt
여기서,
Δt는 샘플들 (m)과 (m-1) 사이의 간격,
f1은 원격 클록 주파수,
f2는 로컬 클록 주파수, 및
Δf는 로컬 및 원격 클록 주파수 사이의 차이다.
클록 제어 알고리즘(20)은 Φav을 판독하고 원격 클록에 로컬 클록을 수렴하고 요구된 주파수를 DCO(22)에 기입하기 위하여 필요한 정정을 결정할 것이다.
간단한 1차 클록 제어 알고리즘은 다음의 차분방정식에 의해 주어진다.
F(m) = F(m-1) + β(ΔΦav(m)/Δt)
여기서,
F(m)은 DCO에 기입될 주파수,
F(m-1)은 현재의 DCO 주파수,
β는 시상수를 결정하는 상수,
ΔΦav(m)은 평균 전송 시간의 변화,
m은 클록 제어 알고리즘이 Φav의 값을 판독할때마다 증가하는 샘플수, 및
Δt는 클록 제어 알고리즘에 의해 값의 판독 사이의 시간 간격이다.
이 클록 제어 알고리즘의 효과는 전송 시간의 필터링된 값의 변화 ΔΦav(m)에 응답하여 DCO 주파수를 정정함으로써 원격 및 로컬 클록 사이의 주파수 차를 제한하는 것이다. 상수항 β은 이 정정의 시상수를 결정한다. 상수항은 원격 클록 주파수 fservice의 장기간 드리프트를 트랙킹하도록 선택되지만, 패킷 지연 변화에 의해 단기간 변화는 거부한다.
향상된 클록 제어 알고리즘은 다음의 식에 의해 주어진다.
F(m)=F(m-1)+β(ΔΦav(m)/Δt)+γ((Φav(m)-K)/Δt)
여기서,
F(m)은 DCO에 기입될 주파수,
F(m-1)은 현재의 DCO 주파수,
ΔΦav(m)은 평균 전송 시간의 변화,
m은 클록 제어 알고리즘이 Φav의 값을 판독할때마다 증가하는 샘플수,
β및 γ는 알고리즘의 시상수를 결정하는 상수,
K는 필터링된 전송 시간 Φav(m)에 "중심값"을 제공하는 상수, 및
Δt는 클록 제어 알고리즘에 의해 값의 판독 사이의 시간 간격이다.
이 식과 간단한 클록 제어 알고리즘 사이의 차는 항 γ((ΔΦav(m)-K)/Δt)의 추가이다. 이 항은, Φav(m)가 중심값으로부터 멀어지도록 드리프트될때 DCO 주파수를 정정함으로써, 전송 시간 Φav(m)을 중심값 K으로 유지하는 경향이 있다. 이것은 원격 및 로컬 클록 사이의 위상 시프트를 제어하는 효과를 갖는다. 전송 시간의 초기값 Φ(1)은 정상적으로 0으로 설정되므로, 사용되는 K의 값 또한 정상적으로 0으로 설정된다.
상수항 γ은 이 정정의 시상수를 결정한다. β항과 마찬가지로, 이 상수항은 원격 클록 주파수에서 장기간 드리프트를 트랙킹하기 위하여 선택되지만, 패킷 지연 변화에 의한 단기간 변화를 거부한다.
PDV 깊이 제어 알고리즘(26)은 (버퍼에 또는 버퍼로부터 패킷을 추가 또는 제거함으로써)
식(2)에 의해 기재된 유형일 수 있는 필터(28)에 의해 제공되는 큐 깊이의 필터링된 깊이 판독
언더런 이벤트(큐(14)가 너무 작음을 표시)
최대 및 최소 깊이 판독
네트워크 지연 측정(예를 들어, "핑(ping)" 유틸리티에 의해 획득됨)
에 기초할 수 있는 PDV 버퍼(12)에 비교적 드문 조절을 수행한다.
최대 및 최소 깊이 값은 그들이 PDV 버퍼 깊이 제어 알고리즘(26)에 의해 판독될 때마다 현재의 큐 깊이로 리셋되고, 그 후, 패킷 큐 깊이가 변경될 때마다 조절된다.
다른 필터 알고리즘이 사용될 수 있다.
다른 클록 제어 알고리즘은 예를 들어, 2차 이상의 퍼지 논리, 신경망, 그리고 시상수 또는 시간에 대한 클록 제어 간격과 같은 파라미터를 변경시키는 자기 동조 알고리즘이 사용될 수 있다.
내부 또는 외부 CPU는 클록 제어 및 깊이 제어 알고리즘을 위하여 사용될 수 있다.
비트, 바이트, 프레임 또는 패킷 카운트의 부분은 비트 대신 타임스탬프 유닛으로서 사용될 수 있다.
서술된 방법은 모든 데이터 패킷을 사용한다. 또한 패킷의 서브셋트를 사용하거나 특수 타이밍 패킷을 사용할 수 있다.
시퀀스 번호가 송신처로부터 수신처로 전송된 패킷에서 이용가능하면, 패킷이 지속적인 페이로드 사이즈인 원격 타임스탬프없는 방법을 구현하는 것이 가능하다. 원격 타임스탬프는 시퀀스 번호에 TDM 페이로드의 사이즈를 곱함으로써 수신처에서 재구성될 수 있다. 상술한 바와 같이, 사이즈는 비트, 비트들, 바이트들, 프레임들 또는 패킷들의 부분으로 표현될 수 있다. 송신 장치에 의해 인가된 시퀀스 번호의 이용은 비순차 패킷 또는 손실에 의해 타임스탬프 산출에 오류가 발생하지 않도록 한다.
본 방법은 패킷 베이스드 시스템 또는 다른 비동기 시스템을 통해 타이밍 복구에서의 애플리케이션을 갖는다. 상술된 방법의 통상의 애플리케이션은 이더넷, ATM, 또는 IP와 같은 패킷망을 통해 TDM(시분할 멀티플렉싱된) 회선의 에뮬레이션 내에 있다. 회선 에뮬물레이션은 레거시 TDM 장치를 사용하여 고객들에게 전용 회선 서비스의 제공을 지원하는데 사용될 수 있다. 예를 들어, 도 1은 패킷망을 통해 반송되는 전용 회선 TDM 서비스를 도시한다. 그 이점은 캐리어가 여전히 기존 TDM 비즈니스를 유지하면서 패킷 교환망으로 업그레이드할 수 있다는 점이다.
상술한 클록 복구 방법은 또한 다음 이점을 제공한다.
1. 이 방법은 수신 장치에서 모든 입력 데이터 패킷을 사용하여 평균 fregen(즉, 로컬 클록)을 평균 fservice(즉, 원격 클록)으로 수렴시킨다.
2. (오븐 제어 크리스털 발진기 등의)비싼 클록 생성 회로가 요구되지 않는다.
3. 입력 패킷에 포함된 타임스탬프는 로컬 타임스탬프와 비교되어 전송 시간값을 구한다.
4. 구해진 전송 시간값의 시퀀스가 필터링된다.
5. 필터링된 전송 시간값은 클록 제어 알고리즘에 의해 사용되어 장치의 로컬 TDM 클록을 조절한다.
6. 클록 복구 알고리즘으로부터의 필터의 분리는 클록 제어 알고리즘이 필터보다 훨씬 느린 속도로 동작할 수 있게 한다. 따라서, 예를 들어, 고속 필터가 하드웨어와 외장형 CPU를 갖는 저속 클록 제어 알고리즘에서 구현될 수 있다. 이는 유연성, 개발 리스크의 감소, 특정 환경에 대한 솔루션 최적화의 용이성 등의 중요한 이점을 부여한다.
7. 로컬 타임스탬프를 제1수신 원격 타임스탬프의 값으로 초기화시켜 광각(wraparound) 문제를 최소화하고 복구된 클록으로 시동 에러를 방지하는 방법이 제공된다.
8. 패킷이 PDV 버퍼로부터 삭제될 수 있게 하고 더미 패킷이 장치 지연을 조절하기 위해서 PDV 버퍼 내로 삽입될 수 있게 하는 방법이 제공된다. 이는 상술한 로컬 타임스탬프 값에 영향을 미치지 않는다.
9. PDV 버퍼 깊이는 적절한 간격에서 필터링된다.
10. 최소 및 최대 PDV 버퍼 깊이 값은 유지된다.
11. 필터링된 PDV 버퍼 깊이, 최소 및 최대 PDV 버퍼 깊이 값은 필터가 갱신되는 속도보다 훨씬 느린 속도에서 실행될 수 있는 버퍼 깊이 제어 알고리즘에 의해 사용될 수 있다.
12. 여기에 기재된 클록 복구 방법은 PDV 버퍼 깊이가 클록 복구 매커니즘에 독립적으로 변경할 수 있도록 한다. 이는 클록 복구가 PDV 버퍼를 설정하기 전에 안정화될 수 있게 하며, 버퍼가 동작 동안에 변경될 수 있게 하여 네트워크 특성의 임의의 하부 시프트에 매칭할 수 있게 한다.
또한, 전송 시간 산출로부터 늦은 패킷을 배제할 수 있어, 성능을 향상시킬 수 있다. 이러한 패킷은, 복구된 클록이 너무 빨리 실행하는 것처럼 나타나도록 하면서, 인공적으로 전송 시간을 증가시킬 수 있다.

Claims (22)

  1. 송신처 TDM 클록을 갖는 송신처에서 수신처 TDM 클록을 갖는 수신처로 패킷망을 통해 전송된 TDM 데이터의 패킷으로부터의 TDM 출력에 대한 클록 신호를 복구하는 방법에 있어서,
    패킷이 생성될 때 송신처 TDM 클록의 상태를 나타내는 원격 타임스탬프, 또는 원격 타임스탬프가 발생될 수 있는 정보를 적어도 일부의 패킷에 제공하는 단계;
    상기 패킷이 수신될 때 수신처 TDM 클록의 상태를 나타내는 로컬 타임스탬프를 상기 적어도 일부의 패킷에 제공하는 단계;
    상기 로컬 및 원격 타임스탬프 사이의 차를 나타내는 전송 시간값(Transit Time value)을 결정하는 단계; 및
    상기 결정된 상기 전송 시간에 기초하여 TDM 출력의 클록 주파수를 제어하는 단계를 포함하는 방법.
  2. 제1항에 있어서,
    상기 타임스탬프들은 송신처 및 수신처 TDM 클록에서의 비트 카운트에 기초한 방법.
  3. 제1항에 있어서,
    시간에 대하여 상기 전송 시간값을 필터링하기 위한 필터가 제공되는 방법.
  4. 제3항에 있어서,
    상기 필터는 1차 저역 통과 필터인 방법.
  5. 제1항에 있어서,
    소정의 값보다 큰 임의의 전송 시간은 상기 TDM 출력의 클록 주파수를 조절하기 위한 임의의 제어 알고리즘으로의 입력으로서 배제되는 방법.
  6. 제1항에 있어서,
    수신된 패킷은 패킷 버퍼에 배치되고, 상기 버퍼의 깊이는 깊이 제어 알고리즘에 의해 제어되는 방법.
  7. 제6항에 있어서,
    상기 깊이 제어 알고리즘은 패킷을 추가하거나 제거함으로써 상기 패킷 버퍼를 조절하는 방법.
  8. 제1항에 있어서,
    상기 원격 타임스탬프는 상기 수신처에서 수신된 패킷 페이로드 비트의 수를 카운팅함으로써 산출되는 방법.
  9. 제1항에 있어서, 시퀀스 번호가 각각의 패킷에 순차적으로 할당되고, 상기 원격 타임스탬프는 상기 수신처에서 패킷 페이로드 사이즈에 패킷 시퀀스 번호를 승산함으로써 산출되는 방법.
  10. 제1항에 있어서, 상기 클록 주파수는, 상기 클록 주파수의 변화가 평균 전송 시간의 변화에 비례하도록 하는 클록 제어 알고리즘에 의해 제어되는 방법.
  11. 제10항에 있어서,
    상기 클록 제어 알고리즘은
    F(m)=F(m-1)+β(ΔΦav(m)/Δt)
    에 의해 주어지며,
    여기서, F(m)은 DCO에 기입될 주파수,
    F(m-1)은 현재의 DCO 주파수,
    β는 시상수를 결정하는 상수,
    ΔΦav(m)는 평균 전송 시간의 변화,
    m은 클록 제어 알고리즘이 ΔΦav의 값을 판독할 때마다 증가하는 샘플수, 및
    Δt는 클록 제어 알고리즘에 의한 값의 판독 사이의 시간 간격인 방법.
  12. 제10항에 있어서,
    상기 클록 제어 알고리즘은 또한 상기 송신처 및 수신처 TDM 클록 사이의 위상 고정(phase locking)을 행하는 방법.
  13. 제12항에 있어서,
    상기 클록 제어 알고리즘은
    F(m)=F(m-1)+β(ΔΦav(m)/Δt)+γ((Φav(m)-K)/Δt)
    에 의해 주어지며,
    여기서, F(m)은 DCO에 기입될 주파수,
    F(m-1)은 현재의 DCO 주파수,
    ΔΦav(m)는 평균 전송 시간의 변화,
    m은 클록 제어 알고리즘이 ΔΦav의 값을 판독할 때마다 증가하는 샘플수,
    β및 γ는 알고리즘의 시상수를 결정하는 상수,
    K는 필터링된 전송 시간 Φav(m)에 "중심값"을 제공하는 상수, 및
    Δt는 클록 제어 알고리즘에 의한 값의 판독 사이의 시간 간격인 방법.
  14. 송신처 TDM 클록을 갖는 송신처로부터 수신처 TDM 클록을 갖는 수신처로 패킷망을 통해 전송된 TDM 데이터의 패킷으로부터의 TDM 출력에 대한 클록 신호를 복구하는 클록 복구 시스템에 있어서,
    패킷이 생성될 때 송신처 TDM 클록의 상태를 나타내는 원격 타임스탬프 값을 수신된 패킷으로부터 추출하는 원격 타임스탬프 추출 수단;
    상기 패킷이 수신될 때 수신처 TDM 클록의 상태를 나타내는 로컬 타임스탬프를 수신된 패킷에 제공하는 로컬 타임스탬프 수단;
    상기 로컬 및 원격 타임스탬프 사이의 차를 나타내는 전송 시간값을 결정하는 감산기(differencer); 및
    상기 전송 시간에 기초하여 TDM 출력의 클록 주파수를 제어하도록 배열된 클록 제어 수단을 포함하는 클록 복구 시스템.
  15. 제14항에 있어서,
    상기 타임스탬프는 송신처 및 수신처 TDM 클록에서의 비트 카운트에 기초한 클록 복구 시스템.
  16. 제14항에 있어서,
    상기 감산기의 출력을 필터링하는 필터를 더 포함하는 클록 복구 시스템.
  17. 제16항에 있어서,
    상기 필터는 1차 저역 통과 필터인 클록 복구 시스템.
  18. 제14항에 있어서,
    수신된 패킷을 유지하는 패킷 버퍼, 및 상기 패킷 버퍼의 깊이를 제어하는 깊이 제어 수단을 더 포함하는 클록 복구 시스템.
  19. 제18항에 있어서,
    상기 깊이 제어 수단은 패킷을 추가하거나 제거함으로써 상기 패킷 버퍼를 조절하도록 배열된 클록 복구 시스템.
  20. 제14항에 있어서,
    상기 원격 타임스탬프 추출 수단은 수신된 패킷 페이로드 비트의 수를 카운팅함으로써 상기 원격 타임스탬프를 산출하는 클록 복구 시스템.
  21. 제14항에 있어서,
    시퀀스 번호가 각각의 패킷에 순차적으로 할당되고, 상기 원격 타임스탬프는 상기 수신처에서 패킷 페이로드 사이즈에 패킷 시퀀스 번호를 승산함으로써 산출되는 클록 복구 시스템.
  22. 제14항에 있어서, 상기 클록 제어 수단은 소정의 값보다 큰 임의의 전송 시간을 무시하는 클록 복구 시스템.
KR1020030058466A 2002-08-24 2003-08-23 적응형 클록 복구 KR100715736B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0219786A GB2392588A (en) 2002-08-24 2002-08-24 Adaptive TDM clock recovery using timestamps
GB0219786.1 2002-08-24

Publications (2)

Publication Number Publication Date
KR20040018226A true KR20040018226A (ko) 2004-03-02
KR100715736B1 KR100715736B1 (ko) 2007-05-09

Family

ID=9942945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030058466A KR100715736B1 (ko) 2002-08-24 2003-08-23 적응형 클록 복구

Country Status (6)

Country Link
US (1) US7411970B2 (ko)
EP (1) EP1394975B1 (ko)
KR (1) KR100715736B1 (ko)
CN (1) CN100550822C (ko)
DE (1) DE60328070D1 (ko)
GB (1) GB2392588A (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4347082B2 (ja) * 2004-02-23 2009-10-21 日本電気株式会社 イベントトレースデータの時刻補正装置,時刻補正方法及び時刻補正プログラム
US7835366B2 (en) * 2005-11-01 2010-11-16 Ciena Corporation Three-way message exchange clock synchronization
US7644308B2 (en) * 2006-03-06 2010-01-05 Hewlett-Packard Development Company, L.P. Hierarchical timestamps
GB2436421B (en) 2006-03-21 2011-09-07 Zarlink Semiconductor Ltd Timing source
US8363559B2 (en) * 2006-09-25 2013-01-29 Lantiq Deutschland Gmbh Method and system for providing information for recovering a clock frequency
US7839897B2 (en) * 2006-09-29 2010-11-23 Agere Systems Inc. Methods and apparatus for unidirectional timing message transport over packet networks
CN1946017A (zh) * 2006-10-09 2007-04-11 华为技术有限公司 在包交换网络中发送端和接收端进行时钟同步的方法和系统
US7843946B2 (en) 2006-11-15 2010-11-30 Lantiq Deutschland Gmbh Method and system for providing via a data network information data for recovering a clock frequency
US7924885B2 (en) * 2006-11-20 2011-04-12 Siverge Networks Ltd Methods and apparatuses for circuit emulation multi-channel clock recovery
WO2009037002A1 (en) * 2007-09-21 2009-03-26 Telefonaktiebolaget Lm Ericsson (Publ) Reverse timestamp method and network node for clock recovery
CN101174912B (zh) * 2007-12-05 2012-07-25 武汉烽火网络有限责任公司 一种面向以太网电路仿真业务基于时戳的自适应时钟方法
EP2235862A1 (en) * 2007-12-21 2010-10-06 Telefonaktiebolaget LM Ericsson (publ) Network node and method of operating a network node
JP5083097B2 (ja) 2008-07-30 2012-11-28 日本電気株式会社 ジッターバッファ制御方法と通信装置
CN101674174B (zh) * 2008-09-12 2013-06-05 华为技术有限公司 一种提高时钟稳定度的方法及设备
US7830908B2 (en) * 2008-11-03 2010-11-09 Cisco Technologies, Inc. Systems and methods of reducing delay in decoding
US8238377B2 (en) 2009-04-06 2012-08-07 Avaya Inc. Network synchronization over IP networks
US8401007B2 (en) 2009-04-06 2013-03-19 Avaya Inc. Network synchronization over IP networks
IT1404160B1 (it) * 2010-12-30 2013-11-15 Incard Sa Metodo e sistema per calcolare una frequenza di clock di un segnale di clock per una carta a circuito integrato
JP2013030873A (ja) * 2011-07-27 2013-02-07 Nec Corp 通信装置、パケット化周期変更方法、及びプログラム
US9455885B2 (en) * 2011-10-13 2016-09-27 General Electric Company Systems, methods, and apparatus for modifying sensor time stamp data
CN102404066A (zh) * 2011-11-21 2012-04-04 杭州晨晓科技有限公司 一种自适应时钟恢复方法
CN102684806A (zh) * 2012-05-10 2012-09-19 Ut斯达康通讯有限公司 一种ptn仿真业务的高精度自适应时钟恢复方法
US8891384B2 (en) * 2012-10-23 2014-11-18 Alcatel Lucent Circuit emulation service for carrying time division multiplexed SCADA traffic
US8832338B2 (en) 2013-01-08 2014-09-09 Silicon Image, Inc. Mechanism for facilitating dynamic timestamp-less clock generation for transmitting media streams over shared channels
US9094907B2 (en) * 2013-02-11 2015-07-28 Telefonaktiebolaget L M Ericsson (Publ) High-precision time tagging for content synthesization
CN107241155A (zh) * 2016-03-28 2017-10-10 中兴通讯股份有限公司 一种自适应时钟恢复方法及装置
CN112994819B (zh) * 2019-12-16 2023-02-03 华为技术有限公司 一种用于时钟同步的消息处理方法、时钟同步方法及装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260978A (en) 1992-10-30 1993-11-09 Bell Communications Research, Inc. Synchronous residual time stamp for timing recovery in a broadband network
US5486864A (en) * 1993-05-13 1996-01-23 Rca Thomson Licensing Corporation Differential time code method and apparatus as for a compressed video signal
WO1995027385A2 (en) * 1994-03-31 1995-10-12 Telco Systems Inc Method and apparatus for controlling transmission systems
US5608731A (en) * 1995-03-31 1997-03-04 Transwitch Corporation Closed loop clock recovery for synchronous residual time stamp
US5640388A (en) * 1995-12-21 1997-06-17 Scientific-Atlanta, Inc. Method and apparatus for removing jitter and correcting timestamps in a packet stream
US5970107A (en) * 1998-01-06 1999-10-19 Maker Communications, Inc. Synchronous residual time stamp service clock regenerator phase locked loop phase comparator and loop filter
US6144714A (en) * 1998-01-06 2000-11-07 Maker Communications, Inc. Programmable fractional frequency digital frequency synthesizer for synchronous residual time stamp service clock regenerator phase locked loop
US6510150B1 (en) * 1998-12-21 2003-01-21 Koninklijke Philips Electronics N.V. Method of MAC synchronization in TDMA-based wireless networks
US6834057B1 (en) * 1999-02-12 2004-12-21 Broadcom Corporation Cable modem system with sample and packet synchronization
US6721328B1 (en) 1999-11-19 2004-04-13 Adc Telecommunications, Inc. Adaptive clock recovery for circuit emulation service
US6985499B2 (en) * 2000-04-20 2006-01-10 Symmetricom, Inc. Precise network time transfer
US7079486B2 (en) * 2002-02-13 2006-07-18 Agere Systems Inc. Adaptive threshold based jitter buffer management for packetized data

Also Published As

Publication number Publication date
EP1394975A2 (en) 2004-03-03
KR100715736B1 (ko) 2007-05-09
CN1496072A (zh) 2004-05-12
DE60328070D1 (de) 2009-08-06
EP1394975A3 (en) 2005-08-03
GB0219786D0 (en) 2002-10-02
CN100550822C (zh) 2009-10-14
EP1394975B1 (en) 2009-06-24
GB2392588A (en) 2004-03-03
US7411970B2 (en) 2008-08-12
US20050100054A1 (en) 2005-05-12

Similar Documents

Publication Publication Date Title
KR100715736B1 (ko) 적응형 클록 복구
KR100831498B1 (ko) 패킷 네트워크 상에서의 클록 동기화
US7664118B2 (en) System and method for high precision clock recovery over packet networks
US7315546B2 (en) Alignment of clock domains in packet networks
KR20010052153A (ko) 서비스 클럭 복원을 위한 회로 및 방법
EP1294116A2 (en) Technique for synchronizing clocks in a network
US8416814B2 (en) System and method for high precision clock recovery over packet networks
CN114830593B (zh) 通过分组传送网络传送恒定比特率客户端信号的系统和方法
KR19990063234A (ko) 디지탈 신호 스트림을 멀티플렉싱 및 디멀티플렉싱하기 위한 방법 및 장치
US7191355B1 (en) Clock synchronization backup mechanism for circuit emulation service
EP2209239B1 (en) Method and arrangement for adjustment of a clock signal
EP1394974A2 (en) Adaptive clock recovery in packet networks
EP0652657B1 (en) Pointer justification event leak control
GB2392589A (en) Adaptive clock recovery using a packet delay variation buffer and packet count
CN108494542B (zh) Ptn中网络负荷变化对ces acr时钟恢复影响的补偿方法
US8081664B2 (en) Method and arrangement for regenerating a timing signal in digital data communication
JP2004282441A (ja) 端末同期方法及び端末同期回路
KR20050041785A (ko) 비동기 패킷 전달망의 동기 서비스 클럭 복원방법
JPH0478247A (ja) パケット同期再生回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060126

Effective date: 20070124

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110318

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee