CN114830593B - 通过分组传送网络传送恒定比特率客户端信号的系统和方法 - Google Patents

通过分组传送网络传送恒定比特率客户端信号的系统和方法 Download PDF

Info

Publication number
CN114830593B
CN114830593B CN202080087231.4A CN202080087231A CN114830593B CN 114830593 B CN114830593 B CN 114830593B CN 202080087231 A CN202080087231 A CN 202080087231A CN 114830593 B CN114830593 B CN 114830593B
Authority
CN
China
Prior art keywords
packet
network node
ethernet frame
cbr
tod
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080087231.4A
Other languages
English (en)
Other versions
CN114830593A (zh
Inventor
W·莫克
R·T·S·谢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Semiconductor ULC
Original Assignee
Microsemi Semiconductor ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsemi Semiconductor ULC filed Critical Microsemi Semiconductor ULC
Publication of CN114830593A publication Critical patent/CN114830593A/zh
Application granted granted Critical
Publication of CN114830593B publication Critical patent/CN114830593B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
    • H04J3/1617—Synchronous digital hierarchy [SDH] or SONET carrying packets or ATM cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0697—Synchronisation in a packet node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0073—Services, e.g. multimedia, GOS, QOS
    • H04J2203/0082—Interaction of SDH with non-ATM protocols
    • H04J2203/0085—Support of Ethernet
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种用于将从恒定比特率(CBR)客户端流汇编的以太网帧分组从入口网络节点传送到出口网络节点的方法，每个以太网帧分组包括有效载荷区域，该有效载荷区域具有来自该CBR客户端流的CBR客户端数据字节数，该CBR客户端流由CBR客户端流的客户端速率值决定。该方法包括将该入口网络节点中的参考时钟信号和ToD同步到基于分组的时间分配机制，将该出口网络节点中的参考时钟信号和ToD独立地同步到该基于分组的时间分配机制，针对以太网帧分组汇编包含用于该以太网帧分组的序列号和呈现ToD的呈现时间分组，以及通过分组传送网络将该以太网帧分组和该呈现时间分组传输到该出口网络节点。

Description

通过分组传送网络传送恒定比特率客户端信号的系统和方法
相关申请的交叉引用
本申请要求于2020年1月28日提交的美国临时专利申请序列号62/966,628以及于2020年7月21日提交的非临时美国专利申请16/935,143的优先权，上述申请的全部内容通过引用并入本文。
背景技术
本发明涉及分组传送网络。更具体地，本发明涉及用于通过分组传送网络传送恒定比特率(CBR)客户端信号的系统和方法。
传送网络可以分为两大类，诸如光传送网络(OTN)等时分多路复用(TDM)网络，以及诸如以太网等分组传送网络。已经存在许多用于将分组传送网络客户端映射到TDM网络的解决方案。例如，已知的是将10Gbps以太网信号映射到OTN层次结构内的光数据单元2e(ODU2e)。
随着分组传送网络业务量与传送网络中的总业务量成比例地长，将传送网络迁移为分组传送网络具有经济优势。然而，传送网络中仍然存在大量的恒定比特率(CBR)客户端，而继续为这些CBR客户端提供支持在经济性上仍然非常重要。
图1是示出了已知应用空间的框图，其中各种已进行分段和分组的CBR客户端以及分组传送网络客户端(分组客户端)被多路复用到诸如以太网等分组传送网络光链路上。如图所示，CBR客户端可以包括存储区域网络(SAN)客户端、同步光网络/同步数字体系(SONET/SDH)客户端、同步输送信号/同步传送模块(STS-N/STM-M)客户端、OTN客户端、光数据单元(ODUk/ODUflex)客户端、视频客户端和以太网客户端。
分组传送网络可以通过以下方式传输CBR客户端数据：在入口网络节点处接收CBR客户端数据流并将CBR客户端数据流汇编成CBR客户端数据分组，然后通过分组传送网络将CBR客户端数据分组路由到出口网络节点。由出口网络节点接收的CBR客户端数据分组然后被重新汇编成CBR客户端流。然而，在将CBR客户端流汇编成CBR客户端分组的过程中，可能会丢失CBR客户端流的相位和频率信息。在不知道CBR客户端数据的相位和频率信息的情况下，出口网络节点无法正确重新汇编CBR客户端数据流。
本领域中已知各种用于将CBR客户端数据流的相位和频率信息从入口网络节点发信号通知到出口网络节点的方法。时序技术已知用于构造具有固定数量CBR客户端数据的分组，然而这些方法会受到分组传送网络中分组延迟变化(PDV)的不良影响。时序技术还已知用于通过为每个分组添加时间戳来发信号通知相位和频率。然而，添加时间戳在出口网络节点处引入了附加的处理要求，减少了可用带宽，而且要求入口网络节点和出口网络节点共享一个公共参考时钟。
美国专利第9,019,997号中公开了另一种解决方案，其中时序卡生成参考时钟，该参考时钟耦合到系统中的所有入口网络节点和出口网络节点。该解决方案的一个缺点是入口网络节点和出口网络节点因为其都共享一个公共有线参考时钟REFCLK信号，所以必须彼此合理接近才能使系统正常运行。结果是，该解决方案不适用于入口网络节点和出口网络节点没有容纳在同一个外壳中、或者没有以其他方式彼此合理接近以允许将这种公共有线连接用于REFCLK信号的网络环境中。
因此，本领域需要一种将允许通过入口网络节点和出口网络节点彼此相隔任意距离的分组传送网络传送恒定比特率(CBR)客户端信号及其所需的时序信息的系统和方法。
发明内容
本发明的方法和装置允许跨分组传送网络传送从恒定比特率(CBR)客户端流组装的、具有不同有效载荷大小的以太网帧分组，而无需向入口网络节点和出口网络节点两者提供公共硬连线时间参考信号。进一步地，以太网帧分组因为其不需要包含时间戳字段而提供了优势。
在一个实施方案中，本发明提供了一种用于通过分组传送网络传送恒定比特率(CBR)客户端流的方法。该方法包括：将分组传送网络的入口网络节点处的参考时钟信号和当前时间(ToD)同步到基于分组的时间分配机制；将该分组传送网络的出口网络节点处的参考时钟信号和ToD独立地同步到该基于分组的时间分配机制。该方法进一步包括：在该入口网络节点处针对CBR客户端流的以太网帧分组汇编呈现时间分组，该呈现时间分组包括该以太网帧分组的序列号和呈现时间，其中该以太网帧分组包括有效载荷区域，该有效载荷区域具有来自该CBR客户端流的CBR客户端数据字节数；以及通过该分组传送网络将该以太网帧分组和该呈现时间分组传输到该出口网络节点。特别地，来自包括在该以太网帧分组中的每个以太网帧分组的CBR客户端流的该CBR客户端数据字节数由与该CBR客户端流的客户端速率值相关的有效荷载大小决策决定。
在一个附加实施方案中，本发明提供了一种用于通过分组传送网络传送从恒定比特率(CBR)客户端流汇编的以太网帧分组的系统。该系统包括：入口网络节点，该入口网络节点通过分组传送网络耦合到出口网络节点；位于该入口网络节点中的时序发生器，该时序发生器生成参考时钟信号和当前时间(ToD)，该参考时钟信号和该Tod通过基于分组的时间分配机制进行同步；位于该出口网络节点中的时序发生器，该时序发生器独立生成参考时钟信号和ToD，该参考时钟信号和该Tod同步到该基于分组的时间分配机制。该系统进一步包括：分组汇编器，该分组汇编器位于该入口网络节点中，该分组汇编器被配置为从CBR客户端流接收CBR客户端数据，以及汇编来自该CBR客户端数据中的以太网帧分组，该以太网帧分组中的每个以太网帧分组包括有效载荷区域，该有效载荷区域具有来自该CBR客户端流的CBR客户端数据字节数，其中该CBR客户端数据字节数由与该CBR客户端流的客户端速率值相关的有效载荷大小决策决定。该分组汇编器进一步被配置为针对每个以太网帧分组生成序列号SQ；呈现时间分组发生器，该呈现时间分组发生器位于该入口网络节点中，该呈现时间分组发生器耦合到该分组汇编器，该呈现时间分组发生器被配置为针对以太网帧分组生成呈现时间分组，该呈现时间分组包括该以太网帧分组的该序列号SQ及该以太网帧分组的呈现时间；和多路复用器，该多路复用器耦合到该分组汇编器并耦合到该呈现时间分组发生器，该多路复用器被布置成多路复用所生成的呈现时间分组和该以太网帧分组以传输到该分组传送网络。
在各个实施方案中，本发明提供了通过入口网络节点和出口网络节点彼此相隔任意距离的分组传送网络传送恒定比特率(CBR)客户端信号及其所需的时序信息。
附图说明
下面将参考实施方案和附图更详细地解释本发明，附图中示出：
图1是显示了已知应用空间的框图，其中各种CBR客户端和分组客户端被多路复用到分组传送网络链路上；
图2是显示了根据本发明的一个实施方案的相隔任意距离的入口和出口网络节点被同步到外部提供的公共当前时间(ToD)参考源以在入口和出口网络节点处对参考时钟(REFCLK)进行锁相的框图；
图3是示出了根据本发明的一个实施方案的CBR客户端数据以太网帧分组的图，其举例说明了用于承载CBR客户端数据的分组的格式；
图4是示出了根据本发明的一个实施方案的格式化的呈现时间分组的图；
图5是示出了根据本发明的一个实施方案的配置的入口网络节点的框图；
图6是示出了根据本发明的一个实施方案的配置的出口网络节点的框图；
图7是示出了根据本发明的一个实施方案的配置的出口网络节点和入口网络节点中的时序发生器的内部视图的框图；
图8是示出了根据本发明的一个实施方案的用于通过分组传送网络将恒定比特率(CBR)客户端流从入口网络节点跨分组传送网络传送到相隔任意距离的出口网络节点的方法的流程图，该入口网络节点具有入口参考时钟并且该出口网络节点具有独立于入口参考时钟的出口参考时钟；
图9是示出了根据本发明的一个实施方案的用于将入口网络节点和出口网络节点的参考时钟和ToD独立地同步到基于分组的时间分配机制的方法的流程图；
图10是示出了根据本发明的一个实施方案的利用出口网络节点处的呈现时间分组来重构CBR客户端流的方法的流程图；并且
图11是示出了根据本发明的一个实施方案的用于汇编来自CBR客户端流的以太网帧分组的方法的流程图。
具体实施方式
本领域普通技术人员将认识到，以下描述仅是例示性的而非以任何方式进行限制。本领域技术人员将易于想到其他实施方案。
现在参考图2，框图显示了根据本发明实施方案的传送网络50，其中传送网络50包括入口网络节点54，该入口网络节点54与出口网络节点62相隔任意距离40。入口CBR客户端流52耦合到入口网络节点54。虽然仅描绘了信号CBR客户端流52，但应当理解，可以在入口网络节点54处接收多个CBR客户端流52。本领域普通技术人员将理解，入口网络节点54可以单独或与其他部件一起设置在集成电路上。如下面将进一步描述的，表示入口CBR客户端流52的入口网络节点54的输出通过由附图标号56和58表示的、通过相应以太网链路60耦合在一起的任意数量的分组交换机发送，并最终接收在出口网络节点62处，在此处，该CBR客户端流被重构并被输出为出口CBR客户端流64。本领域普通技术人员将理解，出口网络节点62也可以单独或与其他部件一起设置在集成电路上。
入口网络节点54通过将入口CBR客户端流52分段成可变大小的以太网帧分组，对入口CBR客户端流52进行分组。从CBR客户端流52生成的以太网帧分组通过入口网络节点54进行汇编，平均每个分组周期汇编一次，并且每个分组的有效载荷大小可以在B-N、B和B+N字节之间变化。根据已知的路由算法，分组交换机56和分组交换机58经由传送网络50中相应以太网链路60向出口网络节点62输送从入口网络节点54汇编的CBR客户端流52中生成的以太网帧分组，该路由算法不在本公开的范围之内。分组可以从入口网络节点54以任意距离40被传输到出口网络节点62，因为入口网络节点54和出口网络节点62可以例如相距数千英里。如此，入口网络节点54和出口网络节点62没有共享的公共有线参考时钟(REFCLK)信号。
出口网络节点62依据可变大小的以太网帧分组重构CBR客户端流。例如，经由如本领域已知的IEEE 1588PTP机制，入口网络节点54和出口网络节点62设有外部公共当前时间(ToD)参考。依据公共ToD参考，入口网络节点54和出口网络节点62可以另外生成其自己的、彼此锁相的相应REFCLK信号。
现在参考图3，该图显示了可以在本发明的实施方案中采用的CBR客户端流的以太网帧分组70的示例。如本领域中已知的，以太网帧分组70以前导字段72开始，随后是帧起始定界符字段74。每个以太网帧分组70包括目的MAC地址字段76、源MAC地址字段78和以太网类型/长度字段80，这在本领域中也是已知的。CBR开销字段82承载特定于CBR客户端应用的开销信息，诸如CBR客户端流的ID、CBR客户端流内的以太网帧分组70的序列号(SQ)以及错误恢复信息。
CBR客户端有效载荷字段84是可变长度字段并且可以扩展或缩小以适应客户端的比特率。显示了三个长度，B-N、B和B+N字节，其中B是字节数，N是整数。美国专利第9,019,997号教导了其中N＝1的示例。假设在指定比特率下CBR客户端有效载荷字段的长度为B，对于比特率低于指定比特率的CBR客户端，针对一些CBR客户端以太网帧分组减小CBR客户端有效载荷字段的长度(以字节为单位)。对于比特率高于指定比特率的CBR客户端，针对一些CBR客户端数据以太网帧分组增加CBR客户端有效载荷字段的长度。然而，为了使大分组长度的比特率偏移(ppm偏移)具有充足的范围，需要相应更大的N。为任何给定的分组传送系统选择B和N的值完全在本领域普通技术的水平内。
如本领域中已知的，帧校验序列字段86在客户端有效载荷字段84之后。在分组之后以虚线显示的分组间间隙88如本领域中已知的，并且不是以太网帧分组70的一部分。
以太网帧70分组在几个方面与现有技术中已知的CBR客户端有效载荷分组不同。首先，因为在美国专利第9,019,997号中公开的现有技术解决方案没有跨入口网络节点和出口网络节点之间具有任意距离的分组传送网络传送CBR客户端有效载荷分组，所以在该解决方案中使用的分组不包括以太网开销，诸如前导字段72、帧起始定界符字段74、目的MAC地址字段76、源MAC地址字段78、以太网类型/长度字段80和在客户端有效载荷字段84之后的帧校验序列字段86。另外，现有技术的解决方案需要在CBR开销字段82内具有时间戳字段，而这在本发明的操作中是不需要的。
随着时间的推移，入口网络节点54产生的以太网帧分组的平均速率保持恒定，每个分组周期(Tp)一个分组。Tp可以作为入口网络节点54内的参考时钟的多个周期进行测定。例如，如果入口CBR客户端流52比特率比标称值更快，则CBR分组有效载荷大小可以设置为平均大于标称值。这样，分组可以适应更高的CBR客户端数据比特率，而不必增加每单位时间生成的分组数。类似地，如果入口CBR客户端流52比特率比标称值更慢，则CBR客户端数据分组有效载荷大小可以设置为平均小于标称值。这样，分组可以适应更低的入口CBR客户端流52比特率，而不必减少每单位时间生成的分组数。用于生成具有跟踪CBR客户端数据比特率并提供良好噪声整形特性的大小的分组的方法在本领域中是众所周知的。
现在参考图4，呈现了根据本发明的一个实施方案格式化的例示性呈现时间分组90。根据本发明，呈现时间分组90被定期生成并从入口网络节点54被发送到出口网络节点62，用于系统初始化的目的并用于在暂时丢失入口网络节点54与出口网络节点62之间的连接的情况下进行恢复。如本领域中已知的，呈现时间分组90以前导字段92开始，随后是帧起始定界符字段94。如本领域中已知的，每个呈现时间分组90包括目的MAC地址字段96、源MAC地址字段98和以太网类型/长度字段100。ID字段102标识了其呈现时间106在呈现时间分组90中被标识的CBR客户端流。SQ字段104标识了CBR客户端流中的以太网帧分组70的序列号，该CBR客户端流的呈现时间106在呈现时间分组90中被标识。
呈现时间分组90和呈现时间分组90的呈现时间字段106的内容在入口网络节点54中生成。呈现时间字段106分组包含指定了何时应将由ID和SQ字段标识的以太网帧分组70的第一个比特发送出出口网络节点62的信息。呈现时间字段106中用于呈现时间分组90的呈现时间被选择为大于或等于以太网帧分组70的分组创建时间、传送网络50在入口节点54和出口节点62之间的最大预期延时以及保护频带延迟值三者之和的时间。传送网络50的最大预期延时是通过表征入口节点54和出口节点62之间的网络路径进行确定的，并且其特别是以太网帧分组70从入口网络节点54行进到出口网络节点62所花费的最大时间估计值。保护频带延迟值可以包括在出口节点处发生的任何处理延迟或各种延迟测定不准确。如此，入口网络节点54跟踪以太网帧分组70的分组创建时间，然后选择大于或等于所跟踪的分组创建时间、以太网帧分组70从入口网络节点54行进到出口网络节点62所需的最大预期时间以及保护频带延迟值的呈现时间106。在一个特定的实施方案中，呈现时间106可以计算为以太网帧分组70的创建时间、以太网帧分组70从入口网络节点54行进到出口网络节点62所需的最大预期时间加上一个附加的保护频带延迟值的总和。
帧校验序列字段108在呈现时间字段106之后。如本领域中已知的，以虚线呈现的分组间间隙110跟在分组之后，它不是分组的一部分并且被示出以供参考。
图4呈现时间分组90的使用是与现有技术完全不同的、用于同步入口网络节点54和出口网络节点62的操作的机制。呈现时间分组90被定期发送到每个CBR客户端的对应出口网络节点62。如上所指示的，呈现时间分组90指定了呈现时间，在该呈现时间，具有特定SQ值的以太网帧分组70中的客户端有效载荷数据84将从出口节点62传输到出口CBR客户端流64中。生成呈现时间分组90的速率可以任意低。任何未来以太网帧分组SQ＝N+M的呈现时间(PT)都可以依据以太网帧分组SQ＝N的呈现时间使用PT(N+M)＝PT(N)+M*Tp进行计算，因为以太网帧分组的分段大小被控制成确保平均每Tp时间单位创建一次以太网帧分组。类似地，任何较早的以太网帧分组SQ＝N-M的呈现时间(PT)都可以依据以太网帧分组SQ＝N的呈现时间使用PT(N-M)＝PT(N)-M*Tp进行计算。通常，一旦已知CBR客户端流的以太网帧分组的呈现时间，就可以使用上述等式数学计算属于同一CBR客户端流的所有较早和未来分段分组的呈现时间。
出口网络节点62可以使用呈现时间分组90进行初始化。呈现时间分组90中的SQ字段是指CBR客户端流中分组的序列号。由于出口网络节点62直到接收到呈现时间分组90为止才知道何时传输接收的以太网帧分组70，所以在启动或初始化时，出口网络节点62丢弃所有先前接收的以太网帧分组70直到接收到演示时间分组90为止。在接收到呈现时间分组90之后，使用上述等式依据第一呈现时间分组90的参考以太网分组的呈现时间计算接收到的下一个以太网帧分组70的呈现时间。出口节点62可以延迟该以太网帧分组70中包含的CBR有效载荷的传输，直到本地ToD等于或大于计算的呈现时间为止。因为CBR流的比特率是从分组大小(B-N、B和B+N字节/分组)中恢复的，所以后续以太网帧分组中的所有CBR有效载荷自然会跟在已延迟的CBR有效载荷之后，而不需要任何附加的延迟，以建立传输的CBR流的稳态流。然后，后续以太网帧分组中的信息可以用于验证对应以太网帧分组的呈现时间是否仍然正确地按时间对齐，以在CBR流的稳态流中提供错误检测。因此，如果错误已经破坏了传输的CBR流的稳态流，则可能导致未对齐。
在正常运行期间，将来自其SQ已在呈现时间分组90中被标识的以太网帧分组70的数据的出口CBR客户端流64内的实际呈现时间与定期呈现时间分组90中指定的时间进行比较，以用于性能监控的目的，从而检测入口网络节点54和出口网络节点62之间同步丢失的情况。当实际和指定的呈现时间之间的差异处于预期窗口内时，CBR客户端被视为同步。当差异在窗口之外时，CBR客户端被视为不同步，这是报警情况。
本领域普通技术人员将理解，在处理呈现时间分组时存在最小的实时处理负担。在传输作为出口CBR客户端流64的一部分的以太网帧分组70之前，不需要由出口网络节点62对指定了SQ＝X的呈现时间的呈现时间分组90进行处理。如果当SQ＝X+k(k为正整数)的分段分组正在等待传输时，完成对SQ＝X的呈现时间分组的处理，则可以将其实际呈现时间与使用以下公式计算的参考呈现时间进行比较：参考PT(X+k)＝参考PT(X)+k*Tp。
现在参考图5，该图显示了根据本发明的一个方面的入口网络节点54的相关部分。在一个实施方案中，入口网络节点54在集成电路上形成。
诸如IEEE 1588PTP消息等基于分组的时间分配分组在行112上被接收。时序发生器114耦合到行112并在行116上产生入口参考时钟(REFCLK)信号，并在行118上产生入口网络节点54的当前时间(ToD)信号。时序发生器114使用来自基于分组的时间分配机制的时间分配分组、诸如IEEE 1588PTP消息，生成入口REFCLK信号和ToD。从而使线路116上的入口REFCLK信号和线路118上的ToD信号与基于分组的时间分配网络同步。
入口CBR客户端流52耦合到时钟数据恢复单元(CDRU)120。CDRU120从入口CBR客户端流52恢复CBR客户端数据，测定入口CBR客户端流52的CBR客户端数据比特率并且通常使用锁相环(PLL)来实现。由CDRU 120从入口CBR客户端流52恢复的CBR客户端数据被从入口CBR客户端流52提供给分组汇编器122，该分组汇编器在线路124上耦合到CDRU 120。
测定的CBR客户端数据比特率从CDRU 120耦合到有效载荷大小数据决策处理器126。有效载荷大小-数据决策处理器126将从CDRU 120获得的测定的CBR客户端数据比特率与线路116上的入口参考时钟REFCLK信号进行比较，并在线路128上将输出生成为有效载荷大小决策(PSD)的序列。在本发明的一个实施方案中，PSD值可以是B-N、B或B+N个字节。有效载荷大小-数据决策处理器126在线路116上的入口REFCLK信号的每固定数量的循环(被称为分组周期)生成一次PSD，以产生用于每个以太网帧分组70的CBR客户端有效载荷84的PSD。PSD各自耦合到线路128上的分组汇编器122。不同的入口CBR客户端流52可以具有不同的分组周期。分组周期可以具有例如P/Q入口参考时钟REFCLK周期的时长(即，分组周期＝(P/Q)*入口参考时钟REFCLK周期)，其中P和Q是整数，用于将分组周期表示为入口参考时钟REFCLK周期的函数。
分组汇编器122汇编包括有效载荷区域的分组，该有效载荷区域的大小由有效载荷大小-数据决策处理器126在线路128上生成的PSD指示。分组汇编器122维护由有效载荷大小-数据决策处理器126传递的PSD的列表，例如FIFO。
本实施方案的入口网络节点54包括现有技术系统中没有的特征。每次分组汇编器122开始汇编分组时，该分组汇编器在其耦合到到达时间戳器132的输出线路SOP 130上产生分组开始(SOP)脉冲。分组汇编器122还在耦合到到达时间戳器132的SQ线134上报告分组的序列号。
在接收到SOP脉冲时，到达时间戳器132捕获入口网络节点54(在线路118上从时序发生器114耦合到到达时间戳器132)的当前ToD，在该入口网络节点处从分组汇编器122接收SOP脉冲并将其作为创建ToD或创建时间输入到创建时间列表中。该创建时间列表和序列号SQ在线路138上耦合到呈现时间处理器136。
呈现时间处理器136定期从与到达时间戳器132耦合的创建时间列表中选择一个分组，并通过将软件可配置的预定呈现时间延迟值添加到选定分组的ToD，针对所选择的一个分组生成呈现时间。软件可配置的预定呈现时间延迟值被设置为等于长于最长延时时间的时间间隔加上保护频带值，该最长延时时间预期会在作为所汇编的CBR客户端以太网帧分组70的目的地的出口网络节点62处接收分组之前遇到。该软件可配置的预定呈现时间延迟值可以根据经验确定或通过对将使用本发明的系统的网络50进行建模来确定。所选择的分组由其SQ号标识，并在线路142上提供给呈现时间分组生成器140。
呈现时间分组生成器140汇编呈现时间分组(图4的附图标号90)，该呈现时间分组包括包含所选择的分组的序列号(SQ)的字段104和包含所选择的分组的生成的呈现时间的字段106，两者均在线路142上提供。图4的呈现时间分组90是时序控制分组的示例，其类似于IEEE 1914.3以太网无线电(RoE)时序控制分组。如上所述，呈现时间分组90用于系统初始化并用于检测入口节点54和出口节点62之间的同步丢失情况。呈现时间分组90定期由呈现时间分组生成器140进行汇编(例如，作为非限制性示例，每1,000或1,000,000个CBR客户端分组一次)并输出到多路复用器144的一个输入端。
在本发明的不同实施方案中，可以在到达时间戳器132、呈现时间处理器136或呈现时间分组生成器140中的任何一个中做出由呈现时间分组90识别哪个CBR客户端分组的决策。这些另选的实施方案之间的唯一区别是需要在到达时间戳器132、呈现时间处理器136和呈现时间分组生成器140之间传递多少创建时间信息。
多路复用器144的第二输入端耦合到分组汇编器122的输出端。多路复用器144将来自分组汇编器122的CBR客户端分组和来自呈现时间分组生成器140的呈现时间分组合并到公共分组流上。多路复用器144的输出端处的所合并的分组流耦合到IEEE 802.3的以太网介质访问控制层和IEEE 802.3的物理编码子层的组合(这里称为以太网MAC+PCS)160。以太网MAC+PCS 160将以太网开销和合适的线路编码添加到所合并的分组流以生成包括以太网帧分组70和呈现时间分组90的以太网流148，并将以太网流148传输到其耦合的分组传送网络150中。
现在参考图6，该图显示了根据本发明的一个方面的出口网络节点62的相关部分。
如图6所示，诸如IEEE 1588PTP消息等基于分组的时间分配分组在线路112上被接收并被耦合到出口网络节点62的时序发生器152。时序发生器152包括在出口网络节点62中，以提供用于锁相到图5的入口网络节点54的入口参考时钟REFCLK信号的出口网络节点62的出口参考时钟REFCLK信号和ToD。
时序发生器152参考来自基于分组的时间分配机制的时间分配分组、诸如IEEE1588PTP消息，在线路154上生成出口参考REFCLK信号并在线路156上生成出口ToD信号。从而使相应线路154和156上的出口参考时钟REFCLK和出口ToD信号与基于分组的时间分配网络同步。
来自分组传送网络150的以太网帧分组70和呈现时间分组90的进入以太网流158耦合到以太网MAC+PCS+CBR 161。以太网MAC+PCS+CBR 161执行标准以太网线路代码解码和MAC终止处理。以太网MAC+PCS+CBR161恢复呈现时间分组90，并在线路162上将恢复的呈现时间分组90耦合到输出呈现时间分组处理器164，该输出呈现时间分组处理器164可以由RoE处理器实现，其中所选择的分组的呈现时间及其序列号(SQ)从呈现时间分组90中提取分组并分别在线路166和168上输出，以及耦合到初始化读取控制器170。初始化读取控制器170还耦合到时序发生器152的ToD输出线156。
包含CBR客户端数据的CBR客户端以太网分组70的有效载荷部分从以太网MAC+PCS+CBR处理器161耦合到CBR客户端数据缓冲器172。CBR客户端数据缓冲器172对从接收的以太网帧分组70中提取的CBR客户端数据的FIFO和递送CBR客户端数据的以太网帧分组70的序列号(SQ)进行维护。以太网MAC+PCS+CBR处理器161的CBR处理功能从每个CBR客户端以太网帧分组70的客户端有效载荷字段84中识别出每个以太网帧分组70中的CBR客户端数据字节数，以便从每个分组恢复PSD。恢复的PSD耦合到恢复的PSD线路176上的有效载荷大小FIFO 174。在初始化时，初始化读取控制器170指示CBR客户端数据缓冲器172丢弃所有进入的CBR客户端以太网数据分组70直到其已接收到呈现时间分组90位置，并禁止CBR客户端数据缓冲器172从其FIFO读取，直到出口网络节点62处的ToD等于或超过从呈现时间分组中提取的、或使用先前针对CBR客户端数据缓冲器172中的FIFO头部处的CBR客户端数据描述的方法计算的呈现时间(来自线路166)。一旦系统运行，初始化读取控制器170监测由输出呈现时间分组处理器164提供给其的所选分组的呈现时间166，并且如果CBR客户端数据167从CBR客户端数据缓冲器172计时的时间与CBR客户端分组的参考呈现时间相差超过预定余量，则生成报警。
出口网络节点62的这种操作与某些现有技术实施方案不同，这些现有技术实施方案没有采用输出呈现时间分组处理器164，而是从每个分组的CBR开销字段内的时间戳字段中获得以太网帧分组创建时间，并将该分组创建时间直接提供给读取控制器，该读取控制器向其添加延时延迟时间以控制每个单独以太网帧分组的CBR客户端数据缓冲器172的时钟。
有效载荷大小FIFO 174维持通过线路176从以太网MAC+PCS+CBR处理器161接收的恢复的PSD的FIFO。有效载荷大小FIFO 174在线路178上以分组周期(Tp)间隔输出恢复的PSD输出，该分组周期(Tp)间隔是固定的并由在线路154上从时序发生器152接收的出口参考时钟REFCLK信号控制。出口网络节点62处的分组周期(Tp)被配置为等于入口网络节点54处的分组周期(Tp)。
恢复的PSD(字节数B-N、B、B+N，其中例如在一个示例性实施方案中N＝1)在线路178上作为参考相位增量被有效载荷大小FIFO 174输出到传输锁相环(Tx PLL)180。Tx PLL180生成传输器182使用的时钟并将所产生的时钟耦合到传输器182。传输器182将CBR客户端数据缓冲器172的内容作为出口CBR客户端流64进行传输。恢复的PSD从有效载荷大小FIFO 174输出、放置在线路178上并用于控制CBR客户端的Tx PLL 180，每个分组周期(Tp)一次，如由在线路154上接收的出口参考时钟REFCLK信号所确定的。Tp被测定为出口参考时钟REFCLK信号周期的倍数。本领域普通技术人员将理解，为了使本发明正常发挥作用，图5的入口网络节点54处的Tp在平均上应是与图6的出口网络节点62处的Tp相同的时间周期。两个Tp值持续偏移将导致出口网络节点62CBR客户端数据缓冲器172处发送FIFO下溢或溢出，并造成入口网络节点54和出口网络节点62处的CBR客户端速率之间同步丢失。由于使用各个网络节点处的入口和出口参考时钟REFCLK信号来测定Tp，因此有利地，由图5中的入口网络节点54的时序发生器114和图6中的出口网络节点62的时序发生器152生成的REFCLK信号通过基于分组的时间分配彼此锁相。
现在参考图7，该图显示了图5的入口网络节点52的时序发生器114和图6的出口网络节点62的时序发生器152的某些实施方案。如图所示，在时序发生器114、152中，时间分配处理器192从诸如线路112上提供的IEEE 1588PTP消息等基于分组的时间分配机制中提取ToD信息。
PLL 184耦合到(即在入口网络节点52处或在出口网络节点62处)ToD计数器196。由时间分配处理器192提取的参考ToD信息耦合到减法器198。减法器198被布置为从时间分配处理器192输出的参考ToD信息中减去在线路202上从ToD计数器196输出的ToD信息，并将结果(即差分ToD信息)耦合到PLL 184，该差分ToD信息用于调整PLL 184的频率。PLL 184在线路190上输出本地参考时钟REFCLK信号。
当本地ToD计数器196的输出端202处的本地ToD早于时间分配处理器192的输出端处的参考ToD时，PLL 184将减速。相反，如果本地ToD计数器196的输出端202处的本地ToD落后于时间分配处理器192的输出端处的参考ToD，则PLL 184将加速。当入口和出口网络节点54和62中的时序生成器参考诸如PTP参考主时钟等公共的基于分组的时间分配机制时，入口和出口网络节点54和62将共享公共ToD，而其各自的REFCLK信号将被相互锁相。
现在参考图8，流程图显示了根据本发明的一个方面的用于通过分组传送网络将恒定比特率(CBR)客户端流从入口网络节点跨分组传送网络传送到相隔任意距离的出口网络节点的例示性方法210，该入口网络节点具有入口参考时钟并且该出口网络节点具有与入口参考时钟隔离的出口参考时钟。该方法从附图标号212处开始。
在附图标号214处，该方法包括通过基于分组的时间分配机制(例如，IEEE1588PTP时间分配机制)在入口网络节点中同步参考时钟和时间(ToD)。在附图标号216处，该方法包括通过基于分组的时间分配机制独立地同步出口网络节点中的参考时钟和ToD。在本发明的一个特定实施方案中，使用时序发生器114和152在图5和图6的入口网络节点54和出口网络节点62中执行参考时钟和ToD同步，其示例性实施方案在图7中描绘。
在附图标号218处，该方法包括将CBR客户端流汇编成以太网帧分组，该以太网帧分组包括有效载荷区域中的CBR客户端数据。在附图标号220处，该方法包括定期选择以太网帧分组并汇编包括用于以太网帧分组的序列号和呈现时间的呈现时间分组。在本发明的一个示例性实施方案中，使用到达时间戳器132、呈现时间处理器136和呈现时间分组生成器140来汇编呈现时间分组，如参考图5所描述的。根据本发明，在附图标号220处，针对附加选择的以太网帧分组定期汇编附加的呈现时间分组。在本发明的示例实施方案中，呈现时间分组的汇编例如在每1,000个CBR客户端分组一次到每1,000,000个CBR客户端分组一次之间。
在附图标号222处，该方法包括通过分组传送网络将以太网帧分组和呈现时间分组传输到出口网络节点。在本发明的一个示例实施方案中，所汇编的以太网帧分组和呈现时间分组由图5中的以太网MAC+PCS处理器160传输到出口网络节点。
在附图标号224处，该方法包括在出口节点处接收以太网帧分组和呈现时间分组。在附图标号226处，该方法包括从每个接收的以太网帧分组的有效载荷区域中提取CBR客户端数据。在本发明的一个示例实施方案中，由以太网MAC+PCS+CBR处理器161在出口网络节点62处接收接收的以太网帧分组和呈现时间分组，并且将所提取的CBR客户端数据存储在图6的CBR客户端数据缓冲器172中。
在附图标号228处，该方法包括从呈现时间分组中提取SQ和呈现时间。在附图标号230处，该方法包括针对每个以太网帧分组，恢复从每个接收的以太网帧分组中的有效荷载区域中提取的CBR客户端数据字节数。在本发明的一个示例实施方案中，每个以太网帧分组的字节数(即PSD)由图6中的以太网MAC+PCS+CBR处理器161恢复。
在附图标号232处，该方法包括通过将从接收的以太网帧分组中的有效载荷区域中提取的CBR客户端数据汇编成重构的CBR客户端流来重构CBR客户端流。在本发明的一个示例实施方案中，使用已从图6的有效载荷大小FIFO 174中读取的恢复的PSD，通过由传输器PLL 180计时的传输器182将CBR客户端数据汇编成重构的CBR客户端流。
现在参考图9，流程图显示了根据本发明的一个方面的用于将入口网络节点54和出口网络节点62两者中的参考时钟和ToD独立地同步到基于分组的时间分配机制的例示性方法240。该方法从附图标号242处开始。
在附图标号244处，该方法包括从入口网络节点和出口网络节点两者中的基于分组的时间分配机制中提取ToD信息。在一个实施方案中，基于分组的时间分配信息符合IEEE1588PTP时间分配机制。在本发明的一个示例性实施方案中，由时序发生器114和152中的时间分配处理器192从基于分组的时间分配机制中提取ToD信息。
在附图标号246处，该方法包括使用从基于分组的时间分配机制中提取的ToD信息和入口网络节点处的ToD在入口网络节点处生成ToD信息。在图7所示的本发明的示例实施方案中，减法器198接收用于入口网络节点的、存储在ToD计数器196中的ToD信息和从基于分组的时间分配机制提取的ToD信息作为输入，并且减法器198生成差分ToD信息作为输出信号，该差分ToD信息于输入信号之间的差。
在附图标号247处，该方法包括使用从基于分组的时间分配机制中提取的ToD信息和出口网络节点处的ToD信息生成出口网络节点处的ToD信息。在图7所示的本发明的示例实施方案中，减法器198接收用于出口网络节点的、存储在ToD计数器196中的ToD信息和从基于分组的时间分配机制中提取的ToD信息作为输入，并且减法器198生成差分ToD信息作为输出信号，该差分ToD信息等于输入信号之间的差。
在附图标号248处，该方法包括响应于差分ToD信息，调整在入口网络节点中生成参考时钟信号和ToD信息的PLL的频率。在本发明的一个示例实施方案中，使用减法器198的输出调整在入口网络节点54处生成参考时钟信号REFCLK和ToD信息的PLL 184的频率。
在附图标号249处，该方法包括响应于差分ToD信息，调整在出口网络节点中生成参考时钟信号和ToD信息的PLL的频率。在本发明的一个示例实施方案中，使用减法器198的输出调整在出口网络节点62处生成参考时钟信号REFCLK和ToD信息的PLL 184的频率。
现在参考图10，流程图显示了根据本发明的一个方面的用于在出口网络节点处使用的例示性方法250，该方法在系统初始化期间使用用于从以太网帧分组重构CBR客户端流的呈现时间分组来执行。该方法从附图标号252处开始。
在附图标号254处，该方法包括丢弃以太网帧分组直到接收到呈现时间分组，并且从出口网络节点处接收的呈现时间分组中提取用于参考以太网帧分组的序列号和呈现时间。在本发明的一个示例实施方案中，使用图6的输出呈现时间分组处理器164从接收的呈现时间分组中提取用于参考以太网帧分组的序列号和呈现时间。
在附图标号256处，该方法包括在出口网络节点处接收下一个以太网帧分组，并且从参考以太网帧分组的呈现时间计算该下一个以太网帧分组的呈现时间。
在附图标号258处，该方法包括延迟从以太网帧分组的有效载荷区域中提取的CBR客户端数据的传输，直到出口网络节点处的ToD等于或超过计算的用于下一个以太网帧分组的呈现时间。在本发明的一个示例实施方案中，从下一个以太网帧分组的有效载荷区域中提取的CBR客户端数据的传输被延迟，直到出口网络节点处的ToD等于或超过使用初始化读取控制器170为下一个以太网帧分组计算的呈现时间，该初始化读取控制器170控制从图6的CBR客户端数据缓冲器172中读出CBR客户端数据。
现在参考图11，流程图300示出了根据本发明的一个方面的用于图8的步骤218的附加方法步骤，这些方法步骤用于将CBR客户端流汇编成包括有效载荷区域中的CBR客户端数据的太网帧分组。该方法从附图标号302处开始。
在附图标号304处，该方法包括测定CBR客户端流的CBR客户端数据比特率，并且在附图标号306处，该方法继续通过以下方式进行：响应于测定的CBR客户端数据比特率，生成有效载荷大小决策。在附图标号308处，该方法通过以下方式继续进行：汇编以太网帧分组，其中该以太网帧分组的有效载荷区域中的CBR客户端数据字节数由有效载荷大小决策决定。在一个示例实施方案中，图2的CDRU 120测定入口CBR客户端流52的CBR客户端数据比特率，并且有效载荷大小-数据决策处理器126使用测定的CBR客户端数据比特率来确定有效载荷大小决策126，将该有效载荷大小决策提供给分组汇编器122以将CBR客户端流汇编成以太网帧分组。
本领域普通技术人员将理解，构想出了本发明的其他实施方案，其中呈现时间分组包括用于以太网帧分组的创建时间信息，然后使用前面提及的软件可配置的预定呈现时间延迟值在出口网络节点62处进行呈现时间的计算。
如本领域普通技术人员将理解的，本文通过示例的方式提及IEEE 1588PTP和IEEE1914.3ROE标准。本领域普通技术人员将理解，PTP是基于分组的时间分配机制的一个示例，描述了将ToD分配到网络中的多个节点的协议。类似地，ROE是用于输出呈现时间的协议的另一个示例，输出呈现时间由时序控制分组控制以确定一个分组中的比特的呈现时间。此类技术人员将容易理解，在不影响本发明的功能的前提下，可以替换服务相同功能的其他协议。
分组传送网络的延时可能因负载而异。使用已知技术，诸如为CBR段式分组分配更高优先级、IEEE 802.1Qbu帧抢占和IEEE802.1 Qbv时间敏感调度，可以最大限度地缩小CBR客户端的最小和最大延时体验之间的范围。然而，出口网络节点62仍须容忍一定范围的延时。为了对出口网络节点中CBR客户端数据缓冲器172的深度进行初始化，优选地，应测定最小和最大网络延时。进行这种测定的方法在本领域中是已知的。入口和出口网络节点54和62可以使用类似于ITU-T Y.1731的网络延迟测定技术来初始化其去抖动缓冲器在出口网络节点62处的深度。
虽然已经示出和描述了本发明的实施方案和应用，但是对于本领域技术人员来说显而易见的是，在不脱离本文的发明构思的情况下，可以进行比上述更多的修改。因此，除了所附权利要求的实质之外，本发明不受限制。

Claims (20)

1.一种用于通过分组传送网络传送恒定比特率(CBR)客户端流的方法，所述方法包括：
将分组传送网络的入口网络节点处的参考时钟信号和当前时间(ToD)同步到基于分组的时间分配机制；
将所述分组传送网络的出口网络节点处的参考时钟信号和ToD独立地同步到所述基于分组的时间分配机制；
在所述入口网络节点处针对CBR客户端流的以太网帧分组汇编呈现时间分组，所述呈现时间分组包括所述以太网帧分组的序列号和呈现时间，其中所述以太网帧分组包括有效载荷区域，所述有效载荷区域具有来自所述CBR客户端流的CBR客户端数据字节数；以及
通过所述分组传送网络将所述以太网帧分组和所述呈现时间分组传输到所述出口网络节点。
2.根据权利要求1所述的方法，进一步包括：在通过所述分组传送网络将所述以太网帧分组和所述呈现时间分组传输到所述出口网络节点之前，多路复用所述以太网帧分组和所述呈现时间分组。
3.根据权利要求1所述的方法，进一步包括：
测定所述CBR客户端流的CBR客户端数据比特率；
响应于所测定的CBR客户端数据比特率，生成有效载荷大小决策；以及
汇编所述以太网帧分组，其中所述以太网帧分组的所述有效载荷区域中的所述CBR客户端数据字节数由所述有效载荷大小决策决定。
4.根据权利要求1所述的方法，其中所述呈现时间分组的所述呈现时间是大于或等于所述入口网络节点处的所述以太网帧分组的分组创建时间、所述分组传送网络在所述入口网络节点与所述出口网络节点之间的最大预期延时以及防护频带延迟值三者之和的时间。
5.根据权利要求1所述的方法，其中所述基于分组的时间分配机制为IEEE 1588 PTP(精确时间协议)时间分配机制。
6.根据权利要求1所述的方法，其中所述参考时钟信号由所述入口网络节点处的锁相环(PLL)生成，并且其中将所述入口网络节点处的所述参考时钟信号和所述ToD同步到所述基于分组的时间分配机制包括：
在所述入口网络节点处接收所述基于分组的时间分配机制；
从所述基于分组的时间分配机制提取所述ToD；
使用从所述基于分组的时间分配机制提取的所述ToD和所述入口网络节点处的所述ToD生成差分ToD信息；以及
响应于所述差分ToD信息，调整所述入口网络节点处的PLL的频率和所述入口网络节点处的所述ToD。
7.根据权利要求1所述的方法，其中所述出口网络节点处的所述参考时钟信号由锁相环(PLL)生成，并且其中将所述出口网络节点处的所述参考时钟信号和所述ToD同步到所述基于分组的时间分配机制包括：
在所述出口网络节点处接收所述基于分组的时间分配分组；
从所述基于分组的时间分配分组中提取所述ToD；
使用从所述基于分组的时间分配机制提取的所述ToD和所述出口网络节点处的所述ToD生成差分ToD信息；以及
响应于所述差分ToD信息，调整所述出口网络节点处的所述PLL的频率和所述出口网络节点处的所述ToD。
8.根据权利要求1所述的方法，其中所述针对以太网帧分组汇编所述呈现时间分组进一步包括定期汇编附加的呈现时间分组，每个附加的呈现时间分组包括用于附加的以太网帧分组的相应序列号和呈现时间。
9.根据权利要求8所述的方法，进一步包括：
接收所述以太网帧分组以及所述出口网络节点处的所述呈现时间分组，每个以太网帧分组包括所述有效载荷区域，所述有效载荷区域具有来自所述CBR客户端流的所述CBR客户端数据字节数；
从每个接收的以太网帧分组的所述有效载荷区域中提取所述CBR客户端数据字节数；以及
通过将从每个接收的以太网帧分组的所述有效载荷区域中所提取的CBR客户端数据字节数汇编到重构的CBR客户端流来重构所述CBR客户端流。
10.根据权利要求9所述的方法，其中通过将从每个接收的以太网帧分组的所述有效载荷区域中所提取的CBR客户端数据字节数汇编到所述重构的CBR客户端流来重构所述CBR客户端流包括：
丢弃所接收的以太网帧分组，直到接收到所述呈现时间分组；
从所接收的呈现时间分组中提取所述序列号和所述呈现时间，用于参考以太网帧分组；
接收下一个以太网帧分组；
计算从所述下一个以太网帧分组的所述有效载荷区域中所提取的CBR客户端数据字节数的呈现时间；以及
延迟从所述下一个以太网帧分组的所述有效载荷区域中提取的所述CBR客户端数据的所述传输，直到所述出口网络节点处的所述ToD等于或超过所述以太网帧分组的所计算的呈现时间。
11.一种用于通过分组传送网络传送恒定比特率(CBR)客户端流的方法，所述方法包括：
从在分组传送网络的入口网络节点处接收的CBR客户端流中选择以太网帧分组，其中所述以太网帧分组包括有效载荷区域，所述有效载荷区域具有来自所述CBR客户端流的CBR客户端数据字节数；
在所述入口网络节点处针对所述以太网帧分组汇编呈现时间分组，所述呈现时间分组包括所述以太网帧分组的序列号和呈现时间，其中所述呈现时间是大于或等于所述入口网络节点处的所述以太网帧分组的分组创建时间、所述传送网络在所述分组传送网络的所述入口网络节点与出口网络节点之间的最大预期延时以及防护频带延迟值三者之和的时间；以及
通过所述分组传送网络将所述以太网帧分组和所述呈现时间分组传输到所述出口网络节点。
12.根据权利要求11所述的方法，进一步包括：
将所述分组传送网络的所述入口网络节点处的参考时钟信号和当前时间(ToD)同步到基于分组的时间分配机制；以及
将所述分组传送网络的所述出口网络节点处的参考时钟信号和ToD独立地同步到所述基于分组的时间分配机制。
13.根据权利要求11所述的方法，进一步包括：
测定所述CBR客户端流的CBR客户端比特率；
响应于所测定的CBR客户端比特率，生成有效载荷大小决策；以及汇编所述以太网帧分组，其中所述有效载荷区域中的所述CBR客户端数据字节数由所述有效载荷大小决策决定。
14.一种用于通过分组传送网络传送从恒定比特率(CBR)客户端流汇编的以太网帧分组的系统，所述系统包括：
入口网络节点，所述入口网络节点通过分组传送网络耦合到出口网络节点；
位于所述入口网络节点中的时序发生器，所述时序发生器生成参考时钟信号和当前时间(ToD)，所述参考时钟信号和所述ToD通过基于分组的时间分配机制进行同步；
位于所述出口网络节点中的时序发生器，所述时序发生器独立生成参考时钟信号和ToD，所述参考时钟信号和所述ToD同步到所述基于分组的时间分配机制；
分组汇编器，所述分组汇编器位于所述入口网络节点中，所述分组汇编器被配置为从CBR客户端流接收CBR客户端数据，以及汇编来自所述CBR客户端数据中的以太网帧分组，每个以太网帧分组包括有效载荷区域，所述有效载荷区域具有来自所述CBR客户端流的CBR客户端数据字节数，所述分组汇编器被进一步配置为针对每个以太网帧分组生成序列号(SQ)；
呈现时间分组发生器，所述呈现时间分组发生器位于所述入口网络节点中，所述呈现时间分组发生器耦合到所述分组汇编器，所述呈现时间分组发生器被配置为针对以太网帧分组生成呈现时间分组，所述呈现时间分组包括所述以太网帧分组的所述序列号(SQ)及所述以太网帧分组的呈现时间；以及
多路复用器，所述多路复用器耦合到所述分组汇编器并耦合到所述呈现时间分组发生器，所述多路复用器被布置成多路复用所生成的呈现时间分组和所述以太网帧分组以传输到所述分组传送网络。
15.根据权利要求14所述的系统，其中所述基于分组的时间分配机制为IEEE 1588 PTP(精确时间协议)时间分配机制。
16.根据权利要求14所述的系统，其中所述分组汇编器被进一步配置为在每次分组汇编器开始汇编以太网帧分组时生成分组开始(SOP)脉冲，所述入口网络节点进一步包括：
到达时间戳器，所述到达时间戳器耦合到所述入口网络节点中的所述时序发生器并耦合到所述分组汇编器，所述到达时间戳器被配置为捕获并记录所述以太网帧分组的创建时间，所述创建时间与从所述分组汇编器接收所述分组开始脉冲时生成的ToD相对应，所述到达时间戳器被进一步配置为记录来自所述分组汇编器的、与其耦合的所述以太网帧分组的所述序列号；和
呈现时间处理器，所述呈现时间处理器耦合到所述到达时间戳器，所述呈现时间处理器用于计算所述以太网帧分组的所述呈现时间，其中所述呈现时间是大于或等于所述以太网帧分组的分组创建时间、所述分组传送网络在所述入口网络节点与所述出口网络节点之间的最大预期延时以及保护频带延迟值三者之和的时间。
17.根据权利要求14所述的系统，其中所述入口网络节点进一步包括：时钟数据恢复单元，所述时钟数据恢复单元被配置为接收所述CBR客户端流，测定所述CBR客户端流的CBR客户端数据比特率以及从所述CBR客户端流恢复所述CBR客户端数据；
有效载荷大小数据决策处理器，所述有效载荷大小数据决策处理器耦合到所述时钟数据恢复单元并耦合到所述时序发生器，所述有效载荷大小数据决策处理器被配置为响应于所测定的CBR客户端数据比特率生成有效载荷大小决策，并将所述有效载荷大小决策提供给所述分组汇编器；以及
以太网介质访问控制层(MAC)和物理编码子层(PCS)处理器，所述以太网MAC+PCS处理器耦合到所述分组汇编器，所述以太网MAC+PCS处理器被配置为通过所述分组传送网络传输所述以太网帧分组。
18.根据权利要求14所述的系统，其中所述出口网络节点进一步包括：
以太网MAC+PCS+CBR处理器，所述以太网MAC+PCS+CBR处理器耦合到所述分组传送网络，所述以太网MAC+PCS+CBR处理器被配置为接收所传输的以太网帧分组和所述呈现时间分组，并且从所述以太网帧分组中的每个以太网帧分组的所述CBR客户端数据有效载荷、所述序列号和有效载荷大小决策中恢复所述CBR客户端数据；输出呈现时间分组处理器，所述输出呈现时间分组处理器耦合到所述以太网MAC+PCS+CBR处理器，所述输出呈现时间分组处理器被配置为丢弃所述以太网帧分组直到接收到所述呈现时间分组，并且从所接收的呈现时间分组中检索所述以太网帧分组的所述序列号和呈现时间；
CBR客户端数据缓冲器，所述CBR客户端数据缓冲器耦合到所述以太网MAC+PCS+CBR处理器，所述CBR客户端数据缓冲器用于接收从所述以太网MAC+PCS+CBR处理器所恢复的CBR客户端数据；
初始化读取控制器，所述初始化读取控制器耦合到所述时序发生器并耦合到所述输出呈现时间分组处理器，所述初始化读取控制器用于接收由所述时序发生器生成的所述ToD并且用于接收由所述输出呈现时间分组处理器检索的所述呈现时间和所述序列号，所述初始化读取控制器进一步耦合到所述CBR客户端数据缓冲器，所述初始化读取控制器被配置为计算用于下一个以太网帧分组的呈现时间，并且延迟所述CBR客户端数据缓冲器从所传输的以太网帧分组中读取出所恢复的CBR客户端数据，直到所述出口网络节点处的所述ToD等于或超过用于所述下一个以太网帧分组的所计算的所述呈现时间；
传输器，所述传输器耦合到所述CBR客户端数据缓冲器，所述传输器被配置为将从所述CBR客户端数据缓冲器读取的数据作为CBR客户端流传输；
有效载荷大小FIFO，所述有效载荷大小FIFO耦合到所述时序发生器并耦合到所述以太网介质访问控制层和物理编码子层，所述有效载荷大小FIFO被配置为从所述以太网介质访问控制层和物理编码子层接收所恢复的有效载荷大小决策，并且对由所述以太网介质访问控制层和物理编码子层恢复的有效载荷大小决策列表进行维护；
传输器锁相环，所述传输器锁相环耦合到所述有效载荷大小FIFO；
所述传输器耦合到所述传输器锁相环并耦合到所述CBR客户端数据缓冲器，所述传输器锁相环被配置为响应于来自所述有效载荷大小FIFO的所恢复的有效载荷大小决策，将从所述CBR客户端缓冲器读取的数据计时到所述传输器。
19.根据权利要求14所述的系统，其中所述入口网络节点中的所述时序发生器耦合到所述基于分组的时间分配机制，并且所述入口网络节点中的所述时序发生器被配置用于从所述基于分组的时间分配机制中提取ToD，使用从所述基于分组的时间分配机制提取的所述ToD和所述入口网络节点处的所述ToD生成差分ToD信息，以及响应于所述差分ToD信息，调整所述时序发生器在所述入口网络节点处的频率和所述入口网络节点处的所述ToD。
20.根据权利要求14所述的系统，其中所述出口网络节点中的所述时序发生器耦合到所述基于分组的时间分配机制，并且所述出口网络节点中的所述时序发生器被配置用于从所述基于分组的时间分配机制中提取ToD，使用从所述基于分组的时间分配机制中提取的所述ToD和所述出口网络节点处的所述ToD生成差分ToD信息，以及响应于所述差分ToD信息，调整所述时序发生器在所述出口网络节点处的频率和所述出口网络节点处的所述ToD。
CN202080087231.4A 2020-01-28 2020-08-20 通过分组传送网络传送恒定比特率客户端信号的系统和方法 Active CN114830593B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202062966628P 2020-01-28 2020-01-28
US62/966,628 2020-01-28
US16/935,143 2020-07-21
US16/935,143 US11239933B2 (en) 2020-01-28 2020-07-21 Systems and methods for transporting constant bit rate client signals over a packet transport network
PCT/CA2020/000102 WO2021151187A1 (en) 2020-01-28 2020-08-20 Systems and methods for transporting constant bit rate client signals over a packet transport network

Publications (2)

Publication Number Publication Date
CN114830593A CN114830593A (zh) 2022-07-29
CN114830593B true CN114830593B (zh) 2023-10-31

Family

ID=76970494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080087231.4A Active CN114830593B (zh) 2020-01-28 2020-08-20 通过分组传送网络传送恒定比特率客户端信号的系统和方法

Country Status (4)

Country Link
US (1) US11239933B2 (zh)
CN (1) CN114830593B (zh)
DE (1) DE112020006616T5 (zh)
WO (1) WO2021151187A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11128742B2 (en) 2019-03-08 2021-09-21 Microsemi Storage Solutions, Inc. Method for adapting a constant bit rate client signal into the path layer of a telecom signal
US11223437B1 (en) * 2020-08-24 2022-01-11 Ciena Corporation Differential clock recovery using a global reference time
JP2022168409A (ja) * 2021-04-26 2022-11-08 キヤノン株式会社 通信装置、通信装置の制御方法およびプログラム
US11916662B2 (en) 2021-06-30 2024-02-27 Microchip Technology Inc. System and method for performing rate adaptation of constant bit rate (CBR) client data with a fixed number of idle blocks for transmission over a metro transport network (MTN)
US11838111B2 (en) 2021-06-30 2023-12-05 Microchip Technology Inc. System and method for performing rate adaptation of constant bit rate (CBR) client data with a variable number of idle blocks for transmission over a metro transport network (MTN)
US11736065B2 (en) 2021-10-07 2023-08-22 Microchip Technology Inc. Method and apparatus for conveying clock-related information from a timing device
US11799626B2 (en) 2021-11-23 2023-10-24 Microchip Technology Inc. Method and apparatus for carrying constant bit rate (CBR) client signals

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104412600A (zh) * 2012-07-10 2015-03-11 高通股份有限公司 译码用于视频译码的sei nal单元
CN105917654A (zh) * 2014-01-13 2016-08-31 Lg电子株式会社 经由一个或者更多个网络发送或者接收广播内容的设备和方法
WO2019125696A1 (en) * 2017-12-21 2019-06-27 Arris Enterprises Llc Statistical multiplexing system for variable bit rate encoding with constant bit rate encoder

Family Cites Families (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1301261C (en) 1988-04-27 1992-05-19 Wayne D. Grover Method and apparatus for clock distribution and for distributed clock synchronization
US5343482A (en) 1991-07-16 1994-08-30 Pmc-Sierra, Inc. Method and apparatus for detecting pulse density violations in T1 transmission
US5371765A (en) 1992-07-10 1994-12-06 Hewlett-Packard Company Binary phase accumulator for decimal frequency synthesis
US5600824A (en) 1994-02-04 1997-02-04 Hewlett-Packard Company Clock generating means for generating bus clock and chip clock synchronously having frequency ratio of N-1/N responsive to synchronization signal for inhibiting data transfer
US5850422A (en) 1995-07-21 1998-12-15 Symbios, Inc. Apparatus and method for recovering a clock signal which is embedded in an incoming data stream
US6307868B1 (en) 1995-08-25 2001-10-23 Terayon Communication Systems, Inc. Apparatus and method for SCDMA digital data transmission using orthogonal codes and a head end modem with no tracking loops
JP3360990B2 (ja) 1995-09-20 2003-01-07 株式会社東芝 ディスク記録再生装置のデータ再生処理装置
US5640398A (en) 1995-11-01 1997-06-17 Pmc-Sierra, Inc. State machine architecture for concurrent processing of multiplexed data streams
US5905766A (en) 1996-03-29 1999-05-18 Fore Systems, Inc. Synchronizer, method and system for transferring data
US6044122A (en) 1997-01-23 2000-03-28 Ericsson, Inc. Digital phase acquisition with delay locked loop
US6138061A (en) 1997-04-18 2000-10-24 Hughes Electronics Corporation Onboard orbit propagation using quaternions
US6188699B1 (en) 1997-12-11 2001-02-13 Pmc-Sierra Ltd. Multi-channel encoder/decoder
US6052073A (en) 1998-03-23 2000-04-18 Pmc-Sierra Ltd. Serial to parallel converter enabled by multiplexed flip-flop counters
US6333935B1 (en) 1998-04-09 2001-12-25 Pmc-Sierra Ltd. State machine architecture with multiplexed random access memory
US6359479B1 (en) 1998-08-04 2002-03-19 Juniper Networks, Inc. Synchronizing data transfers between two distinct clock domains
US6345052B1 (en) 1998-11-05 2002-02-05 Pmc-Sierra, Ltd. Method and apparatus for the reliable transition of status signals from an interface device when using a localized sampling architecture
SE513899C2 (sv) 1999-01-12 2000-11-20 Ericsson Telefon Ab L M Metod och arrangemang för synkronisering
CA2265346A1 (en) 1999-03-17 2000-09-17 Pmc-Sierra Ltd. Pos-phy interface for interconnection of physical layer devices and link layer devices
US6603776B1 (en) 1999-04-05 2003-08-05 Lucent Technologies, Inc. & Pmc-Sierra, Inc. System for efficient broadband data payload conversion
US6584521B1 (en) 1999-12-27 2003-06-24 Pmc-Sierra, Inc. Scaleable bandwidth interconnect for simultaneous transfer of mixed pleisiochronous digital hierarchy (PDH) clients
US6870831B2 (en) 2000-05-04 2005-03-22 Pmc-Sierra, Inc. Flexible, self-aligning time and space switch fabrics
CA2307895A1 (en) 2000-05-05 2001-11-05 Pmc-Sierra Inc. Bus interface for transfer of sonet/sdh data
US6823001B1 (en) 2000-05-31 2004-11-23 Bitrage, Inc. Dual stage communication processor
CA2313087A1 (en) 2000-06-29 2001-12-29 Pmc-Sierra, Inc. A bus interface for cell and/or packet data transfer
US20060064716A1 (en) * 2000-07-24 2006-03-23 Vivcom, Inc. Techniques for navigating multiple video streams
CA2324535A1 (en) 2000-10-27 2002-04-27 Pmc-Sierra Inc. Adaptive phase shift filtration of pointer justification jitter in synchronous-plesiosynchronous signal desynchronization
US7751411B2 (en) 2001-01-10 2010-07-06 Pmc-Sierra, Inc. System interface for cell and/or packet transfer
US7187741B2 (en) 2001-10-31 2007-03-06 Nxp B.V. Clock domain crossing FIFO
US7161999B2 (en) 2002-01-02 2007-01-09 Intel Corporation Synchronizing data or signal transfer across clocked logic domains
US7593411B2 (en) 2002-02-21 2009-09-22 Pmc-Sierra, Inc. Bus interface for transfer of multiple SONET/SDH rates over a serial backplane
US7239669B2 (en) 2002-04-30 2007-07-03 Fulcrum Microsystems, Inc. Asynchronous system-on-a-chip interconnect
WO2004066142A2 (en) 2003-01-24 2004-08-05 Koninklijke Philips Electronics N.V. Pipeline synchronisation device and method
US7417985B1 (en) 2003-01-30 2008-08-26 Pmc-Sierra, Inc. Egress selection switch architecture with power management
US7298741B2 (en) * 2003-02-27 2007-11-20 Sharp Laboratories Of America, Inc. Robust MPEG-2 multiplexing system and method using an adjustable time stamp
GB2399263A (en) * 2003-03-07 2004-09-08 Zarlink Semiconductor Ltd Clock synchronisation over a packet network
US7492760B1 (en) 2003-03-31 2009-02-17 Pmc-Sierra, Inc. Memory egress self selection architecture
US7668210B1 (en) 2003-04-24 2010-02-23 Pmc-Sierra, Inc. Method and apparatus for reducing current demand variations in large fan-out trees
US7468974B1 (en) 2003-09-22 2008-12-23 Pmc-Sierra, Inc. Efficient strictly non-blocking multicast switch architecture for time division multiplexed traffic
US6949955B2 (en) 2003-11-24 2005-09-27 Intel Corporation Synchronizing signals between clock domains
US7590210B2 (en) 2004-09-13 2009-09-15 Nortel Networks Limited Method and apparatus for synchronizing internal state of frequency generators on a communications network
US7165003B2 (en) 2004-09-22 2007-01-16 Research In Motion Limited Method and system for testing assembled mobile devices
US7117112B2 (en) 2004-09-22 2006-10-03 Research In Motion Limited Method and system for the interactive testing of assembled wireless communication devices
EP1894023A4 (en) 2005-06-23 2009-03-11 Research In Motion Ltd HIGH FREQUENCY ISOLATION TANK
JP4660409B2 (ja) 2005-09-22 2011-03-30 ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー ダイレクト・デジタル・シンセサイザ、送信・検波用ダイレクト・デジタル・シンセサイザおよびｍｒｉ装置
US20070132259A1 (en) 2005-12-09 2007-06-14 Arkady Ivannikov Transport frame and optional fixture for battery-powered electronic devices
JP4468298B2 (ja) 2005-12-28 2010-05-26 富士通株式会社 適応的遅延調整を有する位相補間器
GB2437559B (en) 2006-04-26 2010-12-22 Zarlink Semiconductor Inc Low complexity noise reduction method
US20080000176A1 (en) 2006-06-26 2008-01-03 Barry Mandelzys Insulated panel system
US7656791B1 (en) 2006-07-19 2010-02-02 Pmc-Sierra, Inc. Systems and methods for hitless equipment protection
GB2448201A (en) 2007-04-04 2008-10-08 Zarlink Semiconductor Inc Cancelling non-linear echo during full duplex communication in a hands free communication system.
GB2449720A (en) 2007-05-31 2008-12-03 Zarlink Semiconductor Inc Detecting double talk conditions in a hands free communication system
US7724097B2 (en) 2008-08-28 2010-05-25 Resonance Semiconductor Corporation Direct digital synthesizer for reference frequency generation
US8242850B2 (en) 2008-08-28 2012-08-14 Resonance Semiconductor Corporation Direct digital synthesizer for reference frequency generation
GB2466650B (en) 2008-12-31 2012-07-18 Zarlink Semiconductor Inc Recovery of timing information
US8428203B1 (en) 2009-01-06 2013-04-23 Pmc-Sierra, Inc. Integrated tunable RF notch filter
GB0908883D0 (en) 2009-05-22 2009-07-01 Zarlink Semiconductor Inc Multi input timing recovery over packet networks
GB0908884D0 (en) 2009-05-22 2009-07-01 Zarlink Semiconductor Inc Time recovery over packet networks
US8542708B1 (en) 2009-11-30 2013-09-24 Pmc-Sierra Us, Inc. Method and system for transporting constant bit rate clients across a packet interface
US9019997B1 (en) 2009-11-30 2015-04-28 Pmc-Sierra Us, Inc. Method and system for transporting constant bit rate clients across a packet interface
GB201002217D0 (en) 2010-02-10 2010-03-31 Zarlink Semiconductor Inc Clock recovery method over packet switched networks based on network quiet period detection
US8413006B1 (en) 2010-02-12 2013-04-02 Pmc-Sierra, Inc. Error detection and correction in data and control words
GB2486639A (en) 2010-12-16 2012-06-27 Zarlink Semiconductor Inc Reducing noise in an environment having a fixed noise source such as a camera
US20120158990A1 (en) 2010-12-17 2012-06-21 Cisco Technology, Inc. Transporting a CBR Data Stream Over a Packet Switched Network
US8913688B1 (en) 2012-04-30 2014-12-16 Xilinx, Inc. Pre-distortion for a phase interpolator with nonlinearity
US8854963B1 (en) 2012-05-08 2014-10-07 Pmc-Sierra Us, Inc. Control and coordination of ODUflex bandwidth resizing operation
US8692599B2 (en) 2012-08-22 2014-04-08 Silicon Laboratories Inc. Interpolative divider linearity enhancement techniques
US9313563B1 (en) 2012-08-31 2016-04-12 Pmc-Sierra Us, Inc. System and method for network switching
US8976816B1 (en) 2012-08-31 2015-03-10 Pmc-Sierra Us, Inc. Self-synchronous scrambler/descrambler and method for operating same
US9025594B1 (en) 2012-09-21 2015-05-05 PMC-Sierra US Inc. Multiplexing low-order to high-order ODU signals in an optical transport network
US9374265B1 (en) 2012-10-02 2016-06-21 Microsemi Storage Solutions (U.S.), Inc. GFP frame filter
US9276874B1 (en) 2012-10-02 2016-03-01 Pmc-Sierra Us, Inc. High bandwidth GFP demapper
US8760204B2 (en) 2012-11-20 2014-06-24 Nvidia Corporation Variation-tolerant periodic synchronizer
US8957711B2 (en) 2013-04-29 2015-02-17 Microsemi Semiconductor Ulc Phase locked loop with precise phase and frequency slope limiter
US9473261B1 (en) 2013-08-29 2016-10-18 Microsemi Storage Solutions (U.S.), Inc. System and method to achieve datapath latency symmetry through an OTN wrapper
US9209965B2 (en) 2014-01-14 2015-12-08 Microsemi Semiconductor Ulc Network interface with clock recovery module on line card
US9444474B2 (en) 2014-05-09 2016-09-13 Microsemi Semiconductor Ulc Crystal oscillator noise compensation method for a multi-loop PLL
US9673926B2 (en) 2014-12-19 2017-06-06 Harman International Industries, Incorporated Determining presentation time in AVB networks
US9525482B1 (en) 2015-02-09 2016-12-20 Microsemi Storage Solutions (U.S.), Inc. Apparatus and method for measurement of propagation time of a data stream in a transport network
US9735787B2 (en) 2015-03-18 2017-08-15 Analog Devices, Inc. Frequency synthesizer with dynamic phase and pulse-width control
US10104047B2 (en) 2015-04-08 2018-10-16 Microsemi Solutions (U.S.), Inc. Method and system for encrypting/decrypting payload content of an OTN frame
EP3375152A1 (en) * 2015-11-09 2018-09-19 Telefonaktiebolaget LM Ericsson (publ) Packet processing technique for a communication network
US10432553B2 (en) 2016-02-23 2019-10-01 Microsemi Solutions (U.S.), Inc. Systems and methods for transportation of multiple constant bitrate data streams
US10069503B2 (en) 2016-05-30 2018-09-04 Microsemi Semiconductor Ulc Method of speeding up output alignment in a digital phase locked loop
US10250379B2 (en) 2016-09-23 2019-04-02 Microsemi Semiconductor Ulc Clock recovery device with switchable transient non-linear phase adjuster
US10855294B2 (en) 2016-11-08 2020-12-01 Texas Instruments Incorporated High linearity phase interpolator
US10476509B2 (en) 2016-12-07 2019-11-12 Integrated Device Technology, Inc. Time slotted bus system for multiple coupled digital phase-locked loops
US10128826B2 (en) 2017-01-18 2018-11-13 Microsemi Semiconductor Ulc Clock synthesizer with integral non-linear interpolation (INL) distortion compensation
DE102017222442A1 (de) 2017-12-12 2019-06-13 Robert Bosch Gmbh Verfahren zum Verteilen eines Synchronisierungssignals in einem Netzwerk aus mehreren Netzwerkteilnehmern
DE102018220301A1 (de) 2018-11-26 2020-05-28 Festo Ag & Co. Kg Kommunikationseinheit, Steuergerät, Kommunikationssystem und Verfahren
US10608647B1 (en) 2018-12-14 2020-03-31 Silicon Laboratories Inc. Delay adjustment using frequency estimation
US10715307B1 (en) 2019-08-01 2020-07-14 Microsemi Semiconductor Ulc Embedded time of day receiver for clock transmission
US10594423B1 (en) * 2019-09-09 2020-03-17 Cisco Technology, Inc. Re-timing a packetized radio flow to clean noise induced by packet delay variation of a packet network

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104412600A (zh) * 2012-07-10 2015-03-11 高通股份有限公司 译码用于视频译码的sei nal单元
CN105917654A (zh) * 2014-01-13 2016-08-31 Lg电子株式会社 经由一个或者更多个网络发送或者接收广播内容的设备和方法
WO2019125696A1 (en) * 2017-12-21 2019-06-27 Arris Enterprises Llc Statistical multiplexing system for variable bit rate encoding with constant bit rate encoder

Also Published As

Publication number Publication date
WO2021151187A1 (en) 2021-08-05
CN114830593A (zh) 2022-07-29
US11239933B2 (en) 2022-02-01
DE112020006616T5 (de) 2022-12-08
US20210234625A1 (en) 2021-07-29

Similar Documents

Publication Publication Date Title
CN114830593B (zh) 通过分组传送网络传送恒定比特率客户端信号的系统和方法
US10432553B2 (en) Systems and methods for transportation of multiple constant bitrate data streams
US11659072B2 (en) Apparatus for adapting a constant bit rate client signal into the path layer of a telecom signal
EP0926851B1 (en) Method of an apparatus for multiplexing and demultiplexing digital signal streams
US7817673B2 (en) Clock synchronisation over a packet network
US20030021287A1 (en) Communicating data between TDM and packet based networks
KR100715736B1 (ko) 적응형 클록 복구
JP2000332717A (ja) マルチプレクサ、デマルチプレクサおよびインターフェース装置
US8315262B2 (en) Reverse timestamp method and network node for clock recovery
EP2068471A1 (en) Method for emulating digital trunk TDM services over synchronous ethernet packets
CN1190744C (zh) 降低atm和pdh网络互连的抖动或漂移的方法和设备
Cisco FastPackets and Narrowband Trunks
Cisco FastPackets and Narrowband Trunks
Cisco FastPackets and Narrowband Trunks
Cisco FastPackets and Narrowband Trunks
US9225446B2 (en) Methods and apparatus for minimizing wander generation in constant bit rate asynchronously mapped digital transport systems
WO2002091642A2 (en) Communicating data between tdm and packet based networks
CN117203916A (zh) 用于对具有固定数量空闲块的恒定比特率（cbr）客户端数据执行速率适配以供通过城域传送网络（mtn）传输的系统和方法
CN117413472A (zh) 用于对具有可变数量空闲块的恒定比特率（cbr）客户端数据执行速率适配以供通过城域传送网络（mtn）传输的系统和方法
EP1384341A2 (en) Communicating data between tdm and packet based networks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant